WO2021192341A1 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
WO2021192341A1
WO2021192341A1 PCT/JP2020/028926 JP2020028926W WO2021192341A1 WO 2021192341 A1 WO2021192341 A1 WO 2021192341A1 JP 2020028926 W JP2020028926 W JP 2020028926W WO 2021192341 A1 WO2021192341 A1 WO 2021192341A1
Authority
WO
WIPO (PCT)
Prior art keywords
temporary fixing
fixing material
adhesive film
layer
semiconductor packages
Prior art date
Application number
PCT/JP2020/028926
Other languages
English (en)
French (fr)
Inventor
志津 福住
直也 鈴木
Original Assignee
昭和電工マテリアルズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工マテリアルズ株式会社 filed Critical 昭和電工マテリアルズ株式会社
Priority to JP2022509221A priority Critical patent/JPWO2021192341A1/ja
Priority to CN202080099064.5A priority patent/CN115335981A/zh
Priority to US17/914,187 priority patent/US20230207334A1/en
Publication of WO2021192341A1 publication Critical patent/WO2021192341A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Definitions

  • the present disclosure relates to a method for manufacturing a semiconductor package, and more specifically, to a method for manufacturing a semiconductor package having a functional layer (for example, an electromagnetic wave shielding layer) on at least a part of the surface.
  • a functional layer for example, an electromagnetic wave shielding layer
  • Patent Document 1 discloses an adhesive film for a semiconductor device having an adhesive layer and an electromagnetic wave shielding layer. This adhesive film for semiconductor devices is produced through a step of forming an electromagnetic wave shield layer on the surface of the adhesive layer by a sputtering method or a thin film deposition method.
  • the present inventors have studied to impart such a function to a semiconductor package by directly forming a functional layer such as an electromagnetic wave shielding layer on the surface of the semiconductor package.
  • the present disclosure provides a method for efficiently manufacturing a semiconductor package in which at least a part of the surface is covered with a functional layer.
  • the method for manufacturing a semiconductor package according to the present disclosure includes the following steps.
  • B A step of attaching the first adhesive film to the second surface of the panel member.
  • C A step of individualizing the panel member and the temporary fixing material layer on the first adhesive film into a plurality of semiconductor packages with temporary fixing material pieces.
  • a plurality of temporary fixing materials are attached to the support carrier so that the temporary fixing material pieces of the semiconductor package with the temporary fixing material piece are in contact with the support carrier and the distance between the adjacent semiconductor packages with the temporary fixing material pieces is 0.1 mm or more.
  • the process of arranging a tidy-up semiconductor package (E) A step of peeling the first adhesive film from the support carrier and the semiconductor package with a plurality of temporary fixing material pieces.
  • a plurality of semiconductor packages with temporary fixing material pieces are arranged on the support carrier so that the distance between the two adjacent semiconductor packages with temporary fixing material pieces is 0.1 mm or more. Therefore, in the step (F), for example, a functional layer having a desired thickness can be formed on the side surface of the semiconductor package by sputtering or vapor deposition. In addition to this, in the step (F), since the functional layer is formed on the semiconductor package whose circuit surface is covered with the temporary fixing material piece, the material constituting the functional layer wraps around the circuit surface of the semiconductor package. Can be suppressed.
  • the functional layer is, for example, an electromagnetic wave shield layer (metal layer).
  • step (D) may include the following steps.
  • (D1) To increase the distance between two adjacent semiconductor packages with temporary fixing material pieces by applying tension to the first adhesive film.
  • D2) Transferring a plurality of semiconductor packages with temporary fixing material pieces on the first adhesive film to a support carrier with tension applied to the first adhesive film.
  • step (F) A step of attaching a second adhesive film so as to cover a functional layer formed on the surface of a semiconductor package with a plurality of temporary fixing material pieces.
  • step H A step of peeling a temporary fixing material piece together with a support carrier from a plurality of semiconductor packages on a second adhesive film.
  • the semiconductor package may have a rewiring layer of less than 50 ⁇ m and a ground contact point provided on the side surface of the rewiring layer. Even if the rewiring layer of the semiconductor package is as thin as less than 50 ⁇ m, the electromagnetic wave shield layer can be stably formed on the side surface of the rewiring layer in the step (F). Therefore, the ground contact point on the side surface of the rewiring layer and the electromagnetic wave shield layer can be electrically connected (see FIG. 1).
  • a method for efficiently manufacturing a semiconductor package in which at least a part of the surface is covered with a functional layer.
  • FIG. 1 is a cross-sectional view schematically showing an example (fan-out wafer level package) of a semiconductor package manufactured by the manufacturing method of the present disclosure.
  • FIG. 2 is a plan view schematically showing an example of a panel member for a fan-out wafer level package.
  • FIG. 3A is a cross-sectional view schematically showing a state in which a temporary fixing material layer is formed on the first surface of the panel member, and FIG. 3B is the first on the second surface of the panel member.
  • FIG. 3C is a cross-sectional view schematically showing a state in which the adhesive film of No. 1 is attached, and FIG. It is a cross-sectional view shown in.
  • FIG. 1 is a cross-sectional view schematically showing an example (fan-out wafer level package) of a semiconductor package manufactured by the manufacturing method of the present disclosure.
  • FIG. 2 is a plan view schematically showing an example of a panel member for a fan-out wafer level package.
  • FIG. 3A is
  • FIG. 4A is a cross-sectional view schematically showing a state in which the distance between two adjacent semiconductor packages with temporary fixing material pieces is enlarged by applying tension to the first adhesive film
  • FIG. 4B is a cross-sectional view.
  • FIG. 4 (c) is a cross-sectional view schematically showing a state in which a support carrier is attached to a semiconductor package with a plurality of temporary fixing material pieces on the first adhesive film in a state where tension is applied to the first adhesive film.
  • FIG. 4 (c) is a cross-sectional view schematically showing a state in which the first adhesive film is peeled off from the state shown in FIG. 4 (b).
  • FIG. 5 is a cross-sectional view schematically showing a state in which an electromagnetic wave shielding layer (functional layer) is formed on the surface of a plurality of semiconductor packages with temporary fixing material pieces.
  • 6 (a) to 6 (c) are cross-sectional views schematically showing a process until the semiconductor package is picked up.
  • the term “layer” includes not only a structure having a shape formed on the entire surface but also a structure having a shape partially formed when observed as a plan view.
  • FIG. 1 is a cross-sectional view schematically showing a semiconductor package manufactured by the manufacturing method according to the present embodiment.
  • the semiconductor package 10 shown in this figure is called a fan-out wafer level package (Fan-out WLP, FO-WLP).
  • the semiconductor package 10 includes a semiconductor chip 1, a sealing layer 3, a rewiring layer 4, and an electromagnetic wave shielding layer 5 (functional layer).
  • the package form is not limited to FO-WLP, but is a wafer level package (WLP), flip chip chip scale package (FC-CSP), flip chip ball grid array (FC-BGA), memory package, etc. It may be.
  • the shape of the semiconductor package 10 in a plan view is, for example, a square or a rectangle.
  • the area of the semiconductor package 10 in a plan view is, for example, 1 to 900 mm 2 , and may be 9 to 625 mm 2 or 25 to 400 mm 2.
  • the length of one side of the semiconductor package 10 in a plan view is, for example, 1 to 30 mm, and may be 3 to 25 mm or 5 to 20 mm.
  • the thickness of the semiconductor package 10 (excluding the height of the bump 4c) is, for example, 100 to 1500 ⁇ m, and may be 200 to 1000 ⁇ m.
  • the semiconductor chip 1 has a circuit surface 1a and a plurality of bumps 1b (projection electrodes) formed on the circuit surface 1a.
  • the circuit surface 1a may have a relatively flat metal pad such as a Ni / Au plating pad.
  • the bump 1b is, for example, a copper bump and a solder bump.
  • the shape of the semiconductor chip 1 in a plan view is, for example, a square or a rectangle.
  • the area of the semiconductor chip 1 in a plan view is, for example, 1 to 400 mm 2 , and may be 9 to 225 mm 2 or 25 to 100 mm 2.
  • the length of one side of the semiconductor chip 1 in a plan view is, for example, 1 to 20 mm, and may be 3 to 15 mm or 5 to 10 mm.
  • the thickness of the semiconductor chip 1 (excluding the height of the bump 1b) is, for example, 50 to 775 ⁇ m, and may be 100 to 500 ⁇ m.
  • the sealing layer 3 is composed of a thermosetting resin composition.
  • the sealing layer 3 protects the semiconductor chip 1 from light, heat, humidity, dust, physical impact, and the like.
  • the sealing layer 3 is formed by, for example, a compression mold, a transfer mold, or a laminate of a film-shaped sealing material.
  • the thickness of the sealing layer 3 is, for example, 50 ⁇ m or more, and may be 100 ⁇ m or more.
  • the rewiring layer 4 is electrically connected to the bump 1b of the semiconductor chip 1.
  • the rewiring layer 4 is composed of a conductor portion 4a, an insulating portion 4b, and bumps 4c and 4d.
  • the conductor portion 4a electrically connects the bumps 1b and the bumps 4c of the semiconductor chip 1.
  • the bump 4d shown at the left end of FIG. 1 is electrically connected to the electromagnetic wave shield layer 5.
  • the side surface 4f of the rewiring layer 4 has a ground contact point 4g.
  • the ground contact point 4g is in contact with the electromagnetic wave shield layer 5.
  • the electromagnetic wave shield layer 5 can be connected to the ground.
  • one ground contact point 4g is shown in FIG. 1, the semiconductor package 10 may have a plurality of ground contact points on the side surface 4f of the rewiring layer 4.
  • the electromagnetic wave shield layer 5 covers the surface 3a and the side surface 3b of the sealing layer 3 and at least a part of the side surface 4f of the rewiring layer 4.
  • the electromagnetic wave shield layer 5 is, for example, a metal layer formed by sputtering or vapor deposition.
  • the electromagnetic wave shield layer 5 contains metal elements such as copper, chromium, and nickel.
  • the metal element constituting the electromagnetic wave shield layer 5 may be one kind or two or more kinds.
  • the thickness of the electromagnetic wave shield layer 5 is, for example, 0.01 to 100 ⁇ m, and may be 0.05 to 50 ⁇ m.
  • the method for forming the electromagnetic wave shield layer 5 is not limited to sputtering or vapor deposition, and may be a screen printing method, a spray printing method, an electroless plating method, an electrolytic plating method, or the like.
  • the semiconductor package 10 can be manufactured, for example, through the following steps.
  • a step of forming a temporary fixing material layer 15 on a first surface 30a of a panel member 30 including a plurality of semiconductor packages 10A see FIG. 3A.
  • B A step of attaching the adhesive film 21 (first adhesive film) to the second surface 30b of the panel member 30 (see FIG. 3B).
  • C A step of individualizing the panel member 30 and the temporary fixing material layer 15 on the adhesive film 21 into a plurality of semiconductor packages 25P with temporary fixing material pieces (see FIG. 3C).
  • the support carrier 35 is connected to the support carrier 35 so that the temporary fixing material piece 15P of the semiconductor package 25P with the temporary fixing material piece is in contact with the support carrier 35 and the distance between the adjacent semiconductor packages 25P with the temporary fixing material pieces is 0.1 mm or more.
  • a step of arranging a plurality of semiconductor packages 25P with temporary fixing material pieces see FIG. 4B.
  • E) A step of peeling the adhesive film 21 from the support carrier 35 and the semiconductor package 25P with a plurality of temporary fixing material pieces see FIG. 4C).
  • step (d) a plurality of semiconductor packages 25P with temporary fixing material pieces are arranged on the support carrier 35 in a state where the distance between the two adjacent semiconductor packages 25P with temporary fixing material pieces is expanded. Therefore, step (f).
  • the electromagnetic wave shield layer 5 having a desired thickness can be formed on the side surface of the semiconductor package 10P by sputtering or vapor deposition.
  • the semiconductor package 25P with a temporary fixing material piece is composed of a semiconductor package 10P (before forming the electromagnetic wave shield layer 5) and a temporary fixing material piece 15P.
  • the material constituting the electromagnetic wave shield layer 5 is the semiconductor package 10. It is possible to suppress the wraparound to the surface of the rewiring layer 4 side.
  • the first surface 30a of the panel member 30 is a surface on which the rewiring layer 4 is exposed. It can be said that the rewiring layer 4 is of the semiconductor package 10A or the panel member 30, and can be said to be these after the semiconductor package 10P or the semiconductor package 10 is formed. A part of the circuit surface 1a of the semiconductor chip 1 may be exposed on the first surface 30a of the panel member 30.
  • the step (a) is a step of forming the temporary fixing material layer 15 on the first surface 30a of the panel member 30 including the plurality of semiconductor chips 1 and the sealing material 13 for sealing the plurality of semiconductor chips 1.
  • a fan-out wafer level package (Fan-out WLP, FO-WLP) is used as the panel member 30 will be described as an example.
  • FIG. 2 is a plan view schematically showing the panel member 30 which is FO-WLP.
  • the panel member 30 has a substantially circular shape in a plan view, and its diameter is, for example, 100 to 300 mm.
  • the panel member 30 is composed of a plurality of semiconductor chips 1 and a sealing material 13 for sealing the semiconductor chips 1.
  • 21 semiconductor chips 1 are shown in FIG. 2 for convenience, the number of semiconductor chips 1 included in the FO-WLP is, for example, 100 or more, and is 400 to 6000 or 1600 to 24000. There may be.
  • FIG. 3A is a cross-sectional view schematically showing a state in which the temporary fixing material layer 15 is formed on the first surface 30a of the panel member 30.
  • the temporary fixing material layer 15 is made of a resin composition having adhesion to the panel member 30.
  • the temporary fixing material layer 15 may be formed by using the paste of the resin composition, or a film-like resin composition may be attached to the first surface 30a.
  • it is preferable that the temporary fixing material layer 15 is in contact with the circuit surface 1a of the panel member 30 and the bump 1b is embedded in the temporary fixing material layer 15. Since the temporary fixing material layer 15 is in close contact with the circuit surface 1a, it is highly suppressed that the material constituting the electromagnetic wave shield layer 5 wraps around the circuit surface 1a even after the formation of the electromagnetic wave shield layer 5 in the step (F). can.
  • the step (b) is a step of attaching the adhesive film 21 (first adhesive film) to the second surface 30b of the panel member 30 (see FIG. 3B).
  • the adhesive film 21 includes a base film 21a and an adhesive layer 21b.
  • the adhesive film 21 is preferably a stretchable film.
  • As the stretchable film for example, an expanded film used for stealth dicing and the like can be used.
  • the adhesive film 21 is used for individualizing the panel member 30 in the step (c) and expanding the distance between the adjacent semiconductor packages 25P with temporary fixing material pieces in the step (d).
  • the interval after expansion may be such that the electromagnetic wave shield layer 5 can be appropriately formed on the side surface of the semiconductor package 10P in the step (f), and the interval does not necessarily have to be uniform throughout. Therefore, as the pressure-sensitive adhesive film 21, a pressure-sensitive adhesive film having a certain degree of stretchability (for example, a dicing film) may be used instead of the expanding film.
  • the step (c) is a step of individualizing the panel member 30 and the temporary fixing material layer 15 on the adhesive film 21 into a plurality of semiconductor packages 25P with temporary fixing material pieces (see FIG. 3C).
  • the separation distance between the two adjacent semiconductor packages 25P with temporary fixing material pieces is substantially the same as the blade width used for cutting, for example, about 50 ⁇ m.
  • Step (d) In the step (d), the support carrier 35 is supported so that the temporary fixing material piece 15P of the semiconductor package 25P with the temporary fixing material piece is in contact with the support carrier 35 and the distance between the adjacent semiconductor packages 25P with the temporary fixing material piece is 0.1 mm or more.
  • This is a step of arranging a plurality of semiconductor packages 25P with temporary fixing material pieces on the carrier 35.
  • the step (d) for example, by carrying out the following steps, it is possible to collectively arrange the plurality of semiconductor packages 25P with temporary fixing material pieces on the adhesive film 21 on the support carrier 35.
  • D1 By applying tension to the adhesive film 21, the distance between two adjacent semiconductor packages 25P with temporary fixing material pieces is increased (see FIG. 4A).
  • D2 Transferring the semiconductor packages 25P with a plurality of temporary fixing material pieces on the adhesive film 21 to the support carrier 35 with tension applied to the adhesive film 21.
  • the support carrier 35 is made of a material having sufficient heat resistance because it is exposed to sputtering or vapor deposition in the step (f).
  • the support carrier 35 has a laminated structure including, for example, a heat-resistant base film 35a and an adhesive layer 35b having high adhesiveness to the temporary fixing material piece 15P.
  • the base film 35a may have heat resistance, and examples thereof include a polyimide film, a PET film (stretched), and polyvinylidene chloride.
  • the base film 35a may be a single-layer film, or may be a multi-layer film obtained by combining two or more of the above plastic films or two or more of the same type of plastic films.
  • the adhesive layer 35b may be made of, for example, an adhesive composition, and may exhibit strong adhesion to the temporary fixing material piece 15P when heated.
  • the distance between the two adjacent semiconductor packages with temporary fixing material pieces 25P after expansion is preferably 100 to 2000 ⁇ m, and more preferably 200 to 800 ⁇ m. When this distance is 2000 ⁇ m or less, the breakage of the temporary fixing material layer 15 tends to be suppressed.
  • the ratio (D / T) of this distance D to the thickness T of the semiconductor package is preferably 1 or more. When the ratio D / T is 1 or more, the electromagnetic wave shield layer 5 having a desired thickness can be stably formed on the side surface of the semiconductor package 10P by sputtering or vapor deposition in the step (E).
  • the step (e) is a step of peeling the adhesive film 21 from the support carrier 35 and the semiconductor package 25P with a plurality of temporary fixing material pieces.
  • FIG. 4C is a cross-sectional view schematically showing a state in which the adhesive film 21 is peeled off from the state shown in FIG. 4B. Note that FIG. 4 (c) shows a state in which the state is inverted from the state of FIG. 4 (b).
  • the adhesive strength of the adhesive film 21 may be reduced by irradiating the adhesive film 21 with ultraviolet rays.
  • the step (f) is a step of forming the electromagnetic wave shield layer 5 by sputtering or vapor deposition on the surface of a plurality of semiconductor packages 25P with temporary fixing material pieces exposed by peeling of the adhesive film 21.
  • Sputtering can be carried out using, for example, CCS-2110 (trade name) manufactured by Shibaura Mechatronics Co., Ltd.
  • the vapor deposition can be carried out using, for example, the AIP-G series (trade name, "AIP” is a registered trademark) manufactured by Kobe Steel, Ltd. (KOBELCO).
  • FIG. 5 is a cross-sectional view schematically showing a state in which the electromagnetic wave shield layer 5 is formed on the surface of a plurality of semiconductor packages 25P with temporary fixing material pieces.
  • a plurality of semiconductor packages 25P with temporary fixing material pieces are transferred from the support carrier 35 to the adhesive film 22 (second adhesive film) so that the semiconductor package 10 can be efficiently picked up, and from the adhesive film 22.
  • the semiconductor package 10 may be picked up. That is, after the step (f), the following steps may be appropriately performed.
  • the adhesive film 22 for example, a film whose adhesive strength is reduced by irradiation with ultraviolet rays or heating may be used.
  • G A step of attaching the adhesive film 22 so as to cover the electromagnetic wave shield layer 5 of the semiconductor package 25P with a plurality of temporary fixing material pieces after the step (see FIG. 6A).
  • FIG. 6C is a cross-sectional view schematically showing how the semiconductor package 10 is picked up from the adhesive film 22. As shown in FIG. 6C, the semiconductor package 10 is pushed up from the lower surface side of the adhesive film 22 by the push-up jig 51, and the semiconductor package 10 is sucked and picked up by the collet 52.
  • the present invention is not limited to the above embodiments.
  • the case where the electromagnetic wave shield layer 5 is formed as the functional layer is illustrated, but instead of the electromagnetic wave shield layer 5, a heat dissipation layer and / or a protective layer may be formed on the surface of the semiconductor package 10P. good.
  • a case where the adhesive film 21 having stretchability is used in the step (c) and a plurality of semiconductor packages 25P with temporary fixing material pieces are collectively transferred to the support carrier 35 in the step (d).
  • a dicing film having no stretchability or low stretchability is used in the step (c) and the semiconductor packages 25P with temporary fixing material pieces after dicing are picked up one by one and placed on the support carrier 35. good.
  • the rewiring layer 4 of the semiconductor package 10 is as thin as less than 50 ⁇ m, the effect that the ground connection of the electromagnetic wave shield layer 5 can be stably obtained can be achieved. That is, in the step (f), the electromagnetic wave shield layer 5 is stably formed on the side surface of the rewiring layer 41, and the ground contact point 42 can be provided on the side surface 41f of the rewiring layer 41.
  • the thickness of the rewiring layer 41 may be less than 50 ⁇ m or less than 30 ⁇ m.
  • the lower limit of the thickness of the rewiring layer 41 is, for example, about 10 ⁇ m.
  • a WLP panel member (diameter: 24 mm, thickness: 0.3 mm, number of semiconductor chips: 16, circuit surface bumps: solder) was prepared.
  • a temporary fixing film having an adhesive layer was attached to the first surface (circuit surface) of the WLP panel member (step (A)).
  • a stretchable film (a dicing film having stretchability, a first adhesive film) was attached to the second surface (the surface opposite to the circuit surface) of the WLP panel member (step (B)).
  • Dicer DFD3361 (manufactured by DISCO Inc.) -Blade: ZH05-SD3000-N1-70 (manufactured by DISCO Inc.) ⁇ Blade width: 28 ⁇ m ⁇ Blade rotation speed: 30,000 rpm ⁇ Dicing speed: 10 mm / sec
  • An electromagnetic wave shield layer (thickness: 4380 nm) was formed by sputtering on the surface of a plurality of semiconductor packages with temporary fixing material pieces on a polyimide film (step (F)). Chromium and copper were used as targets.
  • a method for efficiently manufacturing a semiconductor package in which at least a part of the surface is covered with a functional layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

本開示に係る半導体パッケージの製造方法は、（Ａ）複数の半導体パッケージを含むパネル部材の第一の表面（回路露出面）に仮固定材層を形成する工程と、（Ｂ）パネル部材の第二の表面に対して粘着フィルムを貼る工程と、（Ｃ）粘着フィルム上のパネル部材及び仮固定材層を、複数の仮固定材片付き半導体パッケージに個片化する工程と、（Ｄ）隣接する仮固定材片付き半導体パッケージの間隔が０．１ｍｍ以上となるように、支持キャリアに複数の仮固定材片付き半導体パッケージを配置する工程と、（Ｅ）支持キャリア及び複数の仮固定材片付き半導体パッケージから、粘着フィルムを剥離する工程と、（Ｆ）複数の仮固定材片付き半導体パッケージの表面上に機能層を形成する工程とを含む。

Description

半導体パッケージの製造方法
　本開示は半導体パッケージの製造方法に関し、より詳しくは、表面の少なくとも一部に機能層（例えば、電磁波シールド層）を有する半導体パッケージの製造方法に関する。
　近年、半導体パッケージの小型化、高機能化、高集積化に伴い、半導体チップの多ピン化、高密度化、配線の狭ピッチ化が進展している。その結果、インピーダンスの増加又は信号ライン間の信号干渉に起因して半導体パッケージの本来の性能が阻害される傾向にある。特許文献１は、接着剤層と、電磁波シールド層とを有する半導体装置用接着フィルムを開示している。この半導体装置用接着フィルムは、接着剤層の表面上に、スパッタ法又は蒸着法によって電磁波シールド層を形成する工程を経て作製される。
特開２０１２－１２４４６６号公報
　本発明者らは、半導体パッケージの表面に電磁波シールド層のような機能層を直接的に形成することによって、かかる機能を半導体パッケージに付与することを検討した。本開示は、表面の少なくとも一部が機能層で覆われている半導体パッケージを効率的に製造する方法を提供する。
　本開示に係る半導体パッケージの製造方法は以下の工程を含む。
（Ａ）複数の半導体パッケージを備えるパネル部材の第一の表面であって複数の半導体パッケージの回路面又は再配線層が露出している第一の表面に仮固定材層を形成する工程。
（Ｂ）パネル部材の第二の表面に対して第一の粘着フィルムを貼る工程。
（Ｃ）第一の粘着フィルム上のパネル部材及び仮固定材層を、複数の仮固定材片付き半導体パッケージに個片化する工程。
（Ｄ）支持キャリアに対して仮固定材片付き半導体パッケージの仮固定材片が接し且つ隣接する仮固定材片付き半導体パッケージの間隔が０．１ｍｍ以上となるように、支持キャリアに複数の仮固定材片付き半導体パッケージを配置する工程。
（Ｅ）支持キャリア及び複数の仮固定材片付き半導体パッケージから、第一の粘着フィルムを剥離する工程。
（Ｆ）第一の粘着フィルムの剥離によって露出した、複数の仮固定材片付き半導体パッケージの表面上に機能層を形成する工程。
　なお、（Ａ）工程後、紫外線照射又は熱処理によって仮固定材層を硬化する工程を実施してもよい。
　上記製造方法によれば、（Ｄ）工程において、隣接する二つの仮固定材片付き半導体パッケージの間隔が０．１ｍｍ以上となるように、支持キャリアに複数の仮固定材片付き半導体パッケージが配置されるため、（Ｆ）工程において、例えば、スパッタリング又は蒸着によって、半導体パッケージの側面にも所望の厚さの機能層を形成することができる。これに加え、（Ｆ）工程において、回路面が仮固定材片で覆われている半導体パッケージに対して機能層が形成されるため、機能層を構成する材料が半導体パッケージの回路面に回り込むことを抑制できる。機能層は、例えば、電磁波シールド層（金属層）である。
　上記第一の粘着フィルムとして延伸性を有するフィルム（以下「延伸性フィルム」という。）を使用してもよい。この場合、（Ｄ）工程は以下のステップを含んでもよい。
（ｄ１）第一の粘着フィルムに張力を付与することにより、隣接する二つの仮固定材片付き半導体パッケージの間隔を拡大すること。
（ｄ２）第一の粘着フィルムに張力を付与した状態で、第一の粘着フィルム上の複数の仮固定材片付き半導体パッケージを支持キャリアに転写すること。
　（Ｄ）工程において、これらのステップを実施することで、第一の粘着フィルム上の複数の仮固定材片付き半導体パッケージを一括して支持キャリア上に配置することが可能である。
　（Ｆ）工程後、半導体パッケージを効率的にピックアップできるように、以下の工程を適宜実施してもよい。
（Ｇ）複数の仮固定材片付き半導体パッケージの表面に形成された機能層を覆うように第二の粘着フィルムを貼る工程。
（Ｈ）第二の粘着フィルム上の複数の半導体パッケージから仮固定材片を支持キャリアとともに剥離する工程。
　上記機能層が電磁波シールド層である場合、半導体パッケージは、５０μｍ未満の再配線層と、再配線層の側面に設けられたグランド接触点とを有してもよい。半導体パッケージの再配線層が５０μｍ未満と薄くても、（Ｆ）工程において再配線層の側面にも電磁波シールド層を安定的に形成することができる。このため、再配線層の側面のグランド接触点と電磁波シールド層とを電気的に接続することができる（図１参照）。
　本開示によれば、表面の少なくとも一部が機能層で覆われている半導体パッケージを効率的に製造する方法が提供される。
図１は本開示の製造方法によって製造される半導体パッケージの一例（ファンアウト・ウエハレベルパッケージ）を模式的に示す断面図である。 図２はファンアウト・ウエハレベルパッケージ用パネル部材の一例を模式的に示す平面図である。 図３（ａ）は、パネル部材の第一の表面上に仮固定材層を形成した状態を模式的に示す断面図であり、図３（ｂ）はパネル部材の第二の表面に第一の粘着フィルムを貼り付けた状態を模式的に示す断面図であり、図３（ｃ）はパネル部材及び仮固定材層が複数の仮固定材片付き半導体パッケージに個片化された状態を模式的に示す断面図である。 図４（ａ）は第一の粘着フィルムに張力を付与することによって隣接する二つの仮固定材片付き半導体パッケージの間隔を拡大した状態を模式的に示す断面図であり、図４（ｂ）は第一の粘着フィルムに張力を付与した状態で、第一の粘着フィルム上の複数の仮固定材片付き半導体パッケージに支持キャリアを貼り付けた状態を模式的に示す断面図であり、図４（ｃ）は図４（ｂ）に示す状態から第一の粘着フィルムを剥離した状態を模式的に示す断面図である。 図５は、複数の仮固定材片付き半導体パッケージの表面に電磁波シールド層（機能層）が形成された状態を模式的に示す断面図である。 図６（ａ）～図６（ｃ）は半導体パッケージをピックアップするまでの過程を模式的に示す断面図である。
　以下、図面を参照しながら本開示の実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
　本明細書の記載及び請求項において「左」、「右」、「正面」、「裏面」、「上」、「下」、「上方」、「下方」等の用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。また、「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。
（半導体パッケージ）
　図１は本実施形態に係る製造方法によって製造される半導体パッケージを模式的に示す断面図である。この図に示す半導体パッケージ１０は、ファンアウト・ウエハレベルパッケージ（Ｆａｎ－ｏｕｔ　ＷＬＰ、ＦＯ－ＷＬＰ）と称されるものである。半導体パッケージ１０は、半導体チップ１と、封止層３と、再配線層４と、電磁波シールド層５（機能層）とを備える。なお、パッケージ形態は、ＦＯ－ＷＬＰに限られるものではなく、ウェハレベルパッケージ（ＷＬＰ）、フリップチップ・チップスケールパッケージ（ＦＣ－ＣＳＰ）、フリップチップ・ボールグリッドアレイ（ＦＣ－ＢＧＡ）、メモリーパッケージ等でもよい。
　平面視における半導体パッケージ１０の形状は、例えば正方形又は長方形である。平面視における半導体パッケージ１０の面積は、例えば、１～９００ｍｍ２であり、９～６２５ｍｍ２又は２５～４００ｍｍ２であってもよい。平面視における半導体パッケージ１０の一辺の長さは、例えば、１～３０ｍｍであり、３～２５ｍｍ又５～２０ｍｍであってもよい。半導体パッケージ１０の厚さ（バンプ４ｃの高さを除く。）は、例えば、１００～１５００μｍであり、２００～１０００μｍであってもよい。
　半導体チップ１は、回路面１ａと、回路面１ａに形成された複数のバンプ１ｂ（突起電極）とを有する。回路面１ａは、Ｎｉ／Ａｕめっきパッド等の比較的平坦な金属パッドを有するものであってもよい。バンプ１ｂは、例えば、銅バンプ及びはんだバンプである。平面視における半導体チップ１の形状は、例えば正方形又は長方形である。平面視における半導体チップ１の面積は、例えば、１～４００ｍｍ２であり、９～２２５ｍｍ２又は２５～１００ｍｍ２であってもよい。平面視における半導体チップ１の一辺の長さは、例えば、１～２０ｍｍであり、３～１５ｍｍ又５～１０ｍｍであってもよい。半導体チップ１の厚さ（バンプ１ｂの高さを除く。）は、例えば、５０～７７５μｍであり、１００～５００μｍであってもよい。
　封止層３は、熱硬化性樹脂組成物によって構成されている。封止層３は、光、熱、湿気、ほこり及び物理的衝撃等から半導体チップ１を保護している。封止層３は、例えば、コンプレッションモールド、トランスファーモールド、フィルム状の封止材のラミネートによって形成される。封止層３の厚さは、例えば、５０μｍ以上であり、１００μｍ以上であってもよい。
　再配線層４は半導体チップ１のバンプ１ｂと電気的に接続されている。再配線層４は、導体部４ａと、絶縁部４ｂと、バンプ４ｃ，４ｄとによって構成されている。導体部４ａは半導体チップ１のバンプ１ｂとバンプ４ｃとを電気的に接続している。図１の左端に示すバンプ４ｄは電磁波シールド層５と電気的に接続されている。再配線層４の側面４ｆはグランド接触点４ｇを有する。グランド接触点４ｇは電磁波シールド層５と接している。これにより、電磁波シールド層５はグランド接続を取ることができる。なお、図１には一点のグランド接触点４ｇを図示したが、半導体パッケージ１０は再配線層４の側面４ｆに複数のグランド接触点を有してもよい。
　電磁波シールド層５は、封止層３の面３ａ及び側面３ｂを覆うとともに、再配線層４の側面４ｆの少なくも一部を覆っている。電磁波シールド層５は、例えば、スパッタリング又は蒸着によって形成された金属層である。電磁波シールド層５は、例えば、銅、クロム、ニッケル等の金属元素を含む。電磁波シールド層５を構成する金属元素は一種であってもよいし、二種以上であってもよい。電磁波シールド層５の厚さは、例えば、０．０１～１００μｍであり、０．０５～５０μｍであってもよい。なお、電磁波シールド層５の形成方法は、スパッタリング又は蒸着に限定されず、スクリーン印刷法、スプレー印刷法、無電解めっき法又は電解めっき法等でもよい。
（半導体パッケージの製造方法）
　次に、半導体パッケージ１０の製造方法について説明する。半導体パッケージ１０は、例えば、以下の工程を経て製造することができる。
（ａ）複数の半導体パッケージ１０Ａを備えるパネル部材３０の第一の表面３０ａに仮固定材層１５を形成する工程（図３（ａ）参照）。
（ｂ）パネル部材３０の第二の表面３０ｂに対して粘着フィルム２１（第一の粘着フィルム）を貼る工程（図３（ｂ）参照）。
（ｃ）粘着フィルム２１上のパネル部材３０及び仮固定材層１５を、複数の仮固定材片付き半導体パッケージ２５Ｐに個片化する工程（図３（ｃ）参照）。
（ｄ）支持キャリア３５に対して仮固定材片付き半導体パッケージ２５Ｐの仮固定材片１５Ｐが接し且つ隣接する仮固定材片付き半導体パッケージ２５Ｐの間隔が０．１ｍｍ以上となるように、支持キャリア３５に複数の仮固定材片付き半導体パッケージ２５Ｐを配置する工程（図４（ｂ）参照）。
（ｅ）支持キャリア３５及び複数の仮固定材片付き半導体パッケージ２５Ｐから、粘着フィルム２１を剥離する工程（図４（ｃ）参照）。
（ｆ）粘着フィルム２１の剥離によって露出した、複数の仮固定材片付き半導体パッケージ２５Ｐの表面上にスパッタリング又は蒸着によって電磁波シールド層５を形成する工程（図５参照）。
　上記製造方法によれば、以下の効果が奏される。
・（ｄ）工程において、隣接する二つの仮固定材片付き半導体パッケージ２５Ｐの間隔が拡大された状態で、支持キャリア３５に複数の仮固定材片付き半導体パッケージ２５Ｐが配置されるため、（ｆ）工程において、スパッタリング又は蒸着によって、半導体パッケージ１０Ｐの側面にも所望の厚さの電磁波シールド層５を形成することができる。なお、仮固定材片付き半導体パッケージ２５Ｐは、半導体パッケージ１０Ｐ（電磁波シールド層５形成前）と、仮固定材片１５Ｐとによって構成されている。
・（ｆ）工程において、再配線層４が仮固定材片１５Ｐで覆われている半導体パッケージ１０Ｐに対して電磁波シールド層５が形成されるため、電磁波シールド層５を構成する材料が半導体パッケージ１０の再配線層４側の面に回り込むことを抑制できる。
　なお、パネル部材３０の第一の表面３０ａは再配線層４が露出している面である。再配線層４は半導体パッケージ１０Ａ又はパネル部材３０のものであると言えるし、半導体パッケージ１０Ｐ又は半導体パッケージ１０が形成された後においてはこれらのものと言うこともできる。なお、パネル部材３０の第一の表面３０ａに半導体チップ１の回路面１ａの一部が露出していてもよい。
［（ａ）工程］
　（ａ）工程は、複数の半導体チップ１と、複数の半導体チップ１を封止している封止材１３とを備えるパネル部材３０の第一の表面３０ａに仮固定材層１５を形成する工程である。本実施形態においては、パネル部材３０として、ファンアウト・ウエハレベルパッケージ（Ｆａｎ－ｏｕｔ　ＷＬＰ、ＦＯ－ＷＬＰ）を使用する場合を例に挙げる。図２は、ＦＯ－ＷＬＰであるパネル部材３０を模式的に示す平面図である。パネル部材３０は平面視で略円形であり、その直径は、例えば、１００～３００ｍｍである。パネル部材３０は、複数の半導体チップ１と、これらの半導体チップ１を封止する封止材１３とによって構成されている。なお、図２には、便宜上、２１個の半導体チップ１を図示したが、ＦＯ－ＷＬＰが備える半導体チップ１の数は、例えば、１００個以上であり、４００～６０００個又は１６００～２４０００個であってもよい。
　図３（ａ）は、パネル部材３０の第一の表面３０ａ上に仮固定材層１５を形成した状態を模式的に示す断面図である。仮固定材層１５は、パネル部材３０に対する密着性を有する樹脂組成物からなる。なお、かかる樹脂組成物のペーストと使用して仮固定材層１５を形成してもよいし、当該樹脂組成物を予めフィルム状に形成したものを第一の表面３０ａに貼り付けてもよい。図３（ａ）に示されたように、パネル部材３０の回路面１ａに仮固定材層１５が接し且つバンプ１ｂが仮固定材層１５に埋め込まれた状態とすることが好ましい。仮固定材層１５が回路面１ａに密着していることで、（Ｆ）工程の電磁波シールド層５の形成を経ても電磁波シールド層５を構成する材料が回路面１ａに回り込むことを高度に抑制できる。
［（ｂ）工程］
　（ｂ）工程は、パネル部材３０の第二の表面３０ｂに対して粘着フィルム２１（第一の粘着フィルム）を貼る工程である（図３（ｂ）参照）。粘着フィルム２１は、基材フィルム２１ａと、粘着層２１ｂとを備える。粘着フィルム２１は、延伸性フィルムであることが好ましい。延伸性フィルムとして、例えば、ステルスダイシング等に使用されるエキスパンドフィルムを使用することができる。粘着フィルム２１は、（ｃ）工程におけるパネル部材３０の個片化と、（ｄ）工程における隣接する仮固定材片付き半導体パッケージ２５Ｐの間隔の拡大に使用される。拡大後の間隔は（ｆ）工程において半導体パッケージ１０Ｐの側面に電磁波シールド層５が適切に形成できればよく、間隔が全体にわたって必ずしも均一でなくてもよい。したがって、粘着フィルム２１として、エキスパンドフィルムの代わりに、ある程度の延伸性を有する粘着フィルム（例えば、ダイシングフィルム）を使用してもよい。
［（ｃ）工程］
　（ｃ）工程は、粘着フィルム２１上のパネル部材３０及び仮固定材層１５を、複数の仮固定材片付き半導体パッケージ２５Ｐに個片化する工程である（図３（ｃ）参照）。隣接する二つの仮固定材片付き半導体パッケージ２５Ｐの離間距離は、切断に使用したブレード幅とほぼ同じであり、例えば、５０μｍ程度である。
［（ｄ）工程］
　（ｄ）工程は、支持キャリア３５に対して仮固定材片付き半導体パッケージ２５Ｐの仮固定材片１５Ｐが接し且つ隣接する仮固定材片付き半導体パッケージ２５Ｐの間隔が０．１ｍｍ以上となるように、支持キャリア３５に複数の仮固定材片付き半導体パッケージ２５Ｐを配置する工程である。（ｄ）工程において、例えば、以下のステップを実施することで、粘着フィルム２１上の複数の仮固定材片付き半導体パッケージ２５Ｐを一括して支持キャリア３５上に配置することが可能である。
（ｄ１）粘着フィルム２１に張力を付与することにより、隣接する二つの仮固定材片付き半導体パッケージ２５Ｐの間隔を拡大すること（図４（ａ）参照）。
（ｄ２）粘着フィルム２１に張力を付与した状態で、粘着フィルム２１上の複数の仮固定材片付き半導体パッケージ２５Ｐを支持キャリア３５に転写すること。
　支持キャリア３５は、（ｆ）工程におけるスパッタリング又は蒸着に曝されるため、十分な耐熱性を有する材質からなる。支持キャリア３５は、例えば、耐熱性を有する基材フィルム３５ａと、仮固定材片１５Ｐに対する高い粘着性を有する粘着層３５ｂとを含む積層構造を有する。基材フィルム３５ａは、上述のとおり、耐熱性を有するものであればよく、例えば、ポリイミドフィルム、ＰＥＴフィルム（延伸）、ポリ塩化ビニリデン等が挙げられる。基材フィルム３５ａは、単層のフィルムであってもよいし、上記プラスチックフィルムを二種以上又は同種のプラスチックフィルムを二つ以上組み合わせて得られる多層のフィルムであってもよい。粘着層３５ｂは、例えば、粘着性組成物からなり、加熱されることによって仮固定材片１５Ｐに対して強い密着性が発現するものであってもよい。
　隣接する二つの仮固定材片付き半導体パッケージ２５Ｐの拡大後の離間距離は、好ましくは１００～２０００μｍであり、より好ましくは２００～８００μｍである。この距離が２０００μｍ以下であることで、仮固定材層１５の破断を抑制できる傾向にある。この距離Ｄと半導体パッケージの厚さＴの比（Ｄ／Ｔ）は１以上であることが好ましい。比Ｄ／Ｔが１以上であることで、（Ｅ）工程におけるスパッタリング又は蒸着によって半導体パッケージ１０Ｐの側面に、所望の厚さの電磁波シールド層５を安定的に形成することができる。
［（ｅ）工程］
　（ｅ）工程は、支持キャリア３５及び複数の仮固定材片付き半導体パッケージ２５Ｐから、粘着フィルム２１を剥離する工程である。図４（ｃ）は、図４（ｂ）に示す状態から粘着フィルム２１を剥離した状態を模式的に示す断面図である。なお、図４（ｃ）は図４（ｂ）の状態から上下を反転させた状態を示している。（ｅ）工程を実施するに先立ち、例えば、粘着フィルム２１に紫外線を照射することによって、粘着フィルム２１の粘着力を低下させてもよい。
［（ｆ）工程］
　（ｆ）工程は、粘着フィルム２１の剥離によって露出した、複数の仮固定材片付き半導体パッケージ２５Ｐの表面上にスパッタリング又は蒸着によって電磁波シールド層５を形成する工程である。スパッタリングは、例えば芝浦メカトロニクス株式会社製のＣＣＳ－２１１０（商品名）を使用して実施できる。蒸着は、例えば、株式会社神戸製鋼所（ＫＯＢＥＬＣＯ）製のＡＩＰ－Ｇシリーズ（商品名、「ＡＩＰ」は登録商標）を使用して実施できる。図５は、複数の仮固定材片付き半導体パッケージ２５Ｐの表面に電磁波シールド層５が形成された状態を模式的に示す断面図である。
　（ｆ）工程後、半導体パッケージ１０を効率的にピックアップできるように、複数の仮固定材片付き半導体パッケージ２５Ｐを支持キャリア３５から粘着フィルム２２（第二の粘着フィルム）に転写し、粘着フィルム２２から半導体パッケージ１０をピックアップしてもよい。すなわち、（ｆ）工程後、以下の工程を適宜実施してもよい。なお、粘着フィルム２２として、例えば、紫外線照射又は加熱によって粘着力が低下するものを使用すればよい。
（ｇ）（ｆ）工程後の複数の仮固定材片付き半導体パッケージ２５Ｐの電磁波シールド層５を覆うように粘着フィルム２２を貼る工程（図６（ａ）参照）。
（ｈ）粘着フィルム２２上の複数の半導体パッケージ１０から仮固定材片１５Ｐを支持キャリア３５とともに剥離する工程（図６（ｂ）参照）。
（ｉ）粘着フィルム２２の半導体パッケージ１０に対する粘着力を低下させる工程。（ｊ）粘着フィルム２２から半導体パッケージ１０をピックアップする工程。
　図６（ｃ）は、粘着フィルム２２から半導体パッケージ１０をピックアップしている様子を模式的に示す断面図である。図６（ｃ）に示されたように、突き上げ冶具５１で半導体パッケージ１０を粘着フィルム２２の下面側から突き上げるとともに、半導体パッケージ１０をコレット５２で吸引してピックアップする。
　以上、本開示の実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態においては、機能層として電磁波シールド層５を形成する場合を例示したが、電磁波シールド層５の代わりに、放熱層及び／又は保護層を半導体パッケージ１０Ｐの表面に形成してもよい。また、上記実施形態においては、（ｃ）工程において延伸性を有する粘着フィルム２１を使用し且つ（ｄ）工程において複数の仮固定材片付き半導体パッケージ２５Ｐを一括して支持キャリア３５に転写する場合を例示したが、（ｃ）工程において延伸性のない又は延伸性の低いダイシングフィルムを使用し且つダイシング後の仮固定材片付き半導体パッケージ２５Ｐを一つずつピックアップして支持キャリア３５上に配置してもよい。
　本実施形態によれば、半導体パッケージ１０の再配線層４が５０μｍ未満と薄くても、電磁波シールド層５のグランド接続を安定的に取ることができるという効果が奏される。すなわち、（ｆ）工程において再配線層４１の側面にも電磁波シールド層５を安定的に形成され、再配線層４１の側面４１ｆにグランド接触点４２を設けることができる。再配線層４１の厚さは５０μｍ未満であってよいし、３０μｍ未満であってもよい。再配線層４１の厚さの下限は、例えば、１０μｍ程度である。
　本開示について以下の実施例により更に詳細に説明するが、本発明はこれらの例に限定されるものではない。
　ＷＬＰ用パネル部材（直径：２４ｍｍ、厚さ：０．３ｍｍ、半導体チップ数：１６個、回路面のバンプ：はんだ）を準備した。ＷＬＰ用パネル部材の第一の表面（回路面）に粘着層を有する仮固定フィルムを貼り付けた（（Ａ）工程）。ＷＬＰ用パネル部材の第二の表面（回路面と反対側の面）に延伸性フィルム（延伸性を有するダイシングフィルム、第一の粘着フィルム）を貼り付けた（（Ｂ）工程）。以下の条件でブレードダイシングを実施することにより、延伸性フィルム上に複数の仮固定材片つき半導体パッケージ（平面視でのサイズ６ｍｍ×６ｍｍ）を形成した（（Ｃ）工程）。
・ダイサー：ＤＦＤ３３６１（株式会社ディスコ製）
・ブレード：ＺＨ０５－ＳＤ３０００－Ｎ１－７０（株式会社ディスコ製）
・ブレード幅：２８μｍ
・ブレード回転数：３００００ｒｐｍ
・ダイシング速度：１０ｍｍ／秒
　ＷＬＰ用パネル部材の直径よりも大きい内径を有するリングを延伸性フィルムの下方から押し当てることによって、延伸性フィルムに張力を付与した（（ｄ１）ステップ）。これにより、隣接する二つの仮固定材片付き半導体パッケージの間隔を約３２０μｍに拡大させた。延伸性フィルムに張力を付与した状態で、複数の仮固定材片を覆うように真空ラミネーターで支持キャリアを貼り付け、複数の仮固定材片つき半導体パッケージを支持キャリアに転写した（（ｄ１）ステップ）。支持キャリアとして紫外線硬化型の粘着層を表面に有するポリイミドフィルムを使用した。その後、複数の仮固定材片付き半導体パッケージから延伸性フィルムを剥離した（（Ｅ）工程）。
　ポリイミドフィルム上の複数の仮固定材片付き半導体パッケージの表面にスパッタリングによって電磁波シールド層（厚さ：４３８０ｎｍ）を形成した（（Ｆ）工程）。ターゲットとして、クロム及び銅を使用した。
　半導体パッケージの回路面を拡大して観察したところ、電磁波シールド層を構成する材料の回路面への回り込みは認められなかった。
　本開示によれば、表面の少なくとも一部が機能層で覆われている半導体パッケージを効率的に製造する方法が提供される。
１…半導体チップ、１ａ…回路面、１ｂ…バンプ、３…封止層、３ａ…面、３ｂ…側面、４…再配線層、４ａ…導体部、４ｂ…絶縁部、４ｃ，４ｄ…バンプ、４ｆ…側面、４ｇ…グランド接触点、５…電磁波シールド層（機能層）、１０…半導体パッケージ、１０Ａ…半導体パッケージ（個片化前）、１０Ｐ…半導体パッケージ（機能層形成前）、１３…封止材、１５…仮固定材層、１５Ｐ…仮固定材片、２１…粘着フィルム（第一の粘着フィルム）、２１ａ…基材フィルム、２１ｂ…粘着層、２２…粘着フィルム（第二の粘着フィルム）、２５Ｐ…半導体パッケージ、３０…パネル部材、３０ａ…第一の表面、３０ｂ…第二の表面、３５…支持キャリア、３５ａ…基材フィルム、３５ｂ…粘着層、５１…冶具、５２…コレット

Claims (6)

  1. （Ａ）複数の半導体パッケージを備えるパネル部材の第一の表面であって前記複数の半導体パッケージの回路面又は再配線層が露出している前記第一の表面に仮固定材層を形成する工程と、
    （Ｂ）前記パネル部材の第二の表面に対して第一の粘着フィルムを貼る工程と、
    （Ｃ）前記第一の粘着フィルム上の前記パネル部材及び前記仮固定材層を、複数の仮固定材片付き半導体パッケージに個片化する工程と、
    （Ｄ）支持キャリアに対して前記仮固定材片付き半導体パッケージの仮固定材片が接し且つ隣接する前記仮固定材片付き半導体パッケージの間隔が０．１ｍｍ以上となるように、前記支持キャリアに複数の前記仮固定材片付き半導体パッケージを配置する工程と、
    （Ｅ）前記支持キャリア及び複数の前記仮固定材片付き半導体パッケージから、前記第一の粘着フィルムを剥離する工程と、
    （Ｆ）前記第一の粘着フィルムの剥離によって露出した、複数の前記仮固定材片付き半導体パッケージの表面上に機能層を形成する工程と、
    を含む、半導体パッケージの製造方法。
  2. 　前記第一の粘着フィルムが延伸性を有し、
    　（Ｄ）工程が（ｄ１）前記第一の粘着フィルムに張力を付与することにより、隣接する二つの前記仮固定材片付き半導体パッケージの間隔を拡大すること、（ｄ２）前記第一の粘着フィルムに張力を付与した状態で、前記第一の粘着フィルム上の複数の前記仮固定材片付き半導体パッケージを前記支持キャリアに転写することを含む、請求項１に記載の半導体パッケージの製造方法。
  3. 　前記機能層がスパッタリング又は蒸着によって形成される金属層である、請求項１又は２に記載の半導体パッケージの製造方法。
  4. （Ｇ）複数の前記仮固定材片付き半導体パッケージの表面に形成された前記機能層を覆うように第二の粘着フィルムを貼る工程と、
    （Ｈ）前記第二の粘着フィルム上の複数の前記半導体パッケージから仮固定材片を前記支持キャリアとともに剥離する工程と、
    を更に含む、請求項１～３のいずれか一項に記載の半導体パッケージの製造方法。
  5. 　前記機能層が電磁波シールド層である、請求項１～４のいずれか一項に記載の半導体パッケージの製造方法。
  6. 　前記半導体パッケージが５０μｍ未満の再配線層と、前記再配線層の側面に設けられたグランド接触点とを有する、請求項５に記載の半導体パッケージの製造方法。
PCT/JP2020/028926 2020-03-27 2020-07-28 半導体パッケージの製造方法 WO2021192341A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022509221A JPWO2021192341A1 (ja) 2020-03-27 2020-07-28
CN202080099064.5A CN115335981A (zh) 2020-03-27 2020-07-28 半导体封装件的制造方法
US17/914,187 US20230207334A1 (en) 2020-03-27 2020-07-28 Production method for semiconductor packages

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-058786 2020-03-27
JP2020058786 2020-03-27

Publications (1)

Publication Number Publication Date
WO2021192341A1 true WO2021192341A1 (ja) 2021-09-30

Family

ID=77891633

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/028926 WO2021192341A1 (ja) 2020-03-27 2020-07-28 半導体パッケージの製造方法

Country Status (4)

Country Link
US (1) US20230207334A1 (ja)
JP (1) JPWO2021192341A1 (ja)
CN (1) CN115335981A (ja)
WO (1) WO2021192341A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164682A (ja) * 1998-11-24 2000-06-16 Matsushita Electric Ind Co Ltd 半導体チップの取出方法
US8084300B1 (en) * 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package
JP2015195398A (ja) * 2011-09-26 2015-11-05 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． 電子部品モジュール及びその製造方法
JP2017208529A (ja) * 2016-05-11 2017-11-24 積水化学工業株式会社 半導体パッケージの製造方法
WO2018216621A1 (ja) * 2017-05-22 2018-11-29 日立化成株式会社 半導体装置の製造方法及びエキスパンドテープ
JP2019009371A (ja) * 2017-06-28 2019-01-17 株式会社ディスコ 半導体パッケージ、半導体パッケージの形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164682A (ja) * 1998-11-24 2000-06-16 Matsushita Electric Ind Co Ltd 半導体チップの取出方法
US8084300B1 (en) * 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package
JP2015195398A (ja) * 2011-09-26 2015-11-05 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． 電子部品モジュール及びその製造方法
JP2017208529A (ja) * 2016-05-11 2017-11-24 積水化学工業株式会社 半導体パッケージの製造方法
WO2018216621A1 (ja) * 2017-05-22 2018-11-29 日立化成株式会社 半導体装置の製造方法及びエキスパンドテープ
JP2019009371A (ja) * 2017-06-28 2019-01-17 株式会社ディスコ 半導体パッケージ、半導体パッケージの形成方法

Also Published As

Publication number Publication date
JPWO2021192341A1 (ja) 2021-09-30
CN115335981A (zh) 2022-11-11
US20230207334A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
TWI692820B (zh) 半導體裝置及其製造方法
JP4659660B2 (ja) 半導体装置の製造方法
US8273601B2 (en) Method of fabricating multi-chip package structure
JP2004193497A (ja) チップサイズパッケージおよびその製造方法
TWI733049B (zh) 半導體封裝及其製造方法
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
JP5588137B2 (ja) 半導体装置の製造方法
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
TW201207962A (en) Chip-sized package and fabrication method thereof
TWI578452B (zh) 積體電路封裝及其製造方法
JP3917484B2 (ja) 半導体装置の製造方法および半導体装置
WO2021192341A1 (ja) 半導体パッケージの製造方法
JP3618330B2 (ja) 半導体装置及びその製造方法
US20110298124A1 (en) Semiconductor Structure
JP7415735B2 (ja) 半導体パッケージの製造方法
JP7487519B2 (ja) 半導体パッケージの製造方法
US8058109B2 (en) Method for manufacturing a semiconductor structure
JP5423563B2 (ja) 半導体チップの製造方法
JP2008147367A (ja) 半導体装置及びその製造方法
JP3825370B2 (ja) 半導体装置の製造方法
JP2002252309A (ja) 半導体チップのパッケージ構造及びパッケージ方法
JP2004039667A (ja) スルーホールが形成された半導体素子の製造方法、及び、半導体パッケージの製造方法
JP2004253529A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20927236

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022509221

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20927236

Country of ref document: EP

Kind code of ref document: A1