JP2000164682A - 半導体チップの取出方法 - Google Patents

半導体チップの取出方法

Info

Publication number
JP2000164682A
JP2000164682A JP33181498A JP33181498A JP2000164682A JP 2000164682 A JP2000164682 A JP 2000164682A JP 33181498 A JP33181498 A JP 33181498A JP 33181498 A JP33181498 A JP 33181498A JP 2000164682 A JP2000164682 A JP 2000164682A
Authority
JP
Japan
Prior art keywords
protective film
semiconductor chip
film
semiconductor
peeled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33181498A
Other languages
English (en)
Inventor
Kazuo Arisue
一夫 有末
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP33181498A priority Critical patent/JP2000164682A/ja
Publication of JP2000164682A publication Critical patent/JP2000164682A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの回路面を傷つけることなく、
保護膜を能率良く除去して半導体チップを取出すことが
できる半導体チップの取出方法を提供する。 【解決手段】 保護膜2が片面全面に形成された半導体
ウエハ1を、保護膜形成面の反対側から保護膜2が残る
ように切断して、保護膜2でつながった個々の半導体チ
ップ5を形成し、保護膜2から個々の半導体チップ5を
剥がすように取出して使用する。この方法により、半導
体チップ5の回路面6に触ることなく、半導体チップを
取出すことができて、半導体チップの回路面を傷つけた
りすることがなく、また、つながった保護膜2から半導
体チップ5を1つずつ剥がして取出すため、保護膜2と
半導体チップ5との剥がし作業を能率良く行える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウエハを分
割して半導体チップとし、この半導体チップを取出す半
導体チップの取出方法に関するものである。
【0002】
【従来の技術】近年、電子機器は小型、軽量化と共に半
導体の使用が増大し、さらに、コストダウン、信頼性の
要求がますます強くなってきている。
【0003】半導体ウエハを分割して半導体チップと
し、半導体チップを基板上に実装するために取出す従来
の技術としては、保護膜を半導体チップからひとつずつ
除去する方法であった。
【0004】以下、図面を参照しながら、上述した従来
の半導体チップの取出方法について説明する。図9
(a),(b)は従来の半導体チップ上の保護膜を剥が
して実装する方式を示すものである。
【0005】図9(a)において、1は保護膜2により
回路面6である上面が覆われて保護された半導体ウエハ
で、第1のフィルム3上に載せられている。図9(b)
において、4は切断部、5は半導体ウエハ1を切断する
ことで製造された半導体チップである。
【0006】半導体ウエハ1から個々の半導体チップ5
を取出す従来の方法について、説明する。まず、半導体
回路面に保護膜2が形成された半導体ウエハ1に第1の
フィルム3を貼り付ける。次いで、保護膜2付きの半導
体ウエハ1を、切断機を用いて所定の寸法に切断し、必
要に応じて第1のフィルム3を拡張し、保護膜2付きの
半導体ウエハ1を伸張させて、個々の半導体チップ5の
間を広くして取り出し易くする。次に、半導体ウエハ1
上の保護膜2を一つずつ矢印方向に引き剥がして取出
す。この引き剥がしによる取出し作業は半導体ウエハ1
の回路面6の保護を考慮して半導体チップ5を基板上に
実装する直前に行われる。そして、保護膜2を除去した
半導体チップ5を基板上の所定の位置に実装する。
【0007】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の半導体チップの取出方法では、半導体チップ
5に対して一つずつ保護膜2を除去しなければならず、
極めて能率が悪いだけではなく、保護膜2を剥がす際に
半導体チップ5の回路面6に傷をつける恐れがあり、信
頼性も低いという問題を有していた。
【0008】本発明は上記問題に鑑み、半導体チップの
回路面に傷をつけたりすることなく、保護膜を能率良く
除去して半導体チップを取出すことができる半導体チッ
プの取出方法を提供することを目的とするものである。
【0009】
【課題を解決するための手段】上記問題を解決するため
に、本発明は、回路面である片面に保護膜が形成された
半導体ウエハを切断して半導体チップを形成し、保護膜
を除去した半導体チップを取出して使用する半導体チッ
プの取出方法であって、前記保護膜が形成された半導体
ウエハを、保護膜形成面の反対側から保護膜が残るよう
に切断して、保護膜でつながった個々の半導体チップを
形成し、つながった保護膜から個々の半導体チップを剥
がすように取出して使用するものである。
【0010】この方法によれば、半導体チップの回路面
に傷をつけたりすることなく、保護膜を能率良く除去し
て半導体チップを取出すことができる。
【0011】
【発明の実施の形態】本発明の請求項1記載の発明は、
回路面である片面に保護膜が形成された半導体ウエハを
切断して半導体チップを形成し、保護膜を除去した半導
体チップを取出して使用する半導体チップの取出方法で
あって、前記保護膜が形成された半導体ウエハを、保護
膜形成面の反対側から保護膜が残るように切断して、保
護膜でつながった個々の半導体チップを形成し、つなが
った保護膜から個々の半導体チップを剥がすように取出
して使用するものである。
【0012】この方法によれば、半導体チップの回路面
に触ることなく、半導体チップを取出すことができるた
め、半導体チップの回路面を傷つけたりすることがな
く、また、つながった保護膜から半導体チップを1つず
つ剥がして取出すため、従来のように保護膜を半導体チ
ップから一つずつ除去する作業は不要となり、保護膜と
半導体チップとの剥がし作業を能率良く行うことができ
る。
【0013】本発明の請求項2記載の発明は、請求項1
に記載の半導体チップの取出方法において、保護膜を、
加熱することにより収縮する材質で構成し、半導体チッ
プを保護膜から剥がす前に、保護膜を加熱して収縮させ
ることで接着面積を小さくして接着力を弱め、これによ
り半導体チップを保護膜から剥がし易くするものであ
る。
【0014】本発明の請求項3記載の発明は、請求項1
に記載の半導体チップの取出方法において、半導体チッ
プを保護膜から剥がす前に、保護膜を伸張させることに
より、半導体チップを保護膜から剥がし易くするもので
ある。
【0015】上記請求項2、請求項3の方法によれば、
半導体チップを保護膜から剥がし易くすることができる
ので、さらに能率良く半導体チップを取出すことができ
る。本発明の請求項4記載の発明は、回路面である片面
に保護膜が形成された半導体ウエハを切断して半導体チ
ップを形成し、保護膜を除去した半導体チップを取出し
て使用する半導体チップの取出方法であって、前記保護
膜が形成された半導体ウエハに対して、保護膜形成面と
は反対の面に第1のフィルムを貼り付け、第1のフィル
ムが残るように保護膜側から半導体ウエハを切断し、切
断後の半導体チップの保護膜の上から、その接着強度が
保護膜の半導体チップへの接着強度よりも大きい第2の
フィルムを貼り付けた後に、第1のフィルムを除去し、
第2のフィルムに貼り付けられた保護膜から半導体チッ
プを剥がして使用するものである。
【0016】この方法によれば、半導体チップの回路面
に触ることなく、半導体チップを取出すことができるた
め、半導体チップの回路面を傷つけたりすることがな
く、また、第1のフィルムを剥がして除去した後でも、
半導体チップ同士が第2のフィルムにてつながってばら
ばらにならず、第2のフィルムに貼り付けられた保護膜
から半導体チップを1つずつ剥がして取出すため、従来
のように保護膜を半導体チップから一つずつ除去する作
業は不要となり、保護膜と半導体チップとの剥がし作業
を能率良く行うことができる。
【0017】本発明の請求項5記載の発明は、請求項4
に記載の半導体チップの取出方法において、第2のフィ
ルムを、加熱または冷却することにより収縮する材質で
構成し、第1のフィルムを除去した後に、第2のフィル
ムを加熱または冷却して収縮させることで保護膜も共に
収縮させ、半導体チップを保護膜から剥がし易くするも
のである。
【0018】本発明の請求項6記載の発明は、請求項4
に記載の半導体チップの取出方法において、第1のフィ
ルムを除去した後に、第2のフィルムを伸張させ、同時
に保護膜も伸張させることにより、半導体チップを保護
膜から剥がし易くするものである。
【0019】本発明の請求項7記載の発明は、請求項4
〜6の何れかに記載の半導体チップの取出方法におい
て、第1のフィルムに孔または凹部または凸部が形成さ
れているものである。
【0020】上記請求項5、請求項6、請求項7の方法
によれば、保護膜の半導体チップに対する接着力を低減
できて、半導体チップを保護膜から剥がし易くすること
ができるので、さらに能率良く半導体チップを取出すこ
とができる。
【0021】以下、本発明の実施の形態について、図面
を参照しながら説明する。 (実施の形態1)図1(a)〜(d)は、本発明の実施
の形態にかかる半導体チップの取出方法の各工程を示す
断面図である。
【0022】図1(a)において、1は保護膜2により
回路面である片面が覆われて保護された半導体ウエハで
ある。保護膜2には、半導体ウエハ1に形成された回路
面6の位置決めの印が見えるように、一部が除去されて
位置確認孔8が形成されている。
【0023】この半導体ウエハ1は、図1(b)に示す
ように、保護膜2を下方にして固定台7上に載せられ
る。なお、固定台7には、位置確認窓9が形成されてお
り、この位置確認窓9と保護膜2の位置確認孔8とが一
致するようにして、固定台7上に載せられる。
【0024】次に、位置決め機(図示せず)により位置
確認窓9を確認しながら固定台7ごと半導体ウエハ1を
所定の位置に移動させて設置する。設置後、切断機(図
示せず)により、保護膜2を切断しないようにしながら
半導体ウエハ1のみを所定の寸法に切断して、半導体チ
ップ5を形成する(図1(c)参照)。切断された半導
体チップ5は、保護膜2により保持されているので、個
々の半導体チップ5がばらばらになることはない。な
お、図1(c)における4は半導体ウエハ1の切断部で
ある。
【0025】半導体チップ5を基板に実装する際には、
図1(d)に示すように、保護膜2より半導体チップ5
を一つずつ剥がして取出した後に使用する。なお、半導
体チップ5を剥がす際には、保護膜2を下部より真空吸
着機10等により固定する。これにより、半導体チップ
5を保護膜2から容易に剥がすことができる。
【0026】この方法によれば、半導体チップ5の回路
面6に触わることなく、半導体チップ5を取出すことが
できるため、半導体チップ5の回路面6を傷つけたりす
ることを防止できて、不良品を発生することを防止でき
る。また、つながった保護膜2から半導体チップ5を1
つずつ剥がして取出すため、従来のように保護膜2を半
導体チップ5から一つずつ除去する作業は不要となり、
保護膜2と半導体チップ5との剥がし作業を能率良く行
うことができ、生産性が向上する。
【0027】また、図2に示すように、保護膜2とし
て、加熱することにより収縮する材質を採用するととも
に、保護膜2を固定する真空吸着機10の吸着部分を加
熱するようにしてもよい。この場合には、図2に示すよ
うに、保護膜2を真空吸着機で加熱させて収縮させるこ
とで、接着面積を小さくなって接着力を弱めることがで
きるため、半導体チップ5を保護膜2から剥がし易くす
ることができて、半導体チップ5の取出しが一層容易に
なり、生産性がさらに向上する。
【0028】また、半導体チップ5を保護膜2から剥が
す前に、図3に示すように、保護膜2を伸張させてもよ
い。この場合には、収縮の過程において、半導体チップ
5と保護膜2との接着剤層部において、せん断力が働
き、接着力の低下につながり、上記と同様に、半導体チ
ップ5を保護膜2から剥がし易くすることができて、生
産性が向上する。 (実施の形態2)次に、図4を用いて他の実施の形態に
かかる半導体チップの取出方法について説明する。
【0029】まず、保護膜2により回路面6である片面
が覆われて保護された図4(a)に示すような半導体ウ
エハ1に、第1のフィルム3を貼り付ける(図4(b)
参照)。この場合に、第1のフィルム3の半導体ウエハ
1に対する接着強度は、半導体ウエハ1と保護膜2との
接着力より小さくされている。
【0030】次に、図4(c)に示すように、第1のフ
ィルム3を残して保護膜2および半導体ウエハ1を所定
の寸法に切断して、半導体チップ5を形成する。4は半
導体ウエハ1の切断部である。そして、図4(d)に示
すように、第2のフィルム11を保護膜2の上から貼り
付ける。この場合に、第2のフィルム11の保護膜2に
対する接着強度は、半導体チップ5と保護膜2との接着
力より大きくされている。
【0031】この後、図4(e)に示すように、第1の
フィルム3を全ての半導体チップ5から剥がして除去す
る。このとき、半導体チップ5は保護膜2を介して第2
のフィルム11により保持されており、バラバラになる
ことが防止されている。この後、半導体チップ5の実装
の必要に応じて、1つずつ保護膜2より引き剥がして取
出し、使用する。
【0032】この方法によっても、半導体チップ5の回
路面6に触わることなく、半導体チップ5を取出すこと
ができるため、半導体チップ5の回路面6を傷つけたり
することを防止できて、不良品を発生することを防止で
きる。また、第2のフィルム11によりつながった保護
膜2から半導体チップ5を1つずつ剥がして取出すた
め、従来のように保護膜2を半導体チップ5から一つず
つ除去する作業は不要となり、保護膜2と半導体チップ
5との剥がし作業を能率良く行うことができ、生産性が
向上する。
【0033】この実施の形態において、第2のフィルム
11として、加熱または冷却により収縮する特性を有し
たものを用いてもよい。この場合は、図5(a),
(b)に示すように、第1のフィルム3を除去した後
に、加熱または冷却して第2のフィルム11を収縮させ
て保護膜2も共に収縮させることで、収縮の過程におい
て、半導体チップ5と保護膜2の接着剤層部において、
せん断力が働き、接着力が低下する。この結果、半導体
チップ5を保護膜2から剥がし易くすることができて、
半導体チップ5の取出しが一層容易になり、生産性がさ
らに向上する。なお、保護膜2も加熱または冷却により
収縮性の特性を有したものを用いてもよい。
【0034】また、これに代えて、第2のフィルム11
として、加熱または冷却により膨張する特性を有したも
のを用いてもよく、第1のフィルム3を除去した後に、
加熱または冷却して第2のフィルム11を膨張させて保
護膜2も共に膨張させる(図6参照)ことでも、収縮さ
せた場合と同等の変化を生じさせて剥がし易くすること
ができる。
【0035】また、第2のフィルム11を機械的に引き
伸ばしてもよい。つまり、第2のフィルム11を矢印方
向に引き伸ばすことにより、接着されている保護膜2も
同時に引き伸ばされるが、半導体チップ5はその材質が
第2のフィルム11や保護膜2にくらべて硬いために引
き伸ばされることはない。したがって、保護膜2と半導
体チップ5との間にせん断力が働き、保護膜2は第2の
フィルム11と共に伸びることになり保護膜2と半導体
チップ5との接着力は弱くなる。また、第2のフィルム
11が引き伸ばされることにより、半導体チップ5間が
必然的に広がるため、半導体チップ5の取り出しがさら
に容易となる。 (実施の形態3)次に、図7(a),(b)、図8を用
いて、さらに他の実施の形態にかかる半導体チップの取
出方法について説明する。
【0036】この実施の形態においても、上記第2の実
施の形態と同様にして半導体チップ5を取出す方法が採
用されるが、この実施の形態においては、図7(a),
(b)に示すように、半導体チップ5がバラバラになる
のを防止するために用いる第1のフィルム3のほぼ全面
に、微小な多数の孔3aが形成されており、これによっ
て、半導体チップ5に対する第1のフィルム3の接着力
が保護膜2より小さくなるように構成されている。つま
り、半導体チップ5がバラバラになるのを防止するため
に用いる第1のフィルム3は、半導体チップ5の取り出
し前に引き剥がすため、接着力2保護膜2より小さくな
らないが、この実施の形態によると、孔3aの大きさや
数をかえることにより第1のフィルム3として適した任
意の接着力を設定できる。
【0037】また、孔3aの代わりに凹部を形成した
り、図8に示すように、第1のフィルム3のほぼ全面
に、微小な多数の凸部3bを形成し、これによって、半
導体チップ5に対する第1のフィルム3の接着力が保護
膜2より小さくなるように構成しても、単位面積当たり
の数の設定により接着力の調整が可能である。
【0038】
【発明の効果】以上のように本発明によれば、保護膜が
形成された半導体ウエハを、保護膜形成面の反対側から
保護膜が残るように切断して、保護膜でつながった個々
の半導体チップを形成し、保護膜から個々の半導体チッ
プを剥がすように取出して使用したり、保護膜が形成さ
れた半導体ウエハに対して、保護膜形成面とは反対の面
に第1のフィルムを貼り付け、第1のフィルムが残るよ
うに保護膜側から半導体ウエハを切断し、切断後の半導
体チップの保護膜の上から、その接着強度が保護膜の半
導体チップへの接着強度よりも大きい第2のフィルムを
貼り付けた後に、第1のフィルムを除去し、第2のフィ
ルムに貼り付けられた保護膜より半導体チップを剥がし
て使用することにより、半導体チップの回路面に触わる
ことなく、半導体チップを取出すことができるため、半
導体チップの回路面6を傷つけたりすることを防止でき
て、不良品を発生することを防止でき、また、つながっ
た保護膜や第2のフィルムによりつながった保護膜から
半導体チップを1つずつ剥がして取出すため、従来のよ
うに保護膜を半導体チップから一つずつ除去する作業は
不要となり、保護膜と半導体チップとの剥がし作業を能
率良く行うことができ、生産性が向上する。
【図面の簡単な説明】
【図1】(a)〜(d)はそれぞれ本発明の第1の実施
の形態にかかる半導体チップの取出方法における各工程
の断面図
【図2】同実施の形態において保護膜を収縮させる場合
を概略的に示す断面図
【図3】同実施の形態において保護膜を伸張させる場合
を概略的に示す断面図
【図4】(a)〜(e)はそれぞれ本発明の第2の実施
の形態にかかる半導体チップの取出方法における各工程
の断面図
【図5】(a),(b)はそれぞれ同実施の形態におい
て第2のフィルムを収縮させる場合を概略的に示す各工
程の断面図
【図6】同実施の形態において第2のフィルムを伸張さ
せる場合を概略的に示す断面図
【図7】(a),(b)はそれぞれ他の実施の形態にか
かる第1のフィルムの平面図と概略的な断面図
【図8】さらに他の実施の形態にかかる第1のフィルム
の断面図
【図9】(a),(b)はそれぞれ従来の半導体チップ
の取出方法における各工程の断面図
【符号の説明】
1 半導体ウエハ 2 保護膜 3 第1のフィルム 3a 孔 3b 凸部 5 半導体チップ 6 回路面 11 第2のフィルム

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 回路面である片面に保護膜が形成された
    半導体ウエハを切断して半導体チップを形成し、保護膜
    を除去した半導体チップを取出して使用する半導体チッ
    プの取出方法であって、前記保護膜が形成された半導体
    ウエハを、保護膜形成面の反対側から保護膜が残るよう
    に切断して、保護膜でつながった個々の半導体チップを
    形成し、つながった保護膜から個々の半導体チップを剥
    がすように取出して使用する半導体チップの取出方法。
  2. 【請求項2】 保護膜を、加熱することにより収縮する
    材質で構成し、半導体チップを保護膜から剥がす前に、
    保護膜を加熱して収縮させることで接着面積を小さくし
    て接着力を弱め、これにより半導体チップを保護膜から
    剥がし易くする請求項1に記載の半導体チップの取出方
    法。
  3. 【請求項3】 半導体チップを保護膜から剥がす前に、
    保護膜を伸張させることにより、半導体チップを保護膜
    から剥がし易くする請求項1に記載の半導体チップの取
    出方法。
  4. 【請求項4】 回路面である片面に保護膜が形成された
    半導体ウエハを切断して半導体チップを形成し、保護膜
    を除去した半導体チップを取出して使用する半導体チッ
    プの取出方法であって、前記保護膜が形成された半導体
    ウエハに対して、保護膜形成面とは反対の面に第1のフ
    ィルムを貼り付け、第1のフィルムが残るように保護膜
    側から半導体ウエハを切断し、切断後の半導体チップの
    保護膜の上から、その接着強度が保護膜の半導体チップ
    への接着強度よりも大きい第2のフィルムを貼り付けた
    後に、第1のフィルムを除去し、第2のフィルムに貼り
    付けられた保護膜から半導体チップを剥がして使用する
    半導体チップの取出方法。
  5. 【請求項5】 第2のフィルムを、加熱または冷却する
    ことにより収縮する材質で構成し、第1のフィルムを除
    去した後に、第2のフィルムを加熱または冷却して収縮
    させることで保護膜も共に収縮させ、半導体チップを保
    護膜から剥がし易くする請求項4に記載の半導体チップ
    の取出方法。
  6. 【請求項6】 第1のフィルムを除去した後に、第2の
    フィルムを伸張させ、同時に保護膜も伸張させることに
    より、半導体チップを保護膜から剥がし易くする請求項
    4に記載の半導体チップの取出方法。
  7. 【請求項7】 第1のフィルムに孔または凹部または凸
    部が形成されている請求項4〜6の何れかに記載の半導
    体チップの取出方法。
JP33181498A 1998-11-24 1998-11-24 半導体チップの取出方法 Pending JP2000164682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33181498A JP2000164682A (ja) 1998-11-24 1998-11-24 半導体チップの取出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33181498A JP2000164682A (ja) 1998-11-24 1998-11-24 半導体チップの取出方法

Publications (1)

Publication Number Publication Date
JP2000164682A true JP2000164682A (ja) 2000-06-16

Family

ID=18247955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33181498A Pending JP2000164682A (ja) 1998-11-24 1998-11-24 半導体チップの取出方法

Country Status (1)

Country Link
JP (1) JP2000164682A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068832A (ja) * 2001-08-22 2003-03-07 Sony Corp ダイシングテープおよびその使用方法
JP2014232773A (ja) * 2013-05-28 2014-12-11 リンテック株式会社 静電保持装置および静電保持装置からの保持対象物の離脱方法
CN113035720A (zh) * 2021-03-01 2021-06-25 紫光宏茂微电子(上海)有限公司 芯片上片方法
WO2021192341A1 (ja) * 2020-03-27 2021-09-30 昭和電工マテリアルズ株式会社 半導体パッケージの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068832A (ja) * 2001-08-22 2003-03-07 Sony Corp ダイシングテープおよびその使用方法
JP2014232773A (ja) * 2013-05-28 2014-12-11 リンテック株式会社 静電保持装置および静電保持装置からの保持対象物の離脱方法
WO2021192341A1 (ja) * 2020-03-27 2021-09-30 昭和電工マテリアルズ株式会社 半導体パッケージの製造方法
CN113035720A (zh) * 2021-03-01 2021-06-25 紫光宏茂微电子(上海)有限公司 芯片上片方法

Similar Documents

Publication Publication Date Title
US7091109B2 (en) Semiconductor device and method for producing the same by dicing
EP1463094B1 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
KR101903312B1 (ko) 익스팬드 방법, 반도체 장치의 제조방법, 및 반도체 장치
US6946326B2 (en) Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US7140951B2 (en) Semiconductor device manufacturing apparatus and semiconductor device manufacturing method for forming semiconductor chips by dividing semiconductor wafer
US7833601B2 (en) Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
JPH0256987A (ja) 混成集積回路の実装方法
JP2004349728A (ja) カプセル化電子部品、特に集積回路の製造方法
JP4471565B2 (ja) 半導体ウエーハの分割方法
CN113130391A (zh) 制造微电子装置的方法以及相关的工具和设备
JP2006294731A (ja) 半導体製造装置
JP2000164682A (ja) 半導体チップの取出方法
JP4636096B2 (ja) 半導体装置およびその製造方法
US6849523B2 (en) Process for separating dies on a wafer
JP4306359B2 (ja) エキスパンド方法
JPH0774131A (ja) ダイシング装置及び半導体チップの加工方法
TW200408062A (en) Method for producing separate monolithically integrated semiconductor circuits
JPH0917756A (ja) 半導体用保護テープおよびその使用方法
US20060030130A1 (en) Method of dicing a wafer
US6114190A (en) Method of forming heat sink and semiconductor chip assemblies
JP2000148960A (ja) 半導体装置
JP3618389B2 (ja) 半導体装置の製造方法及び半導体製造装置
EP1238423A2 (en) Methods for separating microcircuit dies from wafers
KR101898479B1 (ko) 복수 캐리어 기판을 이용한 인쇄회로기판 제조 방법
JP2007103739A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051220