CN115335981A - 半导体封装件的制造方法 - Google Patents

半导体封装件的制造方法 Download PDF

Info

Publication number
CN115335981A
CN115335981A CN202080099064.5A CN202080099064A CN115335981A CN 115335981 A CN115335981 A CN 115335981A CN 202080099064 A CN202080099064 A CN 202080099064A CN 115335981 A CN115335981 A CN 115335981A
Authority
CN
China
Prior art keywords
fixing material
temporary fixing
sensitive adhesive
pressure
adhesive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080099064.5A
Other languages
English (en)
Inventor
福住志津
铃木直也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN115335981A publication Critical patent/CN115335981A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

本发明所涉及的半导体封装件的制造方法包括：(A)在包含多个半导体封装件的板部件的第一表面且电路露出面形成临时固定材料层的工序；(B)对板部件的第二表面黏贴压敏胶黏剂膜的工序；(C)将压敏胶黏剂膜上的板部件及临时固定材料层单片化为多个带临时固定材料片的半导体封装件的工序；(D)以相邻的带临时固定材料片的半导体封装件的间隔成为0.1mm以上的方式，在支撑载体上配置多个带临时固定材料片的半导体封装件的工序；(E)从支撑载体及多个带临时固定材料片的半导体封装件剥离压敏胶黏剂膜的工序；及(F)在多个带临时固定材料片的半导体封装件的表面上形成功能层的工序。

Description

半导体封装件的制造方法
技术领域
本发明涉及一种半导体封装件的制造方法，更具体而言，涉及一种在表面的至少一部分上具有功能层(例如，电磁波屏蔽层)的半导体封装件的制造方法。
背景技术
近年来，随着半导体封装件的小型化、高功能化、高集成化，半导体芯片的多脚化、高密度化、配线的窄间距化得到发展。其结果，阻抗增加或信号线之间的信号干涉容易导致阻碍半导体封装件的原有性能。专利文献1公开了一种具有黏合剂层和电磁波屏蔽层的半导体装置用黏合剂膜。该半导体装置用黏合剂膜经过如下工序制作：通过溅射法或蒸镀法，在黏合剂层的表面上形成电磁波屏蔽层。
以往技术文献
专利文献
专利文献1：日本特开2012-124466号公报
发明内容
发明要解决的技术课题
本发明人等研究了如下内容：通过在半导体封装件的表面直接形成电磁波屏蔽层之类的功能层，对半导体封装件赋予相关功能。本发明提供一种高效地制造表面的至少一部分被功能层覆盖的半导体封装件的方法。
用于解决技术课题的手段
本发明所涉及的半导体封装件的制造方法包括以下工序。
(A)在具备多个半导体封装件的板部件的第一表面且露出多个半导体封装件的电路面或再配线层的第一表面形成临时固定材料层的工序。
(B)对板部件的第二表面黏贴第一压敏胶黏剂膜(pressure-sensitive adhesivefilm)的工序。
(C)将第一压敏胶黏剂膜上的板部件及临时固定材料层单片化为多个带临时固定材料片的半导体封装件的工序。
(D)以带临时固定材料片的半导体封装件的临时固定材料片与支撑载体相接且相邻的带临时固定材料片的半导体封装件的间隔成为0.1mm以上的方式，在支撑载体上配置多个带临时固定材料片的半导体封装件的工序。
(E)从支撑载体及多个带临时固定材料片的半导体封装件剥离第一压敏胶黏剂膜的工序。
(F)在通过第一压敏胶黏剂膜的剥离而露出的多个带临时固定材料片的半导体封装件的表面上形成功能层的工序。
另外，在(A)工序之后，可以实施通过紫外线照射或热处理来固化临时固定材料层的工序。
根据上述制造方法，在(D)工序中，以相邻的2个带临时固定材料片的半导体封装件的间隔成为0.1mm以上的方式，在支撑载体(support carrier)上配置多个带临时固定材料片的半导体封装件，因此在(F)工序中，例如，通过溅射或蒸镀，在半导体封装件的侧面也能够形成所期望的厚度的功能层。另外，在(F)工序中，由于在电路面被临时固定材料片覆盖的半导体封装件上形成功能层，因此能够抑制构成功能层的材料卷入半导体封装件的电路面。功能层例如为电磁波屏蔽层(金属层)。
作为上述第一压敏胶黏剂膜，可以使用具有延伸性的膜(以下，称为“延伸性膜”。)。此时，(D)工序可以包括以下步骤。
(d1)通过对第一压敏胶黏剂膜施加张力而扩大相邻的2个带临时固定材料片的半导体封装件的间隔。
(d2)在对第一压敏胶黏剂膜施加了张力的状态下，将第一压敏胶黏剂膜上的多个带临时固定材料片的半导体封装件转移至支撑载体。
在(D)工序中，通过实施这些步骤，能够将第一压敏胶黏剂膜上的多个带临时固定材料片的半导体封装件统一配置于支撑载体上。
在(F)工序之后，为了高效地拾取半导体封装件，可以适当实施以下工序。
(G)以覆盖形成于多个带临时固定材料片的半导体封装件的表面的功能层的方式黏贴第二压敏胶黏剂膜的工序。
(H)将临时固定材料片与支撑载体一同从第二压敏胶黏剂膜上的多个半导体封装件剥离的工序。
上述功能层为电磁波屏蔽层时，半导体封装件可以具有小于50μm的再配线层和设置于再配线层的侧面的接地点。半导体封装件的再配线层即使薄至小于50μm，也能够在(F)工序中，在再配线层的侧面上稳定地形成电磁波屏蔽层。因此，能够将再配线层的侧面的接地点与电磁波屏蔽层电连接(参考图1)。
发明效果
根据本发明，提供一种高效地制造表面的至少一部分被功能层覆盖的半导体封装件的方法。
附图说明
图1是示意地表示通过本发明的制造方法制造的半导体封装件的一例(扇出型晶圆级封装件)的剖视图。
图2是示意地表示扇出型晶圆级封装件用板部件的一例的平面图。
图3中，图3(a)是示意地表示在板部件的第一表面上形成有临时固定材料层的状态的剖视图，图3(b)是示意地表示在板部件的第二表面贴附了第一压敏胶黏剂膜的状态的剖视图，图3(c)是示意地表示板部件及临时固定材料层被单片化为多个带临时固定材料片的半导体封装件的状态的剖视图。
图4中，图4(a)是示意地表示通过对第一压敏胶黏剂膜施加张力而扩大相邻的2个带临时固定材料片的半导体封装件的间隔的状态的剖视图，图4(b)是示意地表示在对第一压敏胶黏剂膜施加了张力的状态下，将支撑载体贴附在第一压敏胶黏剂膜上的多个带临时固定材料片的半导体封装件的状态的剖视图，图4(c)是示意地表示从图4(b)所示的状态剥离了第一压敏胶黏剂膜的状态的剖视图。
图5是示意地表示在多个带临时固定材料片的半导体封装件的表面形成有电磁波屏蔽层(功能层)的状态。
图6中，图6(a)～图6(c)是示意地表示拾取半导体封装件为止的过程的剖视图。
具体实施方式
以下，参考附图对本发明的实施方式进行详细说明。在以下说明中，对相同或相等部分标注相同的符号，并省略重复说明。并且，只要没有特别说明，上下左右等位置关系基于附图所示的位置关系。而且，附图的尺寸比例并不限于图示比例。
本说明书的记载及技术方案中使用“左”、“右”、“正面”、“背面”、“上”、“下”、“上方”、“下方”等用语时，这些旨在进行说明，并不表示一直处于该相对位置。并且，“层”这一用语不仅包括作为平面图观察时形成于整面的形状的结构，还包括形成于局部的形状的结构。
(半导体封装件)
图1是示意地表示通过本实施方式所涉及的制造方法制造的半导体封装件的剖视图。该图所示的半导体封装件10被称为扇出型晶圆级封装件(Fan-out WLP，FO-WLP)。半导体封装件10具备半导体芯片1、密封层3、再配线层4及电磁波屏蔽层5(功能层)。另外，封装件形式并不限于FO-WLP，可以是晶圆级封装件(WLP)、覆晶-芯片尺寸封装件(FC-CSP)、覆晶-球栅阵列(FC-BGA)、存储器封装件等。
俯视观察时的半导体封装件10的形状例如为正方形或长方形。俯视观察时的半导体封装件10的面积例如为1～900mm2，也可以是9～625mm2或25～400mm2。俯视观察时的半导体封装件10的一边的长度例如为1～30mm，也可以是3～25mm或5～20mm。半导体封装件10的厚度(不包括凸块4c的高度。)例如为100～1500μm，也可以是200～1000μm。
半导体芯片1具有电路面1a和形成于电路面1a的多个凸块1b(突起电极)。电路面1a可以具有镀Ni/Au的焊盘等相对平坦的金属焊盘。凸块1b例如为铜凸块及焊料凸块。俯视观察时的半导体芯片1的形状例如为正方形或长方形。俯视观察时的半导体芯片1的面积例如为1～400mm2，也可以是9～225mm2或25～100mm2。俯视观察时的半导体芯片1的一边的长度例如为1～20mm，也可以是3～15mm或5～10mm。半导体芯片1的厚度(不包括凸块1b的高度。)例如为50～775μm，也可以是100～500μm。
密封层3由热固性树脂组合物构成。密封层3保护半导体芯片1免受光、热、湿气、灰尘及物理冲击等的影响。密封层3例如通过压缩成型模具、转移成型模具、膜状密封材料的层压板形成。密封层3的厚度例如为50μm以上，也可以是100μm以上。
再配线层4与半导体芯片1的凸块1b电连接。再配线层4由导体部4a、绝缘部4b及凸块4c、4d构成。导体部4a将半导体芯片1的凸块1b与凸块4c电连接。图1的左端所示的凸块4d与电磁波屏蔽层5电连接。再配线层4的侧面4f具有接地点4g。接地点4g与电磁波屏蔽层5相接。由此，电磁波屏蔽层5能够实现接地。另外，图1示出了一个接地点4g，但半导体封装件10可以在再配线层4的侧面4f具有多个接地点。
电磁波屏蔽层5覆盖密封层3的面3a及侧面3b，并且覆盖再配线层4的侧面4f的至少一部分。电磁波屏蔽层5例如为通过溅射或蒸镀形成的金属层。电磁波屏蔽层5例如包含铜、铬、镍等金属元素。构成电磁波屏蔽层5的金属元素可以是一种，也可以是两种以上。电磁波屏蔽层5的厚度例如为0.01～100μm，也可以是0.05～50μm。另外，电磁波屏蔽层5的形成方法并不限于溅射或蒸镀，可以是丝网印刷法、喷射印刷法、无电解镀敷法或电解镀敷法等。
(半导体封装件的制造方法)
接着，对半导体封装件10的制造方法进行说明。半导体封装件10例如能够通过以下工序制造。
(a)在具备多个半导体封装件10A的板部件30的第一表面30a上形成临时固定材料层15的工序(参考图3(a))。
(b)对板部件30的第二表面30b黏贴压敏胶黏剂膜21(第一压敏胶黏剂膜)的工序(参考图3(b))。
(c)将压敏胶黏剂膜21上的板部件30及临时固定材料层15单片化为多个带临时固定材料片的半导体封装件25P的工序(参考图3(c))。
(d)以带临时固定材料片的半导体封装件25P的临时固定材料片15P与支撑载体35相接且相邻的带临时固定材料片的半导体封装件25P的间隔成为0.1mm以上的方式，在支撑载体35上配置多个带临时固定材料片的半导体封装件25P的工序(参考图4(b))。
(e)从支撑载体35及多个带临时固定材料片的半导体封装件25P剥离压敏胶黏剂膜21的工序(参考图4(c))。
(f)在通过压敏胶黏剂膜21的剥离而露出的多个带临时固定材料片的半导体封装件25P的表面上，通过溅射或蒸镀形成电磁波屏蔽层5的工序(参考图5)。
根据上述制造方法，可起到以下效果。
·在(d)工序中，在相邻的2个带临时固定材料片的半导体封装件25P的间隔被扩大的状态下，在支撑载体35上配置多个带临时固定材料片的半导体封装件25P，因此在(f)工序中，通过溅射或蒸镀，在半导体封装件10P的侧面上也能够形成所期望的厚度的电磁波屏蔽层5。另外，带临时固定材料片的半导体封装件25P由半导体封装件10P(电磁波屏蔽层5形成前)和临时固定材料片15P构成。
·在(f)工序中，由于在再配线层4被临时固定材料片15P覆盖的半导体封装件10P上形成电磁波屏蔽层5，因此能够抑制构成电磁波屏蔽层5的材料卷入半导体封装件10的再配线层4侧的面。
另外，板部件30的第一表面30a是再配线层4露出的面。再配线层4可以说属于半导体封装件10A或板部件30，在半导体封装件10P或半导体封装件10形成之后，可以说属于半导体封装件10P或半导体封装件10。另外，在板部件30的第一表面30a，可以露出半导体芯片1的电路面1a的一部分。
[(a)工序]
(a)工序是在具备多个半导体芯片1和密封多个半导体芯片1的密封材料13的板部件30的第一表面30a上，形成临时固定材料层15的工序。在本实施方式中，举出使用扇出型晶圆级封装件(Fan-out WLP，FO-WLP)作为板部件30的例子。图2是示意地表示FO-WLP即板部件30的平面图。板部件30在俯视观察时为大致圆形，其直径例如为100～300mm。板部件30由多个半导体芯片1和密封这些半导体芯片1的密封材料13构成。另外，在图2中，为了方便起见，示出了21个半导体芯片1，但FO-WLP所具备的半导体芯片1的个数例如为100个以上，也可以是400～6000个或1600～24000个。
图3(a)是示意地表示在板部件30的第一表面30a上形成有临时固定材料层15的状态的剖视图。临时固定材料层15由对板部件30具有密合性的树脂组合物构成。另外，可以使用相关树脂组合物的浆料来形成临时固定材料层15，也可以将该树脂组合物预先形成为膜状并将其贴附到第一表面30a。如图3(a)所示，优选设定为临时固定材料层15与板部件30的电路面1a相接且凸块1b埋入临时固定材料层15的状态。通过临时固定材料层15与电路面1a密合，即使经过(F)工序的电磁波屏蔽层5的形成，也能够高度抑制构成电磁波屏蔽层5的材料卷入电路面1a。
[(b)工序]
(b)工序是在板部件30的第二表面30b黏贴压敏胶黏剂膜21(第一压敏胶黏剂膜)的工序(参考图3(b))。压敏胶黏剂膜21具备基材膜21a和压敏胶黏剂层21b。压敏胶黏剂膜21优选为延伸性膜。作为延伸性膜，例如，能够使用在隐形切割等中使用的膨胀膜。压敏胶黏剂膜21用于(c)工序中的板部件30的单片化、及(d)工序中的相邻的带临时固定材料片的半导体封装件25P的间隔的扩大。扩大后的间隔只要能够在(f)工序中，在半导体封装件10P的侧面适当地形成电磁波屏蔽层5，则间隔并不一定需要整体均匀。因此，作为压敏胶黏剂膜21，可以使用具有一定程度的延伸性的压敏胶黏剂膜(例如，切割膜)来代替膨胀膜。
[(c)工序]
(c)工序是将压敏胶黏剂膜21上的板部件30及临时固定材料层15单片化为多个带临时固定材料片的半导体封装件25P的工序(参考图3(c))。相邻的2个带临时固定材料片的半导体封装件25P的分隔距离与用于切割的刀片宽度大致相同，例如为50μm左右。
[(d)工序]
(d)工序是以带临时固定材料片的半导体封装件25P的临时固定材料片15P与支撑载体35相接且相邻的带临时固定材料片的半导体封装件25P的间隔成为0.1mm以上的方式，在支撑载体35上配置多个带临时固定材料片的半导体封装件25P的工序成。在(d)工序中，例如，通过实施以下步骤，能够将压敏胶黏剂膜21上的多个带临时固定材料片的半导体封装件25P统一配置于支撑载体35上。
(d1)通过对压敏胶黏剂膜21施加张力而扩大相邻的2个带临时固定材料片的半导体封装件25P的间隔(参考图4(a))。
(d2)在对压敏胶黏剂膜21施加了张力的状态下，将压敏胶黏剂膜21上的多个带临时固定材料片的半导体封装件25P转移至支撑载体35。
支撑载体35由于暴露于(f)工序中的溅射或蒸镀，因此由具有充分的耐热性的材质构成。支撑载体35例如具有如下层叠结构：包括具有耐热性的基材膜35a和对临时固定材料片15P具有高胶黏性的压敏胶黏剂层35b。如上所述，基材膜35a只要具有耐热性即可，例如，可举出聚酰亚胺膜、PET膜(延展)、聚偏二氯乙烯等。基材膜35a可以是单层膜，也可以是组合两种以上的上述塑料膜或组合两个以上的相同种类的塑料膜而得的多层膜。压敏胶黏剂层35b例如由胶黏性组合物构成，可以通过加热而对临时固定材料片15P显现出强密合性。
相邻的2个带临时固定材料片的半导体封装件25P的扩大后的分隔距离优选为100～2000μm，更优选为200～800μm。通过该距离为2000μm以下，能够容易抑制临时固定材料层15的断裂。该距离D与半导体封装件的厚度T之比(D/T)优选为1以上。由于比D/T为1以上，因此通过(E)工序中的溅射或蒸镀，能够在半导体封装件10P的侧面稳定地形成所期望的厚度的电磁波屏蔽层5。
[(e)工序]
(e)工序是从支撑载体35及多个带临时固定材料片的半导体封装件25P剥离压敏胶黏剂膜21的工序。图4(c)是示意地表示从图4(b)所示的状态剥离压敏胶黏剂膜21的状态的剖视图。另外，图4(c)是表示从图4(b)的状态进行上下反转的状态。可以在实施(e)工序之前，例如，通过对压敏胶黏剂膜21照射紫外线，降低压敏胶黏剂膜21的黏合力。
[(f)工序]
(f)工序是在通过压敏胶黏剂膜21的剥离而露出的多个带临时固定材料片的半导体封装件25P的表面上，通过溅射或蒸镀形成电磁波屏蔽层5的工序。例如，能够使用SHIBAURA MECHATRONICS CORPORATION制CCS-2110(商品名)来实施溅射。例如，能够使用Kobe Steel,Ltd.(KOBELCO)制AIP-G系列(商品名，“AIP”为注册商标)来实施蒸镀。图5是示意地表示在多个带临时固定材料片的半导体封装件25P的表面形成有电磁波屏蔽层5的状态的剖视图。
在(f)工序之后，可以将多个带临时固定材料片的半导体封装件25P从支撑载体35转移至压敏胶黏剂膜22(第二压敏胶黏剂膜)，并从压敏胶黏剂膜22拾取半导体封装件10，以高效地拾取半导体封装件10。即，在(f)工序之后，可以适当地实施以下工序。另外，作为压敏胶黏剂膜22，例如，只要使用黏合力通过紫外线照射或加热而降低的膜即可。
(g)以覆盖(f)工序后的多个带临时固定材料片的半导体封装件25P的电磁波屏蔽层5的方式黏贴压敏胶黏剂膜22的工序(参考图6(a))。
(h)将临时固定材料片15P与支撑载体35一同从压敏胶黏剂膜22上的多个半导体封装件10剥离的工序(参考图6(b))。
(i)使压敏胶黏剂膜22对半导体封装件10的黏合力降低的工序。(j)从压敏胶黏剂膜22拾取半导体封装件10的工序。
图6(c)是示意地表示从压敏胶黏剂膜22拾取半导体封装件10的状态的剖视图。如图6(c)所示，用上推夹具51，从压敏胶黏剂膜22的下面侧上推半导体封装件10，并且用筒夹52吸附拾取半导体封装件10。
以上，对本发明的实施方式进行了详细说明，但本发明并不限于上述实施方式。例如，在上述实施方式中，作为功能层，例示了形成电磁波屏蔽层5的情况，但也可以在半导体封装件10P的表面形成放热层和/或保护层来代替电磁波屏蔽层5。并且，在上述实施方式中，例示了在(c)工序中使用具有延伸性的压敏胶黏剂膜21且在(d)工序中将多个带临时固定材料片的半导体封装件25P统一转移至支撑载体35的情况，但也可以在(c)工序中使用无延伸性或延伸性低的切割膜且将切割后的带临时固定材料片的半导体封装件25P一个个拾取并配置于支撑载体35上。
根据本实施方式，即使半导体封装件10的再配线层4薄至小于50μm，也能够起到稳定地实现电磁波屏蔽层5的接地的效果。即，在(f)工序中，也能够在再配线层41的侧面稳定地形成电磁波屏蔽层5，并能够在再配线层41的侧面41f设置接地点42。再配线层41的厚度可以小于50μm，也可以小于30μm。再配线层41的厚度的下限例如为10μm左右。
实施例
以下，通过实施例对本发明进行更进一步详细的说明，但本发明并不限于这些例子。
准备了WLP用板部件(直径：24mm，厚度：0.3mm，半导体芯片数：16个，电路面的凸块：焊料)。在WLP用板部件的第一表面(电路面)贴附了具有压敏胶黏剂层的临时固定膜((A)工序)。在WLP用板部件的第二表面(与电路面相反侧的面)贴附了延伸性膜(具有延伸性的切割膜、第一压敏胶黏剂膜)((B)工序)。通过在以下条件下实施刀片切割，在延伸性膜上形成了多个带临时固定材料片的半导体封装件(俯视观察时的尺寸为6mm×6mm)((C)工序)。
·切割机：DFD3361(Disco Corporation制)
·刀片：ZH05-SD3000-N1-70(Disco Corporation制)
·刀片宽度：28μm
·刀片转速：30000rpm
·切割速度：10mm/秒
通过从延伸性膜的下方抵接具有比WLP用板部件的直径大的内径的环，对延伸性膜施加张力((d1)步骤)。由此，使相邻的2个带临时固定材料片的半导体封装件的间隔扩大至约320μm。在对延伸性膜施加了张力的状态下，以覆盖多个临时固定材料片的方式用真空层压机贴附支撑载体，并将多个带临时固定材料片的半导体封装件转移至支撑载体((d1)步骤)。作为支撑载体，使用了在表面具有紫外线固化型压敏胶黏剂层的聚酰亚胺膜。之后，从多个带临时固定材料片的半导体封装件剥离了延伸性膜((E)工序)。
通过溅射，在聚酰亚胺膜上的多个带临时固定材料片的半导体封装件的表面上形成了电磁波屏蔽层(厚度：4380nm)((F)工序)。作为靶材，使用了铬及铜。
放大半导体封装件的电路面进行观察的结果，未发现构成电磁波屏蔽层的材料向电路面的卷入。
产业上的可利用性
根据本发明，提供一种高效地制造表面的至少一部分被功能层覆盖的半导体封装件的方法。
符号说明
1-半导体芯片，1a-电路面，1b-凸块，3-密封层，3a-面，3b-侧面，4-再配线层，4a-导体部，4b-绝缘部，4c，4d-凸块，4f-侧面，4g-接地点，5-电磁波屏蔽层(功能层)，10-半导体封装件，10A-半导体封装件(单片化前)，10P-半导体封装件(功能层形成前)，13-密封材料，15-临时固定材料层，15P-临时固定材料片，21-压敏胶黏剂膜(第一压敏胶黏剂膜)，21a-基材膜，21b-压敏胶黏剂层，22-压敏胶黏剂膜(第二压敏胶黏剂膜)，25P-半导体封装件，30-板部件，30a-第一表面，30b-第二表面，35-支撑载体，35a-基材膜，35b-压敏胶黏剂层，51-夹具，52-筒夹。

Claims (6)

1.一种半导体封装件的制造方法，其包括：
(A)在具备多个半导体封装件的板部件的第一表面且露出所述多个半导体封装件的电路面或再配线层的所述第一表面形成临时固定材料层的工序；
(B)对所述板部件的第二表面黏贴第一压敏胶黏剂膜的工序；
(C)将所述第一压敏胶黏剂膜上的所述板部件及所述临时固定材料层单片化为多个带临时固定材料片的半导体封装件的工序；
(D)以所述带临时固定材料片的半导体封装件的临时固定材料片与支撑载体相接且相邻的所述带临时固定材料片的半导体封装件的间隔成为0.1mm以上的方式，在所述支撑载体上配置多个所述带临时固定材料片的半导体封装件的工序；
(E)从所述支撑载体及多个所述带临时固定材料片的半导体封装件剥离所述第一压敏胶黏剂膜的工序；及
(F)在通过所述第一压敏胶黏剂膜的剥离而露出的多个所述带临时固定材料片的半导体封装件的表面上形成功能层的工序。
2.根据权利要求1所述的半导体封装件的制造方法，其中，
所述第一压敏胶黏剂膜具有延伸性，
(D)工序包括如下步骤：(d1)通过对所述第一压敏胶黏剂膜施加张力而扩大相邻的2个所述带临时固定材料片的半导体封装件的间隔；(d2)在对所述第一压敏胶黏剂膜施加了张力的状态下，将所述第一压敏胶黏剂膜上的多个所述带临时固定材料片的半导体封装件转移至所述支撑载体。
3.根据权利要求1或2所述的半导体封装件的制造方法，其中，
所述功能层为通过溅射或蒸镀形成的金属层。
4.根据权利要求1至3中任一项所述的半导体封装件的制造方法，其还包括：
(G)以覆盖形成于多个所述带临时固定材料片的半导体封装件的表面的所述功能层的方式黏贴第二压敏胶黏剂膜的工序；及
(H)将临时固定材料片与所述支撑载体一同从所述第二压敏胶黏剂膜上的多个所述半导体封装件剥离的工序。
5.根据权利要求1至4中任一项所述的半导体封装件的制造方法，其中，
所述功能层为电磁波屏蔽层。
6.根据权利要求5所述的半导体封装件的制造方法，其中，
所述半导体封装件具有小于50μm的再配线层和设置于所述再配线层的侧面的接地点。
CN202080099064.5A 2020-03-27 2020-07-28 半导体封装件的制造方法 Pending CN115335981A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020058786 2020-03-27
JP2020-058786 2020-03-27
PCT/JP2020/028926 WO2021192341A1 (ja) 2020-03-27 2020-07-28 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
CN115335981A true CN115335981A (zh) 2022-11-11

Family

ID=77891633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080099064.5A Pending CN115335981A (zh) 2020-03-27 2020-07-28 半导体封装件的制造方法

Country Status (4)

Country Link
US (1) US20230207334A1 (zh)
JP (1) JPWO2021192341A1 (zh)
CN (1) CN115335981A (zh)
WO (1) WO2021192341A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164682A (ja) * 1998-11-24 2000-06-16 Matsushita Electric Ind Co Ltd 半導体チップの取出方法
US8084300B1 (en) * 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package
CN103025137A (zh) * 2011-09-26 2013-04-03 新科实业有限公司 电子部件模块及其制造方法
JP6989269B2 (ja) * 2016-05-11 2022-01-05 積水化学工業株式会社 半導体パッケージの製造方法
KR102571926B1 (ko) * 2017-05-22 2023-08-28 가부시끼가이샤 레조낙 반도체 장치의 제조 방법 및 익스팬드 테이프
JP6887326B2 (ja) * 2017-06-28 2021-06-16 株式会社ディスコ 半導体パッケージの形成方法

Also Published As

Publication number Publication date
WO2021192341A1 (ja) 2021-09-30
JPWO2021192341A1 (zh) 2021-09-30
US20230207334A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
TWI841586B (zh) 晶片封裝方法
US6534849B1 (en) Tape having implantable conductive lands for semiconductor packaging process and method for manufacturing the same
US20170141046A1 (en) Semiconductor device with an electromagnetic interference (emi) shield
WO2015003068A1 (en) Method and structure of panelized packaging of semiconductor devices
US20110062596A1 (en) Semiconductor chip stacked structure and method of manufacturing same
KR20070093836A (ko) 반도체 장치의 제조 방법
JP2018533848A (ja) キャリア超薄型基板
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2004193497A (ja) チップサイズパッケージおよびその製造方法
JP6983775B2 (ja) 半導体装置の製造方法
JP2004071998A (ja) 半導体装置およびその製造方法
JP6482865B2 (ja) 半導体装置の製造方法
US12094860B2 (en) Package structure and manufacturing method thereof
US6482677B2 (en) Chip component assembly manufacturing method
US20090124048A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP3917484B2 (ja) 半導体装置の製造方法および半導体装置
TW201405724A (zh) 積體電路封裝及其製造方法
CN111668116B (zh) 半导体封装方法
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
US20100112786A1 (en) Method of manufacturing semiconductor device
CN115335981A (zh) 半导体封装件的制造方法
JP7415735B2 (ja) 半導体パッケージの製造方法
CN111668108B (zh) 半导体封装方法
CN111599738A (zh) 载体及半导体装置的制造方法
JP7487519B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Lishennoco Co.,Ltd.

Address before: Tokyo

Applicant before: Showa electrical materials Co.,Ltd.

CB02 Change of applicant information