TW201105989A - Reception device, test device, reception method, and test method - Google Patents

Reception device, test device, reception method, and test method Download PDF

Info

Publication number
TW201105989A
TW201105989A TW099113987A TW99113987A TW201105989A TW 201105989 A TW201105989 A TW 201105989A TW 099113987 A TW099113987 A TW 099113987A TW 99113987 A TW99113987 A TW 99113987A TW 201105989 A TW201105989 A TW 201105989A
Authority
TW
Taiwan
Prior art keywords
clock
unit
phase
signal
reproduction
Prior art date
Application number
TW099113987A
Other languages
English (en)
Other versions
TWI390226B (zh
Inventor
Nobuei Washizu
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201105989A publication Critical patent/TW201105989A/zh
Application granted granted Critical
Publication of TWI390226B publication Critical patent/TWI390226B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31727Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012Timing aspects, clock generation, synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0805Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0807Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

201105989 六、發明說明: 【發明所屬之技術領域】 本發明係有關於一種接收裝置、試驗裝置、接收方法 及試驗方法。 【先前技術】 已知有一種發送資料信號及時脈信號之元件 (ddr_sdram等)。對此種元件進行試驗之試驗裝置,係 使用多重選通功能,對資料信號與時脈信號之間的相位關 係進行試驗。 專利文獻1曰本專利公開公報第2003_3 15428號 專利文獻2日本專利公開公報第 【發明内容】 [發明所欲解決之問題] ,然而’當對並行地輸出資料信號及時脈信號之元件進 行試驗時,試驗裝£,必須在試驗之前進行㈣,以在適 當之時序產生多4選通。但是,若在調整後,時脈信號的 相位例如因抖動、偏移及漂移等而發生偏離,料料信號 與時脈信號之相位關係會發生偏離,從而無法進行準確的 [解決問題之技術手段] 為了解決上述問題, 種接收裝置、試驗裝置、 在本發明的第1態樣中 接收方法及試驗方法, ’提供一 該接收裝 3 201105989 置,用於接收資料信號及用以表示導入上述資料信號之基 準時序之時脈信號,其具備:第!再生時脈生成部,其生 成上述時脈信號的第1再生時脈;第丨多重選通產生部, 其根據上述第i再生時脈的脈衝,產生相位彼此不同之第 1複數個選通;第1檢出部’其基於上述帛i複數個選通 的各個時序t之上述時脈信號的值,檢出相對於上述第】 複數個選通之上述時脈信號的邊緣位置;第丨調整部,其 根據上述時脈信號的邊緣位置,調整上述第丨再生時脈的 相位;以及第2調整部,其根據上述第i調整部所實施的 上述第1再生時脈的相位調整量,調整用以導入上述資料 信號之時序》 再者,上述發明概要並未列舉本發明的所有必要特 徵’該等特徵群的次組合亦可成為發明。 【實施方式】 以下’藉由發明之實施形態來說明本發明,然而以下 之實施形態並非對申請專利範圍之發明作出限制。又,發 明之解決手段不一定必需包含實施形態中所說明之特徵之 所有組合》 第1圖係將關於本實施形態之試驗裝置10的構成與被 喊驗元件300 —同表示β試驗裝置1〇,對被試驗元件3〇〇 進行試驗。被試驗元件300,輸出資料信號及用以表示導 入資料信號之基準時序之時脈信號◊被試驗元件3 00,例 如可為 DDR-SDRAM ( Double-Data-Rate Synchronous 201105989
Dynamic Random Access Memory)等元件。 又,被試驗元件300,亦可發送1個時脈I入信ι 此時’試驗裝置!0,將!個時脈嵌入信號分支為2個,號。 並且’試驗裝置1〇,接收分支後之其中—個信號作為資料 信號,並且接收另-個信號來作料脈信號被試驗 …00,亦可發送另行之2個時脈嵌入信號。此 驗裝置10’接收其中一個時脈嵌入信號作為資料信號,並 且接收另一個時脈嵌入信號來作為時脈信號。 試驗裝置H),具備接收褒置2〇、判定部22及控制部 24。接收裝置20’接收自被試驗元件3〇〇所輪出之資料, 號及時脈信號。 ° 接收裝置20’具有第!端子對應電路%及第2端子 對應電路28。第1端子對應電路26,係對應於被試驗元件 3〇〇的時脈信號的輸出端子而設。第i端子對應電路%, 對自被試驗元件300接收之時脈信號的邊緣進行再生,而 生成第1再生時脈。 第2端子對應電路28,係對應於被試驗元件3〇〇的資 料信號的輸出端子而設。第2端子對應電路28,在用於生 成第2再生時脈之訓練期間’冑自被試驗元件扇所接收 之資料信號的邊緣進行再生,而生成第2再生時脈。 進而,第2端子對應電路28,在訓練期間的結束後的 資料發送期間’基於在訓練期間所生成之第2再生時脈, 導入資料信號。又,第2端子對應電路28,在資料發送期 間’亦進行資料信號的抖動⑽叫的測定…進而,第2 5 201105989 端子對應電路2 8,在資料發送期間, 應電路26所再生之第!再生時脈的相 時脈的相位進行校正。 根據藉由第丨端子對 位變動 ’對第2再生 判定部22,基於藉由接收裝置2〇導人資料 果’來判定被試驗元件的良否。控制部24,對接裝° 置20及判定部22的動作進行控制。 再者,被試驗元件300,亦可與時脈信號一同輸出複 數個資料信號。此時’接收裝置2〇,係成為具有與用以輸 出複數個資料信號之複數個輸出端子分別對應之複數個二 2端子對應電路28之構成。 第2圖係表示關於本實施形態之接收裝置2〇内的第^ 端子對應電路26及第2端子對應電路28的構成。第、端 子對應電路26,包括第生時脈生成部3〇、第^多重選 通生成部32、帛1接收部34、帛J取得部刊、第艾檢出 部38及第1調整部4〇。 第1再生時脈生成部30,生成時脈信號的第i再生時 狐。第U生時脈生成部30,根據自第1調整部4〇所給 予之控制量,使第i再生時脈的相位發生變化。 第1多重選通生成部32,根據第】再生時脈的脈衝, 產生相位彼此不同之第1複數個選通。作為-例,第!多 重選通生成部32’自第i再生時脈十之基準相位,產生每 隔特定間隔而延遲之第1複數個選通。 第1接收部34,將自外部所接收之時脈信號與臨限值 進行位準比較,並輸出用以表示邏輯值之時脈信號。第ι 201105989 取得部36,在由第丨多 tt m ^ 通生成部32所產生之第i 數個選通的各個時序中, 1複 脈信號的值。 传自第1接收部34所輸出之時 旗數2檢出部38,基於由第1取得部36所取得之第1 複數個選通的各個時序中脈 第 ,4 , 町胍L號的值,檢出相對於笛 1複數個選通之時脈信號 、第 30丄 緣位置。亦即,第1檢出邱
38,由依時間序列排列之 出J ^ θ ^ t號的值中之變化點,來判 斷疋否已藉由第i複數個選通中的 信號的邊緣位置。繼而,第〗檢…广選通而檢出時脈 一 檢出部38,將檢出時脈作號 的邊緣位置之選通的位置,輪出至第i調整部40。 第1調整部40’根據時脈信號的邊緣位置,調整D 再生時脈的相位。更詳細而 弟i調整部40,藉由對第 1再生時脈生成部30給予控制量, 知从 里阳凋整第1再生時脈的 孝位’以將第i複數個選通中預定的h邊界選通的位置, 绸整成與時脈信號的邊緣位置一致。 中/者’第1邊界選通的位置,既可為第^複數個選通 中的-個選通位置,亦可為第i複數個選通 個選通間的位置。又…邊界選通的位置,例如亦可自 外部進行變更。 作為一例,第1調整部40’具有第1差值計算部42、 第1運算部44及第1積分部461 1差值計算部42,檢 出第1差值資料與第1E/L符號;該第i差值資料係用以 表示第1邊界選通的位置與檢出時脈信號的邊緣位置之選 通的位置之差值’該第胤符號’係用以表示時脈信號的 e 201105989 邊緣位置及第1邊界選通的位置的前後關係。 第1差值sf算部42,在第1邊界選通的位置處於時脈 信號的邊緣位置之前時,輸出用以表示早(E ARLY )之第 1E/L符號。X,第1差值計算部42’在第i邊界選通的位 置處於時脈信號的邊緣位置之後時,輸出用以表示遲 (LATE)之第1E/L符號。 第1運算部44,基於由第1差值計算部42所檢出的 第1H f料符號’在每個週期’生成用於調整 第1再生時脈的相位之控制量。f i積分部46,對控制量 進行積分,並給予至第生時脈生成部3Q。作為_例里 第1積分部46,可對在每個週期被輸出之控制量進行低通 濾波,並給予第1再生時脈生成部30。 如上所述之第i端子對應電路26,在第l再生時脈的 週期或第1再生時脈的特定數倍週期的每個週期,執行第 1複數個選通的產生、時脈信號的邊緣位置的檢出及第i 再生時脈的相位調整。藉此’第i端子對應電路託,可生 成與時脈信號的邊緣位置的相位同步之第i再生時脈。 第2端子對應電路28,包括第2再生時脈生成部5〇、 第2多重選通生成部52、第2接收部54、第2取得部%、 第2檢出部58、第2調整部60、計時器部62、延遲部64、 資料值取得部66及抖動測定部68。第2再生時脈生成部 5〇’生成第2再生時脈。第2再生時脈生成部5〇,根據自 第2調整部6〇所給予之控制量’使第2再生時脈的相位發 生變化。 201105989 第2多重選通生成部52 產生相位彼此不同之第2複數=2再生時脈的脈衝, 灵致個選通。作為一 重選通生成部52’由第2再生時脈中之基準相 隔特定間隔而延遲之第2複數個選通。 生每 第2接收部54,將自外部 進行位準比較,並輸出用以表干邏^資科W與臨限值 取得部56,在由第2多重選通生成部』4广第2 數個選通的各個時序中,取 之第2複 料信號的值。 第2接收部54所輸出之資 第2檢出部58,基於由第2取得部56所取得之第2 複數個選通的各個時序中的資料信號的值,檢出相對於第 2複數個選通之資料信號的邊緣位置。亦即,帛2檢出部 Γ由依時間序列排列之資料信號的值中之變化點,判斷 ^否已藉由第2複數個選通中的任一個選通而檢出資料信 遗的邊緣位置。繼而,第2洛山Λ 第2檢出部58,將檢出資料信號的 邊緣位置之選通的位置’輸出至第2調整部60β 第2調整部60,藉由對第2再生時脈生成部5〇哈予 :制量’調整第2再生時脈的相位。在第2再生時脈的訓 ’期間,f 2調整部60,根據資料信號的邊緣位置,調整 第2再生時脈的相位。更詳細而言,在訓練期間内,第2 調整部6G’將第2複數個選通中預定的第2邊界選通的位 置,調整成與資料信號的邊緣位置一致。 再者’第2邊界選通的位置,既可為第2複數個選通 中的個選通位置’亦可為第2複數個選通中的鄰接之2 201105989 個選通間的位置。又,帛2邊界選通的位置,例如亦可自 外部進行變更^ 又’在訓練期間結束後的資料發送期間,帛2調整部 .根據第i調整部4G所實施的第i再生時脈的相位調整 量調整第2再生時脈的相位。在資料發送期間内,作為 -例,第2調整部6〇’與第!調整部4〇所實施的第}再 生時脈的相位調整量同量地,調整第2再生時脈的相位。 藉此’第2調整部60,可根據第i調整部4〇所實施的第i 再生時脈的相位調整量’調整用以導人資料信號之時序。 作為一例,第2調整部60,具有第2差值計算部7〇、 切換部72、帛2調整部74及第2積分部76。第2差值計 算部7〇,檢出第2差值資料及第2E/L符號;該第鼠符 號係用以表示第2邊界選通的位置與檢出資料信號的邊緣 位置之選通的位置之差值,該第2E/L符號係用以表示資料 信號的邊緣位置與第2邊界選通的位置的前後關係。 第2差值計算部70 ’在第2邊界選通的位置處於資料
is號的邊緣位置之前時,輸出用以表示EARLY之第2E/L 符號。又,第2差值計算部70,在第2邊界選通的位置處 於資料仏號的邊緣位置之後時,輸出用以表示LATE之第 2E/L符號。 切換部72,對是否根據資料信號的邊緣位置來調整第 2再生時脈的相位、或者根據第1調整部4〇所實施的第} 再生時脈的相位調整量來調整第2再生時脈的相位,進行 切換。亦即,切換部72,對是否根據第1差值資料及第1e/l 10 201105989 符號與第2差值資料及第2E/]L符號之任一組來調整第2再 生時脈的相位,進行切換。 例如’切換部72,在訓練期間内,將由第2差值計算 部70计算出來的第2差值資料及第2E/L符號,給予第2 調整部74。X,切換部72,在資料發送期間内,將由第夏 調整部4G的第!差值計算部42計算出來的第^值資料 及第1E/L符號,給予第2調整部74。 第2調整部74,基於自切換部72所給予之第i差值 資料及第1E/L符號、或第2差值資料及第2E/L符號,在 每個週期生成用於調整第2再生時脈的相位之控制量。第 2積分部76,對控制量進行積分並給予第2再生時脈生成 «Ρ 50。作為一例,第2積分部76,可對在每個週期被輸出 之控制量進行低通濾波,並給予第2再生時脈生成部5〇。 計時器部62,在預先設定之訓練期間之間,向切換部 72,指示根據第2差值資料及第2E/L·符號來調整第2再生 時脈的相位之情況。進而,計時器部62,在訓練期間結束 後,向切換部72,指示根據第!差值資料及第1e/l符號 來調整第2再生時脈的相位之情況。 延遲部6心使由第2再生時脈生成部5〇所輪出之第2 再生時脈,延遲所指定之延遲量。作為一例,延遲部以, 使第2再生時脈延遲與第2再生時脈的1/2週期對應之時 間量。藉此,延遲部64,可生成用以表示資料信號的中心 相位(資料信號中之鄰接之邊緣間的中間位置)的時序之 第2再生時脈。 201105989 資料值取侍部66,在藉由延遲部64而延遲之第 生時脈的時序再 將所Ρ 號的值。資料值取得部66, 將所取仔之值發送至判定部22。 數個68’自第2檢出部58接收相對於第2複 通—之資料信號的邊緣位置,並測定資料信號的抖 例’抖動測定部68,在特定的週期數之間 得檢出資料信號的邊緣位置之選通的位置 位置之選通的位置的直方圖進行檢測。出邊緣 如上所述之第2端子對應電路28,在訓練期間内,在 第2再生時脈的週期或第2再生時脈的特定數倍週期的每 個週期’執行第2複數個選通的產生、資料信號的邊緣位 置的檢出及第2再生時脈的相位調整。藉此,帛2端子對 應電路28’可生成與資料信號的邊緣位置的相位同步之第 2再生時脈。 進而’第2端子對應電路28,在訓練期間結束後的資 枓發送期間内’可根據時脈信號的相位變動,調整在訓練 朗間内被再生之第2再生時脈的相位。藉此,帛2端子對 應電路28 ’在訓練期間結束後的資料發送期間,即使時脈 ί吕號的相位,例如因抖動、偏移及漂移等而發生偏離之情 形時’亦可使取得資料信號的值之時序—併發生偏離。 第3圖係表示關於本實施形態之第(調整部4〇及第2 調整部60所實施的處理的一例。第i調整部4〇,根據檢 出時脈信號的邊緣位置之選通的位置與第1邊界選通的位 置之位置差’使第1再生時脈的相位偏離。此時,第1調 12 201105989 整部40,使第1邊界選通的位置’朝向靠近時脈信號的邊 緣位置之方向,偏離第1再生時脈的相位。 作為一例,第1調整部40,在第1邊界選通的位置處 於時脈信號的邊緣位置之前時(檢出表示early之符號 時),使第1再生時脈的相位,朝向延後的方向偏離,該偏 移的時間量,係與檢出時脈信號的邊緣位置之選通的位置 及第1邊界選通的位置之位置差對應。又,第i調整部4〇, 在第1邊界選通的位置處於時脈信號的邊緣位置之後時 (檢出表示LATE之符號時),使第i再生時脈的相位朝 向提前的方向偏離,該偏移的時間量,係與檢出時脈信號 的邊緣位置之選通的位置及帛1邊界選通的位置之位置差 、猎由在每個週期執行此種處理,第i調整部40,能 以使第1複數個選通中的 Θ第邊界選通的位置,向時脈 號的邊緣位置附近移動之方 #。並0· ^ Λ來調整第1再生時脈的 藉此,右依據第丨調”扣 位置同步至時脈信號的邊緣位置。第1邊界選通 又’第2調整部6〇, 1調整部4。同樣的處理。藉對第2再生時脈’進行與 第2複數個選通中的第2广’第2調整部60,能夠以 邊緣位置附近移動之方式邊界選通的位置,向資料信號 藉此’若依據第2調整:來調整第2再生時脈的相位 同步至資料信號的邊緣位置W可使第2邊界選通的位 第4圖係表示自 驗疋件300所輪出之時脈信號 201105989 資枓t號的-例。被試驗 間内,給屮@千300在貝料信號的訓練期 問内輸出與時脈信號 的資料信號1此,接收穿置可再生時脈之波形 資料信號,再生用以表4: 期間内,可僅由 生時脈。 用以表不該資料信號的導入時序之第2再 被試驗元件300,在 輸出包含與被终、/ 束後的資料發送期間, '° s式驗信號對應之響應資料t γ 再生之…纟資枓發送期間内,藉由訓練期間内被 第再生時脈的時序’取得資料信號的值。 第5圖係表示關於本實施形態之切換部η的處理流 程。切換部72,在訓練期間内 邊μ &纽 將用以表不資料信號的邊 緣1 置與第2邊界選通之差值之第2差值資料、及用以表 不 >料^5號的邊缓相〇 ^2F/T Λ 邊界選通的位置的前後關係 第E/L符號,供給至第2調整部74 (su)e 繼而,當訓練期間結束時(Sl2為是),被試驗元件 则,遷移至資料發送期間。切換部⑴在資料發送期間 内,將用以表示時脈信號的邊緣位置與邊界選通之差 第1差值資料、及用以表示時脈信號的邊緣位置及第】邊
界選通的位置的前後關係之第跳符號,供給至第 部 74 ( S13)。 S 此處,作為-例,切換部72,對是否根據來自計時器 邹62之指不’並根據第!差值資料及第2差值資料的任— 個’來調整第2再生時脈的相位,進行切換。亦即,例如, 汁時器部62,在該接收裝置2〇開始接收後經過預定期間 14 201105989 之後’使自將第1差值資料供认笛 只了寸伢..,〇至第2調整部74之切換狀 態’切換為將第2差值資料供仏黾筮? 1效如 a _ 寸択,-口至第2調整部74之切換狀 態之指示’給予切換部72。 又,作為-例,切換部72,亦可對是否根據來自用以 控制該接«置2G的動作之控制部24之指示,並根據第 1差值資料及帛值資料的任—個,來調整第2再生時 脈的相位,進行切換。亦g 換亦即,例如,控制部24,在自訓練 期間向資料發送期間遷移之時岸φ 吋斤宁,產生向切換部72指示 切換之指令。 若依據如上所述之接收裝置2Q,在資㈣號的接收 令,即使時脈信號的相位因抖動、偏移及漂移等而發生偏 離,亦可與該時脈信號的相位的變動同步地,調整用以表 示該資料信號的取得時序之第2再生時脈的相位。藉此, 若依據接«£ 20,則無須使時脈錢與f料信號之相位 關係偏離’便可精度良好地取得t料信號的值或者測定資 料信號的特性。 第6圖係表示關於本實施形態的變化例之接收裝置 的構成。關於本變化例之接收裝置2〇,係採用與關於第2 圖所示之本實施形態之接收裝置2G A致相同的構成及功 能’因此’對於與關於第2圖所示之本實施形態之接收裝 置20所具備之構件大致相同的構成及功能之構件,標注相 同的符號,以下,除了不同點以外,省略說明。 關於本變化例之接收裝置2〇,例如自外部接收作為時 脈嵌入信號之接收信號。第!端子對應電路26内的第】接 15 201105989 收部34 ’接收自外部所給予之接收信號來作為時脈信號。 又’第2端子對應電路28内的第2接收部54,接故自外 部所給予之接收信號來作為資料信號。 關於本變化例之接收裝置20的第2端子對應電路28, 更包含臨限值設定部82、相位差設定部84及什穆(shmoo ) 測定部86。臨限值設定部82,對第2接收部54用於判定 接收信號的邏輯值之臨限值進行設定。 相位差設定部84,設定第2再生時脈相對於第i再生 時脈之相位差。作為一例,相位差設定部84,將與所設定 之相位差對應之延遲量,設定於第2差值計算部 什穆測定部86 ’藉由臨限值設定部82,將複數個臨限 值分別设疋於第2接收部5 4。進而,什穆測定部§ 6 ,在各 個臨限值中,藉由相位差設定部84,分別設定第2再生時 脈相對於第1再生時脈之複數個相位差。並且,什穆測定 部86,取得設定有各個臨限值及各個相位差時之資料信號 的邏輯值(什穆波形)。 關於如此之本變化例之接收裝置2〇,例如能夠一面進 行作為時脈嵌入信號之接收信號的時脈再生,一面測定接 收信號的什穆波形。此種接收裝置2〇,即使在什穆波形的 測疋中,時脈信號的相位發生偏離時,亦可同步地調整接 收信號的相位。因而,若依據接收裝置2〇,則可取得準確 的什穆波形。 以上’利用實施形態說明了本發明,但本發明之技術 範圍並不限定於上述實施形態所記載之範圍内。熟悉本技 16 201105989 術者明白可對上述實施形態施加各種變更或改良。由申靖 專利範圍之記載可知該施加有各種變更或改良之形態亦可 包含於本發明之技術範圍内。 應留意的是,對於申請專利範圍、說明書以及圖式中 所示之裝置、系統、程式以及方法中之動作、流程、步驟 :及階段等各處理之執行順序,只要未特別明示為「更 月j」之前」等,且只要未將前處理之輸出用於後處理中, 則可按任意順序實現。關於申請專利範圍、說明書以及圖 不中之動作流程,為方便起見而使用「首先,」、「然後,」 等進行說明,但並非意味著必須按該順序實施。 」 【圖式簡單說明】 第1圖係將關於本實施形態之試驗裝置1〇的構成與被 試驗元件3 00 —同表示。 第2圖係表示關於本實施形態之接收裝置2〇内的第! 端子對應電路26及第2端子對應電路28的構成》 第3圖係表示關於本實施形態之第丨調整部4〇及第2. 調整部60所實施的處理的一例。 第4圖係表示在本實施形態中,自被試驗元件300所 輸出之時脈信號及資料信號的一例。 第5圖係表示關於本實施形態之切換部72的處理流 程。 第6圖係表示關於本實施形態的變化例之接收裝置20 的構成。 17 201105989 【主要元件符號說明】 10 試驗裝置 54 第2接收部 20 接收裝置 56 第2取得部 22 判定部 58 第2檢出部 24 控制部 60 第2調整部 26 第 1端子對應電路 62 計時器部 28 第 2端子對應電路 64 延遲部 30 第 1再生時脈生成部 66 資料值取得部 32 第 1多重選通生成部 68 抖動測定部 34 第 1接收部 70 第2差值計算部 36 第 1取得部 72 切換部 38 第 1檢出部 74 第2運算部 40 第 1調整部 76 第2積分部 42 第 1差值計算部 82 臨限值設定部 44 第 1運算部 84 相位差設定部 46 第 1積分部 86 什穆測定部 50 第 2再生時脈生成部 300 被試驗元件 52 第 2多重選通生成部 S11 〜S13 步驟

Claims (1)

  1. 201105989 七、申請專利範圍: 1. 一種接收裝置,用於接收資料信號及用以表示導入上 述資料信號之基準時序之時脈信號,其具備: 第1再生時脈生成部’其生成上述時脈信號的第!再 生時脈; 第1多重選通產生部,其桐姑!_.+、贷, _ 丨具根據上述第1再生時脈的脈 衝,產生相位彼此不同之第丨複數個選通; 第1檢出部’其基於上述第"复數個選通的各個時序 中之上述時脈信號的值,檢出相對於上述第t複數個選通 之上述時脈信號的邊緣位置; 第1調整部,其根據上述時脈信號的邊緣位置,調整 上述第1再生時脈的相位;以及 第2調整部,其根據上述第i調整部所實施的上述第 1再生時脈的相位調整量’調整用以導人上述資料信號之 時序。 β ; 2·如申請專利範圍第1項所述之接收裝置,其中具備: 第2再生時脈生成部,其生成第2再生時脈; 第2多重選通產生部’其根據上述第2再生時脈的脈 衝,產生相位彼此不同之第2複數個選通;以及 第2檢出部’其基於上述第2複數個多重選通的各個 時序中之上述資料信號的值,檢出相對於上述第2複數個 選通之上述資料信號的邊緣位置; 並且,上述第2調整部,根據上述第丨調整部所實施 19 201105989 的上述第1再生時脈的相位調整量,調整上述第2再生時 脈的相位。 3.如申請專利範圍第2項所述之接收裝置,其中上述第2 調整部,與上述第!調整部所實施的上述第丨再生時脈的 相位調整量同量地,調整上述第2再生時脈的相位。 如申請專利範圍第3項所述之接收裝置,其中在上述 第2再生時脈的訓練期間,上述第2調整部,根據上述資 料信號的邊緣位置,調整上述第2再生時脈的相位, 在上述第2再生時脈的訓練期間之結束後上述第2 調整部’與上述第i調整部所實施的上述帛ι再生時脈的 相位調整量同量地,調整上述第2再生時脈的相位。 5·如申請專利範圍第4項所述之接收裝置,其中更具備: 切換部,其根據第i差值資料及第2差值資料之任一 個’對是否調整上述第2再生時脈的相位,進行切換;該 第1差值資料,係用以表示相對於上述第1複數個選通之 上述時脈信號的邊緣位置與上述第1複數個選通中的預定 的第i邊界選通的位置之差值’該第2差值資肖係用以 表示相對於上述第2複數個選通之上述資料信號的邊緣位 置與上述第2複數個選通中的預定的第2邊界選通的位置 之差值。 20 201105989 6·如申請專利範圍第5項所述之接收裝置,其中更具備: 計時器部,其在預先設定之上述訓練期間之間向上 述切換部,指示根據上述第2差值資料來 生時脈的相位之情況,在上述訓練期間之結束後== 切換部’指示根據上述第4值資料來調整上述第2再生 時脈的相位之情況。 7'如申請專利範圍第5項所述之接收裝置,其中上述切 換部,對是否根據纟自用以控制該#收裝置的冑作之㈣ 部之指示,並根據上述帛i差值資料及上述第2差值資料 之任一個,來調整上述第2再生時脈的相位,進行切換。 3.如申請專利範圍第4項所述之接收裝置,其中更具備: 抖動測定部,其自上述第2檢出部,接收相對於上述 第2複數個選通之上述資料信號的邊緣位置,並測定上述 資料信號的抖動。 9. 如申請專利範圍第2項所述之接收裝置,其中更具備: 接收。卩,其接收自外部所輸入之接收信號來作為 上述時脈信號;以及 第2接收部,其接收上述接收信號來作為上述資料户 號。 。 10. 如中請專利範圍第9項所述之接收裝置,其中更具備: 21 201105989 臨限值設定部,其設定上述第2接收部用於判定上述 接收信號的邏輯值之臨限值。 11.如申請專利範圍第10項所述之接收裝置,其中更具備. 相位差設定部,其設定上述第2再生時脈相對於上述 第1再生時脈之相位差。 Ϊ2.如申睛專利範圍第u項所述之接收裝置,其中更具備. 什穆測定部,其藉由上述臨限值設定部,將複數個臨 限值分別設定於上述第2接收部,於各個臨限值中,藉由 上述相位差設定部,分別設定上述第2再生時脈相對於上 述第1再生時脈之複數個相位差,並取得設定有各個臨限 值及各個相位差時之上述資料信號的邏輯值。 13· —種試驗裝置,用於對被試驗元件進行試驗,其具備: 如申4專利範圍第4項至第12項中任一項所述之接收 裝置;以及 ,判定部,其基於藉由上述接收裝置而導入上述資料信 逯之結果,判定上述被試驗元件的良否。 ί4. 一種接收方法,用於接收資料信號及用以表示導入上 龙資料信號之基準時序之時脈信號,其包括·· 第ί再生時脈生成步驟,其生成上述時脈信號的第ί 再生時脈; C 22 201105989 第1多重選通產生步驟 脈衝,產生相位彼此不同之第上述第1再生時脈的 』<第1複數個選通; 第ϊ檢出步驟,其其 序中之、土;述第1複數個選通的各個時 序中之上逑時脈信號的值,檢出相對於上述 通之上述時腺信號的邊緣位£; 数個選 第1調整步驟,其根據上述時脈信號的邊緣位置,調 整上述第1再生時脈的相位;以及 第2調整步驟,其根據上述第〗調整步驟對上述第i 再生時脈的相位調整量,調整用以導入上述資料信號之時 序〇 15. —種試驗方法,用於對被試驗元件進行試驗,其基於 導入藉由如申請專利範圍第14項所述之接收方法所接收 之上述資料信號之結果,判定上述被試驗元件的良否。 23
TW099113987A 2009-05-11 2010-04-30 Receiving device, test device, receiving method and test method TWI390226B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/002053 WO2010131286A1 (ja) 2009-05-11 2009-05-11 受信装置、試験装置、受信方法および試験方法

Publications (2)

Publication Number Publication Date
TW201105989A true TW201105989A (en) 2011-02-16
TWI390226B TWI390226B (zh) 2013-03-21

Family

ID=43084684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099113987A TWI390226B (zh) 2009-05-11 2010-04-30 Receiving device, test device, receiving method and test method

Country Status (6)

Country Link
US (1) US8605825B2 (zh)
JP (1) JP5211239B2 (zh)
KR (1) KR101227670B1 (zh)
CN (1) CN102415045A (zh)
TW (1) TWI390226B (zh)
WO (1) WO2010131286A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102112024B1 (ko) 2014-04-14 2020-05-19 삼성전자주식회사 데이터 스토리지 시스템에서의 스트로브 신호 성형방법 및 그에 따른 스트로브 신호 성형장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7333570B2 (en) * 2000-03-14 2008-02-19 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
JP4279489B2 (ja) * 2001-11-08 2009-06-17 株式会社アドバンテスト タイミング発生器、及び試験装置
JP4251800B2 (ja) * 2001-11-08 2009-04-08 株式会社アドバンテスト 試験装置
JP4006260B2 (ja) * 2002-04-26 2007-11-14 株式会社アドバンテスト 半導体試験装置
US7406646B2 (en) * 2002-10-01 2008-07-29 Advantest Corporation Multi-strobe apparatus, testing apparatus, and adjusting method
JP4152710B2 (ja) * 2002-10-01 2008-09-17 株式会社アドバンテスト ジッタ測定装置、及び試験装置
JP4002811B2 (ja) * 2002-10-04 2007-11-07 株式会社アドバンテスト マルチストローブ生成装置、試験装置、及び調整方法
EP1927210A2 (en) * 2005-09-23 2008-06-04 Teradyne, Inc. Strobe technique for recovering a clock in a digital signal
US7856578B2 (en) * 2005-09-23 2010-12-21 Teradyne, Inc. Strobe technique for test of digital signal timing
US7573957B2 (en) * 2005-09-23 2009-08-11 Teradyne, Inc. Strobe technique for recovering a clock in a digital signal
US7574632B2 (en) * 2005-09-23 2009-08-11 Teradyne, Inc. Strobe technique for time stamping a digital signal
US7756654B2 (en) * 2007-08-15 2010-07-13 Advantest Corporation Test apparatus

Also Published As

Publication number Publication date
TWI390226B (zh) 2013-03-21
US20120194251A1 (en) 2012-08-02
KR20110114623A (ko) 2011-10-19
US8605825B2 (en) 2013-12-10
WO2010131286A1 (ja) 2010-11-18
JP5211239B2 (ja) 2013-06-12
CN102415045A (zh) 2012-04-11
KR101227670B1 (ko) 2013-01-29
JPWO2010131286A1 (ja) 2012-11-01

Similar Documents

Publication Publication Date Title
US7406646B2 (en) Multi-strobe apparatus, testing apparatus, and adjusting method
JP3920318B1 (ja) 試験装置および試験方法
US7834615B2 (en) Bist DDR memory interface circuit and method for self-testing the same using phase relationship between a data signal and a data strobe signal
JP5255282B2 (ja) 試験装置、試験方法、および、プログラム
JP4782271B2 (ja) 半導体デバイス試験方法・半導体デバイス試験装置
WO2004061465A1 (ja) 半導体試験装置
KR101062856B1 (ko) 스큐 검출 회로와 이를 이용한 반도체 메모리 장치
US7949922B2 (en) Test apparatus, shift amount measuring apparatus, shift amount measuring method and diagnostic method
KR20100125917A (ko) 독출 레이턴시 검출 기능을 갖는 메모리 컨트롤러, 및 이를 구비한 메모리 시스템
TW201105989A (en) Reception device, test device, reception method, and test method
US7135880B2 (en) Test apparatus
JP5210646B2 (ja) 被測定信号の変化点を検出する装置、方法および試験装置
JP2002139556A (ja) 半導体試験装置
TW201132096A (en) Clock generating apparatus, testing apparatus and clock generating method
JP2006226791A (ja) 試験装置、タイミング発生器、及びプログラム
JP5314755B2 (ja) 受信装置、試験装置、受信方法および試験方法
JP3934384B2 (ja) 半導体デバイス試験装置
JP2001108725A (ja) 半導体デバイス試験装置のタイミング位相校正方法・装置
JP2002156414A (ja) タイミング校正機能を具備した半導体デバイス試験装置
JP5249357B2 (ja) 電子デバイス、試験装置および試験方法
WO2010087009A1 (ja) 電子デバイス、試験装置および試験方法
JP2011095079A (ja) 半導体試験装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees