TW201027618A - Bi-layer, tri-layer mask CD control - Google Patents

Bi-layer, tri-layer mask CD control Download PDF

Info

Publication number
TW201027618A
TW201027618A TW098137246A TW98137246A TW201027618A TW 201027618 A TW201027618 A TW 201027618A TW 098137246 A TW098137246 A TW 098137246A TW 98137246 A TW98137246 A TW 98137246A TW 201027618 A TW201027618 A TW 201027618A
Authority
TW
Taiwan
Prior art keywords
layer
mask
gas
critical dimension
control
Prior art date
Application number
TW098137246A
Other languages
English (en)
Other versions
TWI493619B (zh
Inventor
Gerardo A Delgadino
Robert C Hefty
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW201027618A publication Critical patent/TW201027618A/zh
Application granted granted Critical
Publication of TWI493619B publication Critical patent/TWI493619B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

201027618 六、發明說明: ’ 【發明所屬之技術領域】 本發明關於在半導體裝置生產期門 層,尤有關於在半導體裝置生產期間來钱刻-钱刻 (CD)。 制韻刻特徵部之臨界尺寸 【先前技術】 參 遮罩ΐίΪ體日θ圓生產期間,半導體裝置之特徵部乃透過圖案化 為提供增加之密度,特徵部尺 部尺寸之CD峨,㈣心㈣ 【發明内容】 為實現上述且依據本發明之 姓刻特徵部之臨界尺寸(CD)的方法控制侧層中的 遮罩層配置在圖案化光阻遮罩ΐ方,罩層下方,中間 藉由相對於圖案化雜遮罩來。中間遮罩層係 驟包含:通入含有⑽之開口 有機遮罩層之開口步 氣體。蝕刻蝕刻層。 形成電漿、及中止通入開口 的蝕刻特徵部之2界又-種控制功能化有機層中 以:,中間遮罩層在圖案化光阻遮㈡化 於圖案化紘遮罩而加以開σ。 =遮罩層乃相對 3 201027618 * » 含:一室壁,形成電漿處理室之 一 處理室之外殼内之-晶圓;-勤調節;基=節=電漿 之外殼内的壓力;至少一電極,用挺 調即电水處理室 殼以維持一電漿;一氣體入口,用以二5 2漿處理室之外 殼;-氣體出口’用以從電漿處理室以處理5之外 源、一 COS氣體源、及一姓刻包氣%竹曰=層開口氣體 之方式連結至氣體源以及至少一控制器以可控制 理器及電腦可讀媒體。電腦可讀媒體包含處 =電腦可讀碼,將功能化有機遮罩層加以開二電^^開 包含·通入含有來自於COS氣體湃之Γης砧„ # & 了項碼, 讀碼’由開口氣體混合物形成電裝之 電腦可 完全钕刻之前中止通人開層被 讀媒體更包含钱刻該侧層之_可讀碼。仏貝碼、腦可 其他之詳細綱制_,對本㈣之上述及 【實施方式】 t發明現在將參照一些較佳的實施 :==:明之全面性的了解,許多的具 ίίίϊϊίί提出。然而對熟悉本技藝者,本發明在沒有這Ϊ Γ,細即的情況下仍可實施。在其他情況下: ’ Ϊ知的製程步驟及/或結構並未詳細地描述。 圖。^且右H溫圖1為用於本發明之實施例之處理的高階流程 ^層ςίϊίϋ基板置於_室中,於钱刻層上為功能化有 化光阻遮罩驟 上為中間遮罩層,於中間遮罩層上為圖案 有添加間f罩層加以開σ(步驟_。利用具 II6,。接iff"部係透過功能化有機層而被叙刻至姓刻層中(步驟 J接者攸钱刻室移除基板(步驟120)。 201027618 圖2為可用來實施本發明之餘刻反應器的示意圖。在本發明 之一個以上之實施例中,蝕刻反應器200包含頂部中心電極^〇6、 頂部外電極204、底部中心電極208、及底部外電極21〇(於室壁25〇 内)。頂部絕緣環207將頂部中心電極206與頂部外電極2〇4&緣。 底部絕緣環212將底部中心電極208與底部外電極21〇絕緣V同 樣在钱刻反應器200内’基板208係置放於底部中心電極2〇8上 方。具選擇性地,底部中心電極208包含適當的基板夾持機 如’靜電、機械夾持,或類似者)以支撐基板28〇。 氣體源224連接至蝕刻反應器200並在蝕刻處理期間 刻氣體至蝕刻反應器200之電漿區域240。在此例子中,^ =4包含開口氣體源262、中間遮罩層開口氣體源撕、钱刻氣原體 及C〇S源268 ’在—例子中,此等提供用來控制特徵邱 之CD之氣體。可利用CD控制處理來縮減CD。 、邛 ,壓RF電源248、第-激發rp電源252、及第二激發 ,256乃透過控制器235與蝕刻反應器2〇〇電氣相 =% 率至電極204、206、208、及210。偏壓RJF電源248盡,供功 供給偏壓^功率至蝴反應器。偏壓即功率 = 與1〇mega赫兹阐之間的 =有i ❹ 鮮更佳。偏壓 至“反ίί ^電H J 2提_原RF功率 除ΐίί源功率具有27ΜΗζ之頻率為最佳。頻率 發RF電源源252所產生之奸功率以外,第4 反另電源处功率並提供電源RF功f —激 激發電源之頻率為較佳。第二羊激電源與第一胙 的頻率更佳。战 可供給不同RF_至^=_2之頻率為最佳。 就至各觀合之·卩及底部電極。最好應透 201027618 刻ί材料乃置於其上〉施加即之最低頻率,於此 耗例中為透過底部中心電極2〇8。 控制器235連接至氣體源224、偏壓处電源248、第—激發 γ電源252、f第二激發rf電源256。控制器23s控制爛氣體 k入蝕刻反應器200以及從三個好電源248、252、256、電極2〇4、 206、208、及210、及排出泵浦:如之处功率之產生。 將^^例子中,設置限制環202 U提供電漿及氣體之限制,電 水及氣體通過限制環之間並由排出泵浦排出。 圖3Α及3Β說明-電腦系統’其適合用來執行於本發明之一 施ΐ中所使用的控制器235。圖3Α顯示電腦系統300 ^靜•政形f。當然’電腦系統可能有許多種實體形式’範圍 ^體%路卩刷電路板、小型手提裝置上至龐大的超級電腦。 糸統300包含螢幕302、顯示器3〇4、機殼3〇6、磁碟機3⑽、 回電。磁碟314為電腦可讀媒體,用來轉⑽ 别fij 一個電腦系統300的方塊圖範例。附屬在系統匯流排 者為種子系統。處理器322(也稱為中央處理單元或CPU) :己321之儲存裝置相連接。記憶體324包含隨機存取 Λ U體(RAM,read access mem〇ry)及唯讀記憶體(R〇M,read 〇 隨術中所熟知者,R0M單向地傳輸資料舆指令至 ㈣m a 般以雙向方式雜資料與齡。這轉型態的記 二二二含任何以下所描述的適當類型之電腦可讀媒體。固定 也雙向地連接在cpu 322上;它提供額外的資料儲存 何町所描述的電腦可讀媒體。固定式磁碟326可 存體更慢狀輔助儲 留太二應了解.在適s的情況中,可用標準方式將保 ^在口 j磁碟326内的資訊併入記憶體324中作為虛擬記憶 ^卸除式磁碟314可採取任何以下所描述的電腦可讀媒體之形 亦將CPU322連接至各種輸入/輸出裝置,如顯示器3〇4、鍵 201027618 ㊁二33g °—般而言’輸人/輸出裝置可為下 二、轉、ϊ盤、麥克風、觸摸式顯 官雜鸹哭斗从枝&^次紙▼機、輪入板、尖筆、聲音或手 使用網:介面340連=;。_2也可選擇性地 或輸出資訊到網路。再者,程中,可從網路接收資訊 上執行,或透過例如^八古發/八的/法實施例可單獨在C_2 執行。 σ刀子部分處理之遠端CPU之網際網路來 ❹ 參 產品讀媒體之電腦儲存 :腦碼。_與電腦碼可為特⑦之 me職y)及全像裝置· 碟(CD_R0M,,⑽㈣職i0nly 行程式瑪之硬體裝置,積體如電軟路^fc;及f於儲存與執 ===式化===== 案。電腦可^繼階賴 s且表示一物 408,AM丨b L 〜、有暴板404,在基板上配置蝕刻層 中^^ ^ 412 ’在魏猶機層上配置 2ίίΪϋ;Γϊ遮罩層上配置_化光_罩_。在本 例如摻二,"t板4°4為石夕晶圓且侧層4(38為介電層, 化有;二2氧化物。在本發明之上述實施例中,功能 田 為聚5物,其不包含無定形碳。在本發明之上述實 201027618 施例中,中間遮罩層416為含石夕有機抗反射塗層(SiARC)。 基板404、蝕刻層408、功能化有機層412、中間遮罩層416、 及圖案化光阻遮罩420係置於姓刻反應器2〇〇中(步驟1〇4)。透過 圖案化光阻遮罩420,將中間遮罩層416娜性地開口,以.相對於 圖案化光阻遮罩而將中間遮罩層416圖案化,如圖4B所示(步驟 108)。 將巧遮罩層餘刻或加以開口之一般製程方法供給一開口氣 體至腔室中,開口氣體包含在壓力觸mT〇rr下的⑽_CF4、 75 seem CHF3、6 Sccm 〇2。供給8〇〇瓦6〇臟2之虾以將開口氣 體^成電聚。當對中間遮罩層進行開口時,中止通人開口氣體。 -般而言’ ^於中間遮罩層,在開σ氣體中使用氟碳氣體: 門口 σ氣雜功能彳_層侧或加以 用C〇S添加物將功能化有機層加以開口 室(步驟504)。在上述例子中,提供開口氣體 40 mlorr T ^ 400 seem N2.400 seem H2.20 seem 提供 中,⑽氣流對開口二此例 cos氣流對開口氣體之整體氣流 f刀及1:7。 cos氣流對開口氣體之整體氣流之比ίί Η㈤:= 之間較佳; 氣流對開口氣體之整體氣流之比率為匕·5〇J :更cos 口氣體可具有〇2或c〇2或顧3 卜,開 開口之H2成分。 人 及用以將有機材料 將開口氣體變成電漿(步驟508) 以將含cos氣體變成電漿。在上述例子ΐ 之处 氣體調節。在本發明之例子中,cl包漿為穩態電漿而無 壁。電漿乃用來選擇性地將功能化有二成有機側 開口。圖4C為開口處理已在Hf於中間遮罩層加以 之後的堆疊400之*♦糾 冑f層412將_:部加以開口 ^剖關。—旦特徵部在功能化有機層 201027618 =I止t cos添加物之開π氣體(步驟5i2)。最 ίίϊίί ’ 期間’圖案化光阻㈣層完全被移除。 ^此處理_,基板姚機射維持在
• 5 〇 C 度ί持在大於6〇。C為最佳。雖然本發明 度下工作’ 一般認為其他處理無法在如 透過被開口之功能化有機層將特徵部侧至钕刻層驟 116)。所使用之製程配方取決於必須被姓刻之材料 對 ⑩=s。、BPSG、似介·、FSG、咖料,可能需要不同製程 . 例子中’功能化有機層開π氣體不含_。是否使用齒 〜功能化有機層之材料。無鹵素開口氣體能將不含石夕之功 ^匕^層加關Π。在另—例子中,在魏化有機層具有石夕成 氣體t有齒素成分。必須適當地調整画素成分, 以對中間遮罩層(416)具有足夠之選擇性。 圖4D為特徵部6被姓刻至钱刻層顿之 面圖。中間遮罩層416可與侧層簡具有相同&或 鲁2=Ϊ性質。因為功能化有機層412具有與餘刻層爾 罾性質,故侧層408乃相對於功能化有機層412而被選擇性 其他實施财,網層可絲於未雜或摻雜石夕 二匕物材,(例如TEOS、BPSG、FSG料)、有機雜鹽玻璃 Πΐ孔0SG、基於魏化物之材料、基於妙氮氧化物之材 Ϊ材^ 物之㈣、低k^tf或任何金制極或金屬遮 最好,中間遮罩層為含石夕有機抗反射塗層(SiARC)。最好, ,遮罩層及_層具有她_難質。最好,功雛 .:對於中間遮罩械選擇性蝕刻,且蝕刻層可相對於:能,J 機層而被選擇性侧。中間層與功能化有機層之間的選擇性大於4 201027618 為軚佳。中間層與功能化有機 於功能化有機層為勸纽具大於6為最佳。由 觸部=之:::===部,如線、渠溝、及接 在其他例子:,接觸部之辑理》 玻璃、基於矽氮化物之材^一氧化矽之材料、有機矽酸鹽 化物讀料、;或ί=:之,基晴 聚合物、氧化物、基於無機或有機& 物、鎢' 料之中至少其中一者。 )或任何金屬閘極或金屬遮罩材 中門ίί:實施!#,功能化有機層為钱刻層,於姓刻声上配詈 子中’在功能化有機層並非用來作 下,功能化有機層係透過令間遮罩層而被_遮罩的情況 不受理論束缚,一般認為c〇S添 一 ^ 隨後敍刻紐之魏化有機遮罩狀表面。/、h或改變提供 本發财在不_本發明之精神及基本槪 本實施例應被視為舉例性而非限制性者,且本發ί之 I、曱4觀圍^鱗之變化均應包含於本發明之中。 【圖式簡單說明】 明,而在附圖之圖式中加以說 圖1為本發明之實施例的高階流程圖。 圖2為可用來蝕刻之電漿處理室之示意圖。 201027618 圖3 A-B說明一雪日α< φ从 例中所使用的控制器/'、、、',其適合用來執行於本發明之實施 參 圖4A-D為依據本發明 圖 詳細之流程圖 【主要元件符號說明】 104 108 112 116 120 200 202 機層加以開口之步騾的更 機層、中間 將中間層加以開口 ,用cos添加物將功能 將特徵部蝕刻至钱刻層 機層加以開 從腔室移除基板 3 Π 及光阻遮 姓刻反應器 限制環
2〇4 頂部外電極 206 頂部中心電極 2〇7 頂部絕緣環 208 底部中心電極 21〇 底部外電極 212 底部絕緣環 220排出泵浦 224 氣體源 235控制器 240 電漿區域 248 偏壓RF電源 250 室壁 252 第一激發RF電源 256第二激發RF電源 262 開口氣體源 11 201027618 264 266 268 280 300 302 304 306 308 310 312 314 320 322 324 326 330 340 400 404 408 412 416 420 504 508 512 中間遮罩層開口氣體源 蝕刻氣體源 COS源 基板 電腦糸統 螢幕 顯示器 機殼 磁碟機 鍵盤 滑鼠 卸除式磁碟 系統匯流排 處理器 記憶體 固定式磁碟 揚聲器 網路介面 疊層 基板 姓刻層 功能化有機層 中間遮罩層 圖案化光阻遮罩 通入具有cos添加物之開口氣體 將開口氣體變成電漿 中止通入開口氣體
12

Claims (1)

  1. 201027618 七、申請專利範圍: 位於蝕刻綠,該侧特徵部 圖案化光阻遮罩下方,其形成下^該中間遮罩層配置在 中間遮罩層開口步驟,藉由相. 性侧該㈣料層,_中間輕化絲遮罩而選擇 口,包含: 將該功迠化有機遮罩層加以開 鲁 通入含有cos之開口氣體; 形成電漿; 中止通入該開口氣體;及 蝕刻步驟,蝕刻該蝕刻層。 制方板第夾;⑽:大臨界,的控 制方3法如申4=圍/罩;項為—徵部之= /如申請項為之含射塗擊c)。 =:其中該功能化有機物===二 制方3=¾特聚:臨界尺綱的控 制方法,其中紐刻層包含氧H徵部之臨界尺寸(CD)的控 至少其中一者。 物、鈦氮化物、有機矽酸鹽玻璃 制方法,刻特徵部之臨界尺寸(cd)的控 觸部。“ X曰’、;丨电材料製成,且該蝕刻特徵部為接 制方範圍第丨奴_特徵部之臨界尺寸㈣的控 13 201027618 在將該帽遮罩相π之前,將輯4置放於 在蝕刻該蝕刻層之後,從該電漿處理室移除該堆2至甲, 9.如申請專娜圍第〗項之侧特徵部之料尺^ =方法,其中該功能化有機遮罩層開口步驟縮減該_特徵部^ 刘10.-種侧特徵部之臨界尺寸(CD)的控制 列 =於=化錢射,針該魏化有_ =,:該中間遮罩層配置在圖案化光阻遮罩下方,其形成^罩疊層 遮罩阻遮罩而將該中間 功能化有機層侧步驟’將該功能化 通入含有cos之侧氣體; 職層侧,包含. 形成電漿;及 中止通入該蝕刻氣體。 控制以包專:基圍二項機=特徵部之臨界尺寸㈣的 12‘如申請專利範ΐι第1。項之^5〇c。 控制=申其 含,二 =D)的 ,方法,其中該‘化有機層尺寸㈣的 類似。 Η生貝與该圖案化光阻遮罩 14. 如申請專利範圍第1〇項 控制方法,射該魏化錢層騎=^卩之臨界尺寸(CD)的 15. 如申請專利範圍第1〇項 控制方法,其中該姓刻層包含氧部之臨界尺寸(CD)的 璃之中至少其中一者。 鈦氮化物、有機石夕酸鹽玻 16. 如申請專利範圍第1〇項之 控制方法,其中該飯刻層係由介^^部之臨界尺寸(CD)的 接觸部。 衬枓製成,且該蝕刻特徵部為 201027618 控制中ίίί範圍第1G項之_軸祕尺寸(CD)的 中;=將該中間遮罩層開口之前’將該堆疊置放於電聚處理室 歧鎌該堆疊。 控制方法,其令該功特徵部之臨界尺寸㈣的 CD。 #機層餘刻步驟縮減該侧特徵部之 19. 一種控制功能化有機層令 參 設備,該魏化錢層配置射^部之料尺寸(CD)的 置在圖案化光阻遮罩丁方,2二二j罩f下方,該中間遮罩層配 一電衆處理室,包含: 隹3:,包含. -室壁’形成—魏處理室 —基板支座,支持在該電漿 ^夕 -壓力調節器,用以調節該電漿= 卜殼内之-晶圓; 電漿 -氣體出口,用以理室之外殼内;及 該氣體入排出氣體; 中間遮罩層開口氣體源; 3, 一 cos氣體源;及 —蝕刻層蝕刻氣體源; 極 包^ :1 /了控制之方式連結至該氣體源以及該至少一電 至少一處理器;及 電腦可讀媒體,包含: J腦可讀碼’肋將該 電腦可讀石馬,用以將該層加以開口 ; 電腦可柄,肋通^ 機鱗層細開口,包含: 5有cos之開口氣體,該c〇s係由 201027618 該cos氣體源通入; 電腦可讀碼,由該開口氣體形成一電漿; 電腦可讀碼,用以在該蝕刻層被完全蝕刻之前中止通入該開 口氣體至該處理室内;及 電腦可讀碼,用以蝕刻該蝕刻層。 八、圖式·
    16
TW098137246A 2008-11-03 2009-11-03 雙層、三層遮罩臨界尺寸控制 TWI493619B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/263,662 US8394722B2 (en) 2008-11-03 2008-11-03 Bi-layer, tri-layer mask CD control

Publications (2)

Publication Number Publication Date
TW201027618A true TW201027618A (en) 2010-07-16
TWI493619B TWI493619B (zh) 2015-07-21

Family

ID=42130007

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098137246A TWI493619B (zh) 2008-11-03 2009-11-03 雙層、三層遮罩臨界尺寸控制

Country Status (5)

Country Link
US (1) US8394722B2 (zh)
JP (1) JP2010109373A (zh)
KR (1) KR101611938B1 (zh)
CN (1) CN101726993B (zh)
TW (1) TWI493619B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
US8329585B2 (en) * 2009-11-17 2012-12-11 Lam Research Corporation Method for reducing line width roughness with plasma pre-etch treatment on photoresist
JP5606060B2 (ja) * 2009-12-24 2014-10-15 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8053323B1 (en) * 2010-11-03 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methodology for uniformity control
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
CN102543687B (zh) * 2011-11-30 2015-08-05 中微半导体设备(上海)有限公司 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法
CN103227109B (zh) * 2012-01-31 2015-11-25 中微半导体设备(上海)有限公司 一种有机物层刻蚀方法
JP2013222852A (ja) * 2012-04-17 2013-10-28 Tokyo Electron Ltd 有機膜をエッチングする方法及びプラズマエッチング装置
JP6008771B2 (ja) * 2013-01-21 2016-10-19 東京エレクトロン株式会社 多層膜をエッチングする方法
US9230809B2 (en) * 2013-10-17 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double patterning
CN113675115A (zh) 2015-05-22 2021-11-19 应用材料公司 方位可调整的多区域静电夹具
US9941123B1 (en) * 2017-04-10 2018-04-10 Lam Research Corporation Post etch treatment to prevent pattern collapse
KR102638422B1 (ko) * 2017-04-26 2024-02-19 도쿄엘렉트론가부시키가이샤 유황 및/또는 탄소계 화학물을 사용하는 유기막의 주기적 플라즈마 에칭 방법
CN108962726B (zh) * 2017-05-17 2022-01-25 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
JP2018200925A (ja) 2017-05-25 2018-12-20 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US11037784B2 (en) 2018-02-05 2021-06-15 Lam Research Corporation Amorphous carbon layer opening process
JP7321059B2 (ja) 2019-11-06 2023-08-04 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2021192414A (ja) 2020-06-05 2021-12-16 東京エレクトロン株式会社 基板処理方法および基板処理装置
WO2022210043A1 (ja) 2021-03-30 2022-10-06 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JPWO2023127820A1 (zh) 2021-12-28 2023-07-06
JP2023111329A (ja) 2022-01-31 2023-08-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116533B2 (ja) * 1992-04-08 2000-12-11 ソニー株式会社 ドライエッチング方法
JP3116569B2 (ja) * 1992-06-29 2000-12-11 ソニー株式会社 ドライエッチング方法
JP3109253B2 (ja) * 1992-06-29 2000-11-13 ソニー株式会社 ドライエッチング方法
JPH06204130A (ja) * 1992-12-28 1994-07-22 Mitsubishi Electric Corp パターンの形成方法
JPH06232092A (ja) * 1993-02-01 1994-08-19 Sony Corp ドライエッチング方法
JPH0774147A (ja) * 1993-07-05 1995-03-17 Sony Corp ドライエッチング方法およびドライエッチング装置
EP0903777A4 (en) * 1997-01-21 2005-09-14 Matsushita Electric Ind Co Ltd CONFIGURATION FORMATION METHOD
JPH10242127A (ja) * 1997-02-26 1998-09-11 Sony Corp 有機系反射防止膜のプラズマエッチング方法
JP2002093778A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
JP2004332045A (ja) * 2003-05-07 2004-11-25 Renesas Technology Corp 多層膜材料のドライエッチング方法
US6949460B2 (en) * 2003-11-12 2005-09-27 Lam Research Corporation Line edge roughness reduction for trench etch
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
US7645707B2 (en) * 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control
KR100757414B1 (ko) * 2006-06-26 2007-09-10 삼성전자주식회사 반도체 제조용 마스크 패턴 형성 방법
US8124516B2 (en) * 2006-08-21 2012-02-28 Lam Research Corporation Trilayer resist organic layer etch
KR20150018592A (ko) * 2007-05-03 2015-02-23 램 리써치 코포레이션 하드마스크 개구 및 하드마스크 개구에 의한 에칭 프로파일 제어
WO2009042453A2 (en) * 2007-09-27 2009-04-02 Lam Research Corporation Profile control in dielectric etch
JP5254351B2 (ja) * 2007-11-08 2013-08-07 ラム リサーチ コーポレーション 酸化物スペーサを使用したピッチ低減
KR20090069122A (ko) * 2007-12-24 2009-06-29 주식회사 하이닉스반도체 반도체 장치의 제조방법
KR20100110358A (ko) * 2008-02-08 2010-10-12 램 리써치 코포레이션 이중 마스크 자기정렬 이중 패터닝 기술 (sadpt) 프로세스
US8133819B2 (en) * 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control

Also Published As

Publication number Publication date
JP2010109373A (ja) 2010-05-13
CN101726993B (zh) 2013-12-18
KR101611938B1 (ko) 2016-04-12
CN101726993A (zh) 2010-06-09
TWI493619B (zh) 2015-07-21
US20100108264A1 (en) 2010-05-06
KR20100049491A (ko) 2010-05-12
US8394722B2 (en) 2013-03-12

Similar Documents

Publication Publication Date Title
TW201027618A (en) Bi-layer, tri-layer mask CD control
JP5437237B2 (ja) ディープシリコンエッチングにおけるマスクアンダカットの最小化
TWI353019B (en) Method of preventing damage to porous low-k materi
TWI281688B (en) Post etch photoresist strip with hydrogen for organosilicate glass low-K etch applications
TWI400749B (zh) 利用氣體化學之週期性調節及烴類之添加進行電漿剝除的方法
TWI375991B (en) Method for multi-layer resist plasma etch
TWI451496B (zh) 含鎢層之蝕刻微負載效應的控制方法
TWI424490B (zh) 垂直輪廓修正
TW200913050A (en) In-situ photoresist strip during plasma etching of active hard mask
TW201104742A (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
TW200814201A (en) Method and system for dry etching a hafnium containing material
TWI364631B (en) Methods of removing photoresist from substrates
TWI545648B (zh) 擬硬遮罩用之擺動控制
TW201034116A (en) Profile and CD uniformity control by plasma oxidation treatment
JP2008060565A (ja) 三層レジストによる有機層エッチング
TWI364789B (zh)
TWI525692B (zh) Plasma etching method, control program and computer memory media
TW201123315A (en) Method for repairing low-k dielectric damage
TW201009931A (en) Improvement of organic mask line width roughness with H2 plasma treatment
TW201201276A (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
TW200941574A (en) CD bias loading control with ARC layer open
TW201133618A (en) Low damage method for ashing a substrate using CO2/CO-based process
TW526557B (en) Method of etching carbon-containing silicon oxide films
TWI253691B (en) Plasma treatment and etching process for ultra-thin dielectric films
TW201044461A (en) Strip with reduced low-k dielectric damage