TW201027541A - Data refresh for non-volatile storage - Google Patents

Description

201027541 六、發明說明： 【發明所屬之技術領域】 本發明係關於用於非揮發性儲存之技術。 【先前技術】 半導體記憶體已變得越來越普遍地用於各種電子裝置 中。舉例而言，非揮發性半導體記憶體用於個人導航裝 置、蜂巢式電話、數位相機、個人數位助理、行動計算裝 置、非行動計算裝置及其他装置中。電可抹除可程式化唯 讀記憶體（EEPROM)及快閃記憶體在最受歡迎之非揮發性 半導體記憶體中。 EEPROM及快閃記憶體兩者皆利用一浮動閘極，該浮動 閘極定位於一半導體基板中之一通道區域上面並與該通道 區域絕緣。該浮動閘極及通道區域定位於源極區域與汲極 區域之間。一控制閘極提供於該浮動閘極上方並與該浮動 閘極絕緣。電晶體之臨限值電壓由該浮動閘極上所保持之 電荷量控制。亦即，在接通電晶體以准許其源極與汲極之 間的傳導之前所必須施加至控制閘極的最小電壓量由該浮 動閘極上的電荷位準控制。 當程式化一 EEPROM或快閃記憶體裝置（例如—NAND快 閃記憶體裝置）時，通常向控制閘極施加一程式化電壓且 將位7L線接地。來自通道之電子注入至該浮動閘極中。當 電子在浮動閘極中累積時，該浮動閘極變成帶負電荷，且 3己憶體單元之臨限值電壓升高，以使得該記憶體單元處於 一經程式化狀態中。可在以下專利中發現更多關於程式化 145141.doc 201027541 之負 §fl .標題為「Source Side Self Boosting Technique for Non-Volatile Memory」之美國專利 6,859,397 ;標題為 「Detecting Over Programmed Memory j 之美國專利 6,917,542及標題為「Programming Non-Volatile Memory」 之美國專利6,888,758，所有三個所引述之專利皆以全文引 用之方式併入本文中。

在諸多情形中，程式化電壓係作為一連串脈衝（稱為程 式化脈衝）施加至控制閘極，其中該等脈衝之量值在每一 脈衝處增加。在程式化脈衝之間，執行一組一個或多個驗 證作業以判定正被程式化之（一個或多個）記憶體單元是否 已達到其目標位準。若—記憶體單元已達到其目標位準， 則停止對彼記憶體單元之程式化。若一記憶體單元尚未達 到其目標位準，則將繼續對彼記憶體單元之程式化。 某些EEPROM及快閃記憶體裝置具有用於儲存兩個電荷 範圍之-浮動閘極’且因此可在兩個狀態(一經抹除狀银 與一經程式化狀態)之間程式化/抹除記憶體單元。有時： 將此一快閃記憶體裴置稱為二進制記憶體裝置。 -多狀態記憶趙裝置藉由識別多個不同之有效 壓⑽分佈（或資料狀態）而每記憶體單元儲存多個資料^ 凡。每-不同之Vt分佈對應於該記憶體裝置 料位元組之一預定值。舉例而古， 、1之貝 ° 倚存兩個資料位亓一 記憶體單元使用四個有效之vt分佈。儲存三個資料位-一 一記憶體單元使用八個有效之Vt分佈。 兀之 -旦已程式化-非揮發性儲存 了以一尚可靠度回 145141.doc 201027541 讀其程式化狀態便頗為重要。然而，所感測之程式化狀態 有時可由於以下因素而與既定程式化狀態不同：包含雜訊 及裝置隨時間趨向電荷中性之傾向。應注意，例如溫度之 環境因素影響程式化狀態改變所處之速率。舉例而言，曝 露於高溫可致使記憶體單元極快地趨向電荷中性。 因此，可能在讀取非揮發性記憶體時遭遇錯誤或毁壞之 資料位元。通常’應用某一形式之錯誤檢查及校正演算法 (「校正演算法」）來檢查且校正任何毀壞之資料位元。一 種常見校正演算法儲存額外同位位元以在寫入過程期間將 一群組資料位元之同位設定至一所需邏輯位準。有時將該 等額外同位位it稱為—錯誤校正碼（ECC)。在該讀取過程 期間’該校正演算法藉由計算該群組資料位元之同位來解 碼該等位it則貞測任何毀壞之資料。該校正演算法校正並 未太嚴重地毀壞之資料。在某些實施方案中，資料毁壞的 程度愈大，該校正演算法校正料資料所花㈣時間即愈 為防止貪料被毀壞，可 卓兀中之資料，此使 该等資枓返回至所期望之臨 區塊中之資料通常藉“值電壓。刷新1憶體單元 由校正步驟達成：讀取該等資料，藉 -不j之任何錯誤且將該等資料寫入至 不Μ塊，作為包含平均 需要，則可將該等資料重新寫入㈠方案之Β。然而，若 太頻繁地㈣ 新寫入至相同區塊。不合意地， 太頻繁地刷新該等資料 刷新該等應力敎。此外， 使用者自身之記憶體存取。 145141.doc 201027541 因此’ -方面’若未足夠頻繁地刷新該等資料，則資料 可丟失或記憶體存取可由於校正演算法花費較長時間校正 該等資料而係緩慢。另一方面’若太頻繁地刷新該等資 料，則記憶體裝置可係應力過大或使用者記憶體存取可受 阻礙。 此外，當記憶體裝置可能經受各種環境條件（例如一寬 廣範圍之溫度)時，判定何時刷新資料尤其具有挑戰性。

舉例而1： ’該記憶體裝^可嵌入於可留置於一停放之汽車 中之-個人導航裝置中。在一夏日期間，該汽車内之溫度 可上升至-極其高之溫度。另一方面，該記憶體裝置可在 未經受高溫之情形下運行較長時間段。_，預測環境條 件（例如溫度）將對資料料具有的影響可係極其困難。 【發明内容】 本文中揭示用以；1夠頻繁地刷新—非揮發性儲存裝置中 之資料以對抗錯誤歧壞之㈣位元，但並非如此頻繁以 致干擾記憶體存取或在記憶體單元上導致過度應力之技 術1該等技術非f適合料經受各種環境條件（例如一寬 廣範圍之溫度）之記憶體裝置。 一項實施例包含：基於—裝置中之_第—群組非揮發性 儲存疋件中㈣存之資料之一條件執行該第—群组中之資 料之一刷新；基於相對於何時最後_次程式化該第一群组 非揮發性儲存元件而何時最後-次程式化該裝置中之—第 ，群組非揮發性儲存元件，判定該第二群組非揮發性儲存 元件應經歷—㈣程序；及對該第二群組非揮發性儲存元 145141.doc 201027541 件執行該刷新程序。 一項實施例包含：將資料寫人至__組多狀態非揮發性儲 存凡件；基於該組中之一第—群組非揮發性儲存元件中之 非揮發性餘存元件中之一者或多者之一條件判定是否應刷 新該第—群組中所儲存之資料；若判定應刷新該第-群組 中所儲存之資料，關㈣財之哪些非揮發性儲存元件 係在該第-群組非揮發性儲存元件之前寫入；及判定在該 第一群組之前寫人之該等非揮發性儲存元件應經歷一^ 程序。 一項實施例係-種用於操作組織成非揮發性儲存元件區 塊之一多狀態記憶體裝置之方法。該方法包括：判定該; 區塊中之-第-者中之—個或多個非揮發性健存元件存在 一資料完整性問題；判定該裝置中之該等區塊中之哪些區 塊係在該第-區塊之前寫入；及刷新該第一區塊及在該第 一區塊之前寫入之該等區塊中所儲存之資料而不判定在該 第一區塊之前寫入之該等區塊中之非揮發性儲存元件是 存在一資料完整性問題。 & -個實例性實施方案包含—組非揮發性儲存元件及與該 組非揮發性儲存元件通信之一個或多個管理電路。該二μ 或多個管理電路執行上文所闡述之過程。 "個 【實施方式】 一快閃記憶體系統之一個實例使用NAND結構，其勹人 串聯配置夾在兩個選擇閘極之間的多個電晶體。該等=3 電晶體及該等選擇閘極稱作一 NAND串。-雜 口 货' 顯示一個 145141.doc -8 - 201027541 NAND串之一俯視圖。圖2係其一等效電路。圖1及圖2中所 繪示之NAND串包含四個電晶體100、102、104及106，其 為串聯且夾在一第一（或汲極側）選擇閘極120與一第二（或 源極側）選擇閘極122之間。選擇閘極120經由位元線觸點 126將該NAND串連接至一位元線。選擇閘極122將該 NAND串連接至源極線128。藉由向選擇線SGD施加適當之 電壓來控制選擇閘極120。藉由向選擇線SGS施加適當之 電壓來控制選擇閘極122。電晶體100、102、104及106中 之每一者具有一控制閘極及一浮動閘極。舉例而言，電晶 體100具有控制閘極100CG及浮動閘極100FG。電晶體102 包含控制閘極102CG及一浮動閘極102FG。電晶體104包含 控制閘極104CG及浮動閘極104FG。電晶體106包含一控制 閘極106CG及一浮動閘極106FG。控制閘極100CG連接至 字線WL3，控制閘極102CG連接至字線WL2，控制閘極 104CG連接至字線WL1，且控制閘極106CG連接至字線 WL0。 應注意，雖然圖1及圖2顯示該NAND串中之四個記憶體 單元，但使用四個電晶體僅係作為一實例而提供。一 NAND串可具有少於四個之記憶體單元或多於四個之記憶 體單元。舉例而言，某些NAND串將包含8個記憶體體單 元、16個記憶體體單元、32個記憶體單元、64個記憶體單 元、128個記憶體單元等等。本文中之論述並不將一 NAND 串中之記憶體單元限制於任一特定數目。 使用一 NAND結構之一快閃記憶體系統之一典型架構將 145141.doc 201027541 包含數個NAND串。每-NAND串藉由其由選擇線SGs控制 之源極選擇閘極連接至祕線，且藉由其由選擇線⑽控 制之沒極選擇閘極連接至其相關聯之位元線。每—位元線 及經由一位元線觸點連接至彼位元線之各別nand串構成 D己隐體單元P車列之行。位元線由多個nand串共享。通 常，位兀線沿垂直於字線之一方向在該等NAND串之頂部 上延伸且連接至一個或多個感測放大器。 每一記憶體單元可儲存資料（類比或數位）。當儲存一個 數位資料位元時，將§己憶體單元之可能臨限值電壓範圍劃 匀為兩個範圍，該兩個範圍被指派邏輯資料「丨」及 〇」。在一 NAND類型快閃記憶體之一個實例中，在抹除 記憶體單元之後臨限值電壓為負且定義為邏輯「丨」。在 程式化之後臨限值電壓為正且定義為邏輯「〇」。當臨限 值電壓為負且藉由向控制閘極施加〇伏來嘗試一讀取時， 記憶體單元將接通以指示正在儲存邏輯丨。當臨限值電壓 為正且藉由向控制閘極施加〇伏來嘗試一讀取作業時，記 憶體單元將不會接通’此指示儲存邏輯〇。 在儲存多個資料位階之情形中，將可能之臨限值電壓範 圍劃分為資料位階之數目。舉例而言，若儲存四個資訊位 階（兩個資料位元），則將存在指派給資料值「u」、 「10」、「01」及「〇〇」之四個臨限值電壓範圍。在一 NAND類型記憶體之一個實例令，在一抹除作業之後臨限 值電壓為負且定義為「11」正臨限值電壓用於「1〇」、 01」及00」之資料狀態。若儲存八個資訊位階（或狀 145141.doc 201027541 則將存在指派給資料值 「011」、「100」、 態）（例如，對於三個資料位元） 「000 J 、 「001」' 「〇10 丨 「101」、「110」及「111」之八個臨限值電壓範圍。 程式化至記憶體單元中之資料與該單元之臨限值電壓位 元採用之資料編碼方 準之間的具體關係相依於針對該單 案。舉例而言，美國專利第6,222,762號及美國專利申請公 開案第2004/0255090號（此兩者皆以全文引用之方式併入本

文中）闡述了用於多狀態快閃記憶體單元之各種資料編瑪 方案在項只施例中’使用一格雷（Gray)碼指派將資料 值指派給該等臨限值電壓範圍，以使得若一浮動閘極之臨 限值電壓錯誤地移位至其鄰近實體狀態，則將僅影響一個 位元。在某些實施例中，資料編碼方案可針對不同字線而 改變，資料編碼方案可隨時間而改變，或者可反轉或以其 他方式隨機化隨機字線之資料位元以減少㈣型樣靈敏度 及甚至對記憶體單元之抹寫。 在下列美國專利/專利申請案中提供NAND類型快閃記憶 體及其作業之相關實例，所有該等美國專利/專利申請案 皆以引用方式併人本文+ :美國專利第5，別，315號；美國 專利第5’774’397號；美國專利第M46,935號；纟國專利第 M56,528號；及美國專利公開案第US2()()3/_2348號。除 了 NAND之外本文中之論述亦可應用於其他類型之快閃 記憶體以及其他類型之非揮發性記憶體。 除了 NAND快問記倍辦 > 从 . . 门。己隱體之外，亦可使用其他類型之非揮 發性儲存裝置。舉你丨而山 芈例而舌，一所謂的TTANOS結構（由在一 145141.doc 201027541 矽基板上之TaN-Al203-SiN-Si02之一堆疊層構成）亦可與本 發明一起使用，該TANOS結構基本上係使用電荷在一氮化 物層（替代一浮動閘極）中陷獲之一記憶體單元。適用於快 閃EEPROM系統中之另一類型之記憶體單元利用一非傳導 介電材料取代一傳導浮動閘極來以一非揮發性方式儲存電 荷。此一單元闡述於Chan等人之一文章「A True Single-Transistor Oxide-Nitride-Oxide EEPROM Device 」 （IEEE Electron Device Letters，卷 EDL-8，第 3 期，1987 年 3 月， ρρ· 93-95)中。由氧化矽、氮化矽及氧化矽形成之一三層 電介質（「ΟΝΟ」）夾在記憶體單元通道上面之一傳導控制 閘極與一半傳導基板之一表面之間。藉由將來自單元通道 之電子注入至該氮化物中來程式化單元，其中電子被陷獲 並儲存於一有限區域中。然後，此所儲存之電荷以一可偵 測方式改變該單元之通道之一部分之臨限值電壓。藉由將 熱電洞注入至該氮化物中來抹除記憶體單元。亦參見 Nozaki等人之「A 1-Mb EEPROM with MONOS Memory Cell for Semiconductor Disk Application」（IEEE Journal of Solid-State Circuits，卷 26，第 4期，1991 年 4 月，pp. 497-501)，其闡述呈一分裂閘極組態之一類似記憶體單元，其 中一經摻雜多晶矽閘極延伸越過記憶體單元通道之一部分 以形成一單獨之選擇電晶體。以上兩篇文章皆以全文引用 之方式併入本文中。在William D. Brown及Joe E. Brewer 所編輯之「Nonvolatile Semiconductor Memory Technology」 (IEEE Press，1998)之章節1.2中所提及之程式化技術亦在 145141.doc -12- 201027541 彼章節中闡述為適用於電介質電荷陷獲裝置，該文以引用 方式併入本文中。亦可使用其他類型之記憶體裝置。 圖3圖解說明可包含一個或多個記憶體晶粒或晶片212之 -非揮發性儲存裝置21〇。記憶體晶粒212包含—記憶體單 70陣列（二維或三維）2〇〇、控制電路22〇以及讀取/寫入電路 230A及230B。在一項實施例中，各種周邊電路對記憶體 陣列200之存取係以一對稱方式在該陣列之相對側上實 施，以使得每一側上之存取線及電路之密度減半。讀取/ 寫入電路230A及230B包含多個感測區塊3〇()，該等感測區 塊允許平行地讀取或程式化一記憶體單元頁。記憶體陣列 100可經由列解碼器240A及240B藉由字線以及經由行解碼 器242A及242B藉由位元線來定址。在一典型實施例中， 一控制器244與一個或多個記憶體晶粒212包含於相同記憶 體裝置210(例如，一可抽換儲存卡或封裝）中。命令及資料 經由線232在主機與控制器244之間傳送且經由線234在該 控制器與一個或多個記憶體晶粒212之間傳送。一個實施 方案可包含多個晶片21 2。 控制電路220與讀取/寫入電路230A及230B協作以對記憶 體陣列200執行記憶體作業。控制電路22〇包含一狀態機 222、一晶片上位址解碼器224及一電力控制模組226。狀 態機222提供對記憶體作業之晶片級控制。晶片上位址解 碼器224提供一位址介面以在主機或一記憶體控制器所使 用之位址與解碼器240A、240B、242A及242B所使用之硬 體位址之間進行轉換。電力控制模組226控制在記憶體作 145141.doc •13· 201027541 業期間供應至字線及位元線之電力及電壓。在一項實施例 中’電力控制模組226包含可產生大於供應電壓之電壓之 —個或多個電荷幫浦。 在一項實施例中，控制電路220、電力控制電路226、解 碼器電路224、狀態機電路222、解碼器電路242A、解碼器 - 電路242B、解碼器電路240A、解碼器電路240B、讀取/寫 入電路230A、讀取/寫入電路230B及/或控制器244之一個 、’且》或任一組合可稱為一個或多個管理電路。 圖4緣示a己憶體早元陣列2 〇 〇之一例示性結構。在一項實 . 施例中，該記憶體單元陣列被劃分為河個記憶體單元區 塊。通常對於快閃EEPROM系統而言，區塊係抹除單位。 亦即，每一區塊含有一起抹除之最小數目之記憶體單元。 每—區塊通常被劃分為若干個頁。一頁係一程式化單位。 在一個記憶體單元列中通常儲存一個或多個資料頁。一頁 可儲存一個或多個磁區。一磁區包含使用者資料及附加項 $料。附加項資料通常包含已依據該磁區之使用者資料計 异之一錯誤校正碼（ECC) ^控制器（下文所闡述）之一部分 〇 在貝料正被程式化至陣列中時計算ECC，且亦在正自該陣 列4取資料時檢查ECC。另—選擇為將ecc及/或其他附 ^項資料儲存在與其所從屬之使用者資料不同之頁甚或$ 同之區塊中。一使用者資料磁區通常為512個位元組，對 應於磁碟驅動器中一磁區之大小。大量頁形成一區塊，自 8個頁’例如最多至32個、64個、128個或更多個頁不等。 亦可使用不同大小之區塊及配置。 145l4l.doc -14- 201027541 在另一實施例中，將位元線劃分為奇數位元線及偶數位 元線。在一奇數/偶數位元線架構中，在一個時間程式化 沿一共同字線且連接至奇數位元線之記憶體單元，而在另 一時間程式化沿一共同字線且連接至偶數位元線之記憶體 單兀。 圖4顯示記憶體陣列200之區塊i之更多細節。區塊i包含 X+1個位元線及X+1個NAND串。區塊i亦包含64個資料字線 (WL0至WL63)、2個虛擬字線（WL_dO及WL_dl)、一汲極 側選擇線（SGD)及一源極側選擇線（SGS)。每一NAND串之 一個端子經由一汲極選擇閘極（連接至選擇線SGD)連接至 一對應位元線，且另一端子經由一源極選擇閘極（連接至 選擇線SGS)連接至源極線。由於存在六十四個資料字線及 兩個虛擬字線，因此每一 NAND串包含六十四個資料記憶 體單元及兩個虛擬記憶體單元。在其他實施例中，NAND 串可具有多於或少於64個資料記憶體單元及兩個虛擬記憶 體單元。資料記憶體單元可儲存使用者資料或系統資料。 虛擬記憶體單元通常不用來儲存使用者資料或系統資料。 某些實施例不包含虛擬記憶體單元。 圖5係分割為一核心部分（稱為一感測模組）480及一共同 部分490之一個別感測區塊300之一方塊圖。在一項實施例 中，將存在用於每一位元線之一單獨感測模組480及用於 一組多個感測模組480之一個共同部分490。在一個實例 中，一感測區塊將包含一個共同部分490及八個感測模組 480。一群組中之感測模組中之每一者將經由一資料匯流 145141.doc -15- 201027541 排472與相關聯之共同部分通信。對於進一步細節，參照 美國專利申請公開案2006/0140007，其以全文引用之方‘式' 併入本文中。 感測模組480包括判定一所連接位元線中之一傳導電法 係高於還是低於一預定臨限值位準之感測電路47〇。在: 些實施例中，⑤測模組480包含通常稱為一感測放大器之 -電路。感測模組480亦包含-位元線鎖存器術，其用於 設定所連接位元線上之一電壓條件。舉例而言，鎖存於位 元線鎖存器482中之-預定狀態將致使所連接位元線被拉 至才s定程式化抑制之一狀態（例如，Vdd)。 共同部分490包括一處理器492、—組資料鎖存器例及 耦合於該組資料鎖存器494與資料流排之間的—卯 介面粘6。處理器492執行計算。舉例而言，其功能中之一 者係判定所感測之記憶體單元中 τ W储存之資料並將所判定 之資料儲存於該組資料鎖存器中。該組資料鎖存器例用 於在-讀取作業期間儲存由處理器奶敎之資料位元。 其亦用於在一程式化作章期卩卩紗士 # 飞化作菜期間儲存自資料匯流排420導入 之資料位元。所導入之資料位 _ 貝竹位疋表不意欲程式化至該記憶 體中之寫入資料。I/O介面496右咨w μ 士 在資科鎖存器494與資料匯 流排420之間提供一介面。 在讀取或感測期間，該系统 、死之運作係在狀態機222之控 制下，該狀態機控制供應不同 1J控制閘極電壓至經定址單 元。當感測模組480步進穿過料由 芽過對應於該記憶體所支援之各 種δ己憶體狀態之各種預界定^^ 尺挖制閘極電壓時，感測模組 145141.doc •16- 201027541 480可在此等電壓中之一者處跳脫（trip)且將經由匯流排々π 將一輸出自感測模組480提供至處理器492。此時，處理器 4 9 2藉由考量該感測模組之跳脫事件及關於經由輸入線4 9 3 自狀態機施加之控制閘極電壓之資訊來判定所得記憶體狀 態。然後，其計算用於該記憶體狀態之二進制編碼且將所 得資料位元儲存至資料鎖存器494中。在該核心部分之另 一實施例中，位元線鎖存器482有兩個用途：既作為用於

鎖存感測模組480之輸出之一鎖存器且亦作為如上文所闡 述之一位元線鎖存器。 預期某些實施方案將包含多個處理器492。在一項實施 =中，每一處理器492將包含一輸出線（圖5中未繪示）以使 得輸出線中之每-者係「接線或」連接在一起。在某些實 施例t，料輸线在連接至「接線或」線之前被反轉。 =組態實現在程式化驗證過程期間對該程式化過程何時已 :成之’陕速判定’此乃因接收「接線或」線狀態機可判 定正被程式化之所有位元何時已達到所期望之位階。舉例 而言，當每一位元已達到其所期望位階時，將向「接線 或」線發送彼位元之-邏輯〇(或反轉-資料"。當所有位 70輸出—資料G(或經反轉之—資料υ時，則該狀態機知曉 ^程式化過程。在其中每—處理器與人個感測模組通 ::實施例中，該狀態機可(在某些實施例中)需要讀取 接線或」線八次，或去&老 關聯位元線之”以二器492添加邏輯以累積相 深之，、，果以使付該狀態機僅需讀取該「接 線一次。 」 145141.doc •17· 201027541 在程式化或驗證期間’將來自資料匯流排420之欲程式 化之資料儲存於該組資料鎖存器494中。在該狀態機之控 制下之程式化作業包括施加至經定址記憶體單元之控制閘 極之一連串程式化電壓脈衝（具有增加之量值）。繼每一程 式化脈衝後接著一驗證過程以判定該記憶體單元是否已程 式化至所期望狀態。處理器492相對於所期望記憶體狀態 監視經驗證記憶體狀‘態。當該兩者一致時，處S器492設 疋位70線鎖存器482 ’以致使該位元線被拉至指定程式化 抑制之-狀態。此抑制麵合至該位元線之單元免遭進一步 程式化，即使在其經受在其控制閘極上之程式化脈衝時。 在-他實施例中，該處理器首先载入位元線鎖存器術且 在驗證過程期間感測電路將其設定為一抑制值。 。資料鎖存H堆疊494含有對應於感測模組之—f料鎖存 ^堆疊。在一項實施例中，每感測模組480存在3至5個（或 另一數目）之資料餹在# 。在一項實施例中，該等鎖存器 母一者一個位元。在苴此 資料針哭眘 m方案中(但非必需），將該等 / a實施為-移位暫存器，錢得將其 平行資料轉換為用於資料匯流排㈣之串列資料，且反: 亦然ϋ錢實施例中，可料應於

之讀取/寫入區塊之所古茗w體早7G 尾之所有資料鎖存器鏈 區塊移位暫存器，以 起以形成一 入赤於山 传一貧料區塊可藉由串列傳送來輪 …。特定而言，調適讀取/寫入模組庫 复 資料鎖存器組中之每— 使仵其 流排，仿佛其係用於整個心/宜# &移出資料匯 整個讀取/寫入區塊之一移位暫存器 145141.doc -18- 201027541 之部分。 可在以下專利中發現關於讀取作業及感測放大器之額外 資訊：（1)美國專利 7,196,93 1，「Non-Volatile Memory And Method With Reduced Source Line Bias Errors」；（2)美國 專利 7,023,736，「Non-Volatile Memory And Method with Improved Sensing」；（3)美國專利申請公開案第2005/ 0169082 號；（4)美國專利 7,196,928，「Compensating for • Coupling During Read Operations of Non-Volatile Memory」；及（5)2006年7月20日公開之美國專利申請公開 案第 2006/0158947號「Reference Sense Amplifier For Non-Volatile Memory」。剛剛上文所列之所有五個專利稽案皆 以全文引用之方式併入本文中。 在一成功程式化過程（具有驗證）結束時，視情況，記憶 體單元之臨限值電壓應在一個或多個臨限值電壓分佈内 (對於經程式化之記憶體單元而言），或在一臨限值電壓分 φ 佈内（對於經抹除之記憶體單元而言）。圖6A圖解說明當每 一記憶體單元儲存四個資料位元時對應於記憶體單元陣列 之資料狀態之實例性Vt分佈。然而，在其他實施例中，每 • 記憶體單元可使用多於或少於四個資料位元。圖6A顯示對 •應於資料狀態〇至15之16個Vt分佈。在一項實施例中，狀 態0中之臨限值電壓為負且狀態1至1 5中之臨限值電壓為 正。然而，狀態1至15中之一者或多者中之臨限值電壓可 為負。 在資料狀態〇至15中之每一者之間的係用於自記憶體單 145141.doc -19- 201027541 元讀取資料之讀取參考電壓。舉例而言，圖6A顯示資料狀 態〇與1之間的讀取參考電壓Vrl及資料狀態丨與2之間的

Vr2。藉由測試一給定記憶體單元之臨限值電壓係高於還 是低於各別讀取參考電壓，該系統可判定該記憶體單元處 於何種狀態中。 在每一資料狀態〇至15之下邊緣處或接近該下邊緣的係 驗證參考電壓。舉例而言，圖6A顯示狀態丨之¥^及狀態2 之VV2。當將記憶體單元程式化至一給定狀態時，該系\ 將測試彼等記憶體單元是否具有大於或等力該驗證參考電 壓之一臨限值電壓。 圖6B圖解說明對應於資料狀態〇至15之％分佈之另—實 施例可部分地重疊，此乃因校正演算法可處置某一百分比 之錯誤之單元。 亦應注意，當使用透過源極之體效應或體偏壓來將負臨 限值電壓移位至可量測之正範圍中時，…軸可自施加至該 控制閘極之實際電壓偏移。應注意之另一點係，與所繪= 之16個狀態之相等間距/寬度相反，各種狀態可具有不同 之寬度/間距以適應對資料保持丟失之變化的敏感度量。 在某些實施例中，狀態〇及/或15寬於其他狀態。 圖7繪示其中嵌入根據本發明之實施例之一儲存裝置 之一例示性行動裝置700。例示性裝置7〇〇具有用於接收 GPS資訊之一全球定位衛星（GPS)接收器7丨〇以使得其可用 作一個人導航裝置。儲存裝置210可用於儲存地圖，'處理 器720基於如由GPS資訊判定之該裝置之位置而在顯示器 145141.doc -20- 201027541 702上向使用者顯示該等地圖。 通常’一旦使用者已在儲存裝置210中儲存一組地圖

該使用者在一延長之時間週期中便不需要改寫所儲存之地 圖°舉例而言’大部分地圖資料可不改變地運行數年。本 文中所揭示之實施例判定多久刷新一次資料（例如地圖資 料）’該刷新資料係足夠頻繁以保護該等資料但不係如此 頻繁以致干擾使用者或使儲存裝置210應力過大。例示性 裝置700用作具有一嵌入式儲存裝置21〇之一裝置之一個實 例。然而’嵌入式儲存裝置210可與個人數位助理、蜂巢 式電話、個人媒體播放器等等一起使用。 固《瑨不判定儲存裝置210中之哪些區塊應使其資料刷新 之一過程800之一項實施例。通常，過程800用於其中每記 憶體單元儲存多於-單個位元之區塊，例如圖6A及6B之 每單元儲存四個位元之實例。在給儲存裝置㈣電力開啟 之後及此後之週期性間隔處一存在空間時間即可起始過程 800。在一項實施例中，儲存裝置21〇係併入至一可攜式裝 置(例如，個人導航裝置)中，即使該可攜式裝置自身斷 電’其仍可獲得電力達延長之時間週期。舉例而言，—個 人導航裝置可保持一次插入至一汽車之點煙器令達許多 此情形中可週期性地執行過程8〇〇。在一項實施例 土於校正演异法之效能觸發過程麵。.舉例而士， 演算Ϊ花費太長時間來收鈒或若需要藉由該：正 綱以判^之㈣位7^數目切—臨界值，則起始過程 判疋特定區塊(與所偵測之問題相關聯之區塊或其他 145141.doc -21 - 201027541 區塊）是否應使其資料刷新。 在步驟802中，針對一資料完整性問題（例如一資料保持 問題、一讀取干擾問題等等）選擇記憶體陣列2〇〇之一區塊 用於測試。然而，不需要具體地識別資料完整性問題之原 因（例如，資料保持）。在一項實施例中，依序測試記憶體 陣列200中之區塊以確保測試了每一區塊。然而，可以一 ❹ 不同次序測試該等區塊，例如一隨機次序或最後一次程式 化區塊所按之次序。不需要過程8〇〇測試記憶體陣列2〇〇中 之每區塊。舉例而言，可對最近已程式化之區塊推遲測 試然而，由於難以監視並記錄溫度之歷史，因此可難以 預測對資料完整性問題H舉例而言，可難以直接判 疋儲存裝置210是否曾曝露於高溫。舉例而言儲存裝置 可留置於一熱環境中而無任何電源以驅動可監視並儲 存溫度資料之邏輯。因此，甚至可對最近程式化之區塊進 行測試以避免遺漏資料完整性問題。 在一項實施例中，過程800僅選擇記憶體陣列2〇〇中之 塊之λ!、樣本用於測試。在—項實施例巾，針對一資料 整性問題僅賴每記憶體單元儲存某—最小數目個位元 區塊。舉例而言’某些區塊可每記憶體單元儲存-單個

^且其他區塊每單⑽存四個位元。在此—情形中，每記 憶體單元儲存-單個位元之區塊在Vt分佈之間具有一極大 之間隙且不需要測試。 某-實施例中’系統保證基本上同時寫入一整個資料 品龙在此情形中，不需要針對—資料完整性問題分析選 14514l.doc •22 201027541 定區塊中之每一字線。藉由基本上同時寫a，意指該系统 實施一規則：若該區塊之寫入被中斷，則向該區塊之寫入 中止。亦即，拋棄該區塊中之資料且稍後將該等資料寫入 至另-區塊。應注意，基本上同時寫入並不意指同時程式 化所有字線。通常，依序程式化該等字線。

基本上同時寫入一整個區塊之一實例係將資料臨時儲存 :其中每-記憶體單元儲存一單個位元之區塊（「二進制 =塊」）中。然後’在填充四個此種二進制區塊之後，將 貝料寫人至其中每—記憶體單元儲存四個位元之一區塊 (本文中稱作-「X4區塊」）t)若資料至魏塊之寫入被中 斷’則向彼X4區塊之寫入中止。稍後，將仍處於二進制區 塊：之資料寫入至另-X4區塊。若彼寫入在無中斷之情形 下完成’則該區塊寫入係成功的。因此，观塊中之 資料係基本上同時寫入。 在步驟804中，選擇選定區塊中之一個字線用於資料完 整性分析。在某些實施财，线保證字㈣以某一特定 次序寫入。在其中字線係m次序寫人之—實施例 中’選擇曾被寫入之區塊中之第一字線用於資料完整性分 析。在-項實施例中，對該字線之選擇係隨機做出。若需 要，則可針對資料完整性分析該區塊中之多個字線。並非 該區塊中之所有字線均需要成為該選擇之候選者。在一項 實η中可選擇已知比其他字線有更多問題之一字線用 於資料完難分析。舉例而言，設計特性化可能已判定為 每區塊中之第—字線對資料完整性問題具有一較強敏感 145141.doc •23- 201027541 度。在其他實施例中，可防止接近區塊邊緣之字線進入候 選區，此乃因若每區塊測試一單個字線則接近一區塊之中 間之字線可係更適合。 儘管在過程8〇〇之一項實施例中，一字線係隨機選擇 的，但並非必需隨機選擇該字線。在一項實施例中，保持 對所測試之（一個或多個）字線之一記錄以使得對每一字線 (〜或一候選組中之至少每一者）進行測試。舉例而言，該等 ❹ 字線之測試可依序繼續進行’其中每次測試區塊時測試一 •不同字線。 ° 曰在步驟8G6中’關於該區塊之選定字線中所儲存之資 疋否具有指不為應刷新該區塊之一資料完整性問題做出 判定。圖Η)Α、10B及loc提供可用於判定是否存在 完整性問題之數種技術之細節。簡言之，一種技術涉及 疋該區塊中之一個或多個力分佈是否已移位多於—所准 量’此可指示為存在一資料保持問題。此一移位亦可指

另一問題’例如讀取干擾。對此移位之測試不需要針對 移位分析所有Vt分佈。 對以針對—資料完整性問題進行測試之技術涉 選疋區塊中之字線讀取之資料運行-校正演算法。 於需要藉由該校正、、宫笪、上> 、、寅篡… 之位元之數目或藉由該校 决算法收敛至一解_杯. 性問題。 &費之時間之長度來指示—資料完 右"该區換^不七 一有一資料完整性問題， 802以選擇另—萨^ t币』轉至步 區塊用於測試。若該選定區塊 145141.doc -24· 201027541 料完整性問題，則保持對此之一記錄以使得在某一時間可 刷新忒區塊中之資料。應注意，不必立即刷新該等資料。 舉例而言，在執行任何區塊之資料刷新之前，可關於將刷 新哪一組區塊做出一判定。在某些情形中，可在執行資料 刷新之前使裝置斷電。在-項實施例中，使用一備用區塊 來記錄應刷新哪些資料區塊。圖9A繪示刷新資料之—過 程。 • 應注意，一旦已將一個區塊識別為具有一資料完整性問 題，則可能諸多其他區塊亦將遭受相同問題。舉例而言， 若該資料完整性問題係由於記憶體裝置已曝露於高温所 致’則其他區塊亦可能具有相同之資料完整性問題。對於 在具有該問題之區塊之前最後一次程式化或在其之後最近 程式化之其他區塊而言，情形可能尤其如此。因此，此等 其他區塊可係用於一刷新程序之候選者。因此，若步驟 806判定該等區塊不具有一資料完整性問題（下文稱作一 • 「壞區塊」），則控制轉至步驟808以識別用於一刷新程序 之其他區塊。 在步驟808中，基於相對於何時最後一次程式化壞區塊 而何時最後一次程式化用於刷新程序之區塊識別該等用於 •刷新程序之區塊。在本文中，此等其他區塊將稱作r候選 區塊」。舉例而言’在壞區塊之前程式化之所有區塊皆被 識別為候選區塊。然而’在壞區塊之後的某一時間週期内 程式化之區塊亦可被識別為候選區塊。 在步驟810中，對該等候選區塊執行一刷新程序。該刷 145141.doc - 25 - 201027541 新程序判定是否應刷新該等候選區塊中之資料。在一項實 施例中，該刷新程序自動刷新該等候選區塊中之資料而不 判定該等候選區塊内是否存在—資料完整性問題。在一個 此種自動資料刷新實施例中，圖9A之過程900用於實施步 驟 810。 ❹ 在一項實施例中，步驟810之刷新程序判定候選區塊是 否存在一資料完整性問題以便判定是否刷新該等候選區塊 中之資料。圖10A、10B、10C之過程中之任一者或另一過 程可用於敎候選區塊巾之―字較轉在—資料完整性 問題在其中已基本上同時寫入整個區塊之一實施例中， 隨機選擇候選區塊中欲測試之字線。若圖iga'⑽、i〇c 之過程中< |判疋該候選區塊存在—資料完整性問題， 則可使用圖9A之過程900來刷新該候選區塊中之資料。

應注意，可能藉由過程800之一個反覆期間之步驟8〇6針 對資料完整性測試該候選區塊且再次在過程8〇〇之一不同 反覆之步驟810處針對資料完整性測試該候選區塊。然 而，可能將在步驟810處選擇與步驟8〇6處所測試之字線不 同之1¾機選擇之字線用於測試。此外，可使用與步驟 806中所使用的不同之—資料完整性測試。舉例而言，在 步驟806處，可已使用圖之測試（判定多少個位元需要 藉由一校正演算法校正），而在步驟81〇處，可使用圖 之測試（尋找Vt分佈之移位）。然而，可使用相同測試，但 藉=同參數。作為—實例，為觸發資料刷新需要藉由校 寅异法校正之位元之數目在第：次測試該區塊時可係不 145141.doc -26- 201027541 同。 藉由刷新戰略性地識別之候選區塊中之資料，過程8〇〇 足夠頻繁地刷新資料以防止資料丟失，但不係如此頻繁以 致使裝置210應力過大或干擾使用者對記憶體陣列200之存 取應注意’最近可已在步驟802至8〇6中針對一資料完整 性問題測試該等候選區塊中之某些區塊，但該測試並不產 生對刷新資料之一判定。關於此之一可能原因係資料完整 φ 性問題之嚴重性並未真正處於觸發資料刷新之臨限值。 應注意，藉由基於相對於何時最後—次程式化壞區塊而 何時最後一次程式化候選區塊來對該等候選區塊執行刷新 程序’在一適當時間刷新儲存裝置21〇中之區塊，該適當 時間既非太頻繁以不使該裝置應力過大亦非太稀少以不使 資料完整性問題可能變得太嚴重而無法藉由校正演算法校 正。 作為一實例，考量其中儲存裝置210可留置於一極其熱 • 之環境（例如在夏季期間一汽車之内部）中之情形。使儲存 裝置210經受如此高溫可大大加速電荷損失/獲得之速率， 此可潛在地導致資料保持問題。然而，應注意，可不需要 相當頻繁地刷新資料，此乃因該裝置將未必經受高溫。此 外，頻繁之資料刷新可係不合意，此乃因其可使裝置應力 過大或干擾該裝置之正常使用。 圖9A係圖解說明刷新記憶體陣列2〇〇之一區塊中所儲存 之資料之一過程900之一項實施例之一流程圖。在已藉二 過程800之步驟8〇6或步驟81〇識別之需要一資料刷新之區 145141.doc -27- 201027541 塊上起始過程900。在一項實施例中，過程9〇〇刷新一區塊 中之所有頁。然而，不需要刷新所有該等頁中之資料。在 步驟902中，自欲刷新之區塊讀取資料。如先前所論述， 當最初儲存該區塊之資料時，在逐磁區之基礎上計算同位 檢查位7L且將該等同位檢查位元與使用者資料組合作為 ECC編碼機制之部分。應注意，在儲存該等資料之前，為 隨機化資料’亦可採用一置亂程序。在某些實施例中，： 個字線上之單元形成數個磁區或咖頁…磁區之資料可 首先經置亂且然後由ECC引擎編碼。可累積對應於數個磁 區之經置亂及ECC編碼之資料且然後將其同時寫入至一單 個字線。舉例而言，一個字線可容納相當於四個磁區之資 料。在某些架構中，-個字線上之所有單元可係同時寫 入。一個區塊之程式化由一次將資料寫入至每一平面中之 -個字線組成。其中可一起程式化所有位元線之此一 NAND架構（ABL NAND架構）之一實例闡述於美國專利申 請公開案第2006/0158947號中。 在步驟904中，對剛剛讀取之資料運行一 EC(：演算法以 校正該等資料。在—項實施例中，控制器244執行能夠每 512個位元校正6個或更多個位元之一強錯誤校正演算法。 在-項實施例中，控制器244執行—反覆解碼技術。在一 項實施例中，控制器244在一每單元多位元快閃記憶體中 執行概率錯誤校正。以下專利申請案中提供在一每單元多 位元快閃記憶體中執行錯誤校正之進一步細節：2〇〇7年4 月19日公開之標題為「Probab出州。Err〇r c〇rrecti〇n & 145141.doc -28- 201027541

Multi-bit-per-cell Flash Memory」之美國公開專利申請案 2007/0086239 ;及2007年4月19日公開之標題為「Meth〇d of Error Correction in MBC Flash Memory」之美國公開專 利申請案20〇7/0〇89034，其每一者皆以引用方式併入本文 中。 在步驟906中，將經校正資料寫入至記憶體陣列2〇〇之一 區塊。在一項實施例中，始終將資料寫入至與正在刷新之 φ 區塊不同之一區塊以達成「平均抹寫」。亦即，將資料寫 入至一不同區塊可有助於均衡每一區塊經歷多少程式化。 在一項實施例中，關於是將該等資料刷新至一新區塊還是 相同區塊做出一判定。可基於自該區塊之最後一次寫入以 來之時間及/或該區塊已被程式化之次數之一「熱計數」 做出此判定。舉例而言，若該區塊最近經程式化及/或若 該熱計數為高’則可期望將該等資料寫入至一不同區塊。 在一項實施例中，每一區塊儲存其自身之熱計數。 • 在一項實施例中，向使用者顯示不要使裝置斷電直至刷 新程序900完成之一訊息。然而，無論是否顯示此一訊 息，使用者皆可能在資料刷新期間使裝置斷電。此外，使 用者可能藉由存取記憶體陣列2〇〇而中斷該刷新程序。因 -此，在非揮發性記憶體中保持對資料刷新過程9〇〇之進程 之一記錄以使得若過程9〇〇被中斷則可重新開始該過程。 圖9B係闡述用於程式化連接至一選定字線之記憶體單元 之一程式化過程之—流程圖。在一項實施例中，圖9B之過 程用於程式化一個資料頁。因此，可多次使用圖9B之過程 145141.doc -29· 201027541 以程式化在過程900之步驟906中所寫入之一區塊中之不同 頁。 在圖9B之過程之一個實施方案中，在程式化之前抹除記 憶體單元（步驟94〇)。在一項實施例中，藉由在源極線及位 兀線浮動時將P-井升高至一抹除電壓（例如，20伏）達一充 - 足時間週期並將一選定區塊之字線接地來抹除記憶體單 疋。由於電容性耦合，亦將未選字線、位元線、選擇線及 共同源極線升高至該抹除電壓之一相當大分數。一強電場 因此施加至選定記憶體單元之隧道氧化物層，且在浮動閘 愁 極之電子通常藉由F〇wler_N〇rdheim隧穿機制發射至基板 側時抹除選定記憶體單元之資料。當電子自浮動閘極傳送 至P-井區域時’一選定單元之臨限值電壓降低。可對整個 記憶體陣列、對個別區塊或另一單元單位執行抹除。在抹 除《己憶體單元之一區塊之後，可如本文中所闡述程式化或 部分地程式化各個記憶體單元。應注意，在程式化一區塊 之每一字線之前將不需要執行在步驟94〇中所執行之抹 除。而是，可抹除該區塊且然後可程式化每一字線而不在 〇 該等字線之程式化之間抹除。 在步驟942處，執行軟程式化以使經抹除記憶體單元之 經抹除臨限值電壓分佈變窄。某些記憶體單元可由於抹除 過程而處於一較所需為深之抹除狀態中。軟程式化可施加 小程式化脈衝以將經抹除記憶體單元之臨限值電壓移至更 靠近抹除驗證位準。在步驟95〇處，由控制器244發出一 「資料載入」命令且將該命令輸入至狀態機222。在步驟 145141.doc •30- 201027541 952處，將指定頁位址之位址資料提供至解碼器224。在步 驟954處，輸入用於該經定址頁之一程式化資料頁以供程 式化。舉例而言，在一項實施例中可輸入528個資料位元 組。將彼資料鎖存於用於選定位元線之適當暫存器/鎖存 器中。在某些實施例中，亦將該等資料鎖存於選定位元線 之一第二暫存器中以用於驗證作業。在步驟956處，自控 制器244接收-「程式化」命令且將該命令提供至狀態機 222 °

藉由「程式化」命令觸發，將在步驟954中所鎖存之資 料程式化至由狀態機222使用施加至適當字線之脈衝控制 之選定記憶體單元中。在步驟958處，將—程式化信號 「Vpgm」（例如…連串電壓脈衝）初始化為開始量值^ 如，〜12 V或另一適合位準）且將由狀態機222維持之一程 式化計數器PC初始化為〇 ^在步驟96〇處，將程式化俨號 VPgm之一脈衝施加至選定字線。未選字線接收稱作 「Vpass」之一個或多個升壓電壓。若邏輯「〇」儲存於一 特定資料鎖存器中以指示應程式化對應之記憶體單元，'則 將對應之位元線接地。另一方面，若邏輯「〗」儲存於特 定鎖存器中以指示對應之記憶體單元應保持在其當前資料 狀態中，則將對應之位元線連接至Vdd以抑制程式化。應 注意’程式化信號包含一組電壓脈衝，其中該等脈衝之量 值隨每-連續脈衝而增加。在電壓脈衝之間的係一組驗證 脈衝。 在步驟962處’使用適當組之目標位準來驗證選定記憶 145141.doc -31- 201027541 體單元之狀態，如上文所論述。若偵測到一選定單元之臨 限值電壓已達到適當目標位準，則將對應資料鎖存器中所 儲存之資料改變為一邏輯「丨」。若偵測到該臨限值電壓 尚未達到適當目標位準，則不改變對應資料鎖存器中所儲 存之資料。以此方式，無需程式化其對應資料鎖存器中儲 存有一邏輯「lj之一位元線。當所有資料鎖存器正儲存 邏輯「1」時，狀態機222知曉已程式化所有選定單元。在 步驟964處，檢查所有資料鎖存器是否正儲存邏輯「1」。 若如此，則程式化過程完整且成功，此乃因所有選定二憶 體單元已經程式化且驗證為其目標狀態。在步驟州處^ 告-「通過」狀態。應注意’在某些實施方案巾在步驟 964處檢纟是否1少預《數目之資料㈣器正料一邏輯 「1」。此預定數目可小於所有資料鎖存器之數目，藉此 允許在所有記憶體單元已達到其適當驗證位準之前停I程 式化過程。未心力地程式化之記憶體單元可在讀取過程期 間使用錯誤校正來校正。 7 若在步驟964處’判定並非所有資料鎖存器正儲存邏輯 「1」，則該程式化過程繼續。在步驟968處，對照一程式 化限制值檢查程式化計數HPC…程式化限制值之一個實 例為20 H在各種實施方案中可制其他值。若程式 化計數器PC不小於該程式化限制值，則在步驟969處判定 尚未成功程式化之記憶體單元之數目是否等於或小於一預 定數目。若未成功程式化之記憶體單元之數目等於或小於 該預定數目，則將該程式化過程用旗標標記為通過且在步 145141.doc -32· 201027541 驟971處報告—通過狀態。在諸多情形中，可在讀取過程 期时用錯誤校正來校正未成功程式化之記憶體單元。然 而，若未成功程式化之記憶體單元之數目大於該預定數 目，則將該程式化過程標記為失敗且在步驟97〇處報告一 失敗狀態。若在步驟968中判定程式化計數器pc小於程式 化限制值（例如’ 2〇)，則在步驟972處將下-Vpgm電壓脈 衝之量值增加步長大小（例如，Μ至〇.4伏步長大小）且使 程式化計數HPC遞增。在步驟972之後，該過程循環回至 步驟960以施加下一 Vpgm電壓脈衝。 般而5，在驗證作業（例如在圖9B之步驟962期間執行 之驗證作業）及讀取作業期間，選定字線連接至一電壓， 針對每-讀取錢證作業規㈣電壓之—料以判定有關 記憶體單元之-臨限值電壓是否已達到此位準。在施加字 線電壓之後’量測該記憶體單元之傳導電流以判定是否回 應於施加至該字線之電壓而接通該記憶體單元。若經量測

該傳導電流大於某一值，則假設該記憶體單元被接通且施 加至該字線之電壓大於該記憶體單元之臨限值電壓。若經 量測該傳導電流不大於該某一值，則假設該記憶體單元未 被接通且施加至該字線之電壓不大於該記憶體單元之臨限 值電壓。 在一讀取或驗證作業期間存在用以量測一記憶體單元之 傳導電流之諸多方式。在一個實例中，藉由一記憶體單元 向感測放大器中之一專用電容器之放電或充電之速率來量 測該記憶體單元之傳導電流。在另一實例中，選定記憶體 145141.doc -33- 201027541 單元之傳導電流允許（或未能允許）包含該記憶體單元之 NAND串向對應位元線放電。在—時間週期之後量測該位 元線上之電壓以查看其是否已被放電。 圖10A係緣不判^： _區塊是否存在__資料完整性問題之 ❹ 過程1000之項實施例之一流程圖。過程1〇〇〇可用於執 行圖8之步驟806。過程1〇〇〇亦可用於步驟8 10之刷新程序 之實施例’其中關於-候選區塊是否具有—資料完整性問 題做出-判定。在㈣驗中，對非揮發性儲存元件執行 二高解析度掃描。該掃描可在—有限範圍内執行。舉例而 。一、圖6B ’可在狀態14及15之_部分内執行該掃描。 高解析度掃描涉及m常讀取過程高之—解析度執行 若干讀取。僅需要掃描—區塊中之-單個字線（或其一部 分）以收集用於偵測—資料完整性問題之所有資料。然 而，若需要，則可掃描來自多個字線之資料。在本文中，、 高解析度讀取點稱作「軟讀取」。 ❹ 圖11繪示-分佈函數11()1(單元計數作為控制閘極電壓 之一函數）。分佈11〇1對應於16個^分佈（例如_中所繪 示之彼等Vt分佈）中之（例如）大約四者。該分佈在峰之間具 有「谷」，其對應於由將記憶體單元程式化至不同狀態所 產生之vt分佈。在—項實施例中，判定分佈函數11()1中之 合底1111中之-者。由於僅需要判^對應於—個谷底之臨 限值電壓，因此僅需㈣定分佈函數11()1之—部分。在圖 :/fR此實例中’ 16個不同控制閘極電壓（軟讀取 電壓VSH至V，於產生分佈11〇1之由實線指示之部 145141.doc •34· 201027541 刀。可使用多於或少於16個軟讀取電壓。分佈ιι〇ι之虛線 部分顯示若施加一較大範圍之控制閘極電壓分佈丄丄〇 i可如 何顯現。 彡項實施例中，基於由於程式化至各種狀態所產生之 vt刀佈之預期特性判定成為識別目標之谷。舉例而言，可 基於例如以下因素選擇谷：vt分佈之間的預期間隔及不同 vt分佈所預期發生之移位之量。對於某些非揮發性儲存裝 • 置，具有較高電壓之vt分佈具有較大間隔且預期經歷一較 大移位然:m，應 >主意，每一狀態可受不$資料完整性問 題之不同影響，該等不同資料完整性問題亦將影響識別哪 -谷之決策。舉例而言’相比其他狀態，狀態15可在一更 大程度上遭受讀取干擾。因此，若意圖係量測一資料保持 問題，則可期望避免讀取極大地遭受讀取干擾之一狀態， 或至少讀取干擾將如何影響％分佈之移位方面之因素。應 /主忍該间解析度掃描係在不包含另外14個Vt分佈（在使 • 们6個資料狀態之—實施射）中之任-者之-極有限電 壓範圍内執行。因此，讀取作業之總數目保持在一合理低 《數目3 -方面’出於以下原因，可期望選擇掃描狀態 14與15之間的谷（亦即，當存在16個狀態時之最高谷可 ㈣等分佈中存在如此多向下之移位以致狀態㈣^之間 的谷可被錯誤地視為狀態13與14之間的谷。搜索兩個最高 狀態之間的谷緩解此問題。 為判定該分佈，將軟讀取電壓¥刎至％16連續施加至區 塊中之選定字線之記憶體單元之控制閘極。舉例而言，施 145141.doc •35· 201027541 加至記憶體單元之控带J閘極之電壓以# 一連、續電壓升高 (例^50 mV。記錄響應於每一軟讀取而傳導（接通）之記憶 單元之數目。不需要記錄每一既定單元中所儲存之實際 貝料。而是’可基於對多少個記憶體單元回應於軟讀取電 壓中之每-者而傳導（接通）之分㈣定分佈丨⑼之形狀。 在過程1000之步驟1〇〇4中，判定分佈函數中之一谷底。 在一項實施例中’識別-谷底電壓。谷底電壓之目的為具 有用以判定Vt分佈中之至少一者已移位了多少之—參考 點。圖11中繪示Vt分佈與1102b之間的一實例性谷底 © 電壓1111。在一項實施例中，參考點在該谷底之外的某一 處舉例而吕，參考電壓可係分佈函數1101中之一峰。 在項實施例中，藉由首先平滑該臨限值電壓分佈資料 來判定該谷。可使用諸多適合已知函數中之任一者平滑臨 限值電壓分佈資料。舉例而言’可使用一低通渡波器來平 滑該等資料。然後’可判定經平滑資料之一導數。存在用 以形成並儲存關於該導數之資訊之諸多方式及形式其中 不需要-種特定方式或形式。接下來，調查該導數計算之© 輸出以尋找一零交又以識別該谷。 下文闡述用於找到一谷之另一技術。在此實施例中，藉 由使用-函數捲積臨限值電壓分佈資料來平滑該臨限值電 壓为佈資料。在-項實施例中，該函數係一高斯函數。在 另一實施例中，該函數係一截尾高斯以使得移除高斯函數 之刚尾及後尾。在其他實施例中，可使用不同於一高斯之 函數。然後’判定經平滑資料之導數。接下來，調查導數 145l41.doc -36- 201027541 計算之輸出以尋找一負數至正數轉變零交又以識別谷。 可用於定位該谷之一種額外技術係對臨限值電壓分佈資 料求平方。此可用於為該等資料提供更多對照。然後，使 用上文所論述之方法中之任一者來平滑臨限值電壓分佈資 料之平方。接下來，判定經平滑資料之導數且依據一零交 叉判定谷。 在步驟1006中，基於參考點（例如，谷底電壓之臨限值 • 電壓）判定Vt分佈之一移位。作為另一實例，可基於分伸 函數中之一峰之臨限值電壓判定Vt分佈11 〇2b之一移位。 在一項實施Ϊ列中，ϋ改上文所闡述之導數技術以識別分 佈函數inn中之-峰。在—項實施例中，vt分佈之移位儀 計算為谷底電壓與一參考電壓之間的差。可基於在程式化 之後的Vt分佈1102b之預期形狀判定該參考電壓。可藉由 設計特性化來狀該預卿狀。目此，為料該參^電 壓，不需要判定在該領域中緊接程式化之後的Vt分佈 # 1職及1獅之形狀4應注意，t第—次被程式化時，

Vt分佈1102a、1102b可根太尤击一 根本不重疊。應注意，端視在程式 化期間電荷是被移除還是 疋添加至早兀，分佈1102a、1102b 可由於資料保持問題而向右或向左移位。 在步驟1008中，至少部八认曾^ Μ M ^ u, ”基於Vt分佈之移位關於是否 刷新資料做出一判定。可基於 j疋谈專移位如何影響準確 項取貝料之能力之實驗室測試 ^ ^W疋成為—資料刷新之根據 之移位之量。若欲刷新區塊中

Qnn妹二 ^ 貝枓，則執行圖9A之過程 9〇〇。然而，不需要立即執 仃°亥貝枓刷新。舉例而言，可 14514I.doc .37· 201027541 推遲該資料刷新直至 ^ F Μ ^ Φ 、將刷新整個記憶體陣列200中之 =二一判定為止。保持欲刷新之區塊之一_ 利時間執行資料刷新（例如’過程900)。在某 些情形中，將不在萝署 .,^ ^ " 〇斷電之前執行資料刷新。因 中。…、…維持於非揮發性記憶體（例如，-備用區塊） ❹ 八佈移位7新判定可係基於不同㈣分佈移位或除vt 二聯之广諸多因t。應注意’與和較低臨限值電壓 =?比’其中記憶趙單元具有較高臨限值電壓 t快速率損失/獲得電荷。因此，該刷新判 ::-個因素係哪些狀態與正在分析之vt分佈相關聯。 如先刖所論述，各籀壯能 狀〜、了具有不同寬度/間距以適應對 之變化量的敏感度。因此，更易於移位之狀 較好地適合於量測vt分佈之移位。然而，該等狀離中 者皆可用於量測vt分佈之移位。可基於在—實驗室 ❿ 對該裝置執行之測試獲悉—特定儲存裝置之不同vt分佈 移位特性。 在該刷新判定中欲考量之另—因素為針對資料完整性測 :了哪-字線或哪些字線。如先前所論述，在一項實施例 P針對-資料完整性問題選擇一單個字線用於測試。不 问予線可具有關於某些資料完整性問題（例如，資料保持） 之不同特性。應注意，由於某些字線之純將與其他字線 之特性極為類似，因此可將不同字線分組成一組。 欲考量之又一因素為區塊已被程式化之次數該因素另 I45l41.d〇c -38 - 201027541 外稱作-「熱計數」。㈣計數可作為附加項儲存於 塊中。與僅程式化幾次之彼等區塊㈣，已^°° 區塊可往往更快地移向電荷中性。因& 存袭置而言，與具有-低熱計數之-區塊相：:有某些: =數之4塊可能㈣分佈中之—更小移位之情形下^ 應被刷新。 另一因素為自程式化該區塊以來所過去之時間。然而，

由於職置可經受環境條件之極差，因此自最後寫i 以來之時間可能不單獨作為需要刷新資料之一可靠浐_ :。亦即，對自最後一次程式化以來之時間的過度依二 導致：若時間參數太長’則在需要時不能刷新；或若時間 參數太短’則刷新太頻繁。然而，作為諸多因素中之一個 因素’在決定在-邊界情形中是否刷新資料時使用一 參數可係有益。 欲考量之另-因素為當前電力供應電壓，此可影響電壓 中之諸多電壓之量值，例如用於判定％分佈在其處相交之 一點之軟讀取電壓之量值。 刷新決策亦可係基於程式化選定區塊時之溫度及當前溫 度。應注意’一電晶體之臨限值電壓係溫度之一函數。因 此，若此兩個溫度大致不同’則可預期财佈之一移位。 在一項實施例中，儲存裝置21G已建立溫度補償以計及此 等溫度誘導之臨限值電壓之移位，在此情形中，可不必將 在做出刷新判定時之溫度作為考量因素。 在-項實施例中，儲存裝置210儲存一多轴「刷新因 145141.doc •39- 201027541 素」表，該表規定上述 存裝置2H>提供給顧客之前;;新判定。可在將儲 』將該刷新因素表儲存於記憶體 陣列2叫以使得該表可由管理電路存取m繪示具有 用於⑽不同狀態⑽至S15)之—第—轴及用於五個不同 群組字線（WL)之-第二轴之__雙軸表12⑽之一_。f ^ 上’每-單元含有用於判定針對與該單元相關聯之因素允 許Vt分佈移位多少之—值。舉例而言與狀態13及㈣ 至則相關聯之單元具有值「V…未緣示實例性表 1200之其他單元中之值以便不混淆圖示。 作為-特定實例1已測試字線17且正分析狀態13，則 參照表1200，比較Vt分佈之移位與值「Vx」，以判定是否 存在一資料完整性問題。表1200可具有更多軸，其中每一 轴對應於前述因素或其他因素中之一者。 ， 12〇〇可具有對應於不同熱計數範圍之另一軸。 。， 圖贈繪示基於多少個位Α需要藉由一校正演算法校正 判定是否需要-資料刷新之一過程1〇3◦之—項實施例。過 程1030係用於執行圖8之步驟_之一種技術。在步物2 中，讀取選定字線中之單元^如先前所論述，在—項實施 例中’隨機地選擇字線。 在步驟1034中，對剛剛讀入之資料執行一 Ecc演算法。 ECC演算法判定該等資料之多少個位元需要校正。 在步驟1038中，控制器244判定需要校正之位元之數目 是否大於一臨限值位元數目。若如此，則將該區塊識別為 需要一資料刷新且此時或稍後執行一刷新程序（例如，圖 145141.doc -40· 201027541 9A)。若錯誤位元之數目少於該臨限值，則不將該區塊識 別為此時進行資料刷新（步驟1042)。在一項實施例中，該 臨限值係熱計數之—函數。舉例而言，該熱計數愈高，則 該臨限值愈低。 圖10C繪示基於一校正演算法收斂花費多長時間判定是 否需要一資料刷新之—過程1〇6〇之一項實施例。過程1〇6〇 係用於執行圖8之步驟806之一種技術。在步驟1〇62中，讀 取選定字線中之單元。 在步驟1064中，控制器244執行一Ecc演算法以嘗試恢 復錯誤之資料位元。在步驟1()68中，控制器⑷判定該校 正演算法收斂是否花費比所准許的更長之時間。在一項實 施例中控制器244判定一反覆解碼技術收斂是否花費比 所允許數目之反覆更多之反覆。該所允許之數目可係一變 數，其可經調整以改變過程1〇6〇之靈敏度。舉例而言，若 區塊係在過程800之步驟808中識別之一候選區塊，則可增 加該靈敏度。若校正演算法收斂花費太長時間，則此時^ 稍後刷新該區塊（步驟902)。若該校正演算法在所允許數目 之反覆内收斂，則不刷新該區塊中之資料（步驟ι〇72)。在 -項實施例中，反覆數目係熱計數之—函數。舉例而言， 該熱計數愈高’則用以收斂之所允許之反覆數目愈低。 圖13A緣示識別用於一刷冑程序之候選區塊之一過程 之-項實施例。圖13A之過程可用於實施圖8之步驟 綱。過程⑽使用與每-區塊相關聯之時間戳記來識別 候選區塊。在步驟1302令，存取與壞區塊相關聯之一時間 145141.doc -41· 201027541 戮記。（已在過程800之步驟8〇6中識別該壞區塊）。在步驟 1 3〇4中，存取與其他區塊相關聯之時間戳記。在一項實施 例中’將一區塊之時間戳記儲存於該區塊自身中。通常， 每一字線具有不用於資料儲存之某些記憶體單元。可將該 時間戮記儲存於與彼等未使用之記憶體單元中之一者相關 聯之儲存兀件中。若該等時間戳記係儲存於每一區塊中， 則僅需要讀取具有該時間戳記之字線。此外，應注意，可 忽略4字線中之資料之大部分，此乃因時間戳記資料將僅 係該字線中之資料之一極小部分。在一項實施例中，儲存 裝置中之一「時間戳記」表儲存時間戳記，從而緩解了自 每一區塊讀取時間戳記之需要。舉例而言，記憶體陣列 200中之一個或多個區塊係留出用於該時間戳記表。 在步驟1306中，關於哪些區塊具有比壞區塊相關聯之時 間戮記早之時關記做出n將彼等區塊朗為用於 一刷新程序之候選區塊。在一項實施例中，將在具有一資 料完整性問題之區塊之後的某—時間最後—次程式化之區 塊亦標記用於刷新程序。舉例而言，在壞區塊之後的一天 或兩天最後一次程式化之彼等區塊亦可遭受相同之由環境 導致之=貝料完整性問題，且因此被識別為候選區塊。對於 識別為候選區塊之彼等區塊，執行過程8〇〇之步驟81〇。、 在一項實施例中，序號與每一區塊而非時間戮記相關 聯。該等序號闡述程式化該等區塊所按之次序。圖ΐ3β係 繪示用於藉由使用序號識別用於一刷新程序之候選區塊之 一過程1350之一項實施例之一流程圖。圖UB之過程Gw 145141.doc •42· 201027541 可用於實施圖8之步驟808。在步驟13 52中，存取與壞區塊 相關聯之一序號。在步驟1354中，存取與其他區塊相關聯 之序號。通常’將一區塊之序號儲存於彼區塊中。然而， 該等序號可儲存於別處，例如具有與區塊編號相關聯之序 號之一表之一備用區塊中。

在步驟1356中，將具有低於與壞區塊相關聯之序號之序 號之區塊識別為用於刷新程序之候選者。對於識別為候選 區塊之彼等區塊，執行過程8〇〇之步驟81〇。 圖14繪示管理用於識別用於一刷新程序之候選區塊之序 號之一過程1400之一項實施例。在步驟14〇2中，將儲存裝 置210電力開啟》應注意，儲存裝置21〇可整合至另一裝置 中，例如一個人導航裝置。使用此實例，每當一電源可用 於該個人導航裝置時，儲存裝置21〇便可具有電力。舉例 而言，使用者可將該個人導航裝置插入至一電源(例如， 一汽車之「電燃器」）卜在此實財，可藉由使用者將 該裝置插入至點火器中來將儲存裝置21〇電力開啟，即使 使用者已關斷該個人導航裝置。 在步驟_ ’自記憶體陣列2〇〇之區塊讀取—序號。 :些區塊可不具有一序號。舉例而言，當前不儲存有效資 料之區塊將不具有一序號。在一 ^ y . 項實施例中，每單元僅儲 、、早 之區塊因其不需要測試而不具有-序號。應 注意，在讀取序號之前、將 ’’ 可執行諸多其他行動。 $置210電力開啟之後’ 在步驟1406中， 將最高序號記錄為當前序號 可將該當 145141.doc -43- 201027541 前序號記錄於隨機存取記憶體中，該隨機存取記憶體可位 於儲存裝置210上或在裝置210外部。舉例而言，耦合至裝 置210之主機可具有可用之隨機存取記憶體。另一選擇 為，可將該當前序號記錄於非揮發性記憶體（例如，一備 用區塊）中。 . 在步驟1408中，接收將一個或多個區塊寫入至記憶體陣 列200之一請求。在步驟141〇中’使當前序號遞增。在步 驟1412中，將當前序號（在遞增之後）儲存於正被寫入之區 塊中。若存在欲寫入之更多區塊（步驟1414)，則控制轉至 ❿ 步驟1410以使該序號遞增且將其儲存於下一正被寫入之區 塊中。 圖15繪示管理用力選擇用於一㈣程序之候選區塊之時 間戳記之一過程1500之一項實施例（例如，過程8〇〇之步驟 81〇)。過程1500以將儲存裝置21〇電力開啟在步驟^⑽中 開始。 在步驟1504中，自不同區塊讀取時間戮記。與使用序號 之實施例-樣’並非所有區塊皆將具有時間戮記。先前所© 論述，在過程1300之步驟13〇4之一項實施例中，自一表存 取該等時間戳記。在選用之步驟15〇6中，將在步驟15〇4中 讀取之時間戮記儲存於彼時間戳記表中。該表可係在ram 中或該表可佔用一個或多個非揮發性儲存區塊。 在步驟1508中，接收寫入一個或多個區塊之一請求。在 步驟1510中，判定當前時間。應注意，在某些情形中，可 用之時間之準確性可係可疑的。舉例而言，可藉由詢問耦 145141.doc •44· 201027541

合至儲存裝置21G之—主機存取該時間。然:而，該主機可 提供一不準確之時間。舉例而言，該主機之時鐘可能已被 錯誤地程式化。可基於源之類型(例如，不可信任之個人 計算機）或基於該時間與-先前時間不-致（例如，時間向 後移）而質疑該時間之準確性。若不信任該時間資訊，則 可使用—虛擬值來替代該時間資訊。作為-替代方案，可 替代地儲存最後可信任之時間資訊。應注意，若儲存最後 可信任之時間資訊，則此可導致一結論：一區塊係在其實 '、程式化之刖被程式化的。因此，基於何時程式化區塊 而判定何時刷新之過程1300可係包含過多。 在某些實施例中，儲存裝置210獲得可信任為極為可靠 之—時間源。舉例而言，若儲存裝置21G用於自-衛星接 收正確時間之—個人導航裝置中，則可信任地將該時間視 為準確。 +在步驟1512中，將時間戳記儲存於正被寫入之區塊中。 右需要，則可針對每一正被寫入之區塊重複步驟i5i〇。然 而’、要在一顯著時間週期内未中斷該寫入過程，該時間 戳。己即可用於在—給定寫人請求中寫人之所有區塊。在選 用之步驟1514中，更新該時間戳記表。 應主意，可儲存該等區塊之時間戳記及序號兩者。如先 前所哪述，若不信任時間資訊，則所儲存之時間戳記可係 虛擬值。當執行過程13〇〇以基於時間戳記判定是否刷新 η太 對於具有一虛擬值之彼等區塊，序號可替代地用於刷 新判定。 145141.d〇( -45- 201027541 圖16緣示警告—使用者採取意欲減輕資科保持門題 動之一過程1600之—項實施例。在步驟16〇2中，判行 裝置2H)正被太頻繁地刷新。在_項實_中^疋儲存 做出此判^，但該衫可係在儲存裝置21叫^理電路 為判定資料是否正被太頻繁地刷'出。 j难符關於資組a丨 新之一記錄。該記錄可追蹤每次過㈣〇導致刷新至小 個區塊。該記錄亦可包含總共多少個區塊被刷新，/ 區塊係基於一實際資料完整性問題之 夕v個 、a 月疋（例如，如Μ出 過程雜、刪或刪中之—者或多者^由 何時程式化之自動刷新等等而刷新的。 土於 若時間資訊可用’則該記錄亦可指示刷新何時發生。 某些情形中’將不知曉一特定資料刷新之時間，但— -時間窗。舉例而言’當資料刷新發生時，該儲存裝二 麵合至不提供正確或可信任之時間之_主機。^ D 财子裝㈣㈣合至提供時間之_主機，則可㈣新^ 局部化至-時間窗（假設已知該刷新之前的—時間）。可基 於當在實驗室中證明裝置係有資格時所獲悉之資訊判定在 一時間週期内多少個資料刷新被認為係太頻繁之判定。 在步驟16〇4中，顯示警告使用者採取減輕資料完整性問 題之正確行動之-訊息。作為一實例’該訊息指示使用者 不應將儲存裝置留置於具有高溫之一環境中達延長之時間 週期。 出於囷解說明及闡述之目的，上文已呈現本發明之詳細 闡述。本文不意欲包羅無遺或將本發明限制於所揭示之精 145141.doc •46· 201027541 確形式。根據上文之教示内容可做出諸多修改及變化。選 擇所閑述之實施例旨在最好地解釋本發明之原理及其實際 應用，以藉此使熟習此項技術者能夠在各種實施例中並藉 助適合於所涵蓋之特定使用之各種修改更好地利用本發 明。本發明之範疇意欲由本文之隨附申請專利範圍來界 定。 【圖式簡單說明】 圖1係一 NAND串之一俯視圖； 圖2係該NAND串之一等效電路圖； 圖3係一非揮發性記憶體系統之一方塊圖； 圖4係繪示一記憶體陣列之一項實施例之一方塊圖； 圖5係繪示一感測區塊之一項實施例之一方塊圖； 圖6A緣示一實例性組之Vt分佈； 圖6B緣示一實例性組之vt分佈； 圖7係其中可嵌入根據本發明之實施例之一儲存裝置之 一實例性行動裝置； 圖8繪示判定哪些區塊應使資料刷新之一過程之一項實 施例； 圖9A係圖解說明刷新記憶體陣列之__區塊中所儲存之資 料之一過程之一項實施例之一流程圖； 圖9B係闡述用於程式化非揮發性記憶體之一過程之一項 實施例之一流程圖； 圖10A係♦示判定—區塊是否存在—資料完整性問題之 一過程之一項實施例之一流程圖； 145141.doc -47· 201027541 圖10B繪示基於多少個位元需要藉由一校正演算法校正 來判定是否需要一資料刷新之一過程之一項實施例； 圖10C緣示基於-校正演算法收斂花#多長時間來判定 是否需要一資料刷新之一過程之一項實施例； 圖11繪示一實例性分佈功能； 圖12繪示儲存用於判定是否需要一資料刷新之值之—表 之一項實施例； 圖13A繪示識別用於一刷新程序之候選區塊之一過程之 一項實施例； 圖13B係繪示用於識別用於一刷新程序之候選區塊之一 過程之一項實施例之一流程圖； 圖14繪示管理用於識別用於一刷新程序之候選區塊之序 號之一過程之一項實施例； 圖15繪示管理用於選擇用於一刷新程序 π <候選區塊之時 間戳記之一過程之一項實施例；及 圖16繪示警告一使用者採取意欲減輕資料保持問題之行 動之一過程之一項實施例。 【主要元件符號說明】 100 電晶體 102 電晶體 104 電晶體 106 電晶體 120 選擇閘極 122 選擇閘極 145141.doc 201027541 126 位元線觸點 128 源極線 200 記憶體單元陣列 210 非揮發性儲存裝置 212 記憶體晶粒 ' 220 控制電路 222 狀態機 224 • 晶片上位址解碼器 226 電力控制模組 230B 讀取/寫入電路 230A 讀取/寫入電路 232 線 234 線 240B 列解碼器 240A 列解碼器 φ 242Β 行解碼器 242Α 行解碼器 244 控制器 ' 300 感測區塊 420 資料匯流排 470 感測電路 472 匯流排 480 感測模組 482 位元線鎖存器 145141.doc -49- 201027541 490 共同部分 492 處理器 493 輸入線 494 資料鎖存器組 496 I/O介面 700 行動裝置 702 顯示器 710 全球定位衛星（GPS)接收器 720 處理器 I45141.doc -50-

Claims (1)

1. 201027541 七、申請專利範圍： 1·:㈣於㈣-料發㈣存以之方法，該方法包 =裝置中之一第一群組非揮發性儲存元件… 發之::件判定應執行該第-群組中之該等非揮 發性儲存7L件中所儲存之資料之—刷新； 基於相對於何時最後—次 储存元件而何時最後一次程式化該:c性 非揮發性儲存元件，判定該第二群第二群組 應經歷-刷新程U 0非揮發性儲存元件 “===儲存元件執行該刷新程序。 基於該第―群/:執行該刷新程序包含： 或夕者之一條件判定是否刷新該 者 元件中所儲存之資料。 —群、且非揮發性儲存 3·如請求項1之方法’其中該執行該刷新程序包含： 刷新該第二群組非揮發性 而不判定兮笛W 租仔70件中所儲存之資料， 疋該弟二群組非揮發性 料完整性問題。 子兀件中疋否存在一資 4. 如請求们之方法’其中 非揮發性料—料料=之—第二群組 判定該褒置中之哪些非揮 組非揮發性儲存元件之前被程式化件係在該第—群 5. 如凊求項1之方法’其中該料該裝置中之-第二群組 145141.doc 201027541 非揮發性儲存元件應經歷—刷新程序包含： 存取與該第一群組非揮發性儲存元件相關聯之一第一 時1戳記„亥第一時間戳記指示何時最後一次程式化該 第一群組非揮發性儲存元件； 存取與該裝置中之非揮發性儲存元件區塊相關聯之時 間戮記，該等時間戮記指示何時最後一次程式化該等非 揮發性儲存元件區塊中之每—者；及 判疋該等區塊中之哪些區塊具有早於該第一時間戳記 之相關聯時間戳記。 6.

   青求項1之方法，其中該判定該裝置中之一第二群組 非揮發性儲存元件應經歷_刷新程序包含·· 一存取該裝置中之複數個群組非揮發性儲存元件中之每 一群組之-序號，該等序號指示程式化該複數個群組所 =之次序，料序號包含該第-軸之—第—序號及該 第一群組之一第二序號；及

   疋應刷新具有低於該第_序號之—序號之群組〇 铺存之資料，該第二序號低於該第一序號。 如請求項1之方法，其進一步包括： 一：該第-群組程式化至包含一第一臨限值電麼分佈石 -臨限值電壓分佈之複數個臨限值電壓分佈，且其 中该判定應執行該裝置中一 '、 …儲存之資料之一刷新包含非揮發性错存A 佈判定該第-群組非揮發性記㈣單元之_臨限值分 145141.doc • 2 * 201027541 判定该臨限值分佈上之一參考點；及 基於該參考點之一移位判定是否應刷新該第—群組 所儲存之資料。 、 8. 如晴求項7之方法，其中該判定該臨限值分佈中之 考點包含： . 將複數個讀取參考電壓施加至該第一群組中之該等非 揮發性健料件中之至少—部分，在包含該第^限值 • 電壓分佈與該第二臨限值電壓分佈之-部分之-電壓 圍内施加該等讀取參考電壓； & 基於施加該等讀取參考電壓判定該臨限值分佈中一 谷’該谷係該參考點。 之 9. 如請求項8之方法，其中該第一鮮 聯且装第群組與複數個字線相關 其中該方法進一步包括隨機地選擇該等 複數個讀取參考電壓施加至的一第一字線。 將該 W如請求項9之方法’其中該判定應執行該裝置 •—群組非揮發性儲存7^件中所儲存之資料之-刷新係進 -步基於該第一字線之位置相對於其他字線之位'、 U.如請求項10之方法，其令該判定應執行該襄置。 -群組非揮發性儲存元件中所儲存之資料：第 ' 一步基於該第一群組中之該一個·新係進 件已被程式化之次數。或多個非揮發性餘存元 mm:方法，其中該判定應執行該裝置中之-第 一群組非揮發性儲存元件中所儲存之 第 -步基於比較在程式化該第—群#刷新係進 、 之該一個或多個非 145141.doc 201027541 揮發性儲存元件時之_溫度與一當前溫度。 13.如請求項1之方法’其中該衫應執行該I置中之-第 =群組非揮發性儲存元件中所儲存之資料之 含： ^ 判定需要藉由-錯誤校正演算法校正該第一群組中之 夕少個資料位元；及 2定該第-群組中需要藉由該錯誤校正演算法校正之 貝料位元之數目大於一臨限值。 14·:種用於操作一非揮發性儲存裝置之方法，該方法包 枯· 等至該敦置中之一組非揮發性储存元件，該 個位元寫入於該組中之該等非揮發性 谲孖70件中之每一者中； 基於δ亥組中之一第一群組 ^ ^ ^ ^ 非揮發性储存元件中之一者或件2該等 刷新該第-群組中所儲存之資料；-d疋疋否應 =判定應刷新該第—群組中所儲存之資 =之:些非揮發性儲存元件係在該第— 性儲存7L件之前寫入；及 子如 判定在該第一群組之前寫入之該 應經歷一刷新程序。 赞!·生儲存兀件 Μ.如請求項14之方法，其進一 刷新程序包含： #執仃該刷新程序，該 判定在該第一群組之前寫入之 等非揮發性儲存元件 14514I.doc -4- 201027541 是否應使資料刷新；及 右判定在該繁_ * 弟群組之前寫入之該等非揮發性儲存亓 件應使資料刷新，則刷新在該第-群組之前寫人之該等 非揮發性儲存元件巾所儲存之資料。 16. 如請求項14之方法，其進—步包括： 1疋玄、’且中之哪些非揮發性儲存元件係在該第— 非揮發性儲存元件之後的_某一量的時間寫入；及、· 回應於判&應刷新該第_群組中所儲存之資料而判定 在該第一群组之德// Ζλ U 性m 量的時間寫入之該等非揮發 啫存70件不應使資料刷新。 17. 如請求項16之方法，其進—步包括： 判定該組中之哪些非揮發性儲存元件係在該第_群址 :揮發性儲存元件之後但在該某一量的時間之前寫入： 及 ， 回應於判定應刷新該第—群組中所儲存之資料而判定 2中在該第一群組非揮發性儲存元件之後但在該某— 新的時間之前寫入之該等非揮發性儲存元件應使資料刷 18·如請求項14之方法，其進一步包括： =在-間隔内該組非揮發性錯存元件中所儲存之資 枓已比所准許的更頻繁地被刷新；及 在—使用者介面上顯示一訊息以 露於環境條件之-改變，該顯示係 隔内該組非揮發性儲存元件中所儲存之資料已比所准‘ 145141.doc 201027541 的更頻繁地被刷新β 19. 20. 如請求項17之方法，盆中球 自 _ 八中該訊心、建遘不要使該裝置曝露 於高溫達延長之時間週期。 -種用於操作組織成非揮發性儲存元件區塊之 記憶體裝置之方法，該方法包括： ^ 判定該等區塊中之—坌—^ 區塊中之一個或多個非揮發 性儲存元件存在一資料完整性問題； 判定該裝置中之該等區塊中之哪些區塊係在該第一區 塊之前被寫入；及 刷新該第-區塊及在該第一區塊之前被寫入之該等區 塊中之資料而不判定在該第一區塊之前被寫入之該等區 塊中之非揮發性儲存元件是否存在—資料完整性問題。 儿如請求項20之方法，其中該判定存在一資料完整性問題 包含： 判定該第-區塊中之該—個或多個非揮發性儲存元件 存在一資料保持問題。 22.如請求項21之方法’丨中該判定存在—資料保持問題包 含： 量測該區塊中之非揮發性儲存元件之一臨限值分佈之 一移位。 23.如請求項20之方法，其中該判定該等區塊中之一第一區 塊中之一個或多個非揮發性儲存元件存在一資料完整性 問題包含： 將複數個讀取參考電壓施加至該第一區塊中之該等非 145141.doc 201027541 揮發性儲存元件中之至少一杳 電愿分佈與-第二臨限值:::佈第一臨眼值 電麼範圍⑽加該等讀取參考電L重&之-部分之一 基於該等讀取參考電壓 之 . 該部分之條件；及 4非揮發性儲存元件 之 基於該等條件判定該等 非揮發性儲存元件 該臨限值分佈中之-谷。 电仔騎之該部分 24. 如請求項23之方法，其中該 • μ句疋存在一資料完整性間題 進一步包含： 判疋相父電壓是否已針斜锋贫 奸對該第一臨限值電壓分佈及該 第二臨限值電壓分佈移位多於一所允許量。 25. 如請求項20之方法，盆中 a 八1f该判疋存在一資料完整性問題 包含： 判定該帛一區&中之多少個資料位&需要藉由一錯誤 校正演算法校正；及 • 判定該第一區塊中需要藉由該錯誤校正演算法校正之 資料位元之數目大於一臨限值。 145141.doc