TWI782490B - 接收終端、通訊系統及程式 - Google Patents

接收終端、通訊系統及程式 Download PDF

Info

Publication number
TWI782490B
TWI782490B TW110113872A TW110113872A TWI782490B TW I782490 B TWI782490 B TW I782490B TW 110113872 A TW110113872 A TW 110113872A TW 110113872 A TW110113872 A TW 110113872A TW I782490 B TWI782490 B TW I782490B
Authority
TW
Taiwan
Prior art keywords
time
reminder
information
data
power
Prior art date
Application number
TW110113872A
Other languages
English (en)
Other versions
TW202203213A (zh
Inventor
曵地真理
神戸友樹
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020115023A external-priority patent/JP2022012874A/ja
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202203213A publication Critical patent/TW202203213A/zh
Application granted granted Critical
Publication of TWI782490B publication Critical patent/TWI782490B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Abstract

實施例提供能夠降低資料丟失的風險之一種接收終端、通訊系統及程式。 根據一個實施例，一種通訊系統包括主機、以及包括非揮發性記憶體和控制器的記憶體系統，該控制器被配置為執行包括基於來自主機的請求將資料寫入非揮發性記憶體的操作。在從主機向非揮發性記憶體供電的同時經過一預定時段之後，資訊是由主機或記憶體系統之一發送。該資訊包括用於識別發送該資訊的主機或記憶體系統的編號和用於判定儲存在非揮發性記憶體中的資料是否存在丟失的風險的診斷資訊。

Description

接收終端、通訊系統及程式
本文所述實施例一般相關於接收終端、通訊系統及程式。 相關申請案之交叉參考
本申請案是基於且主張日本專利申請案No.2020-115023(2020年7月2日提出)與美國專利申請案No.17/186464(2021年2月26日提出)之優先權，藉由參照而將其完整內容併入本文中。
配備有諸如NAND快閃記憶體的非揮發性半導體記憶體的固態驅動器(SSD)被稱為記憶體系統的一個實例。SSD與電腦等各種主機裝置連接，作為其儲存裝置使用。此外，已經採用了具有在SSD中提供的通訊功能以實現與外部通訊的通訊系統。
實施例提供能夠降低資料丟失的風險之一種接收終端、通訊系統及程式。
通常，根據一個實施例，一種通訊系統包括主機、以及包括非揮發性記憶體和控制器的記憶體系統，該控制器被配置為執行包括基於來自主機的請求將資料寫入非揮發性記憶體的操作。在從主機向非揮發性記憶體供電的同時經過一預定時段之後，資訊是由主機或記憶體系統之一發送。該資訊包括用於識別發送該資訊的主機或記憶體系統的編號和用於判定儲存在非揮發性記憶體中的資料是否存在丟失的風險的診斷資訊。
在下文中，將參考圖式以說明實施例。在以下說明中，彼此具有相同功能與配置之元件是以相同參考編號進行標記。下面要描述的每個實施例圖示了體現實施例的技術構思的裝置或方法的實例，並且元件的佈置、元件之間的連接關係等不限於下面將描述的實施例。
每個功能區塊都可以實現為硬體、電腦軟體或硬體和電腦軟體的組合。為此目的，為了清楚地說明每個功能區塊可以是硬體、電腦軟體中的任何一種，也可以是它們的組合，將對其功能進行概括描述。不必像以下實例中那樣區分功能區塊。例如，一些功能區塊可以由與以下所示的功能區塊不同的功能區塊來實現。所示出的功能區塊可以被劃分為功能子區塊。
圖1為示出連接到主機3之記憶體系統1之總體配置實例的方塊圖。記憶體系統1例如是諸如SD®卡或SSD的快閃記憶體。當記憶體系統1連接到主機3時，記憶體系統1利用從電源單元310提供的電力進行操作，如下所述，並且根據來自主機3的存取執行處理。記憶體系統1包括記憶體控制器10、通訊模組40和非揮發性記憶體50。
記憶體控制器10包括例如主機介面(I/F)11、緩衝器12、中央處理單元(CPU)13、唯讀記憶體(ROM)14、隨機存取記憶體(RAM)、錯誤檢查和糾正(ECC)電路16、通訊介面(I/F)17和記憶體介面(I/F)18。它們由匯流排19連接。
主機I/F 11執行記憶體控制器10和主機3之間的介面處理。
緩衝器12在將從主機3接收到的資料寫入例如非揮發性記憶體50時臨時儲存一定量的資料(例如一頁之資料)，或者當將從非揮發性記憶體50讀取的資料發送到主機3時臨時儲存一定量的資料。一頁是一個資料單元，一般在NAND快閃記憶體上進行寫入和讀取。
CPU 13控制整個記憶體系統1的操作。用於控制CPU 13的程式透過使用諸如儲存在ROM 14中的控制程式之類的韌體或者透過將儲存在ROM 14中的程式載入RAM 15中來執行預定處理。透過執行預定處理，CPU 13將各個表儲存在RAM 15中，從主機3接收寫入命令、讀取命令和抹除命令，並在非揮發性記憶體50中執行資料的寫入、讀取和抹除。主機3經由記憶體I/F 18、緩衝器12、主機I/F 11等執行從非揮發性記憶體50讀取資料和執行寫素資料至非揮發性記憶體50等資料傳送。
此外，CPU 13執行記憶體系統1中的內部處理，例如巡視和刷新。記憶體系統1可以在主機3供電的同時周期性地巡視和刷新。
巡視是透過預定單元讀取儲存在例如非揮發性記憶體50中的資料以偵測資料儲存器中存在錯誤的區塊的處理，並且更包括ECC電路16的檢查讀取資料中錯誤之處理。在檢查處理中，ECC電路16透過將讀取資料的錯誤位元數與臨界值進行比較來檢查讀取資料中的錯誤位元數是否超過刷新臨界值。如果偵測到儲存讀取資料的錯誤位元數超過臨界值的區塊，則將偵測到的區塊中的有效資料覆寫到另一個區塊。一區塊是一個資料單元，其中一般對NAND快閃記憶體進行抹除。
例如，當從某個頁面讀取的資料的錯誤位元數超過臨界值時，則CPU 13刷新包括該頁面的區塊中的資料。亦及，CPU 13覆寫到另一個區塊，寫入到該區塊中的資料包括其中錯誤位元數超過臨界值之頁面。接著，CPU 13使寫入於原始區塊中的資料無效化。
CPU 13被程式化以用作傳輸資料產生單元132和信標週期通知單元134。傳輸資料產生單元132產生將在下文描述的信標，該信標用於向接收終端2(圖1中未示出)傳輸。
信標週期通知單元134設定用於向接收終端2發送信標的時段，例如，每100毫秒一次的間隔。記憶體系統1的供應商可以稍後改變發送信標的時段，即使它最初已被設定為固定值。例如，信標週期通知單元134可以使用「SetFeature」命令來改變發送信標的時段。
例如，信標是記憶體系統1週期性地發送以通知周圍裝置(例如接收終端2)有關記憶體系統1的狀態的資訊，並且作為訊框或封包進行發送。根據第一實施例，當接收終端2接收到從記憶體系統1發送的信標時，接收終端2可以識別出記憶體系統1正在從主機3接收電力。在另一方面，當接收終端2長時間沒有接收到信標時，接收終端2可以識別主機3之電力已經斷電或記憶體系統1並沒有連接至主機3。
ROM 14儲存韌體，例如CPU 13使用的控制程式。RAM 15例如是諸如動態RAM(DRAM)的半導體記憶體，並且用作CPU 13的工作區(work area)。RAM 15儲存用於管理記憶體系統1的韌體、各種管理表(management table)等。
ECC電路16執行錯誤偵測和錯誤校正處理。更具體地，在寫入從主機3接收到的資料時，為每組資料產生ECC碼。此外，在讀取資料時，根據ECC碼執行解碼以偵測是否存在錯誤。當偵測到錯誤時，指定位元的位置，並糾正錯誤。
通訊I/F 17執行與通訊模組40的介面處理。通訊I/F 17將由傳輸資料產生單元132產生的信標傳送至通訊模組40。
記憶體I/F 18執行記憶體控制器10和非揮發性記憶體50之間的介面處理。
通訊模組40從通訊I/F 17接收到由傳輸資料產生單元132產生的信標並將該信標發送至接收終端2。通訊模組40包括無線區域網路(LAN)通訊單元42、近場通訊單元44和有線通訊單元46。用於發送和接收高頻訊號的天線48連接至無線LAN通訊單元42和近場通訊單元44。
無線LAN通訊單元42是透過例如Wi-Fi®控制無線通訊功能的電路。無線LAN通訊單元42執行無線LAN訊號處理。近場通訊單元44是透過例如Bluetooth®控制近場通訊功能的電路。有線通訊單元46是控制有線通訊功能的電路。
非揮發性記憶體50例如是包括具有堆疊閘極結構的記憶體單元或具有MONOS結構的記憶體單元之NAND快閃記憶體。在NAND快閃記憶體中，寫入和讀取一般以頁(page)為單位進行，抹除一般以區塊(block)為單位進行。非揮發性記憶體50包括複數個記憶體晶片500。作為實例，圖1示出了記憶體晶片500-1到500-n，n是1或更大的自然數。每個記憶體晶片500可以彼此獨立地操作。
圖2為示出信標配置實例的圖式。信標具有PLCP前導碼、PLCP標頭、IEEE802.11標頭、IP標頭、TCP標頭、資料和FCS。此外，該資料還包括活動(alive)訊息、唯一ID、提醒時間(預設)MAX和自我監控分析以及報告技術(S.M.A.R.T.)資訊。S.M.A.R.T.是一種自我診斷功能，用於早期偵測故障並預測SDD、硬碟驅動器(HDD)等的故障。S.M.A.R.T.資訊是關於S.M.A.R.T.中的各個檢查項目的資訊，例如SDD和HDD的溫度以及錯誤數量。
圖2示出了與作為S.M.A.R.T.資訊的通電時間、寫入次數和抹除次數相關的當前值和臨界值。通電(power-on)時間為主機3開機後的總時間，即非揮發性記憶體50的使用時間。寫入次數是將資料寫入非揮發性記憶體50的次數。抹除次數是將非揮發性記憶體50中寫入的資料進行抹除的次數。在第一實施例中，隨著通電時間、寫入次數和抹除次數的增加，即隨著非揮發性記憶體50的磨損程度增加的情況，當前值會增加，將作為實例進行描述。
此外，S.M.A.R.T.資訊可以包括非揮發性記憶體50的溫度、ECC電路16偵測到的錯誤數量等。當記憶體系統1不具有S.M.A.R.T.功能時，不發送資訊。當記憶體系統1的供應商預先為各個檢查項目設定臨界值時，臨界值與當前值一起發送。當記憶體系統1的供應商不預先為各個檢查項目設定臨界值時，接收終端2之使用者可設定適當之數值。
活動訊息用於明確指示主機3為通電。當接收終端2接收到信標時，活動訊息向接收終端2指示與接收到的信標對應的主機3為通電。
唯一ID是用於識別信標傳輸源的可選編號。唯一ID例如是記憶體系統1唯一的可選編號。例如，當從記憶體系統1無線發送信標時，可以使用IEEE802.11標頭中的它自身的MAC位址來代替唯一ID來識別記憶體系統1。
提醒時間(預設)MAX是提醒時間(預設)的上限，將在下面描述。提醒時間(預設)MAX由記憶體系統1的供應商為記憶體系統1的每個型號進行設定。需要設定提醒時間(預設)MAX，因為取決於記憶體系統1之型號，該記憶體系統1會具有不同的刷新時間。記憶體系統1的供應商將提醒時間(預設)設定為小於或等於上限，且接收終端2的使用者可以適當地改變提醒時間(預設)。
接下來，將參考圖3描述記憶體晶片500的配置實例。圖3為示出記憶體晶片500配置之實例的方塊圖。如圖3所示，記憶體晶片500包括輸入/輸出電路510、邏輯控制器520、就緒/忙碌(ready/busy)控制電路530、暫存器540、定序器550、電壓產生電路560、讀出放大器模組570、列解碼器模組580以及記憶體單元陣列590。
輸入/輸出電路510向和從記憶體控制器10發送和接收例如8位元寬的輸入/輸出訊號I/O(I/O 1到I/O 8)。例如，輸入/輸出電路510將從記憶體控制器10接收的輸入/輸出訊號I/O中包括的寫入資料DAT傳送至讀出放大器模組570。此外，輸入/輸出電路510將從感測放大器模組570所傳送之讀取資料DAT發送至記憶體控制器10作為輸入/輸出訊號I/O。
邏輯控制器520基於從記憶體控制器10接收的各種控制訊號來控制輸入/輸出電路510和定序器550。將例如晶片賦能訊號/CE、命令鎖存賦能訊號CLE、位址鎖存賦能訊號ALE、寫入賦能訊號/WE、讀取賦能訊號/RE以及寫入保護訊號/WP使用作為各種控制訊號。訊號/CE是用於賦能記憶體晶片500的訊號。訊號CLE是一種訊號，其用於通知輸入/輸出電路510該與宣告訊號CLE並行輸入到記憶體晶片500之訊號是命令CMD。訊號ALE是一種訊號，其用於通知輸入/輸出電路510該與宣告訊號ALE並行輸入到記憶體晶片500之訊號是位址資訊ADD。訊號/WE和/RE是例如分別命令輸入/輸出訊號I/O至輸入/輸出電路510的輸入和輸出的訊號。訊號/WP是用於使記憶體晶片500進入保護狀態的訊號，例如，當為通電或斷電時。
就緒/忙碌控制電路530基於定序器550的操作狀態產生就緒/忙碌訊號RBn。訊號RBn是通知記憶體控制器10有關記憶體晶片500是處於接受來自記憶體控制器10之命令的就緒狀態還是處於不接受該命令的忙碌狀態的訊號。
暫存器540包括狀態暫存器540A、位址暫存器540B及命令暫存器540C。狀態暫存器540A儲存例如定序器550的狀態資訊STS，並根據定序器550的指令將狀態資訊STS傳送到輸入/輸出電路510。位址暫存器540B儲存從輸入/輸出電路510傳送的位址資訊ADD。區塊位址ADD中包括的區塊位址、行位址和頁位址分別由列解碼器模組580、讀出放大器模組570和電壓產生電路560使用。命令暫存器540C儲存從輸入/輸出電路510傳送的命令CMD。
定序器550基於儲存在命令暫存器540C中的命令CMD來控制整個記憶體晶片500的操作。例如，定序器550控制電壓產生電路560、感測放大器模組570、及列解碼器模組580等以執行諸如寫入操作與讀取操作等各種操作。
電壓產生電路560基於定序器550之控制以產生期望電壓，並將該產生電壓供應至感測放大器模組570、列解碼器模組580及記憶體單元陣列590等。例如，電壓產生電路560基於儲存在位址暫存器540B中的頁面位址，向對應於選擇字線的訊號線和對應於非選擇字線的訊號線中的每一個施加期望的電壓。
感測放大器模組570將自記憶體單元陣列590讀取之資料DAT經由輸入/輸出電路510輸出至記憶體控制器10。此外，感測放大器模組570將自記憶體控制器10接收之寫入資料DAT經由輸入/輸出電路510傳送至記憶體單元陣列590。
列解碼器模組580基於儲存在位址暫存器540B中的區塊位址來選擇區塊BLK以執行各種操作。然後，列解碼器模組580將從電壓產生電路560提供的電壓傳送到所選擇的區塊BLK。
記憶體單元陣列590包括複數個區塊BLK，每個區塊包括與列和行相關聯的複數個非揮發性記憶體單元。作為實例，圖3示出了區塊BLK0到BLKn，n是1或更大的自然數。記憶體單元陣列590儲存由記憶體控制器10所提供的資料。
圖4為示出連接到記憶體系統1之主機3之總體配置實例的方塊圖。例如，數位相機、行動電話、個人電腦等可以是主機3。例如，主機3包括主機控制器31、CPU 33、ROM 34、RAM 35、硬碟36(及/或SSD)。這些硬體組件由匯流排37連接。在以下描述中，主機3也被稱為傳輸終端3。
主機控制器31在連接到記憶體系統1的同時執行與記憶體系統1的介面處理。此外，主機控制器31根據CPU 33的指令發出各種命令。
主機控制器31具有電源單元310。電源單元310向記憶體系統1供電。當記憶體系統1連接到主機3時，記憶體系統1利用從電源單元310提供的電力進行操作，並且根據來自主機3的存取執行處理。
CPU 33控制整個主機3。ROM 34儲存韌體，例如CPU 33執行操作所需的韌體。RAM 35用作CPU 33的工作區，並且例如，可以由CPU 33執行的程式也被載入到RAM 35中並從RAM 35執行。硬碟36儲存各種資料。
圖5為示出接收終端2總體配置之實例的方塊圖。接收終端2是用於操作各種軟體應用的終端。接收終端2例如為智慧型電話、平板電腦、手機或個人電腦。優選地，接收終端2是可攜式的，以便使用者可以隨時檢查從傳輸終端3接收的資訊。
接收終端2包括例如實例I/F 21、CPU 22、記憶體單元23、時間管理單元24、提醒時間計算單元25、提醒輸出單元26、顯示單元27和操作單元28。這些組件由匯流排29連接。
通訊I/F 21是從記憶體系統1接收信標的介面電路。通訊I/F21包括無線LAN通訊單元212、近場通訊單元214、有線通訊單元218、以及天線218。天線218發送和接收高頻訊號並且連接至無線LAN通訊單元212和近場通訊單元214。
無線LAN通訊單元212是透過無線LAN以與記憶體系統1進行通訊的電路，而近場通訊單元214是透過近場通訊以與記憶體系統1進行通訊的電路。這裡的近場通訊包括例如藍牙和近場通訊(NFC)。有線通訊單元216是透過線路與記憶體系統1通訊之電路。
天線218透過無線LAN或近場通訊以與記憶體系統1的天線48進行無線通訊。
CPU 22控制整個接收終端2。CPU 22從接收到的信標中取回執行接收終端2的功能所需的資訊，例如記憶體系統1的唯一ID和SMART資訊，並將所需資訊傳送到記憶體單元23。
記憶體單元23儲存執行接收終端2的功能所需的資訊和程式。作為記憶體單元23，可以使用ROM、RAM、諸如快閃記憶體的半導體記憶體裝置、諸如HDD或SSD的儲存媒體以及其他儲存裝置。例如，記憶體系統之唯一ID、S.M.A.R.T.資訊、以及接收終端2接收到信標之時間可以被儲存在記憶體單元23中。
時間管理單元24是管理自從最近接收到包括對應於記憶體系統1的唯一ID的信標以來經過的時間的電路。時間管理單元24具有當前時間獲取單元242和經過時間更新單元244，上述每個單元都是一個電路。當前時間獲取單元242經由匯流排29連接至經過時間更新單元244。
例如，使用計時當前時間的計時器用作當前時間獲取單元242。儘管可以在接收終端2內部設置計時器，但是例如也可以從接收終端2的外部獲取關於時間的資訊。
經過時間更新單元244計算經過時間，其為最近期接收到包括記憶體系統1所對應唯一ID之信標的時間與當前時間之間的差。此外，經過時間更新單元244將儲存在記憶體單元23中的關於經過時間的資訊更新為最新計算出的經過時間。
提醒時間計算單元25是計算提醒輸出單元26發出提醒的時間，在此稱為提醒時間，並將該時間發送到提醒輸出單元26的電路。下面將描述計算提醒時間的方法的實例。
圖6顯示了對應於記憶體系統1的S.M.A.R.T資訊列表。對應於S.M.A.R.T資訊列表的資料儲存在記憶體單元23中。圖6示出通電時間、寫入次數和抹除次數作為各個檢查項目之實例。首先，基於當前值和圖6所示的通電時間臨界值計算通電時間比，如等式(1)(下述)所示。此外，等式(2)(下述)表示的寫入次數比和等式(3)(下述)表示的抹除次數比也以類似的方式計算。當記憶體系統1不具備S.M.A.R.T.功能，且因此提醒時間計算單元25無法執行等式(1)-(3)時，通電時間比、寫入次數比和抹除次數比均為零。 通電時間比=當前值(通電時間)/臨界值(通電時間)...(1) 寫入次數比＝當前值(寫入次數)/臨界值(寫入次數)...(2) 抹除次數比＝當前值(抹除次數)/臨界值(抹除次數)...(3)
當以上等式(1)至(3)中的任何比率大於或等於1時，記憶體系統1可能接近其壽命的終點。因此，提醒時間計算單元25向提醒輸出單元26發送提醒發出請求，以發出指示使用者將記憶體系統1中的資料備份到另一儲存媒體的提醒。
另一方面，當以上等式(1)至(3)中的任何比率小於1時，透過以下等式(4)計算出提醒時間。 提醒時間=提醒時間(預設)x{1-(通電時間比+寫入次數比+抹除次數比)/3}...(4)
當自從最近接收到包括對應於記憶體系統1的唯一ID的信標以來經過的時間超過透過以上等式(4)所計算出的提醒時間時，記憶體系統1處於一種記憶體系統1沒有被持續提供電力之狀態。因此，非揮發性記憶體50中的資料將因自然放電而丟失。因此，提醒時間計算單元25向提醒輸出單元26發送提醒發出請求，以指示使用者將傳輸終端3通電。提醒時間也可以基於使用者的偏好等被設定為可選時間而不執行上述計算。
當從提醒時間計算單元25接收到提醒發出請求時，提醒輸出單元26(其例如是一種電路)發出提醒。顯示提醒是為了指示使用者將主機3通電或備份記憶體系統1中資料到另一儲存媒體。替代地，提醒可以是振動、光、聲音等。例如，提醒輸出單元26通知使用者一訊息，該訊息提示使用者將記憶體系統1中的資料備份至另一儲存媒體。知曉該提醒的使用者可以將記憶體系統1中的資料備份到新的SSD、SD卡等。在另一實例中，提醒輸出單元26通知使用者一訊息，該訊息提示使用者要將主機3通電。知曉該提醒的使用者可以將記憶體系統1連接至主機3並將主機3通電。
當執行接收終端2的預定功能或選擇要執行的功能時，顯示單元27顯示所需資訊。使用液晶顯示器(LCD)、有機EL元件等作為顯示單元27。為了向使用者發出指令的提醒，提醒輸出單元26可以將指令發送到顯示單元27，然後顯示單元27可以向使用者顯示指令。
操作單元28允許使用者輸入諸如字元的資訊並選擇功能。可以使用觸摸面板、鍵盤、或滑鼠等作為操作單元28。如果操作單元28是觸摸面板，則操作單元28疊加在顯示單元27上，且使用者可以透過觸摸預定的顯示區域來操作觸摸面板以執行輸入操作。
圖7為示出通訊系統1000之總體配置實例的方塊圖。通訊系統1000包括複數個記憶體系統1、接收終端2和複數個傳輸終端3。在圖7所示之通訊系統1000中，該複數個記憶體系統1是由一個接收終端2所管理。例如，記憶體系統1-1和1-2分別是SSD和SD卡。傳輸終端3-1和3-2分別是個人電腦和數位相機。接收終端2是智慧型電話。記憶體系統1連接到傳輸終端3，使得包括對應於每個記憶體系統1的唯一ID的信標可以被發送到接收終端2。在圖7中，每個記憶體系統1可以內建在主機中或者可以外部連接。這樣，如果可以將記憶體系統1(例如SSD)與主機3(例如個人電腦)電連接來發送信標，那麼記憶體系統1和主機3就構成了一個通訊系統。
圖8A和8B是在接收終端2的顯示單元27上顯示的螢幕的實例。如圖8A所示，可透過一圖表來示出S.M.A.R.T.資訊之各個檢查項目，諸如各記憶體系統1的非揮發性記憶體50隨時間變化的溫度、隨時間經歷的覆寫次數等。此外，如圖8B所示，可以顯示從主機3被斷電起經過的時間、用於刷新每個記憶體系統1的標準時間，例如提醒時間等。這樣，接收終端2就可以用於記憶體系統1的故障診斷。
接下來，將參考圖9描述記憶體系統1的操作實例。
當記憶體系統1未設置在傳輸終端3中時(步驟S11中的“否”)，使用者等待直到記憶體系統1被設置在傳輸終端3中。
當記憶體系統1連接到傳輸終端3時(步驟S11中的“是”)，圖9的處理進行到步驟S12。
當記憶體系統1沒有被供應電力時(步驟S12中的“否”)，記憶體系統1等待直到使用者將傳輸終端3通電。
當記憶體系統1被供應電力時(步驟S12中的“是”)，包括唯一ID和S.M.A.R.T.資訊之信標被發送至接收終端2(步驟S13)。
接下來，信標週期通知單元134等待直到用於發送信標的設定時段已經過去(步驟S14)，並且記憶體系統1返回到步驟S11，並且執行與上述相同的處理。
接下來，將參考圖10描述接收終端2的操作實例。
當從終端3接收到信標時(步驟S21中的“是”)，接收時間、包括在信標中的S.M.A.R.T.資訊等等在與唯一ID進行關聯化時被儲存在記憶體單元23中(步驟S22)，且圖10的處理進行到步驟S23。
當針對接收到S.M.A.R.T.資訊之各個檢查項目的當前值大於或等於臨界值(步驟S23中的“是”)時，發出提醒以指示使用者將記憶體系統1中的資料備份到另一儲存媒體(步驟S24)。此後，處理返回到步驟S21並且執行與上述相同的處理。
當針對接收到S.M.A.R.T.資訊之各個檢查項目的當前值小於臨界值(步驟S23中的“否”)時，根據接收到的S.M.A.R.T.資訊計算與記憶體系統1對應的提醒時間(步驟S25)。此後，處理返回到步驟S21並且執行與上述相同的處理。
當沒有從傳輸終端3接收到信標(步驟S21中的“否”)時，經過時間更新單元244計算經過時間，其為最近期接收到包括記憶體系統1所對應唯一ID之信標的時間與當前時間之間的差，並將有關儲存在記憶體單元23中的經過時間之資訊更新為最近計算出的經過時間(步驟S26)。
當經過時間沒有超過提醒時間(步驟S27中的“否”)時，處理返回到步驟S21並且執行與上述相同的處理。
當經過時間超過提醒時間(步驟S27中的“是”)時，發出提醒已指示使用者將傳輸終端3通電(步驟S28)。此後，處理返回到步驟S21並且執行與上述相同的處理。
由於諸如SD卡或SSD等快閃記憶體會因為自然放電而丟失資料，因此需要定期刷新快閃記憶體以保持儲存的資料。
比較例的通訊系統具有在快閃記憶體中儲存的資料丟失之前週期性地刷新快閃記憶體的功能，其假設快閃記憶體與傳輸終端電連接。但是，例如從相機中並長時間移除並斷開連接的SD卡，由於無法執行定期刷新快閃記憶體的功能，因此存在資料丟失的風險。類似地，當傳輸終端為斷電時，使用者可以在直到意識到傳輸終端為斷電時才將傳輸終端通電。由於在傳輸終端斷電的情況下無法執行定期刷新快閃記憶體的功能，因此存在快閃記憶體中資料丟失的風險。
根據第一實施例的通訊系統1000，記憶體系統1在傳輸終端3為通電的同時以規律的時間間隔向接收終端2發送信標。透過接收信標，接收終端2可以管理記憶體系統1的通電狀態或內部資訊。此外，基於該資訊，接收終端2可以在記憶體系統1的資料丟失之前提醒使用者要將傳輸終端3通電。結果，可以降低記憶體系統1中資料丟失的風險。
此外，即使在記憶體系統1沒有連接到傳輸終端3的情況下，基於當由傳輸終端3提供電力同時由記憶體系統1發送的信標中的資訊，接收終端2也可以提醒使用者將記憶體系統1連接到傳輸終端3並將傳輸終端3通電。
此外，由於接收終端2可以管理和控制複數個記憶體系統1的狀態，因此不需要將管理和控制記憶體系統1的狀態的功能引入到與記憶體系統1連接的傳輸終端3。此外，可以透過記憶體系統1與接收終端2實作該功能，並且不需要將新功能添加到與記憶體系統1連接的傳輸終端3。因此，可以降低系統引入和管理成本。
此外，當記憶體系統1具有S.M.A.R.T.功能時，可以將包括S.M.A.R.T.資訊之信標發送至接收終端2。因此，接收終端2可以基於接收到的S.M.A.R.T.資訊執行記憶體系統1之故障診斷。當記憶體系統1可能要達到其壽命終點時，可以提醒使用者要將記憶體系統1之資料備份到另一儲存媒體。結果，可以降低由於記憶體系統1劣化所造成中資料亂碼的風險。
接著，將參照圖11與12說明第二實施例。圖11為示出主機3a與記憶體系統1a之總體配置實例的方塊圖。圖12為更詳細示出圖11主機3a之總體配置實例的方塊圖。
基本上，根據第二實施例之通訊系統具有與第一實施例的通訊系統1000相同的配置。然而，第二實施例的通訊系統與通訊系統1000的不同之處在於主機3a具有通訊I/F 38和通訊模組40a而不是記憶體系統1a。通訊I/F 38以與第一實施例的通訊I/F 17相同的方式配置。通訊模組40a以與第一實施例的通訊模組40相同的方式配置。注意，如果可能，第一和第二實施例可以相互組合。
主機控制器31從主機I/F 11接收到由傳輸資料產生單元132產生的信標並將該信標傳送至通訊I/F 38。通訊I/F 38將接收到的信標傳送至通訊模組40a。通訊模組40a將接收到的信標發送至接收終端2。
如上所述，在第二實施例中，因為傳輸終端3a包含通訊I/F 38和通訊模組40a，所以即使在其中未安裝通訊模組40a的快閃記憶體1a中也可以獲得與第一實施例相同的效果。
雖然已描述特定實施例，但此些實施例可僅以例示的方式而被呈現，且目的不在於限制本揭露之範疇。確實，本文所述之新穎實施例可被實現於各式各樣的其他形式中；此外，可做出對本文所述實施例之形式中的各種省略、替代、及改變而未悖離本揭露之精神。如同將落在本揭露之範疇及精神中，隨附申請專利範圍及其等效物目的在於涵蓋此類形式或修改。
1:記憶體系統 2:接收終端 3:主機 10:記憶體控制器 11:主機I/F 12:緩衝器 13:CPU 14:ROM 15:RAM 16:ECC電路 17:通訊I/F 18:記憶體I/F 19:匯流排 21:通訊I/F 22:CPU 23:記憶體單元 24:時間管理單元 25:提醒時間計算單元 26:提醒輸出單元 27:顯示單元 28:操作單元 29:匯流排 31:主機控制器 33:CPU 34:ROM 35:RAM 36:硬碟 37:匯流排 40:通訊模組 42:無線LAN通訊單元 44:近場通訊單元 46:有線通訊單元 48:天線 50:非揮發性記憶體 132:傳輸資料產生單元 134:信標週期通知單元 212:無線LAN通訊單元 214:近場通訊單元 216:有線通訊單元 218:天線 242:當前時間獲取單元 244:經過時間更新單元 310:電源單元 500:記憶體晶片 510:輸入/輸出電路 520:邏輯控制器 530:就緒/忙碌控制電路 540:暫存器 550:定序器 560:電壓產生電路 570:感測放大器模組 580:列解碼器模組 590:記憶體單元陣列 1000:通訊系統
[圖1]為根據第一實施例示出記憶體系統之總體配置實例的圖式。
[圖2]為根據第一實施例示出信標之配置實例的圖式。
[圖3]為根據第一實施例示出記憶體晶片之總體配置實例的圖式。
[圖4]為根據第一實施例示出連結到記憶體系統之主機的總體配置實例的圖式。
[圖5]為根據第一實施例示出接收終端之總體配置實例的圖式。
[圖6]為根據第一實施例示出用於判定儲存在非揮發性記憶體中的資料是否有丟失風險之一列表診斷資訊的實例的圖式。
[圖7]為根據第一實施例示出通訊系統之總體配置實例的圖式。
[圖8A和8B]是根據第一實施例在接收終端的顯示單元上顯示的螢幕的實例。
[圖9]為根據第一實施例示出傳輸終端之操作實例的圖式。
[圖10]為根據第一實施例示出接收終端之操作實例的圖式。
[圖11]為根據第二實施例示出記憶體系統之總體配置實例的圖式。
[圖12]為根據第二實施例示出連結到記憶體系統之主機的總體配置實例的圖式。
1:記憶體系統
3:主機
10:記憶體控制器
11:主機I/F
12:緩衝器
13:CPU
14:ROM
15:RAM
16:ECC電路
17:通訊I/F
18:記憶體I/F
19:匯流排
31:主機控制器
40:通訊模組
42:無線LAN通訊單元
44:近場通訊單元
46:有線通訊單元
48:天線
50:非揮發性記憶體
132:傳輸資料產生單元
134:信標週期通知單元
310:電源單元
500-1,500-2~500-n:記憶體晶片

Claims (17)

  1. 一種通訊系統，包含：主機；以及記憶體系統，包括非揮發性記憶體和控制器，該控制器被配置為執行包括基於來自該主機的請求將資料寫入該非揮發性記憶體的操作，其中，在從該主機向該非揮發性記憶體供電的同時經過一預定時段之後，資訊是由該主機與該記憶體系統之一發送，該資訊包括識別發送該資訊的該主機或該記憶體系統的編號和用於判定儲存在該非揮發性記憶體中的資料是否存在丟失的風險的診斷資訊；該通訊系統更包含：接收終端，根據該發送的資訊控制提醒的發出；其中，該診斷資訊包括與該主機通電時間、對該非揮發性記憶體寫入資料的次數、以及從該非揮發性記憶體抹除資料的次數相關之資訊；以及其中，該診斷資訊包括該通電時間與對該非揮發性記憶體寫入資料的次數和從該非揮發性記憶體抹除資料的次數中各者的當前值與臨界值，以及其中該提醒時間是基於以下等式(1)至(4)所計算出：通電時間比=當前值(通電時間)/臨界值(通電時間)...(1) 寫入次數比=當前值(寫入次數)/臨界值(寫入次數)...(2) 抹除次數比=當前值(抹除次數)/臨界值(抹除次數)...(3) 提醒時間=提醒時間(預設)x{1-(通電時間比+寫入次數比+抹除次數比)/3}...(4)(提醒時間(預設))：可選數值，臨界值：可選數值)。
  2. 如請求項1所述之通訊系統，其中，當該主機為通電時，該控制器週期性地對該非揮發性記憶體進行巡視讀取和刷新。
  3. 如請求項1所述之通訊系統，其中，該記憶體系統更包括通訊模組，該通訊模組從該控制器接收該資訊並且在該預定時段過去之後將該資訊發送至該接收終端。
  4. 如請求項1所述之通訊系統，其中，該主機包括通訊模組，該通訊模組從該記憶體系統接收該資訊並且在該預定時段過去之後將該資訊發送至該接收終端。
  5. 如請求項1所述之通訊系統，其中，當由該接收終端最近接收到的該資訊起經過的經過時間超過基於該資訊計算的提醒時間時，由該接收終端發出的該提醒提供將該主機通電的指令。
  6. 如請求項1所述之通訊系統，其中，透過無線通訊將該資訊發送到該接收終端。
  7. 如請求項1所述之通訊系統，其中，該接收終端管理複數個記憶體系統，該複數個 記憶體系統中的每一個具有不同的識別編號。
  8. 如請求項1所述之通訊系統，其中，該接收終端包括顯示單元，該顯示單元顯示隨時間變化的診斷資訊之圖表、自主機斷電以來經過的經過時間、以及用於偵測非揮發性記憶體中有錯誤的資料單元的標準時間中的至少一個，以及將有效資料從偵測到的該資料單元重寫至其他資料單元。
  9. 如請求項1所述之通訊系統，其中，該診斷資訊更包括該非揮發性記憶體的溫度以及由錯誤檢查和糾正(ECC)電路偵測到的儲存在該非揮發性記憶體中的該資料的資料單元中的錯誤數量。
  10. 如請求項9所述之通訊系統，其中，當該診斷資訊中一個的當前值大於或等於其臨界值時，該接收終端向使用者發出提醒，其提供將儲存在該非揮發性記憶體中的資料傳送到另一儲存媒體的指令。
  11. 一種接收終端，包含：通訊介面，接收來自主機與記憶體系統中至少一個的資訊，該資訊包括用於識別發送該資訊至該通訊介面的主機或記憶體系統中任一者的編號和用於判定儲存在該主機的非揮發性記憶體中的資料是否存在丟失的風險的診斷資訊；時間管理電路，管理自從最近接收到該資訊以來經過的經過時間；記憶體單元，儲存接收該資訊的時間和該資訊； 計算電路，根據該資訊計算提醒時間，以及判斷是否存在資料丟失的風險；以及提醒輸出電路，當該經過時間超過該提醒時間時，發出提醒，其中，該診斷資訊包括與該主機通電時間、對該非揮發性記憶體寫入資料的次數、以及從該非揮發性記憶體抹除資料的次數相關之資訊，以及其中，該診斷資訊包括該通電時間與對該非揮發性記憶體寫入資料的次數和從該非揮發性記憶體抹除資料的次數中各者的當前值與臨界值，以及該提醒時間是基於以下等式(1)至(4)所計算出：通電時間比=當前值(通電時間)/臨界值(通電時間)...(1) 寫入次數比=當前值(寫入次數)/臨界值(寫入次數)...(2) 抹除次數比=當前值(抹除次數)/臨界值(抹除次數)...(3) 提醒時間=提醒時間(預設)x{1-(通電時間比+寫入次數比+抹除次數比)/3}...(4)(提醒時間(預設))：可選數值，臨界值：可選數值)。
  12. 如請求項11所述之接收終端，其中，當該經過時間超過該提醒時間時，由該提醒輸出單元發出的該提醒提供將該主機通電的指令。
  13. 一種非暫態電腦可讀媒體，其上儲存有 使電腦執行方法的程式，該方法包含：接收資訊，該資訊包括用於識別主機與記憶體系統中一者為該資訊的發送器的編號和用於判定儲存在該主機的非揮發性記憶體中的資料是否有丟失的風險的診斷資訊；管理自從最近接收到該資訊以來經過的經過時間；儲存接收該資訊的時間和該資訊；根據該資訊計算提醒時間；以及當該經過時間超過該提醒時間時，發出提醒，其中，該診斷資訊包括與該主機通電時間、對該非揮發性記憶體寫入資料的次數、以及從該非揮發性記憶體抹除資料的次數相關之資訊，以及其中，該診斷資訊包括該通電時間與對該非揮發性記憶體寫入資料的次數和從該非揮發性記憶體抹除資料的次數中各者的當前值與臨界值，以及該提醒時間是基於以下等式(1)至(4)所計算出：通電時間比=當前值(通電時間)/臨界值(通電時間)...(1) 寫入次數比=當前值(寫入次數)/臨界值(寫入次數)...(2) 抹除次數比=當前值(抹除次數)/臨界值(抹除次數)...(3) 提醒時間=提醒時間(預設)x{1-(通電時間比+寫入次數比+抹除次數比)/3}...(4)(提醒時間(預設))：可選數值，臨界值：可選數值)。
  14. 如請求項13所述之非暫態電腦可讀媒體，其中當該經過時間超過該提醒時間時，該提醒提供指令以將該主機通電。
  15. 一種接收終端，包含：通訊介面，從主機與記憶體系統中一者接收信標，該信標包含系統資訊，該系統資訊包括用於識別發送該信標到該通訊介面的該主機或該記憶體系統的編號和用於判定儲存在該主機的非揮發性記憶體中的資料是否存在丟失的風險的診斷資訊；記憶體單元，儲存當透過該通訊介面最近期接收到該信標的時間以及該信標所包含的該系統資訊；經過時間更新電路，計算當前時間與該記憶體單元中儲存的該時間的差作為經過時間，並將該經過時間儲存在該記憶體單元中；計算電路，基於該診斷資訊計算提醒時間，並當該計算的經過時間超過該計算的提醒時間時發出提醒請求；以及提醒輸出電路，回應於該提醒請求發出提醒；其中，該診斷資訊包括與該主機通電時間、對該非揮發性記憶體寫入資料的次數、以及從該非揮發性記憶體抹除資料的次數相關之資訊，其中，該診斷資訊包括該通電時間與對該非揮發性記憶體寫入資料的次數和從該非揮發性記憶體抹除資料的次數中各者的當前值與臨界值，以及該提醒時間是基於以下 等式(1)至(4)所計算出：通電時間比=當前值(通電時間)/臨界值(通電時間)...(1) 寫入次數比=當前值(寫入次數)/臨界值(寫入次數)...(2) 抹除次數比=當前值(抹除次數)/臨界值(抹除次數)...(3) 提醒時間=提醒時間(預設)x{1-(通電時間比+寫入次數比+抹除次數比)/3}...(4)(提醒時間(預設))：可選數值，臨界值：可選數值)。
  16. 如請求項15所述之接收終端，其中，由該提醒輸出電路發出的該提醒提供指令以將該主機通電。
  17. 一種非暫態電腦可讀媒體，其儲存有程式，其使得電腦執行方法，該方法包含：接收信標，該信標包含系統資訊，該系統資訊包括用於識別發送該信標的主機與記憶體系統中一者的編號和用於判定儲存在該主機的非揮發性記憶體中的資料是否存在丟失的風險的診斷資訊；儲存當最近期接收到該信標的時間以及該信標所包含的該系統資訊；計算當前時間與當最近期接收到該信標的該儲存時間的差作為經過時間，並儲存該經過時間；基於該診斷資訊計算提醒時間； 當該計算的經過時間超過該計算的提醒時間時發出提醒請求；以及回應於該提醒請求發出提醒；其中，該診斷資訊包括與該主機通電時間、對該非揮發性記憶體寫入資料的次數、以及從該非揮發性記憶體抹除資料的次數相關之資訊，其中，該診斷資訊包括該通電時間與對該非揮發性記憶體寫入資料的次數和從該非揮發性記憶體抹除資料的次數中各者的當前值與臨界值，以及該提醒時間是基於以下等式(1)至(4)所計算出：通電時間比=當前值(通電時間)/臨界值(通電時間)...(1) 寫入次數比=當前值(寫入次數)/臨界值(寫入次數)...(2) 抹除次數比=當前值(抹除次數)/臨界值(抹除次數)...(3) 提醒時間=提醒時間(預設)x{1-(通電時間比+寫入次數比+抹除次數比)/3}...(4)(提醒時間(預設))：可選數值，臨界值：可選數值)。
TW110113872A 2020-07-02 2021-04-19 接收終端、通訊系統及程式 TWI782490B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020-115023 2020-07-02
JP2020115023A JP2022012874A (ja) 2020-07-02 2020-07-02 受信端末、通信システム、およびプログラム
US17/186,464 US11360836B2 (en) 2020-07-02 2021-02-26 Receiving terminal, communication system, and program
US17/186,464 2021-02-26

Publications (2)

Publication Number Publication Date
TW202203213A TW202203213A (zh) 2022-01-16
TWI782490B true TWI782490B (zh) 2022-11-01

Family

ID=79010140

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113872A TWI782490B (zh) 2020-07-02 2021-04-19 接收終端、通訊系統及程式

Country Status (2)

Country Link
CN (1) CN113886133A (zh)
TW (1) TWI782490B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935595B2 (en) 2022-02-24 2024-03-19 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence
US11861212B2 (en) 2022-02-24 2024-01-02 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201027541A (en) * 2008-12-18 2010-07-16 Sandisk Corp Data refresh for non-volatile storage
TWI396202B (zh) * 2008-11-14 2013-05-11 Phison Electronics Corp 錯誤校正控制器及其快閃記憶體晶片系統與錯誤校正方法
TWI561983B (en) * 2015-06-10 2016-12-11 Phison Electronics Corp Method of accessing buffer memory, memory controller and memory storage device
US20190340080A1 (en) * 2013-03-15 2019-11-07 Netlist, Inc. Hybrid memory system with configurable error thresholds and failure analysis capability

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001014114A (ja) * 1999-07-01 2001-01-19 Mitsubishi Electric Corp バッテリ駆動式情報処理装置
JP2007193636A (ja) * 2006-01-20 2007-08-02 Seiko Epson Corp リモートメンテナンスシステムおよびプログラム
JP4743905B2 (ja) * 2008-03-25 2011-08-10 Ｎｅｃインフロンティア株式会社 フラッシュメモリ・ストレージ寿命監視装置
CN102866962B (zh) * 2012-08-23 2016-04-27 记忆科技(深圳)有限公司 防止数据丢失的方法及其固态硬盘
CN105469833A (zh) * 2014-09-10 2016-04-06 宇龙计算机通信科技(深圳)有限公司 存储器的寿命预警方法及系统
CN109346114B (zh) * 2018-08-17 2020-12-01 珠海奔图电子有限公司 图像形成装置和耗材芯片掉电处理方法
CN109558288A (zh) * 2018-12-14 2019-04-02 郑州云海信息技术有限公司 Nvme硬盘寿命的检测方法、装置、系统及存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI396202B (zh) * 2008-11-14 2013-05-11 Phison Electronics Corp 錯誤校正控制器及其快閃記憶體晶片系統與錯誤校正方法
TW201027541A (en) * 2008-12-18 2010-07-16 Sandisk Corp Data refresh for non-volatile storage
US20190340080A1 (en) * 2013-03-15 2019-11-07 Netlist, Inc. Hybrid memory system with configurable error thresholds and failure analysis capability
TWI561983B (en) * 2015-06-10 2016-12-11 Phison Electronics Corp Method of accessing buffer memory, memory controller and memory storage device

Also Published As

Publication number Publication date
TW202203213A (zh) 2022-01-16
CN113886133A (zh) 2022-01-04

Similar Documents

Publication Publication Date Title
US10817182B2 (en) System and method for adaptive early completion posting using controller memory buffer
US10466903B2 (en) System and method for dynamic and adaptive interrupt coalescing
US20220043570A1 (en) System and method for adaptive command fetch aggregation
US9933975B1 (en) Data transmission method, memory storage device and memory control circuit unit
US9129672B2 (en) Semiconductor device and operating method thereof
US7193923B2 (en) Semiconductor memory device and access method and memory control system for same
TWI782490B (zh) 接收終端、通訊系統及程式
US9940021B2 (en) Method and system for memory management and memory storage device thereof
US20100199020A1 (en) Non-volatile memory subsystem and a memory controller therefor
US8850102B2 (en) Flash memory with small data programming capability
US8392797B2 (en) Error correcting controller, flash memory chip system, and error correcting method thereof
US10019179B2 (en) Memory device that writes data into a block based on time passage since erasure of data from the block
JP2008139927A (ja) メモリシステム
JP2008192267A (ja) ビットエラーの予防方法、情報処理装置
WO2018175059A1 (en) System and method for speculative execution of commands using the controller memory buffer
US11467758B2 (en) Data writing method using different programming modes based on the number of available physical erasing units, memory control circuit unit and memory storage device
US9507710B2 (en) Command execution using existing address information
US10528289B2 (en) Data storage method for optimizing data storage device and its data storage device
US9733832B2 (en) Buffer memory accessing method, memory controller and memory storage device
JP2012221025A (ja) フラッシュメモリ保持データのバックアップ通知システム、その方法およびプログラム
CN106326135B (zh) 一种平移非易失性存储器nvm的数据的方法及装置
US11360836B2 (en) Receiving terminal, communication system, and program
US11662945B2 (en) Memory system
KR20110074644A (ko) 불휘발성 반도체 메모리 장치
CN110618784B (zh) 数据存储装置及其操作方法