CN113886133A - 接收终端、通信系统和程序 - Google Patents
接收终端、通信系统和程序 Download PDFInfo
- Publication number
- CN113886133A CN113886133A CN202110599544.4A CN202110599544A CN113886133A CN 113886133 A CN113886133 A CN 113886133A CN 202110599544 A CN202110599544 A CN 202110599544A CN 113886133 A CN113886133 A CN 113886133A
- Authority
- CN
- China
- Prior art keywords
- information
- time
- host
- memory
- alarm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 99
- 230000005540 biological transmission Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 15
- 238000004364 calculation method Methods 0.000 claims description 8
- 230000006870 function Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 238000012545 processing Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 11
- 238000007726 management method Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 2
- 238000010922 spray-dried dispersion Methods 0.000 description 2
- 238000013403 standard screening design Methods 0.000 description 2
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical group Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1446—Point-in-time backing up or restoration of persistent data
- G06F11/1448—Management of the data involved in backup or backup restore
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1446—Point-in-time backing up or restoration of persistent data
- G06F11/1458—Management of the backup or restore process
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Circuits Of Receivers In General (AREA)
- Communication Control (AREA)
Abstract
实施方式提供了一种能够降低数据丢失风险的接收终端、通信系统、和程序。根据一种实施方式,通信系统包括主机;以及存储器系统,包括非易失性存储器、和基于来自所述主机的请求执行包括将数据向所述非易失性存储器写入的操作的控制器。其中,在从所述主机向所述非易失性存储器供电的期间,在经过规定的周期后由所述主机和所述存储器系统之一发送信息。所述信息包括用于识别发送该信息的所述主机或所述存储器系统的号码、和用于确定存储在所述非易失性存储器中的数据是否存在丢失的风险的诊断信息。
Description
相关申请的交叉引用
本申请基于并要求2020年7月2日提交的日本专利申请2020-115023和2021年2月26日提交的美国专利申请17/186464的优先权,其通过引用全文并入本申请。
技术领域
本文记载的实施方式大体上涉及接收终端、通信系统和程序。
背景技术
作为存储器系统,已知有例如配备有NAND闪存等的非易失性半导体存储器的固态驱动器(SSD)。SSD连接到诸如计算机的各种主机设备,并且用作其存储设备。另外,已知有在SSD中提供通信功能以使得能够与外部进行通信的通信系统。
发明内容
实施方式提供了一种能够降低数据丢失风险的接收终端、通信系统、和程序。
通常,根据一种实施方式,通信系统包括主机;以及存储器系统,包括非易失性存储器、和基于来自所述主机的请求执行包括将数据向所述非易失性存储器写入的操作的控制器。其中,在从所述主机向所述非易失性存储器供电的期间,在经过规定的周期后由所述主机和所述存储器系统之一发送信息。所述信息包括用于识别发送该信息的所述主机或所述存储器系统的号码、和用于确定存储在所述非易失性存储器中的数据是否存在丢失的风险的诊断信息。
附图说明
图1是示出根据第一实施方式的存储器系统的整体结构的示例的图。
图2是示出根据第一实施方式的信标的结构的示例的图。
图3是示出根据第一实施方式的存储器芯片的整体结构的示例的图。
图4是示出根据第一实施方式的连接到存储器系统的主机的整体结构的示例的图。
图5是示出根据第一实施方式的接收终端的整体结构的示例的图。
图6是示出根据第一实施方式的用于确定是否存在丢失储存在非易失性存储器中的数据的风险的诊断信息的列表的示例的图。
图7是示出根据第一实施方式的通信系统的整体结构的示例的图。
图8A和8B是根据第一实施方式的在接收终端的显示部上显示的画面的示例。
图9是示出根据第一实施方式的发送终端的操作示例的图。
图10是示出根据第一实施方式的接收终端的操作示例的图。
图11是示出根据第二实施方式的存储器系统的整体结构的示例的图。
图12是示出根据第二实施方式的连接到存储器系统的主机的整体结构的示例的图。
具体实施方式
在下文中,将参考附图描述实施方式。在下面的描述中,具有相同功能和结构的元件被赋予相同的附图标记。下面将要描述的每种实施方式均示出了体现该实施方式的技术概念的装置或方法的示例,并且元件的布置、元件之间的连接关系等不限于下面将描述的实施方式。
每个功能块都可以实施为硬件、计算机软件或硬件和计算机软件的组合。由于这个原因,为了清楚地说明每个功能块可以是硬件、计算机软件或其组合中的任何一个,通常将根据它们的功能进行描述。不必像以下示例中那样区分功能块。例如,某些功能块可以由与以下所示的功能块不同的功能块来实现。所描述的功能块可分为子功能块。
图1是示出连接到主机3的存储器系统1的整体结构的示例的框图。例如,存储器系统1是诸如卡或SSD之类的闪存。当连接到主机3时,存储器系统1利用由下文将要描述的电源供给部310提供的电力进行操作,并且进行响应于来自主机3的访问的处理。存储器系统1包括存储器控制器10、通信模块40和非易失性存储器50。
例如,存储器控制器10包括主机接口(I/F)11、缓冲器12、中央处理单元(CPU)13、只读存储器(ROM)14、随机存取存储器(RAM)15、错误检查和纠正(ECC)电路16、通信接口(I/F)17、和存储器接口(I/F)18。它们通过总线19连接。
主机I/F 11执行存储器控制器10与主机3之间的接口处理。
当将从主机3接收的数据例如要写入非易失性存储器50时,缓冲器12临时存储一定量的数据,例如一页,或者当将从非易失性存储器5读取的数据要发送到主机3时,该缓冲器临时存储一定量的数据。页(page)是通常在NAND闪存上执行写入和读取的数据单位。
CPU13控制存储器系统1整体的操作。用于控制CPU13的程序通过使用诸如存储在ROM 14中的控制程序之类的固件或通过将存储在ROM14中的程序加载到RAM15中来执行预定处理。通过执行预定处理,CPU13将各种表存储在RAM15中,从主机3接收写命令、读命令和擦除命令,并且在非易失性存储器50中执行数据的写入、读取和擦除。经由存储器I/F18、缓冲器12、主机I/F 11等与主机3进行数据传输,例如将数据写入非易失性存储器50并从非易失性存储器50读取数据。
并且,CPU13执行存储器系统1中的内部处理,例如巡检(Patrol)和刷新(refresh)。当从主机3供应电力时,存储器系统1可以周期性地巡检和刷新。
巡检是一种用于以预定单位读取例如储存在非易失性存储器50中的数据以检测出数据存储中有错误的块的处理,并且还包括通过ECC电路16检查读取数据中的错误的处理。在检查处理中,ECC电路16通过将读取数据的错误比特的数量与用于刷新的阈值进行比较来检查读取数据中的错误比特的数量是否超过阈值。如果检测到读取数据的错误比特的数量超过了阈值的块,则将检测到的块中的有效数据重写到另一个块。“块”是通常在NAND闪存上执行擦除的数据单位。
譬如,当从某个页读取的数据的错误比特的数量超过阈值时,CPU13刷新包括该页的块中的数据。换言之,CPU13将写入到包括错误比特的数量超过阈值的页的块的数据重写到另一块。然后,CPU13使写入原始块的数据无效。
CPU13被编程为起到发送数据生成部132和信标周期通知部134的作用。发送数据生成部132生成稍后将描述的信标,以发送到接收终端2(图1中未示出)。
信标周期通知部134设定用于将信标发送到接收终端2的周期,例如每100毫秒一次的间隔。存储器系统1的供应商(vender)随后可以改变发送信标的周期,即使最初已将其设置为固定值。例如,信标周期通知部134可以使用“SetFeature”命令来改变发送信标的周期。
譬如,信标是存储器系统1定期发送以将存储器系统1的状态通知给例如接收终端2的周围设备的、并以帧或包的形式发送的信息。根据第一实施方式,当接收终端2接收到从存储器系统1发送来的信标时,接收终端2可以识别出存储器系统1正在从主机3接收电力。另一方面,当接收终端2长时间未接收到信标时,接收终端2可以识别出主机3的电源已关闭或者存储器系统1未与主机3连接。
ROM 14存储诸如CPU13所使用的控制程序之类的固件。例如,RAM15是诸如为动态RAM(DRAM)的半导体存储器,并且用作CPU13的工作区域。RAM15存储用于管理存储器系统1的固件、各种管理表等。
ECC电路16执行错误检测和纠错处理。更具体地,在写入从主机3接收的数据时,针对每组数据生成ECC码。此外,在读取数据时,基于ECC代码执行解码以检测是否存在错误。当检测到错误时,将确定比特的位置并进行纠错。
通信I/F17执行与通信模块40的接口处理。通信I/F17将由发送数据生成部132生成的信标传送到通信模块40。
存储器I/F18执行存储器控制器10和非易失性存储器50之间的接口处理。
通信模块40从通信I/F17接收由发送数据生成部132生成的信标,并将该信标发送到接收终端2。通信模块40包括无线局域网(LAN)通信单元42、近距离无线通信部44和有线通信部46。用于发送和接收高频信号的天线48连接到无线LAN通信部42和近距离无线通信部44。
非易失性存储器50例如是NAND闪存,其包括具有层叠栅结构的存储单元或具有MONOS结构的存储单元。在NAND闪存中,写入和读取通常以页为单位执行,并且擦除通常以块为单位执行。非易失性存储器50包括多个存储器芯片500。例如,图1示出了存储器芯片500-1至500-n,n是1或更大的自然数。存储器芯片500中的每个可以彼此独立地运行。
图2是示出信标结构的示例的图。信标具有PLCP前同步码、PLCP头、IEEE802.11头、IP头、TCP头、数据和FCS。此外,数据还包括活跃(alive)消息、固有ID、警报时间(默认)MAX和自我监控分析与报告技术(S.M.A.R.T.)信息。S.M.A.R.T.是一种自我诊断功能,用于SDD、硬盘驱动器(HDD)等的故障的及早发现及故障的预测。S.M.A.R.T.信息是有关S.M.A.R.T.中各个检查项目的信息,例如SDD和HDD的温度以及错误数量。
图2示出了作为S.M.A.R.T.信息的当前值和阈值,其均与通电时间、写入次数和擦除次数有关。通电时间是从主机3的电源被接通以来的总时间,即非易失性存储器50的使用时间。写入次数是将数据写入到非易失性存储器50的次数。擦除次数是擦除写入非易失性存储器50中的数据的次数。在第一实施方式中,将以以下情形为例进行描述,即随着通电时间、写入次数和擦除次数的增加,即随着非易失性存储器50的磨损(wear-out)程度的增加,当前值也随之增加。
此外,S.M.A.R.T.信息可以包括非易失性存储器50的温度、ECC电路16检测到的错误的数量等。当存储器系统1没有S.M.A.R.T.功能,信息不会被发送。当存储器系统1的供应商预先为各个检查项目设置阈值时,阈值与当前值一起被发送。当存储器系统1的供应商未针对各个检查项目预先设置阈值时,接收终端2的用户可以设置适当的值。
活跃消息用于明确指示主机3的电源已打开。当接收终端2接收到信标时,活跃消息向接收终端2指示与接收到的信标相对应的主机3的电源被打开。
固有ID是用于识别信标的发送源的任意的号码。例如,固有ID是对于存储器系统1固有的任意数字。例如,当从存储器系统1无线发送信标时,可以使用IEEE802.11头中其自身的MAC地址来标识存储器系统1,而不是固有ID。
警报时间(默认)MAX为警报时间(默认)的上限,下面将对其进行说明。警报时间(默认)MAX由存储器系统1的供应商为存储器系统1的每种型号而设置。由于存储器系统1根据存储器系统1的型号而具有不同的刷新时机,因此需要设置警报时间(默认)MAX。存储器系统1的供应商将警报时间(默认)设置为小于或等于上限,而接收终端2的使用者可以适当地修改警报时间(默认)。
接下来,将参考图3描述存储器芯片500的结构示例。图3是示出了存储器芯片500的结构的示例的框图。如图3所示,存储器芯片500包括输入输出电路510、逻辑控制器520、就绪/繁忙(ready/busy)控制电路530、寄存器540、定序器(sequencer)550、电压生成电路560、感测放大器模块570、行解码器模块580、和存储器单元阵列590。
输入输出电路510向存储器控制器10发送和从存储器控制器10接收例如8比特宽的输入/输出信号I/O(I/O 1至I/O 8)。譬如,输入输出电路510将包含在存储器控制器10接收的输入/输出信号I/O中的写数据DAT传输到感测放大器模块570。此外,输入输出电路510将从感测放大器模块570传送来的读取数据DAT作为输入/输出信号I/O发送到存储器控制器10。
逻辑控制器520基于从存储器控制器10接收的各种控制信号来控制输入输出电路510和定序器550。例如,使用芯片使能(enable)信号/CE、命令锁存器使能信号CLE、地址锁存使能信号ALE、写入使能信号/WE、读取使能信号/RE和写入保护信号/WP作为各种控制信号。信号/CE是用于启用存储器芯片500的信号。信号CLE用于通知输入输出电路510与断言(assert)信号CLE并行地输入到存储器芯片500的信号是命令CMD。信号ALE用于通知输入输出电路510与断言信号ALE并行地输入到存储器芯片500的信号是地址信息ADD。例如,信号/WE和信号/RE分别是命令输入/输出信号I/O到输入输出电路510的输入和输出的信号。信号/WP是用于例如在打开和关闭电源时使存储器芯片500进入保护状态的信号。
就绪/繁忙控制电路530基于定序器550的工作状态来生成就绪/繁忙信号RBn。信号RBn是这样的信号,其通知存储器控制器10存储器芯片500是处于就绪状态以从存储器控制器10接受命令,还是处于繁忙状态而不从存储器控制器10接受命令。
寄存器540包括状态寄存器540A、地址寄存器540B和命令寄存器540C。状态寄存器540A例如存储定序器550的状态信息STS,并且基于定序器550的指示将状态信息STS传送到输入输出电路510。地址寄存器540B存储从输入输出电路510传送来的地址信息ADD。地址信息ADD中包括的块地址、列地址和页地址分别由行解码器模块580、感测放大器模块570和电压生成电路560使用。命令寄存器540C存储从输入输出电路510传送来的命令CMD。
定序器550基于存储在命令寄存器540C中的命令CMD来控制存储器芯片500的整体操作。例如,定序器550控制电压生成电路560、感测放大器模块570、行解码器模块580等以执行各种操作,如写入操作和读取操作。
电压生成电路560基于定序器550的控制来生成期望的电压,并将所生成的电压提供给感测放大器模块570、行解码器模块580、存储器单元阵列590等。例如,电压生成电路560基于存储在地址寄存器540B中的页地址,对与选择字线对应的信号线和与非选择字线对应的信号线中的每个分别施加期望的电压。
感测放大器模块570经由输入输出电路510将从存储器单元阵列590读取的数据DAT输出到存储器控制器10。此外,感测放大器模块570经由输入输出电路510将从存储器控制器10接收到的写数据DAT传输到存储器单元阵列590。
行解码器模块580基于存储在地址寄存器540B中的块地址来选择块BLK,以执行各种操作。然后,行解码器模块580将从电压生成电路560提供的电压传送到所选择的块BLK。
存储器单元阵列590包括多个块BLK,每个块包括与行和列相对应的多个非易失性存储器单元。作为示例,图3示出了块BLK0至BLKn,n为1或更大的自然数。存储器单元阵列590存储由存储器控制器10提供的数据。
图4是示出连接到存储器系统1的主机3的整体结构的示例的框图。例如,数码相机、移动电话、个人计算机等可以是主机3。主机3例如包括主机控制器31、CPU33、ROM34、RAM35、硬盘36(和/或SSD)。这些硬件组件通过总线37连接。在下面的描述中,主机3也被称为发送终端3。
主机控制器31在连接到存储器系统1的同时执行与存储器系统1的接口处理。此外,主机控制器31根据CPU 33的指令发出各种命令。
主机控制器31具有电源供给部310。电源供给部310向存储器系统1供电。当连接到主机3时,存储器系统1利用由电源供给部310提供的电力进行操作,并且根据来自主机3的访问来执行处理。
CPU 33控制整个主机3。ROM34存储CPU 33的操作所需的固件。RAM 35用作CPU 33的工作区域,并且例如,可由CPU 33执行的程序也被加载到RAM 35中并从RAM 35执行。硬盘36存储各种数据。
图5是示出接收终端2的整体结构的示例的框图。接收终端2是用于操作各种软件应用程序的终端。接收终端2例如是智能电话、平板电脑、移动电话或个人计算机。接收终端2优选是便携式的,使得用户可以随时检查从发送终端3接收的信息。
例如,接收终端2包括通信I/F 21、CPU22、存储部23、时间管理部24、警报时间计算部25、警报输出部26、显示部27以及操作部28。这些部件通过总线29连接。
通信I/F 21是从存储器系统1接收信标的接口电路。通信I/F 21包括无线LAN通信部212、近距离无线通信部214、有线通信部216和天线218。天线218发送和接收高频信号,并且与线LAN通信部212和近距离无线通信部214连接。
无线LAN通信部212是通过无线LAN与存储器系统1进行通信的电路,而近距离无线通信部214是通过近距离无线通信与存储器系统1进行通信的电路。这里的近距离无线通信例如包括蓝牙、近场通信(NFC)。有线通信部216是通过有线与存储器系统1进行通信的电路。
天线218通过无线LAN或近距离无线通信与存储器系统1的天线48进行无线通信。
CPU22控制整个接收终端2。CPU22从接收到的信标中检索执行接收终端2的功能所需的信息,例如存储器系统1的固有ID和S.M.A.R.T.信息,并将所需的信息传送至存储部23。
存储部23存储执行接收终端2的功能所需的信息和程序。可以使用ROM、RAM、闪存等的半导体存储设备、HDD或SSD等的存储设备以及其他存储介质作为存储部23。譬如,可以将存储器系统1的固有ID、S.M.A.R.T.信息、以及接收终端2接收到信标的时刻存储在存储部23中。
时间管理部24是管理自从最近接收到包括与存储器系统1相对应的固有ID的信标以来的经过时间的电路。时间管理部24具有均为电路的当前时刻获取部242和经过时间更新部244。当前时刻获取部242经由总线29连接至经过时间更新部244。
例如,使用对当前时刻进行计时的计时器作为当前时刻获取部242。尽管可以在接收终端2的内部设置计时器,但是例如也可以从接收终端2的外部获取关于时间的信息。
经过时间更新部244根据当前时刻与最近接收到包含与存储器系统1相对应的固有ID的信标的时间之间的差来计算经过时间。此外,经过时间更新部244将与存储在存储部23中的经过时间相关的信息更新为最新计算出的经过时间。
警报时间计算部25是计算由警报输出部26发出警报的时间(在本文中称为警报时间),并将该时间发送给警报输出部26的电路。下面将描述计算警报时间的方法的示例。
图6示出了与存储器系统1相对应的S.M.A.R.T.信息的列表。与S.M.A.R.T信息的列表相对应的数据存储在存储部23中。图6示出了通电时间、写入次数和擦除次数,作为各个检查项目的示例。首先,基于图6所示的通电时间的当前值和阈值,算出以下式(1)所示的通电时间比。此外,也通过类似的方式来计算以下式(2)所表示的写入次数比、和以下式(3)所表示的擦除次数比。当存储器系统1不具有S.M.A.R.T.功能且因此警报时间计算部25无法执行式(1)-(3)时,通电时间比、写入次数比和擦除次数比均等于零。
通电时间比=当前值(通电时间)/阈值(通电时间)...(1)
写入次数比=当前值(写入次数)/阈值(写入次数)...(2)
擦除次数比=当前值(擦除次数)/阈值(擦除次数)...(3)
当以上式(1)至(3)中的比率中的任何一个大于或等于1时,存储器系统1可能接近其使用寿命的尽头。因此,警报时间计算部25向警报输出部26发送警报发布请求,以发出指示用户将存储器系统1中的数据备份到另一存储介质的警报。
另一方面,当以上式(1)至(3)中的比率中的任何一个小于1时,通过以下式(4)来计算警报时间。
警报时间=警报时间(默认)×{1-(通电时间比+写入次数比+擦除次数比)/3}...(4)
当自从最近一次接收到包含与存储器系统1相对应的固有ID的信标以来的经过时间超过由式(4)计算出的警报时间时,则存储器系统1处于无法为存储器系统1持续供电的状态。因此,由于自然放电,非易失性存储器50中的数据将丢失。从而,警报时间计算部25向警报输出部26发送警报发布请求,以指示用户打开发送终端3的电源。也可以基于用户的偏好等将警报时间设置为任意时间,而无需进行上述计算。
当从警报时间计算部25接收到警报发布请求时,例如为电路的警报输出部26发出警报。显示警报,以指示用户打开主机3的电源或将存储器系统1中的数据备份到另一存储介质。替代地,警报可以是振动、光、声音等。例如,警报输出部26向用户通知提示用户将存储器系统1中的数据备份到另一存储介质的消息。注意到警报的用户可以将存储器系统1中的数据备份到新的SSD、SD卡等。在另一示例中,警报输出部26向用户通知提示用户打开主机3的电源的消息。注意到警报的用户可以将存储器系统1连接到主机3并打开主机3的电源。
当执行接收终端2的规定功能或选择要执行的功能时,显示部27显示所需的信息。使用液晶显示器(LCD)、有机EL元件等作为显示部27。为了向用户发出指令,警报输出部26可以将指令发送到显示部27,然后显示部27可将指令显示给用户。
操作部28允许用户输入诸如字符之类的信息并选择功能。可以使用触摸面板、键盘、鼠标等作为操作部28。如果操作部28是触摸面板,则操作部28叠加在显示部27上,并且用户可以通过触摸预定显示区域操作触摸面板以执行输入操作。
图7是示出通信系统1000的整体结构的示例的框图。通信系统1000包括多个存储器系统1、接收终端2和多个发送终端3。在图7所示的通信系统1000中,多个存储器系统1由一个接收终端2管理。例如,存储器系统1-1和1-2分别是SSD和SD卡。发送终端3-1和3-2分别是个人计算机和数码相机。接收终端2是智能电话。存储器系统1连接到发送终端3,使得包含与每个存储器系统1相对应的固有ID的信标可以被发送至接收终端2。在图7中,每个存储器系统1可以被内置到主机中或者可以被外部连接。以此方式,如果可以电连接诸如为SSD的存储器系统1和诸如为个人计算机的主机3以发送信标,则存储器系统1和主机3形成通信系统。
图8A和图8B是在接收终端2的显示部27上显示的画面的示例。如图8A所示,可以由图表图示出S.M.A.R.T.信息的各个检查项目,例如每个存储器系统1的非易失性存储器50随时间变化的温度、以及随时间改写数据的次数。进一步地,如图8B所示,可以显示从主机3的电源关闭的经过时间、用于刷新每个存储器系统1的诸如为警报时间的标准时间等。这样,接收终端2可以用于存储器系统1的故障诊断。
接下来,将参照图9描述存储器系统1的操作示例。
当存储器系统1没有设置在发送终端3中时(步骤S11中为“否”),用户等待直到在发送终端3中设置了存储器系统1。
当存储器系统1连接到发送终端3时(步骤S11中为“是”),图9的处理进入步骤S12。
当没有向存储器系统1供电时(步骤S12中为“否”),存储器系统1等待直至用户打开发送终端3的电源。
当为存储器系统1供电时(步骤S12中为“是”),包括固有ID和S.M.A.R.T.信息的信标被发送到接收终端2(步骤S13)。
接下来,信标周期通知部134等待直到经过了发送信标的规定时间(步骤S14),并且存储器系统1返回到步骤S11并执行与上述相同的处理。
接下来,将参照图10描述接收终端2的操作示例。
当从发送终端3接收到信标时(步骤S21中为“是”),接收时刻、信标中包括的S.M.A.R.T.信息等与固有ID相关联地存储在存储部23中(步骤S22),然后,图10的处理进入步骤S23。
当接收到的S.M.A.R.T.信息的各个检查项目的当前值大于或等于阈值时(步骤S23中为“是”),发出警报以指示用户将存储器系统1中的数据备份到另一存储介质(步骤S24)。此后,处理返回到步骤S21,并且执行与上述相同的处理。
当接收到的S.M.A.R.T.信息的各个检查项目的当前值小于阈值时(步骤S23中为“否”),基于接收到的S.M.A.R.T.信息计算出与该存储器系统1相对应的警报时间(步骤S25)。此后,处理返回到步骤S21,并且执行与上述相同的处理。
当尚未从发送终端3接收到信标时(步骤S21中为“否”),经过时间更新部244从最近接收到包含与存储器系统1相对应的固有ID的信标的时间与当前时刻之间的差来计算经过时间,并且将与存储在存储部23中的经过时间相关的信息更新为最新计算出的经过时间(步骤S26)。
当经过时间未超过警报时间时(步骤S27中为“否”),处理返回到步骤S21并执行与上述相同的处理。
当经过时间超过警报时间时(步骤S27中为“是”),发出警报以指示用户打开发送终端3的电源(步骤S28)。此后,处理返回到步骤S21并执行与上述相同的处理。
由于诸如为SD卡或SSD的闪存会由于自然放电而丢失数据,因此需要定期刷新闪存以保留存储的数据。
比较示例的通信系统配备有以下功能:在假定闪存电连接到发送终端的情况下,在储存在闪存中的数据丢失之前,定期地刷新闪存。但是,例如,从相机中取出并长时间断开连接的SD卡有丢失数据的风险,因为无法执行定期刷新闪存的功能。类似地,当发送终端的电源关闭时,直到用户注意到发送终端的电源关闭时,用户才会打开发送终端的电源。由于在发送终端的电源关闭时不能执行定期刷新闪存的功能,因此存在闪存中数据丢失的风险。
根据第一实施方式的通信系统1000,在发送终端3的电源接通时,存储器系统1以一定的时间间隔将信标发送到接收终端2。通过接收信标,接收终端2可以管理存储器系统1的通电状态或内部信息。进而,基于该信息,接收终端2在存储器系统1的数据丢失之前能够警告用户打开发送终端3的电源。结果,可以降低存储器系统1中数据丢失的风险。
进一步地,即使在存储器系统1未连接到发送终端3的情况下,接收终端2也能够基于存储器系统1供电时在存储器系统1所发送的信标中的信息警告用户将存储器系统1连接到发送终端3并开启发送终端3的电源。
并且,由于接收终端2可以管理和控制多个存储器系统1的状态,因此不必向可能与存储器系统1连接的所有发送终端3引入用于管理和控制存储器系统1的状态的功能。此外,这些功能可以由存储器系统1和接收终端2来实现,并且不需要向与存储器系统1连接的发送终端3增加新功能。因此,可以降低系统引入和管理成本。
进一步地,当存储器系统1具有S.M.A.R.T.功能时,包括S.M.A.R.T.信息的信标可以被发送到接收终端2。因此,接收终端2可以根据接收到的S.M.A.R.T.信息对存储器系统1进行故障诊断。当存储器系统1的使用寿命可能结束时,能够警告用户将存储器系统1的数据备份到另一存储介质。结果,可以降低由于存储器系统1的劣化而导致数据混乱的风险。
接下来,将参照图11和图12描述第二实施方式。图11是示出主机3a和存储器系统1a的整体结构的示例的框图。图12是更详细地示出图11中的主机3a的整体结构的示例的框图。
基本上,根据第二实施方式的通信系统具有与第一实施方式的通信系统1000相同的结构。然而,第二实施方式的通信系统与通信系统1000的不同之处在于,主机3a具有通信I/F38和通信模块40a来代替存储器系统1a。通信I/F 38以与第一实施方式的通信I/F17相同的方式结构。通信模块40a以与第一实施方式的通信模块40相同的方式结构。注意,如果可能的话,第一实施方式和第二实施方式可以彼此组合。
主机控制器31从主机I/F11接收由发送数据生成部132生成的信标,并将信标传输到通信I/F38。通信I/F38将接收到的信标传送到通信模块40a。通信模块40a将接收到的信标发送到接收终端2。
如上所述,在第二实施方式中,由于发送终端3a包含通信I/F 38和通信模块40a,因此即使在未安装通信模块40a的闪存1a中也能够获得与第一实施方式相同的效果。
尽管已经描述了某些实施方式,但是这些实施方式仅以示例的方式给出,并不意图限制本发明的范围。实际上,本文描述的新颖的实施方式可以以多种其他形式来体现;并且在不脱离本发明的精神的情况下,可以以本文描述的实施方式的形式进行各种省略、替换和改变。所附权利要求及其等同物旨在覆盖将落入本发明的范围和精神内的这种形式或变型。
附图标记
1:存储器系统
2:接收终端
3:主机
10:存储器控制器
11:主机I/F
12:缓冲器
13:CPU
14:ROM
15:RAM
16:ECC电路
17:通信I/F
18:存储器I/F
19:总线
21:通信I/F
22:CPU
23:存储部
24:时间管理部
25:警报时间计算部
26:警报输出部
27:显示部
28:操作部
29:总线
31:主机控制器
33:CPU
34:ROM
35:RAM
36:硬盘
37:总线
40:通信模块
42:无线LAN通信部
44:近距离无线通信部
46:有线通信部
48:天线
50:非易失性存储器
132:发送数据生成部
134:信标周期通知部
212:无线LAN通信部
214:近距离无线通信部
216:有线通信部
218:天线
242:当前时刻获取部
244:经过时间更新部
310:电源供给部
500:存储器芯片
510:输入输出电路
520:逻辑控制器
530:就绪/繁忙控制电路
540:寄存器
550:定序器
560:电压生成电路
570:感测放大器模块
580:行解码器模块
590:存储器单元阵列
1000:通信系统
Claims (20)
1.一种通信系统,包括:
主机;以及
存储器系统,包括非易失性存储器、和基于来自所述主机的请求执行包括将数据向所述非易失性存储器写入的操作的控制器,
其中,在从所述主机向所述非易失性存储器供电的期间,在经过规定的周期后由所述主机和所述存储器系统之一发送信息,所述信息包括用于识别发送该信息的所述主机或所述存储器系统的号码、和用于确定存储在所述非易失性存储器中的数据是否存在丢失的风险的诊断信息。
2.根据权利要求1所述的通信系统,其中,
当所述主机的电源打开时,所述控制器定期执行所述非易失性存储器的巡检读取和刷新。
3.根据权利要求1所述的通信系统,还包括:
接收终端,基于所发送的信息来控制警报的发布。
4.根据权利要求3所述的通信系统,其中,
所述存储器系统还包括通信模块,所述通信模块接收来自所述控制器的信息,并在经过规定的周期后将所述信息发送至所述接收终端。
5.根据权利要求3所述的通信系统,其中,
所述主机还包括通信模块,所述通信模块接收来自所述控制器的信息,并在经过规定的周期后将所述信息发送至所述接收终端。
6.根据权利要求3所述的通信系统,其中,
在所述接收终端最近接收到所述信息起的经过时间超过了基于所述信息计算出的警报时间时,所述接收终端发出所述警报以指示接通所述主机的电源。
7.根据权利要求3所述的通信系统,其中,
通过无线通信将所述信息发送到所述接收终端。
8.根据权利要求3所述的通信系统,其中,
所述接收终端管理多个存储器系统,所述多个存储器系统中的每个具有不同的识别号码。
9.根据权利要求3所述的通信系统,其中,
所述诊断信息包括与所述主机的通电时间、向所述非易失性存储器写入数据的次数、以及从所述非易失性存储器擦除数据的次数有关的信息。
10.根据权利要求9所述的通信系统,其中,
所述接收终端包括显示部,该显示部显示以下中的至少一个:随时间变化的诊断信息的图表显示、所述主机的电源关闭起的经过时间、和用于检测所述非易失性存储器中有错误的数据单元的标准时间,
所述显示部将有效数据从检测到的所述数据单元重写到其他数据单元。
11.根据权利要求9所述的通信系统,其中,
所述诊断信息还包括所述非易失性存储器的温度、以及由错误检查和纠正即ECC电路检测到的存储在所述非易失性存储器中的数据的数据单元中的错误的数量。
12.根据权利要求9所述的通信系统,其中,
所述诊断信息包括所述通电时间、向所述非易失性存储器写入数据的次数、以及从所述非易失性存储器擦除数据的次数中的每一个的当前值和阈值,并且根据以下式(1)至(4)计算所述警报时间:
通电时间比=当前值(通电时间)/阈值(通电时间)...(1)
写入次数比=当前值(写入次数)/阈值(写入次数)...(2)
擦除次数比=当前值(擦除次数)/阈值(擦除次数)...(3)
警报时间=警报时间(默认)×{1-(通电时间比+写入次数比+擦除次数比)/3}...(4)
其中所述警报时间(默认)是任意数值,所述阈值是任意数值。
13.根据权利要求12所述的通信系统,其中,
当所述诊断信息中的一个的当前值大于或等于其阈值时,所述接收终端向用户发出警报,以指示将存储在所述非易失性存储器中的数据传输到另一存储介质。
14.一种接收终端,包括:
通信接口,接收来自主机和存储器系统中的至少一个的信息,所述信息包括用于识别将该信息发送给所述通信接口的所述主机或所述存储器系统的号码、和用于确定存储在所述主机的所述非易失性存储器中的数据是否存在丢失的风险的诊断信息;
时间管理电路,管理从最近接收到所述信息起的经过时间;
存储部,存储接收到所述信息的时刻、和所述信息;
计算电路,基于所述信息计算警报时间并确定是否存在数据丢失的所述风险;以及
警报输出电路,当所述经过时间超过所述警报时间时发出警报。
15.根据权利要求14所述的接收终端,其中,
所述警报输出部发出的所述警报指示在所述经过时间超过所述警报时间时打开所述主机的电源。
16.根据权利要求14所述的接收终端,其中,
所述诊断信息包括与所述主机的通电时间、向所述非易失性存储器写入数据的次数、以及从所述非易失性存储器擦除数据的次数有关的信息。
17.根据权利要求16所述的接收终端,其中,
所述诊断信息包括所述通电时间、向所述非易失性存储器写入数据的次数、以及从所述非易失性存储器擦除数据的次数中的每一个的当前值和阈值,并且根据以下式(1)至(4)计算所述警报时间:
通电时间比=当前值(通电时间)/阈值(通电时间)...(1)
写入次数比=当前值(写入次数)/阈值(写入次数)...(2)
擦除次数比=当前值(擦除次数)/阈值(擦除次数)...(3)
警报时间=警报时间(默认)×{1-(通电时间比+写入次数比+擦除次数比)/3}...(4)
其中所述警报时间(默认)是任意数值,所述阈值是任意数值。
18.根据权利要求17所述的接收终端,其中,
当所述诊断信息的当前值大于或等于阈值时,所述警报输出部发出警报,以指示将存储在所述非易失性存储器中的数据传输到另一存储介质。
19.一种非暂时性计算机可读介质,存储有使计算机执行方法的程序,所述方法包括如下步骤:
接收信息,所述信息包括用于将主机或存储器系统识别为所述信息的发送源的号码、和用于确定存储在所述主机的所述非易失性存储器中的数据是否存在丢失的风险的诊断信息;
管理从最近接收到所述信息起的经过时间;
存储接收到所述信息的时刻、和所述信息;
基于所述信息计算警报时间;以及
当所述经过时间超过所述警报时间时发出警报。
20.根据权利要求19所述的非暂时性计算机可读介质,其中,
所述警报指示在所述经过时间超过所述警报时间时打开所述主机的电源。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020115023A JP2022012874A (ja) | 2020-07-02 | 2020-07-02 | 受信端末、通信システム、およびプログラム |
JP2020-115023 | 2020-07-02 | ||
US17/186,464 US11360836B2 (en) | 2020-07-02 | 2021-02-26 | Receiving terminal, communication system, and program |
US17/186464 | 2021-02-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113886133A true CN113886133A (zh) | 2022-01-04 |
CN113886133B CN113886133B (zh) | 2024-05-28 |
Family
ID=79010140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110599544.4A Active CN113886133B (zh) | 2020-07-02 | 2021-05-31 | 接收终端、通信系统和计算机可读介质 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113886133B (zh) |
TW (1) | TWI782490B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11935595B2 (en) | 2022-02-24 | 2024-03-19 | Silicon Motion, Inc. | Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence |
US11977776B2 (en) | 2022-02-24 | 2024-05-07 | Silicon Motion, Inc. | Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes |
US11977752B2 (en) | 2022-02-24 | 2024-05-07 | Silicon Motion, Inc. | Flash memory controller and method capable of sending data toggle set-feature signal to enable, disable, or configure data toggle operation of flash memory device |
US11861212B2 (en) | 2022-02-24 | 2024-01-02 | Silicon Motion, Inc. | Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence |
US11972146B2 (en) | 2022-02-24 | 2024-04-30 | Silicon Motion, Inc. | Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001014114A (ja) * | 1999-07-01 | 2001-01-19 | Mitsubishi Electric Corp | バッテリ駆動式情報処理装置 |
JP2007193636A (ja) * | 2006-01-20 | 2007-08-02 | Seiko Epson Corp | リモートメンテナンスシステムおよびプログラム |
JP2009230660A (ja) * | 2008-03-25 | 2009-10-08 | Nec Infrontia Corp | フラッシュメモリ・ストレージ寿命監視装置 |
CN102866962A (zh) * | 2012-08-23 | 2013-01-09 | 记忆科技(深圳)有限公司 | 防止数据丢失的方法及其固态硬盘 |
US20140281661A1 (en) * | 2013-03-15 | 2014-09-18 | Netlist, Inc. | Hybrid Memory System With Configurable Error Thresholds And Failure Analysis Capability |
CN105469833A (zh) * | 2014-09-10 | 2016-04-06 | 宇龙计算机通信科技(深圳)有限公司 | 存储器的寿命预警方法及系统 |
CN109346114A (zh) * | 2018-08-17 | 2019-02-15 | 珠海奔图电子有限公司 | 图像形成装置和耗材芯片掉电处理方法 |
CN109558288A (zh) * | 2018-12-14 | 2019-04-02 | 郑州云海信息技术有限公司 | Nvme硬盘寿命的检测方法、装置、系统及存储介质 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI396202B (zh) * | 2008-11-14 | 2013-05-11 | Phison Electronics Corp | 錯誤校正控制器及其快閃記憶體晶片系統與錯誤校正方法 |
US7859932B2 (en) * | 2008-12-18 | 2010-12-28 | Sandisk Corporation | Data refresh for non-volatile storage |
TWI561983B (en) * | 2015-06-10 | 2016-12-11 | Phison Electronics Corp | Method of accessing buffer memory, memory controller and memory storage device |
-
2021
- 2021-04-19 TW TW110113872A patent/TWI782490B/zh active
- 2021-05-31 CN CN202110599544.4A patent/CN113886133B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001014114A (ja) * | 1999-07-01 | 2001-01-19 | Mitsubishi Electric Corp | バッテリ駆動式情報処理装置 |
JP2007193636A (ja) * | 2006-01-20 | 2007-08-02 | Seiko Epson Corp | リモートメンテナンスシステムおよびプログラム |
JP2009230660A (ja) * | 2008-03-25 | 2009-10-08 | Nec Infrontia Corp | フラッシュメモリ・ストレージ寿命監視装置 |
CN102866962A (zh) * | 2012-08-23 | 2013-01-09 | 记忆科技(深圳)有限公司 | 防止数据丢失的方法及其固态硬盘 |
US20140281661A1 (en) * | 2013-03-15 | 2014-09-18 | Netlist, Inc. | Hybrid Memory System With Configurable Error Thresholds And Failure Analysis Capability |
CN105469833A (zh) * | 2014-09-10 | 2016-04-06 | 宇龙计算机通信科技(深圳)有限公司 | 存储器的寿命预警方法及系统 |
CN109346114A (zh) * | 2018-08-17 | 2019-02-15 | 珠海奔图电子有限公司 | 图像形成装置和耗材芯片掉电处理方法 |
CN109558288A (zh) * | 2018-12-14 | 2019-04-02 | 郑州云海信息技术有限公司 | Nvme硬盘寿命的检测方法、装置、系统及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
TW202203213A (zh) | 2022-01-16 |
TWI782490B (zh) | 2022-11-01 |
CN113886133B (zh) | 2024-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113886133B (zh) | 接收终端、通信系统和计算机可读介质 | |
US9940045B2 (en) | Address mapping table recovery upon power failure | |
US9129672B2 (en) | Semiconductor device and operating method thereof | |
US7193923B2 (en) | Semiconductor memory device and access method and memory control system for same | |
US8705302B2 (en) | Semiconductor memory devices having self-refresh capability | |
KR102351660B1 (ko) | 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법 | |
US10649692B2 (en) | Storage device, system including the same and method of operating the same | |
US8897092B2 (en) | Memory storage device, memory controller and controlling method | |
US20180314444A1 (en) | Memory device that writes data into a block based on time passage since erasure of data from the block | |
KR20150029402A (ko) | 데이터 저장 시스템 및 그것의 동작 방법 | |
US20160041788A1 (en) | Method of optimizing non-volatile memory based storage device | |
KR20110043211A (ko) | 플래시 메모리 장치의 동작 방법 및 그것을 포함하는 메모리 시스템 | |
KR102680421B1 (ko) | 불휘발성 메모리 및 불휘발성 메모리 시스템 | |
CN107045484B (zh) | 数据存储装置 | |
US11360836B2 (en) | Receiving terminal, communication system, and program | |
US10650879B2 (en) | Device and method for controlling refresh cycles of non-volatile memories | |
KR20170139730A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US20230259307A1 (en) | Memory system | |
KR20140109106A (ko) | 반도체 장치 및 이의 동작 방법 | |
JP2012221025A (ja) | フラッシュメモリ保持データのバックアップ通知システム、その方法およびプログラム | |
CN112394879B (zh) | 操作存储设备的方法、存储设备及操作存储系统的方法 | |
KR20110074644A (ko) | 불휘발성 반도체 메모리 장치 | |
US11449422B2 (en) | Memory controller and operating method thereof | |
CN111063383B (zh) | 存储器系统及其操作方法 | |
KR20200101884A (ko) | 데이터 저장 시스템 및 그것의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |