CN111063383B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN111063383B
CN111063383B CN201910909149.4A CN201910909149A CN111063383B CN 111063383 B CN111063383 B CN 111063383B CN 201910909149 A CN201910909149 A CN 201910909149A CN 111063383 B CN111063383 B CN 111063383B
Authority
CN
China
Prior art keywords
erase count
memory
block
victim
erase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910909149.4A
Other languages
English (en)
Other versions
CN111063383A (zh
Inventor
金辰杓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111063383A publication Critical patent/CN111063383A/zh
Application granted granted Critical
Publication of CN111063383B publication Critical patent/CN111063383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种存储器系统，该存储器系统包括：存储器装置，存储擦除计数列表，该擦除计数列表记录多个存储块中的每个的第一擦除计数；以及控制器，对每个存储块的第一擦除计数进行计数，更新擦除计数列表以反映第一擦除计数，从存储块中选择牺牲块，检查与每个牺牲块对应的第二擦除计数，更新牺牲块擦除计数列表以反映第二擦除计数，比较与牺牲块之中的目标牺牲块对应的第一擦除计数和第二擦除计数，并且当第一擦除计数等于第二擦除计数时将存储在目标牺牲块中的数据移动到正常块。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2018年10月17日提交的申请号为10-2018-0123639的韩国专利申请的优先权，该韩国专利申请的公开内容通过引用整体并入本文。
技术领域
本发明的各个实施例总体涉及一种存储器系统。具体地，实施例涉及一种能够高效管理存储块的存储器系统及其操作方法。
背景技术
计算机环境范例已经朝向使得能够随时随地使用计算系统的普适计算转变。因此，对于诸如移动电话、数码相机和膝上型计算机的便携式电子装置的需求已经快速增长。这些电子装置通常包括使用存储器装置的存储器系统作为数据存储装置。数据存储装置可以用作便携式电子装置的主存储器单元或辅助存储器单元。
由于不存在机械驱动部件，使用存储器装置的数据存储装置提供了诸如优异的稳定性和耐用性、高信息访问速度和低功耗的优点。并且，数据存储装置可以具有比硬盘装置更高的数据访问速率和更低的功耗。具有这种优点的数据存储装置的非限制性示例包括通用串行总线(USB)存储器装置、各种接口的存储卡以及固态驱动器(SSD)等。
发明内容
本发明的各个实施例涉及一种能够通过管理与每个牺牲存储块对应的擦除计数来高效地执行擦除操作和读取操作的存储器系统。
根据本发明的实施例，一种存储器系统可以包括：存储器装置，适用于存储擦除计数列表，该擦除计数列表记录多个存储块中的每个的第一擦除计数；以及控制器，适用于对每个存储块的第一擦除计数进行计数，更新擦除计数列表以反映第一擦除计数，从存储块中选择牺牲块，检查在选择牺牲块时的第一擦除计数作为与牺牲块中的每个对应的第二擦除计数，更新牺牲块擦除计数列表以反映第二擦除计数，比较与牺牲块之中的、被检测以确定将牺牲块中的数据移动到正常块的操作是否必要的目标牺牲块对应的第一擦除计数和第二擦除计数，并且当第一次擦除计数等于第二次擦除计数时，将存储在目标牺牲块中的数据移动到正常块，其中第一擦除计数是目前为止对每个存储块执行的擦除操作的累计次数，其中第二擦除计数是直到选择牺牲块时已经对每个牺牲块执行的擦除操作的累计次数。
根据本发明的实施例，一种存储器系统的操作方法可以包括：对多个存储块中的每个的第一擦除计数进行计数；更新擦除计数列表使得第一擦除计数对应于每个存储块；从存储块中选择牺牲块；检查在选择牺牲块时的第一擦除计数作为与牺牲块中的每个对应的第二擦除计数，并且更新牺牲块擦除计数列表以反映第二擦除计数；比较与牺牲块之中的、被检测以确定将数据从牺牲块移动到正常块是否必要的目标牺牲块对应的第一擦除计数和第二擦除计数；并且当第一次擦除计数等于第二次擦除计数时，将存储在目标牺牲块中的数据移动到正常块，其中第一擦除计数是目前为止对每个存储块执行的擦除操作的累计次数，其中第二擦除计数是直到选择牺牲块时已经对每个牺牲块执行的擦除操作的累计次数。
根据本发明的实施例，一种存储器系统可以包括：存储器装置，包括正常存储块和选择的牺牲存储块；以及控制器，适用于控制存储器装置，当自从该牺牲存储块被选择以后，该牺牲存储块尚未被擦除时，在垃圾收集操作期间将数据从该牺牲存储块移动到正常存储块。
附图说明
本文参照附图进行描述，其中在若干视图中相同的附图标记指代相同的部件，并且其中：
图1是示出根据本公开的实施例的包括存储器系统的数据处理系统的框图；
图2是示出图1所示的存储器系统的存储器装置的配置的示例的示意图；
图3是示出图2所示的存储器装置中的存储块的存储器单元阵列的配置的示例的电路图；
图4是示出图2所示的存储器装置的三维(3D)结构的示例的示意图；
图5是示意性地示出根据本公开的实施例的控制器的操作的流程图；
图6A是示出根据本公开的实施例的牺牲块擦除计数列表的更新进程的流程图；
图6B是示出根据本公开的实施例的牺牲块擦除计数列表的生成进程的流程图；
图6C是示出根据本公开的实施例的牺牲块擦除计数列表的生成进程的流程图；
图6D是示出根据本公开的实施例的牺牲块擦除计数列表的生成进程的流程图；
图7A是示出根据本公开的实施例的存储器系统的框图。
图7B是示出根据实施例的控制器的操作的流程图。
图8至图16是示意性地示出根据本发明的各个实施例的数据处理系统的应用示例的示图。
具体实施方式
以下参照附图更详细地描述本公开的各个示例。本公开可以不同的其它实施例、形式和其变型来实施，并且不应该被解释为限于本文阐述的实施例。相反，提供所描述的实施例使得本公开将是彻底且完整的，并且将本公开完全传达给本发明所属领域的技术人员。在整个公开中，相同的附图标记在整个本公开的各个附图和示例中表示相同的部件。注意的是，对“实施例”，“另一实施例”等的参考不一定仅指一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文中使用以识别各个元件，但是这些元件不受这些术语限制。这些术语用于将一个元件与另外具有相同或相似的名称的另一元件区分开。例如，在不脱离本发明的精神和范围的情况下，在一种情况下的第一元件也可以在另一种情况下被称为第二或第三元件。
附图不一定按比例绘制，并且在某些情况下为了清楚地说明实施例的特征，比例可能被夸大。当元件被称为连接至或联接到另一元件时，应当理解的是前者可直接连接或联接到后者，或者经由其间的中间元件而电连接或联接到后者。
将进一步理解的是，当元件被称为“连接到”或“联接到”另一元件时，它可直接在其它元件上、连接至或联接到其它元件，或者可存在一个或多个中间元件。另外，还将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。除非上下文另有说明，否则无论是直接连接/联接还是间接连接/联接，两个元件之间的通信可以是有线的或无线的。
本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制本发明。
如本文使用的，单数形式也旨在包括复数形式，反之亦然，除非上下文另有清楚地说明。在本申请和所附权利要求中使用的冠词“一”和“一个”通常应被解释为表示“一个或多个”，除非另有说明或从上下文清楚地指向单数形式。
将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并不排除一个或多个其它元件的存在或添加。如本文所使用的，短语“和/或”包括一个或多个相关所列项目的任意一个和全部组合。
除非另有定义，否则鉴于本公开，本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。
在以下描述中，为了提供本发明的彻底理解，阐述了许多具体细节。本发明可以在没有一些或全部这些具体细节的情况下被实施。在其他情况下，为了避免不必要地模糊本发明，未详细地描述公知的进程结构和/或进程。
还注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有明确说明，否则结合一个实施例所描述的特征或元件可单独使用或与另一实施例的其它特征或元件组合使用。
图1是示出根据本发明的实施例的数据处理系统100的框图。
参照图1，数据处理系统100可包括可操作地联接到存储器系统110的主机102。
例如，主机102可以包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、电视(TV)和投影仪等的电子装置。
存储器系统110可响应于来自主机102的请求进行操作或者执行具体的功能或操作，并且特别地，可存储待由主机102访问的数据。存储器系统110可用作主机102的主存储器系统或辅助存储器系统。根据主机接口的协议，存储器系统110可利用可电联接到主机102的各种类型的存储装置中的任何一种来实施。合适的存储装置的非限制性示例包括固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)和微型MMC、安全数字(SD)卡、迷你SD和微型SD、通用串行总线(USB)存储装置、通用闪存(UFS)装置、标准闪存(CF)卡、智能媒体(SM)卡、记忆棒等。
存储器系统110的存储装置可利用易失性存储器装置和/或非易失性存储器装置来实施，其中易失性存储器装置诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)，非易失性存储器装置诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM或ReRAM)和闪速存储器。
存储器系统110可包括控制器130和存储器装置150。存储器装置150可存储待由主机102访问的数据，并且控制器130可控制数据在存储器装置150中的存储。
控制器130和存储器装置150可被集成到单个半导体装置中，其中单个半导体装置可被包括在如上所例示的各种类型的存储器系统中。
存储器系统110可被配置成例如以下的一部分：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数码相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储装置、能够在无线环境下传输和接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、射频识别(RFID)装置或配置计算系统的各种组件之一。
存储器装置150可以是非易失性存储器装置，并且即使在不供应电力时也可保留所存储的数据。存储器装置150可通过写入操作来存储从主机102提供的数据，并且通过读取操作将所存储的数据提供至主机102。存储器装置150可以包括多个存储块152，并且每个存储块可以包括多个页面。多个页面中的每一个可包括与多个字线(WL)电联接的多个存储器单元。
控制器130可控制存储器装置150的诸如读取操作、写入操作、编程操作和擦除操作的全部操作。例如，控制器130可响应于来自主机102的请求控制存储器装置150。控制器130可将从存储器装置150读取的数据提供给主机102，和/或可将由主机102提供的数据存储到存储器装置150中。
控制器130可以包括主机接口(I/F)132、处理器134、存储器接口(I/F)142和存储器144，它们全部通过内部总线而可操作地联接。
主机接口132可处理从主机102提供的命令和数据，并可通过诸如以下的各种接口协议中的至少一种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-e或PCIe)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。
存储器接口142可用作处理控制器130和存储器装置150之间传递的命令和数据的接口，以允许控制器130响应于从主机102传送的请求来控制存储器装置150。在当存储器装置150是诸如NAND闪速存储器的闪速存储器时的情况下，在处理器134的控制下存储器接口142可生成用于存储器装置150的控制信号，并且可处理输入到存储器装置150中的或从存储器装置150输出的数据。
存储器144可用作存储器系统110和控制器130的工作存储器，并且可存储用于操作或驱动存储器系统110和控制器130的临时数据或事务数据。控制器130可响应于来自主机102的请求来控制存储器装置150。控制器130可将从存储器装置150读取的数据传送到主机102中，可将通过主机102输入的数据存储在存储器装置150中。存储器144可用于存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可利用易失性存储器来实施。例如，存储器144可利用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。虽然图1示出了设置在控制器130内的存储器144，但本公开不限于此。也就是说，存储器144可位于控制器130的内部或外部。例如，存储器144可通过具有用于传输在存储器144和控制器130之间传输的数据和/或信号的存储器接口的外部易失性存储器来实施。
进一步地，存储器144在处理器134的控制下可以存储从存储器装置150加载的擦除计数列表146。擦除计数列表146可以包括对包括在存储器装置150中的多个存储块中的每一个的擦除操作的累计次数。在下文中，擦除操作的累计次数也可以称为第一擦除计数。
另外，存储器144可以存储由处理器134生成的牺牲块擦除计数列表148。牺牲块擦除计数列表148可以包括指示由处理器134选择牺牲块的选择顺序的索引、牺牲块的标识以及在选择时牺牲块的第一擦除计数的字段。在下文中，在选择时牺牲块的第一擦除计数也可以称为第二擦除计数。
处理器134可利用微处理器或中央处理单元(CPU)来实施。存储器系统110可包括一个或多个处理器134。
处理器134可以控制存储器系统110的整体操作，并且响应于主机102的写入或读取请求来控制对存储器装置150的编程操作或读取操作。
根据本发明的实施例，处理器134可以对包括在存储器装置150中的每一个存储块的第一擦除计数进行计数。特别地，每当在存储器装置150中执行擦除操作时，处理器134可以对每个存储块的擦除操作的累计次数进行计数。处理器134可以更新擦除计数列表146以反映每个存储块的第一擦除计数。处理器134可以将擦除计数列表146存储在存储器144中。进一步地，擦除计数列表146可以在处理器134的控制下被存储在存储器装置150中。例如，当系统终止时，擦除计数列表146可以在处理器134的控制下被存储在存储器装置150中。可选地，擦除计数列表146可以在处理器134的控制下以预定周期被存储在存储器装置150中。当系统启动时，处理器134可以将存储在存储器装置150中的擦除计数列表146加载到存储器144中。
另外，处理器134可以从包括在存储器装置150中的多个存储块中选择牺牲块。例如，处理器134可以在多个存储块之中选择读取计数等于或大于预定阈值的存储块作为牺牲块。作为另一示例，处理器134可以选择具有数量等于或大于预定阈值的失败位的存储块作为牺牲块。作为另一示例，处理器134可以选择可以经受耗损均衡操作的存储块作为牺牲块。具体地，处理器134可以选择擦除计数可以触发耗损均衡操作的存储块作为牺牲块。作为另一示例，处理器134可以选择在突然断电(SPO)时正在编程数据的存储块作为牺牲块。
处理器134可以针对所选择牺牲块生成牺牲块擦除计数列表148。每当选择牺牲块时，处理器134可以更新牺牲块擦除计数列表148，以便将所选择牺牲块的信息反映到牺牲块擦除计数列表148中。进一步地，处理器134可以将牺牲块擦除计数列表148存储在存储器144中。
而且，处理器134可以基于存储在存储器144中的擦除计数列表146和牺牲块擦除计数列表148，将存储在牺牲块中的数据移动到正常块。例如，处理器134可以在垃圾收集操作期间将数据移动到正常块。正常块指的是多个存储块之中的未被选择为牺牲块的存储块。特别地，处理器134可以根据牺牲块擦除计数列表148中的牺牲块的索引(即，牺牲块的记录顺序)，将存储在牺牲块中的数据强制移动到正常块。
具体地，处理器134可以将记录在擦除计数列表146中的目标牺牲块的第一擦除计数与记录在牺牲块擦除计数列表148中的目标牺牲块的第二擦除计数进行比较。为了确定将存储在牺牲块中的数据移动到正常块的操作是否是必要的，处理器134可以检测作为目标牺牲块的牺牲块。当第一擦除计数不同于第二擦除计数时，处理器134可以不将存储在目标牺牲块中的数据强制移动到正常块。对于牺牲块，当将该牺牲块的信息反映在牺牲块擦除计数列表148中之后对该牺牲块执行了一次或多次后续擦除操作时，第一擦除计数可以与第二擦除计数不同。如上所述，该牺牲块的第一擦除计数可以是对该牺牲块的擦除操作的累计次数，并且每当对该牺牲块执行擦除操作时可以更新该牺牲块的第一擦除计数。同样如上所述，第二擦除计数可以是在选择该牺牲块时的该牺牲块的第一擦除计数。对于牺牲块，当第一擦除计数不同于第二擦除计数时，第一擦除计数可以大于第二擦除计数。当第一擦除计数不同于第二擦除计数时，在选择了该牺牲块之后必然已经对该牺牲块执行了一次或多次后续擦除操作，因此不需要对该牺牲块执行垃圾收集操作。随后，处理器134可以删除记录在牺牲块擦除计数列表148中的、关于目标牺牲块的信息。
另一方面，当第一擦除计数等于第二擦除计数时，处理器134可以将存储在目标牺牲块中的数据强制移动到正常块。换句话说，处理器134可以复制存储在目标牺牲块中的数据并且将数据临时存储在存储器144中，然后将临时存储在存储器144中的数据编程到正常块中。特别地，处理器134可以将存储在牺牲块中的数据强制移动到正常块之中的空闲块中。对于牺牲块，当在将该牺牲块的信息反映在牺牲块擦除计数列表148中之后，未对该牺牲块执行任何后续擦除操作时，第一擦除计数可以等于第二擦除计数。当第一擦除计数等于第二擦除计数时，在选择该牺牲块之后尚未对该牺牲块执行任何后续擦除操作，因此需要对该牺牲块执行垃圾收集操作。随后，处理器134可以删除记录在牺牲块擦除计数列表148中的、关于目标牺牲块的信息。
并且，控制器130可以进一步包括错误校正码(ECC)组件(未示出)和电源管理单元(未示出)。
ECC组件可在读取操作期间检测并校正从存储器装置150读取的数据中的错误。当错误位的数量大于或等于可校正错误位的阈值数量时，ECC组件可不校正错误位，而是可输出指示校正错误位失败的错误校正失败信号。
ECC组件可基于诸如以下的编码调制来执行错误校正操作：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhri-Hocquenghem，BCH)码、turbo码、里德-所罗门(RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)以及分组编码调制(BCM)等。ECC组件可包括基于上述代码中的至少一种来执行错误校正操作的电路、模块、系统或装置中的全部或一些。
PMU可提供和管理控制器130的电力。
图2是示出存储器装置150的示意图。
参照图2，存储器装置150可包括多个存储块BLOCK0至BLOCKN-1，并且块BLOCK0至BLOCKN-1中的每一个可包括多个页面，例如2M个页面，页面的数量可根据电路设计而变化。根据每个存储器单元中可存储或表达的位的数量，存储器装置150可包括多个存储块，如单层单元(SLC)存储块和多层单元(MLC)存储块。SLC存储块可包括利用每一个都能够存储1位数据的存储器单元实施的多个页面。MLC存储块可包括利用每一个都能够存储多位数据，例如两位或更多位数据，的存储器单元实施的多个页面。包括利用每一个都能够存储3位数据的存储器单元实施的多个页面的MLC存储块可被定义为三层单元(TLC)存储块。
图3是示出存储器装置150中的存储块330的电路图。
参照图3，存储块330可对应于存储器系统110的存储器装置150中包括的多个存储块152中的任意一个。
参照图3，存储器装置150的存储块330可包括分别电联接到位线BL0至BLm-1的多个单元串340。每列单元串340可包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储器单元或多个存储器单元晶体管MC0至MCn-1可串联地电联接在选择晶体管DST和SST之间。各个存储器单元MC0至MCn-1可由每一个可存储1位信息的单层单元(SLC)或者由每一个可存储多位数据信息的多层单元(MLC)来配置。然而，本发明不仅限于SLC或MLC。串340可分别电联接到对应的位线BL0至BLm-1。作为参考，在图3中，“DSL”表示漏极选择线，“SSL”表示源极选择线，“CSL”表示公共源极线。
虽然作为示例，图3仅示出了存储块330由NAND闪速存储器单元构成，但应当注意的是，根据实施例的存储器装置150的存储块330不限于NAND闪速存储器。例如，存储块330可由NOR闪速存储器、其中组合了至少两种存储器单元的混合闪速存储器、或者其中在存储器芯片中内置控制器的1-NAND闪速存储器来实现。半导体装置的操作特性不仅可被应用于其中电荷存储层由导电浮栅配置的闪速存储器装置，而且可被应用于其中电荷存储层由电介质层配置的电荷撷取闪存(CTF)。
存储器装置150的电源电路310可提供待根据操作模式而被提供给各个字线的、例如编程电压、读取电压和通过电压的字线电压以及待提供给例如其中形成有存储器单元的阱区的体材料(bulk)的电压。电源电路310可在控制电路(未示出)的控制下执行电压生成操作。电源电路310可生成多个可变读取电压以生成多个读取数据，在控制电路的控制下选择存储器单元阵列的存储块或扇区中的一个，选择所选择存储块的字线中的一个，并将字线电压提供给所选择字线和未选择字线。
存储器装置150的读取和写入(读取/写入)电路320可由控制电路控制，并且可根据操作模式而用作读出放大器或写入驱动器。在验证或正常读取操作期间，读取/写入电路320可用作用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320可用作根据待被存储在存储器单元阵列中的数据而驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据，并根据接收的数据来驱动位线。读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。
图4是示出存储器装置150的3D结构的示意图。
尽管图4示出了3D结构，但是存储器装置150可由二维(2D)或三维(3D)存储器装置来实施。特别地，如图3所示，存储器装置150可以具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可包括多个存储块BLK0至BLKN-1，多个存储块BLK0至BLKN-1中的每一个具有3D结构(或垂直结构)。
图5是示意性地示出根据实施例的控制器130的操作的流程图。图5仅示出了控制器130的操作的一个方面。
在步骤S501中，处理器134可以将存储在存储器装置150中的擦除计数列表146加载到存储器144中。具体地，当系统启动时，处理器134可以从存储器装置150加载擦除计数列表146，并且将加载的擦除计数列表146存储在存储器144中。每当对包括在存储器装置150中的多个存储块中的每一个执行擦除操作时，处理器134可以更新擦除计数列表146。
在步骤S503中，处理器134可以生成牺牲块擦除计数列表148。下面参照图6A至图6D详细描述生成牺牲块擦除计数列表148的操作。
在步骤S505中，处理器134可以对记录在牺牲块擦除计数列表148中的牺牲块执行处理操作。下面参照图7A和图7B详细描述处理牺牲块的操作。
在下文中，参照图6A至图6D详细描述根据实施例的更新牺牲块擦除计数列表148的操作。
图6A是示出根据实施例的更新牺牲块擦除计数列表148的进程的流程图。特别地，图6A是示出控制器130选择用于读取回收操作的牺牲块的操作的流程图。
在步骤S601中，处理器134可以对包括在存储器装置150中的多个存储块中的每一个执行的读取操作的累计次数(下文中称为读取计数)进行计数。
在步骤S603中，处理器134可以将读取计数与第一阈值进行比较。第一阈值可以是触发读取回收操作的值。处理器134可以搜索具有等于或大于第一阈值的读取计数的存储块。
当不存在具有等于或大于第一阈值的读取计数的存储块时(即，在步骤S603处为“否”)，在步骤S601中处理器134可以继续对每个存储块的读取计数进行计数。
另一方面，当存在具有等于或大于第一阈值的读取计数的存储块时(即，在步骤S603处为“是”)，在步骤S605中处理器134可以选择该存储块作为牺牲块。
在步骤S607中，处理器134可以检查与所选择牺牲块对应的第二擦除计数，并且更新牺牲块擦除计数列表148以将所选择牺牲块反映到牺牲块擦除计数列表148中。
图6B是示出根据实施例的生成牺牲块擦除计数列表148的进程的流程图。特别地，图6B是示出控制器130选择用于耗损均衡操作的牺牲块的操作的流程图。
在步骤S611中，处理器134可以对包括在存储器装置150中的多个存储块中的每一个的第一擦除计数进行计数。
在步骤S613中，处理器134可以将第一擦除计数与第二阈值进行比较。第二阈值可以是触发耗损均衡操作的值。处理器134可以搜索具有等于或大于第二阈值的第一擦除计数的存储块。
当不存在具有等于或大于第二阈值的第一擦除计数的存储块时(即，在步骤S613处为“否”)，在步骤S611中处理器134可以继续对多个存储块中的每一个的第一擦除计数进行计数。
另一方面，当存在具有等于或大于第二阈值的第一擦除计数的存储块时(即，在步骤S613处为“是”)，在步骤S615中处理器134可以选择该存储块作为牺牲块。
在步骤S617中，处理器134可以检查与所选择牺牲块对应的第二擦除计数，并且更新牺牲块擦除计数列表148以将所选择牺牲块反映到牺牲块擦除计数列表148中。
图6C是示出根据实施例的生成牺牲块擦除计数列表148的进程的流程图。特别地，图6C是示出控制器130根据包括在存储块中的失败位的数量来选择牺牲块的操作的流程图。
在步骤S621中，ECC组件可以在读取操作期间对读取数据执行解码操作。然后，处理器134可以检查通过解码操作检测到的失败位的数量。
在步骤S623中，处理器134可以将失败位的数量与第三阈值进行比较。第三阈值可以是超出ECC组件的能力的失败位的最小数量。ECC组件可能无法校正等于第三阈值或更多的失败位。处理器134可以通过比较来搜索具有等于或大于第三阈值的数量的失败位的存储块。
当不存在具有等于或大于第三阈值的数量的失败位的存储块时(即，在步骤S623处为“否”)，处理器134可以结束当前进程并且在步骤S621中可以检查在另一读取操作期间的失败位的数量。
另一方面，当存在具有等于或大于第三阈值的数量的失败位的存储块时(即，在步骤S623处为“是”)，在步骤S625中处理器134可以选择该存储块作为牺牲块。
在步骤S627中，处理器134可以检查与所选择牺牲块对应的第二擦除计数，并且更新牺牲块擦除计数列表148以将所选择牺牲块反映到牺牲块擦除计数列表148中。
图6D是示出根据实施例的生成牺牲块擦除计数列表148的进程的流程图。特别地，图6D是示出控制器130根据突然断电恢复(SPOR)操作来选择牺牲块的操作的流程图。
在步骤S631中，在突然断电(SPO)的情况下，处理器134可以搜索在SPO时正在被执行编程操作的存储块。换句话说，处理器134可以搜索由于SPO而被中断编程操作的存储块。例如，对应于编程数据的映射数据可以存储在完成编程操作的存储块中。此时，处理器134可以基于映射数据的存在与否来确定编程操作是否完成。然而，这仅是实施例，并且本发明不限于此。
当不存在由于SPO而被中断编程操作的存储块时(即，在步骤S633处为“否”)，处理器134可以结束进程。
另一方面，当存在由于SPO而被中断编程操作的存储块时(即，在步骤S633处为“是”)，在步骤S635中处理器134可以选择编程中断的存储块作为牺牲块。
在步骤S637中，处理器134可以检查与所选择牺牲块对应的第二擦除计数，并且更新牺牲块擦除计数列表148以将所选择牺牲块反映到牺牲块擦除计数列表148中。
图6A至图6D仅是实施例，并且本发明不限于此。
在下文中，参照图7A和图7B描述根据实施例的基于更新的牺牲块擦除计数列表148来处理牺牲块的操作。
图7A示出了根据实施例的存储器系统110。特别地，在图7A中仅示出了存储器系统110内的相关组件。尽管记录在图7A的擦除计数列表146和牺牲块擦除计数列表148中的块编号由简单数字表示，但是块编号可以包括关于当实际实施时与存储块连接的通道、管芯和平面的信息。
如参照图1所述，牺牲块擦除计数列表148可包括指示牺牲块的选择顺序的索引、牺牲块的标识(例如，块编号)和牺牲块的第二擦除计数(即，在选择时的第一次擦除计数)的字段。处理器134可以从牺牲块擦除计数列表148内的第一索引牺牲块开始顺序地执行强制移动数据的操作。
如图7A中所例示的，处理器134可以检查第一存储块710，第一存储块710是牺牲块擦除计数列表148内的第一索引的牺牲块。在牺牲块擦除计数列表148中，第一存储块710具有块编号“1”和第二擦除计数“50”。处理器134可以在擦除计数列表146中搜索具有块编号“1”的第一存储块710，并检查第一存储块710的第一擦除计数。随后，处理器134可以将第一存储块710的第一擦除计数与第二擦除计数进行比较。具有块编号“1”的第一存储块710的第一擦除计数是“50”，其等于第一存储块710的第二擦除计数“50”。因为第一擦除计数等于第二擦除计数，所以处理器134可以在垃圾收集操作期间将数据从第一存储块710强制移动到第一正常块730。然后，处理器134可以从牺牲块擦除计数列表148中删除第一存储块710的条目。
随后，处理器134可以检查第五存储块750，第五存储块750是牺牲块擦除计数列表148内的第二索引的牺牲块。在牺牲块擦除计数列表148内，第五存储块750具有块编号“5”和第二擦除计数“99”。处理器134可以在擦除计数列表146中搜索具有块编号“5”的第五存储块750，并检查第五存储块750的第一擦除计数。随后，处理器134可以将第五存储块750的第一擦除计数与第二擦除计数进行比较。第五存储块750的第一擦除计数是“100”，其不同于第五存储块750的第二擦除计数“99”。因为第一擦除计数不同于第二擦除计数，所以处理器134不可以在垃圾收集操作期间将数据从第五存储块750强制移动到第二正常块770。处理器134可以从牺牲块擦除计数列表148中删除第五存储块750的条目。
图7B是示出根据实施例的控制器130的操作的流程图。
在步骤S701中，可以设置牺牲块擦除计数列表148的索引的初始值。例如，在图7B所示的实施例中，初始值被设置为1(即，i＝1)。
在步骤S703中，处理器134可以在牺牲块擦除计数列表148内检查第i目标牺牲块的第二擦除计数。
在步骤S705中，处理器134可以在擦除计数列表146内检查第i目标牺牲块的第一擦除计数。
在步骤S707中，处理器134可以将第i目标牺牲块的第一擦除计数与第二擦除计数进行比较。
当第一擦除计数不同于第二擦除计数时(即，在步骤S707处为“否”)，在步骤S709中处理器134可以从牺牲块擦除计数列表148中删除第i目标牺牲块的条目。在步骤S711中处理器134可以将“i”的值增加“1”，并且再次执行步骤S703至S707的操作。
另一方面，当第一擦除计数等于第二擦除计数时(即，在步骤S707处为“是”)，在步骤S713中处理器134可以将数据从第i目标牺牲块移动到正常块。
在步骤S715中，处理器134可以检查待被检查的牺牲块的条目是否保留在牺牲块擦除计数列表148内。
当待被检查的牺牲块的条目保留在牺牲块擦除计数列表148内时(即，在步骤S715处为“否”)，在步骤S709中处理器134可以从牺牲块擦除计数列表148中删除第i目标牺牲块的条目。在步骤S711中，处理器134可以将“i”的值增加“1”，并且再次执行步骤S703至S707的操作。
当没有任何待被检查的牺牲块保留在牺牲块擦除计数列表148内时(即，在步骤S715处为“是”)，处理器134可以结束该进程。
如上所述，根据实施例的存储器系统110可以通过管理每个存储块的当前擦除计数和当存储块被选择为牺牲块时的擦除计数来高效地管理数据。具体地，通过管理两个擦除计数列表，存储器系统110可以不对已经执行了擦除操作的存储块执行不必要的垃圾收集操作。因此，存储器系统110可以不对目标存储块执行不必要的读取操作和擦除操作，从而防止对目标存储块的读取干扰并延长目标存储块的寿命。换句话说，存储器系统110可以不执行不必要的擦除操作和数据移动操作，从而提高存储器系统110的性能。
在下文中，将参照图8至图16详细描述已经参照图1至图7进行了描述的可以利用包括存储器装置150和控制器130的存储器系统110实施的数据处理系统和电子装置。
图8至图16是示意性示出根据各个实施例的图1至图7的数据处理系统的应用示例的示图。
图8是示意性地示出包括根据实施例的存储器系统的数据处理系统的示例的示图。图8示意性地示出了包括根据实施例的存储器系统的存储卡系统6100。
参照图8，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可被连接至存储器装置6130，并可被配置成访问存储器装置6130。存储器装置6130可通过易失性存储器(NVM)实施。通过示例而非限制的方式，控制器6120可配置为控制对存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可以被配置为提供存储器装置6130与主机(未示出)之间的接口和/或用于控制存储器装置6130的驱动固件。也就是说，存储器控制器6120可对应于参照图1至图7描述的存储器系统110中的控制器130，同时存储器装置6130可对应于参照图1至图7描述的存储器装置150。
因此，如图1所示，存储器控制器6120可包括随机存取存储器(RAM)、处理器、主机接口、存储器接口和错误校正码组件。存储器控制器6120可进一步包括图1所述的元件。
存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可被配置成通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、无线保真(Wi-Fi或WiFi)以及蓝牙。因此，根据实施例的存储器系统和数据处理系统可应用于有线和/或无线电子装置，特别是移动电子装置。
存储器装置6130可通过非易失性存储器来实施。例如，存储器装置6130可通过诸如以下的各种非易失性存储器装置来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-MRAM)。存储器装置6130可包括如在图1的存储器装置150中的多个管芯。
存储器控制器6120和存储器装置6130可被集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可通过被集成到单个半导体装置中来构造固态驱动器(SSD)。此外，存储器控制器6120和存储器装置6130可构造诸如以下的存储卡：PC卡(例如，个人计算机存储卡国际协会(PCMCIA))、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、安全数字(SD)卡(例如，SD、迷你SD、微型SD和SDHC)以及通用闪存(UFS)。
图9是示意性地示出包括根据实施例的存储器系统的数据处理系统6200的另一示例的示图。
参照图9，数据处理系统6200可包括具有一个或多个非易失性存储器(NVM)的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。数据处理系统6200可用作诸如存储卡(CF、SD、微型SD等)或USB装置的存储介质，如参照图1描述的。存储器装置6230可对应于图1至图7所示的存储器系统110中的存储器装置150，并且存储器控制器6220可对应于图1至图7中描述的存储器系统110中的控制器130。
存储器控制器6220可响应于主机6210的请求来控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可包括一个或多个中央处理单元(CPU)6221、诸如随机存取存储器(RAM)6222的缓冲存储器、错误校正码(ECC)电路6223、主机接口6224和诸如NVM接口6225的存储器接口。
CPU 6221可控制对存储器装置6230的操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM 6222可根据CPU 6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓存存储器。当RAM 6222用作工作存储器时，由CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可用于缓冲从主机6210传输到存储器装置6230或从存储器装置6230传输到主机6210的数据。当RAM 6222用作高速缓存存储器时，RAM 6222可辅助存储器装置6230以高速度运转。
ECC电路6223可对应于图1所示的控制器130的ECC组件。如参照图1所述，ECC电路6223可生成用于校正从存储器装置6230提供的数据的失败位或错误位的错误校正码(ECC)。ECC电路6223可对提供给存储器装置6230的数据执行错误校正编码，由此形成具有奇偶校验位的数据。奇偶校验位可存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。在这种情况下，ECC电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ECC电路6223可使用低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(BCH)码、turbo码、里德-所罗门码、卷积码、递归系统码(RSC)或诸如网格编码调制(TCM)或分组编码调制(BCM)的编码调制来校正错误。
存储器控制器6220可通过主机接口6224，将数据或信号传输到主机6210和/或从主机6210接收数据或信号，并且通过NVM接口6225，将数据或信号传输到存储器装置6230和/或从存储器装置6230接收数据或信号。主机接口6224可通过并行高级技术附件(PATA)总线、串行高级技术附件(SATA)总线、小型计算机系统接口(SCSI)、通用串行总线(USB)、高速外围组件互连(PCIe)或NAND接口而连接至主机6210。存储器控制器6220可利用诸如无线保真(WiFi)或长期演进(LTE)的移动通信协议而具有无线通信功能。存储器控制器6220可连接到例如主机6210的外部装置或另一外部装置，并且然后将数据传输到外部装置和/或从外部装置接收数据。由于存储器控制器6220被配置成通过各种通信协议中的一种或多种与外部装置进行通信，因此根据实施例的存储器系统和数据处理系统可应用于有线和/或无线电子装置，特别是移动电子装置。
图10是示意性地示出包括根据实施例的存储器系统的数据处理系统的另一示例的示图。图10示意性示出了应用根据实施例的存储器系统的固态驱动器(SSD)。
参照图10，SSD 6300可包括控制器6320和包括多个非易失性存储器(NVM)的存储器装置6340。控制器6320可对应于图1的存储器系统110中的控制器130，并且存储器装置6340可对应于图1的存储器系统中的存储器装置150。
具体地，控制器6320可通过多个通道CH1至CHi连接至存储器装置6340。控制器6320可包括一个或多个处理器6321、错误校正码(ECC)电路6322、主机接口6324、缓冲存储器6325和例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从存储器装置6340中包括的多个闪速存储器NVM提供的数据，或者临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可由易失性存储器或非易失性存储器来实现，其中易失性存储器诸如动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、低功耗DDR(LPDDR)SDRAM和图形RAM(GRAM)，非易失性存储器诸如铁电RAM(FRAM)、电阻式RAM(RRAM或ReRAM)、自旋转移力矩磁性RAM(STT-MRAM)和相变RAM(PRAM)。出于描述的目的，图10示出了缓冲存储器6325存在于控制器6320中，但缓冲存储器6325可位于或被布置在控制器6320的外部。
ECC电路6322可在编程操作期间计算待编程到存储器装置6340中的数据的错误校正码(ECC)值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并且在失败数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可提供与例如主机6310的外部装置的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可提供应用了图1的存储器系统110的多个SSD 6300来实施数据处理系统，例如，独立磁盘冗余阵列(RAID)系统。RAID系统可包括多个SSD 6300和用于控制多个SSD6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令而执行编程操作时，RAID控制器可根据多个RAID级别，即从主机6310提供的写入命令的RAID级别信息，在SSD6300中选择一个或多个存储器系统或SSD 6300，并可将对应于写入命令的数据输出到选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取操作时，RAID控制器可根据多个RAID级别，即从主机6310提供的读取命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD 6300，并将从所选择的SSD 6300读取的数据提供给主机6310。
图11是示意性地示出包括根据实施例的存储器系统的数据处理系统的另一示例的示图。图11示意性地示出了应用根据实施例的存储器系统的嵌入式多媒体卡(eMMC)6400。
参照图11，eMMC 6400可包括控制器6430和通过一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可对应于图1的存储器系统110中的控制器130，并且存储器装置6440可对应于图1的存储器系统110中的存储器装置150。
具体地，控制器6430可通过多个通道连接至存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口(I/F)6431和存储器接口，例如NAND接口(I/F)6433。
内核6432可控制eMMC 6400的操作，并且主机接口6431可提供控制器6430和主机6410之间的接口功能。NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作并行接口，例如参照图1所述的MMC接口。此外，主机接口6431可用作串行接口，例如超高速(UHS)-I和UHS-II接口。
图12至图15是示意性地示出包括根据实施例的存储器系统的数据处理系统的其它示例的示图。图12至15示意性地示出了应用根据实施例的存储器系统的通用闪存(UFS)系统。
参照图12至图15，UFS系统6500、6600、6700、6800可分别包括主机6510、6610、6710、6810，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830。主机6510、6610、6710、6810可用作有线和/或无线电子装置，特别是移动电子装置的应用处理器，并且UFS装置6520、6620、6720、6820可用作嵌入式UFS装置。UFS卡6530、6630、6730、6830可用作外部嵌入式UFS装置或可移动UFS卡。
各个UFS系统6500、6600、6700和6800中的主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS协议与例如有线和/或无线电子装置或者特别是移动电子装置的外部装置通信。UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可通过图1所示的存储器系统110来实施。例如，在UFS系统6500、6600、6700、6800中，UFS装置6520、6620、6720、6820可以参照图9至图11所述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730、6830可以参照图8所述的存储卡系统6100的形式来实施。
此外，在UFS系统6500、6600、6700、6800中，主机6510、6610、6710、6810、UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可通过例如MIPI(移动工业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)的UFS接口彼此通信。此外，UFS装置6520、6620、6720、6820与UFS卡6530、6630、6730、6830可通过除UFS协议以外的各种协议彼此通信，例如，通用串行总线(USB)闪存驱动器(UFD)、多媒体卡(MMC)、安全数字(SD)、迷你-SD和微型-SD。
在图12所示的UFS系统6500中，主机6510、UFS装置6520以及UFS卡6530中的每一个可包括UniPro。主机6510可执行交换操作以与UFS装置6520和UFS卡6530中的至少一个通信。主机6510可在UniPro处，通过例如L3交换的链路层交换与UFS装置6520或UFS卡6530通信。在该情况下，UFS装置6520和UFS卡6530可在主机6510的UniPro处，通过链路层交换来与彼此通信。在实施例中，为便于描述，已经例示一个UFS装置6520和一个UFS卡6530连接至主机6510的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接至主机6510，并且多个UFS卡可并联或以星型形式连接至UFS装置6520，或者串联或以链型形式连接至UFS装置6520。在本文中，星型形式是指单个装置与多个其它装置或卡联接以进行集中控制的布置。
在图13所示的UFS系统6600中，主机6610、UFS装置6620、UFS卡6630中的每一个可包括UniPro，并且主机6610可通过执行交换操作的交换模块6640，例如，通过在UniPro处执行例如L3交换的链路层交换的交换模块6640，与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过交换模块6640在UniPro处的链路层交换来彼此通信。在示例中，为便于描述，已经例示一个UFS装置6620和一个UFS卡6630连接至交换模块6640的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接至交换模块6640，并且多个UFS卡可串联或以链型形式连接至UFS装置6620。
在图14所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可包括UniPro。主机6710可通过执行交换操作的交换模块6740，例如通过在UniPro处执行例如L3交换的链路层交换的交换模块6740，与UFS装置6720或UFS卡6730通信。在该情况下，UFS装置6720和UFS卡6730可通过交换模块6740在UniPro处的链路层交换来彼此通信，并且交换模块6740可在UFS装置6720内部或UFS装置6720外部与UFS装置6720集成为一个模块。在示例中，为便于描述，已经例示一个UFS装置6720和一个UFS卡6730连接至交换模块6740的配置。然而，每个都包括交换模块6740和UFS装置6720的多个模块可并联或以星型形式连接至主机6710，或者串联或以链型形式彼此连接。此外，多个UFS卡可并联或以星型形式连接至UFS装置6720。
在图15所示的UFS系统6800中，主机6810、UFS装置6820、UFS卡6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操作以与主机6810和UFS卡6830通信。UFS装置6820可通过用于与主机6810通信的M-PHY和UniPro模块之间的交换操作和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标标识符(ID)交换操作来与主机6810或UFS卡6830通信。此处，主机6810、UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在实施例中，为便于描述，已经例示一个UFS装置6820连接至主机6810和一个UFS卡6830连接至UFS装置6820的配置。然而，多个UFS装置可并联或以星型形式连接至主机6810，或串联或以链型形式连接至主机6810，并且多个UFS卡可并联或以星型形式连接至UFS装置6820，或串联或以链型形式连接至UFS装置6820。
图16是示意性地示出包括根据实施例的存储器系统的数据处理系统的另一示例的示图。图16是示意性地示出应用根据实施例的存储器系统的用户系统6900的示图。
参照图16，用户系统6900可包括用户接口6910、存储器模块6920、应用处理器6930、网络模块6940和存储模块6950。
更具体地，应用处理器6930可驱动包括在例如操作系统(OS)的用户系统6900中的组件，并且包括控制包括在用户系统6900中的组件的控制器、接口和图形引擎。应用处理器6930可被设置为片上系统(SoC)。
存储器模块6920可用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块6920可包括诸如动态RAM(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、DDR2 SDRAM、DDR3 SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM的易失性随机存取存储器(RAM)或诸如相变RAM(PRAM)、电阻RAM(ReRAM)、磁阻RAM(MRAM)或铁电RAM(FRAM)的非易失性RAM。例如，可基于叠层封装(POP)来封装和安装应用处理器6930和存储器模块6920。
网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且还可支持诸如以下的各种无线通信协议：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(Wimax)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置，特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。
存储模块6950可存储数据，例如从应用处理器6930接收的数据，然后可将所存储的数据传输到应用处理器6930。存储模块6950可由非易失性半导体存储器装置实现，诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存，并且可被提供为诸如用户系统6900的存储卡或外部驱动器的可移动存储介质。存储模块6950可对应于参照图1所述的存储器系统110。此外，存储模块6950可被实施为如上参照图10至图15所述的SSD、eMMC和UFS。
用户接口6910可包括用于将数据或命令输入到应用处理器6930或用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和马达的用户输出接口。
此外，当图1的存储器系统110被应用于用户系统6900的移动电子装置时，应用处理器6930可控制移动电子装置的操作，并且网络模块6940可用作用于控制与外部装置的有线和/或无线通信的通信模块。用户接口6910可在移动电子装置的显示和触摸模块上显示通过处理器6930处理的数据或支持从触摸面板接收数据的功能。
虽然已经针对具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所确定的本发明的精神和范围的情况下，可进行各种改变和修改。

Claims (20)

1.一种存储器系统，包括：
存储器装置，存储擦除计数列表，所述擦除计数列表记录多个存储块中的每个的第一擦除计数；以及
控制器，对所述多个存储块中的每个的所述第一擦除计数进行计数，更新所述擦除计数列表以反映所述第一擦除计数，从所述多个存储块中选择牺牲块，检查在选择所述牺牲块时的第一擦除计数作为与所述牺牲块中的每个对应的第二擦除计数，更新牺牲块擦除计数列表以反映所述第二擦除计数，比较与所述牺牲块之中的、被检测以确定将牺牲块中的数据移动到正常块的操作是否必要的目标牺牲块对应的所述第一擦除计数和所述第二擦除计数，并且当所述第一擦除计数等于所述第二擦除计数时，将存储在所述目标牺牲块中的数据移动到所述正常块，
其中所述第一擦除计数是目前为止对所述多个存储块中的每个执行的擦除操作的累计次数，
其中所述第二擦除计数是直到选择所述牺牲块时已经对所述牺牲块中的每个执行的擦除操作的累计次数。
2.根据权利要求1所述的存储器系统，其中所述控制器包括：
处理器，对所述多个存储块中的每个的所述第一擦除计数进行计数，更新所述擦除计数列表以反映所述第一擦除计数，从所述多个存储块中选择所述牺牲块，对与所述牺牲块中的每个对应的所述第二擦除计数进行计数，生成所述牺牲块擦除计数列表以反映所述第二擦除计数，比较与所述目标牺牲块对应的所述第一擦除计数和所述第二擦除计数，并且当所述第一擦除计数等于第二擦除计数时将存储在所述目标牺牲块中的数据移动到所述正常块；以及
存储器，存储所述擦除计数列表和所述牺牲块擦除计数列表。
3.根据权利要求2所述的存储器系统，其中所述处理器在所述多个存储块之中选择每个具有等于或大于阈值的读取计数的牺牲块。
4.根据权利要求2所述的存储器系统，其中所述处理器在所述多个存储块之中选择每个具有预定数量或更多的失败位的牺牲块。
5.根据权利要求2所述的存储器系统，其中所述处理器在所述多个存储块之中选择每个具有触发耗损均衡操作的擦除计数的牺牲块。
6.根据权利要求2所述的存储器系统，其中所述处理器在所述多个存储块之中选择每个由于突然断电，即SPO而被中断编程操作的牺牲块。
7.根据权利要求1所述的存储器系统，
其中所述擦除计数列表包括所述多个存储块中的每个的块编号和与所述块编号对应的所述第一擦除计数，
其中所述牺牲块擦除计数列表包括所述牺牲块中的每个的块编号和与所述块编号对应的所述第二擦除计数。
8.根据权利要求2所述的存储器系统，其中每当对所述多个存储块中的每个执行所述擦除操作时，所述处理器更新所述擦除计数列表。
9.根据权利要求2所述的存储器系统，其中每当从所述多个存储块中选择牺牲块时，所述处理器更新所述牺牲块擦除计数列表。
10.根据权利要求2所述的存储器系统，其中当所述存储器系统启动时，所述处理器从所述存储器装置加载所述擦除计数列表，并且将所加载的擦除计数列表存储在存储器中。
11.一种存储器系统的操作方法，所述存储器系统包括存储有擦除计数列表的存储器装置和控制所述存储器装置的控制器，所述操作方法包括：
对多个存储块中的每个的第一擦除计数进行计数；
更新所述擦除计数列表使得所述第一擦除计数对应于所述多个存储块中的每个；
从所述多个存储块中选择牺牲块；
检查在选择所述牺牲块时的第一擦除计数作为与所述牺牲块中的每个对应的第二擦除计数；
更新牺牲块擦除计数列表以反映所述第二擦除计数；
比较与所述牺牲块之中的、被检测以确定将数据从牺牲块移动到正常块是否必要的目标牺牲块对应的所述第一擦除计数和所述第二擦除计数；以及
当所述第一擦除计数等于所述第二擦除计数时，将存储在所述目标牺牲块中的数据移动到所述正常块，
其中所述第一擦除计数是目前为止对所述多个存储块中的每个执行的擦除操作的累计次数，
其中所述第二擦除计数是直到选择所述牺牲块时已经对所述牺牲块中的每个执行的擦除操作的累计次数。
12.根据权利要求11所述的操作方法，其中所述牺牲块中的每个具有等于或大于阈值的读取计数。
13.根据权利要求11所述的操作方法，其中所述牺牲块中的每个具有预定数量或更多的失败位。
14.根据权利要求11所述的操作方法，其中所述牺牲块中的每个具有触发耗损均衡操作的擦除计数。
15.根据权利要求11所述的操作方法，其中所述牺牲块中的每个是每个由于突然断电，即SPO而被中断编程操作的存储块。
16.根据权利要求11所述的操作方法，
其中所述擦除计数列表包括所述存储块中的每个的块编号和与所述块编号对应的所述第一擦除计数，
其中所述牺牲块擦除计数列表包括所述牺牲块中的每个的块编号和与所述块编号对应的所述第二擦除计数。
17.根据权利要求11所述的操作方法，其中更新所述擦除计数列表包括每当对所述多个存储块中的每个执行所述擦除操作时更新所述擦除计数列表。
18.根据权利要求11所述的操作方法，其中更新所述牺牲块擦除计数列表包括每当从所述多个存储块中选择所述牺牲块时更新所述牺牲块擦除计数列表。
19.根据权利要求11所述的操作方法，进一步包括：在存储在所述目标牺牲块中的数据被移动到所述正常块之后，删除关于记录在所述牺牲块擦除计数列表中的所述目标牺牲块的信息。
20.根据权利要求11所述的操作方法，进一步包括：当所述存储器系统启动时，从所述存储器装置加载所述擦除计数列表并且将所加载的擦除计数列表存储在存储器中。
CN201910909149.4A 2018-10-17 2019-09-25 存储器系统及其操作方法 Active CN111063383B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180123639A KR102674620B1 (ko) 2018-10-17 2018-10-17 메모리 시스템 및 그것의 동작방법
KR10-2018-0123639 2018-10-17

Publications (2)

Publication Number Publication Date
CN111063383A CN111063383A (zh) 2020-04-24
CN111063383B true CN111063383B (zh) 2023-10-27

Family

ID=70279709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910909149.4A Active CN111063383B (zh) 2018-10-17 2019-09-25 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US10741254B2 (zh)
KR (1) KR102674620B1 (zh)
CN (1) CN111063383B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220021167A (ko) * 2020-08-13 2022-02-22 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1698036A (zh) * 2002-10-28 2005-11-16 桑迪士克股份有限公司 跟踪非易失性存储器系统中最不频繁擦除区块
CN104298465A (zh) * 2013-07-17 2015-01-21 光宝科技股份有限公司 固态储存装置中的区块分组方法
CN106598478A (zh) * 2015-10-15 2017-04-26 爱思开海力士有限公司 存储器系统及其操作方法
CN106935264A (zh) * 2015-12-29 2017-07-07 爱思开海力士有限公司 存储器系统及其操作方法
CN107632777A (zh) * 2016-07-18 2018-01-26 爱思开海力士有限公司 存储器系统及其操作方法
CN107908570A (zh) * 2017-10-25 2018-04-13 记忆科技(深圳)有限公司 一种实现固态硬盘磨损均衡的方法
CN108153680A (zh) * 2016-12-05 2018-06-12 爱思开海力士有限公司 数据存储装置及其操作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090014036A (ko) 2007-08-03 2009-02-06 삼성전자주식회사 읽기 디스터번스로 인한 에러를 방지하는 메모리 시스템 및그 방법
US8279471B2 (en) * 2008-08-28 2012-10-02 Sharp Laboratories Of America, Inc. Virtual USB over NFC printing method and system
US8832507B2 (en) * 2010-08-23 2014-09-09 Apple Inc. Systems and methods for generating dynamic super blocks
KR20150020385A (ko) * 2013-08-13 2015-02-26 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
KR20160083762A (ko) * 2015-01-02 2016-07-12 삼성전자주식회사 스토리지 시스템에서의 매핑 테이블 관리 방법 및 이를 적용한 스토리지 시스템
KR102301772B1 (ko) * 2015-03-09 2021-09-16 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법
KR102333361B1 (ko) * 2015-11-23 2021-12-06 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102615151B1 (ko) * 2016-06-23 2023-12-18 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 시스템
KR20180039785A (ko) * 2016-10-10 2018-04-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20190023247A (ko) * 2017-08-28 2019-03-08 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1698036A (zh) * 2002-10-28 2005-11-16 桑迪士克股份有限公司 跟踪非易失性存储器系统中最不频繁擦除区块
CN104298465A (zh) * 2013-07-17 2015-01-21 光宝科技股份有限公司 固态储存装置中的区块分组方法
CN106598478A (zh) * 2015-10-15 2017-04-26 爱思开海力士有限公司 存储器系统及其操作方法
CN106935264A (zh) * 2015-12-29 2017-07-07 爱思开海力士有限公司 存储器系统及其操作方法
CN107632777A (zh) * 2016-07-18 2018-01-26 爱思开海力士有限公司 存储器系统及其操作方法
CN108153680A (zh) * 2016-12-05 2018-06-12 爱思开海力士有限公司 数据存储装置及其操作方法
CN107908570A (zh) * 2017-10-25 2018-04-13 记忆科技(深圳)有限公司 一种实现固态硬盘磨损均衡的方法

Also Published As

Publication number Publication date
US10741254B2 (en) 2020-08-11
KR20200043054A (ko) 2020-04-27
CN111063383A (zh) 2020-04-24
US20200126624A1 (en) 2020-04-23
KR102674620B1 (ko) 2024-06-13

Similar Documents

Publication Publication Date Title
CN107766257B (zh) 存储器系统及其操作方法
CN107562649B (zh) 存储器系统及其操作方法
US10866898B2 (en) Method and apparatus for migrating data between nonvolatile main memory and first or second caches
CN110825318B (zh) 控制器及其操作方法
US10387057B2 (en) Memory system and operating method of memory system
CN111400200A (zh) 控制器及其操作方法
CN110570894B (zh) 存储器系统及该存储器系统的操作方法
CN110322915B (zh) 存储器装置及其操作方法
CN109697171B (zh) 控制器及其操作方法
US20180012666A1 (en) Memory system and operating method thereof
CN107562653B (zh) 存储器系统及其操作方法
US10042568B2 (en) Memory system and operating method thereof
US20190196963A1 (en) Controller and operating method thereof
US20180374552A1 (en) Memory system and operation method thereof
US10296244B2 (en) Memory system and operating method thereof
CN110825316A (zh) 控制器及该控制器的操作方法
CN111241002A (zh) 存储器系统及其操作方法
CN110890123B (zh) 数据处理系统及其操作方法
US20180373460A1 (en) Controller and operation method thereof
CN110968521B (zh) 存储器系统及其操作方法
CN110703983B (zh) 控制器及其操作方法
US10977117B2 (en) Memory device, a memory system and an operating method thereof
CN111176555B (zh) 存储器系统及其操作方法
CN111241001B (zh) 数据处理系统及其操作方法
CN110349615B (zh) 控制器、其操作方法及包括控制器的存储器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant