CN110890123B - 数据处理系统及其操作方法 - Google Patents

数据处理系统及其操作方法 Download PDF

Info

Publication number
CN110890123B
CN110890123B CN201910795183.3A CN201910795183A CN110890123B CN 110890123 B CN110890123 B CN 110890123B CN 201910795183 A CN201910795183 A CN 201910795183A CN 110890123 B CN110890123 B CN 110890123B
Authority
CN
China
Prior art keywords
battery
memory
level
host
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910795183.3A
Other languages
English (en)
Other versions
CN110890123A (zh
Inventor
边谕俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110890123A publication Critical patent/CN110890123A/zh
Application granted granted Critical
Publication of CN110890123B publication Critical patent/CN110890123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/367—Software therefor, e.g. for battery testing using modelling or look-up tables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/385—Arrangements for measuring battery or accumulator variables
    • G01R31/387—Determining ampere-hour charge capacity or SoC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

数据处理系统及其操作方法。一种数据处理系统包括：主机，其检查电池状态信息并基于电池状态信息确定电池等级；以及存储器系统，其存储从所述主机提供的指示电池等级的信息，基于电池等级确定执行后台操作的方法，以及基于所确定的方法执行后台操作。

Description

数据处理系统及其操作方法
技术领域
本发明的各种实施方式总体涉及数据处理系统。具体地，实施方式涉及能够高效地处理数据的数据处理系统及其操作方法。
背景技术
计算机环境范例已经转向无所不在的计算，这使得计算系统能够随时随地使用。结果，对诸如移动电话、数码相机和膝上型计算机之类的便携式电子装置的需求已经迅速增加。那些电子装置通常包括使用存储器装置作为数据储存装置的存储器系统。数据储存装置可以用作便携式电子装置的主存储器单元或辅存储器单元。
由于不存在机械驱动部件，用作存储器装置的数据储存装置提供诸如优异的稳定性和耐用性、高信息存取速度和低功耗之类的优点。此外，数据储存装置能够比硬盘装置具有更高的数据存取速率和更低的功耗。具有这些优点的数据储存装置的非限制性示例包括通用串行总线(USB)存储器装置、多样接口的存储卡、固态驱动器(SSD)等。
发明内容
本发明的各种实施方式涉及能够高效地执行后台操作的存储器系统。
根据本发明的实施方式，数据处理系统可以包括：主机，其检查电池状态信息并基于电池状态信息确定电池等级；以及存储器系统，其存储从所述主机提供的指示电池等级的信息，基于电池等级来确定执行后台操作的方法，以及基于所确定的方法来执行后台操作。
根据本发明的实施方式，数据处理系统的操作方法可以包括：检查电池状态信息；基于电池状态信息确定电池等级；基于电池等级来确定执行后台操作的方法；以及基于所确定的方法来执行后台操作。
根据本发明的实施方式，数据处理系统可以包括：主机，其包括电池，主机维护包括多个级别的电池状态信息，多个级别中的每个级别指示电池的容量；以及存储器系统，其包括存储器控制器，存储器系统从主机接收包括电池的当前容量等级的电池状态信息，多个级别分别与执行后台操作的多种方法相关联，识别与电池的当前等级相关联的执行后台操作的方法，以及执行与电池的当前等级相关联的后台操作。
附图说明
本文描述参照了附图，其中相似附图标记在若干图中始终指代相似部件，并且在附图中：
图1是例示了根据本公开的实施方式的包括存储器系统的数据处理系统的框图；
图2是例示了图1中所示的存储器系统的存储器装置的示例性配置的示意图；
图3是例示了图2中所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图；
图4是例示了图2中所示的存储器装置的示例性三维(3D)结构的示意图；
图5A至图5F是例示了根据本公开的实施方式的数据处理系统的操作的图；
图6A至图6F是例示了根据本公开的实施方式的数据处理系统的操作的图；
图7是例示了根据本公开的实施方式的数据处理系统的操作的流程图；以及
图8至图16是示意性地例示了根据本发明的各种实施方式的数据处理系统的应用示例的图。
具体实施方式
下面参照附图更详细地描述本公开的各种实施方式。然而，本发明可以以不同的形式实施，这些形式可以是任何所公开的实施方式的修改或变型。因此，本发明不限于本文阐述的实施方式。而是，提供所描述的实施方式以使得本公开是彻底的和完整的并且将本公开完全传达给本发明所属领域的普通技术人员。在整个公开内容中，相似的附图标记在本公开的各种附图和示例中始终指代相似的部件。注意，对“一实施方式”、“另一实施方式”等的引用并不必然仅意味着一个实施方式，并且对任何这种短语的不同引用并不必然是指相同实施方式。
将理解，尽管本文可以使用术语“第一”、“第二”、“第三”等来标识各种元件，但是这些元件不受这些术语的限制。这些术语用于将另外具有相同或相似名称的一个元件与另一元件区分开。因此，在不脱离本发明的精神和范围的情况下，一种情况下的第一元件在另一种情况下也能称为第二元件或第三元件。
附图并不一定按比例绘制，并且在一些情况下，为了清楚地例示实施方式的特征，可能已经夸大了比例。附图是例示性的而非限制性的。
还将理解，当元件称为“连接到”或“联接到”另一元件时，它可以直接在另一元件上，连接到或联接到另一元件，或者可以存在一个或更多个中间元件。另外，还将理解，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。除非上下文另有说明，否则两个元件之间的通信无论是直接间接连接/联接还是间接连接/联接，都可以是有线的或无线的。
本文使用的术语仅出于描述特定实施方式的目的，并非旨在要限制本发明。
如本文所用，除非上下文另有明确说明，否则单数形式旨在包括复数形式，反之亦然。
还将理解，当在本说明书中使用时，术语“包括”、“包括有”、“包含”和“包含有”指示所提及元件的存在并且不排除存在或添加一个或更多个其他元件。如本文所用，术语“和/或”包括一个或更多个相关所列项目的任意组合和所有组合。
除非另外定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员根据本公开所通常理解的含义相同的含义。还将理解，诸如在常用词典中定义的那些术语之类的术语应被解释为具有与其在相关领域和本公开的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则将不被解释为理想化的或过于形式化的含义。
在以下描述中，阐述了许多具体细节以便提供对本发明的透彻理解。可以在没有这些具体细节中的一些或全部的情况下实践本发明。在其他情况下，没有详细描述公知的处理结构和/或处理，以免不必要地模糊本发明。
还应注意，在一些情况下，对于相关领域的技术人员显而易见的是，除非另有具体说明，否则结合一个实施方式描述的特征或元件可以单独使用，或者与另一实施方式的其他特征或元件组合使用。
图1是例示了根据本发明的实施方式的数据处理系统100的框图。
参照图1，数据处理系统100可以包括可操作地联接到存储器系统110的主机102。
主机102可以例如包括诸如移动电话、MP3播放器和膝上型计算机之类的便携式电子装置或者诸如台式计算机、游戏机、电视(TV)、投影仪等的电子装置。
主机102可以包括电池104和用于管理电池104的电池管理器106。
电池104可以为数据处理系统100提供电力。电池104可具有有限的电力。
尽管电池104在图1中例示为主机102中包括的构成元件，但这仅是一个实施方式；本发明不限于此。根据本发明的另一实施方式，数据处理系统100的主机102和电池104可以是分离的组件。在以下描述的上下文中，主机102包括电池104。
电池管理器106可以管理电池104。具体而言，电池管理器106可以检查电池状态信息(例如，电池的当前可用容量)。
此外，电池管理器106可以基于检测到的电池状态信息将电池容量分类为多个电池级别。例如，当电池的可用容量少于100％且多于80％时，电池管理器106可以将电池状态信息分类为第五等级。当电池的可用容量少于80％且多于60％时，电池管理器106可将电池状态信息分类为第四等级。当电池的可用容量少于60％且多于40％时，电池管理器106可将电池状态信息分类为第三等级。当电池的可用容量少于40％且多于20％时，电池管理器106可将电池状态信息分类为第二等级。当电池的可用容量少于20％且多于10％时，电池管理器106可将电池状态信息分类为第一等级。当电池的可用容量少于10％且多于0％时，电池管理器106可以将电池状态信息分类为第0等级。然而，这仅仅是电池状态信息分类方案的一个实施方式；本发明不限于此。可以使用与本文的教导一致的其他合适的分类方案。
电池管理器106可以基于检测到的电池状态信息确定相应电池等级。
主机102可以向存储器系统110提供指示所确定的电池等级的信息。具体地，主机102可以在数据处理系统100被引导时向存储器系统110提供指示所确定的电池等级的信息。当电池等级改变时，主机102可以向存储器系统110提供改变后的电池等级。例如，每当电池等级上升或下降时，主机102可以向存储器系统110提供改变后的电池等级。
存储器系统110可以响应于来自主机102的请求来操作或执行特定功能或操作，并且具体地，可以存储主机102要存取的数据。存储器系统110可以用作主机102的主存储器系统或辅存储器系统。存储器系统110可以用可以根据主机接口的协议电联接到主机102的各种类型的储存装置中的任何一种来实现。合适的储存装置的非限制性示例包括固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、尺寸缩小型MMC(RS-MMC)和micro-MMC、安全数字(SD)卡、mini-SD卡和micro-SD卡、通用串行总线(USB)储存装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体(SM)卡、记忆棒等。
用于存储器系统110的储存装置可以用包括例如诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)之类的易失性存储器装置和/或诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻RAM(RRAM或ReRAM)和闪存之类的非易失性存储器装置的各种存储器类型中的任何一种来实现。
存储器系统110可以包括控制器130和存储器装置150。存储器装置150可以存储主机102要存取的数据，并且控制器130可以控制存储器装置150中的数据存储。
控制器130和存储器装置150可以集成到单个半导体装置中，该单个半导体装置可以包括在如上所例示的各种类型的存储器系统中的任何一种中。
存储器系统110可以被配置为例如以下的一部分：计算机、超移动PC(UMPC)、工作站、网络本、个人数字助理(PDA)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字音频记录仪、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录仪、数字视频播放器、配置数据中心的储存设备、能够在无线环境下发送和接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、射频识别(RFID)装置、或配置计算系统的各种组件之一。
存储器装置150可以是非易失性存储器装置，并且即使在不提供电力时也可以保持其内所存储的数据。存储器装置150可以通过写入操作来存储从主机102提供的数据，并且通过读取操作向主机102提供其内所存储的数据。存储器装置150可以包括多个存储块。每个存储块可以包括多个页。多个页中的每一个可以包括与多个存储器单元电联接的多条字线(WL)。
控制器130可以控制存储器装置150的整体操作，诸如读取操作、写入操作、编程操作和擦除操作。例如，控制器130可以响应于来自主机102的请求来控制存储器装置150。控制器130可以向主机102提供从存储器装置150所读取的数据，和/或可以将由主机102提供的数据存储到存储器装置150中。
控制器130可以包括全部经由内部总线可操作地联接的主机接口(I/F)132、处理器134、存储器接口(I/F)142、存储器144和电池信息管理器146。
主机接口132可以处理从主机102提供的命令和数据，并且可以通过诸如通用串行总线(USB)、多媒体卡(MMC)、外围组件快速互连(PCI-e或PCIe)、小型计算机系统接口(SCSI)、串行附接SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)和集成驱动电子设备(IDE)之类的各种接口协议中的至少一种与主机102通信。
存储器接口142可以用作用于处置在控制器130和存储器装置150之间传送的命令和数据的接口，以允许控制器130响应于从主机102递送的请求来控制存储器装置150。当存储器装置150是闪存，尤其是NAND闪存时，存储器接口142可以生成用于存储器装置150的控制信号，并且可以在处理器134的控制下对输入到存储器装置150或从存储器装置150输出的数据进行处理。
存储器144可以用作存储器系统110和控制器130的工作存储器，并且可以存储用于操作或驱动存储器系统110和控制器130的临时数据或事务数据。控制器130可以响应于来自主机102的请求而控制存储器装置150。控制器130可以将从存储器装置150读取的数据递送到主机102中，可以将通过主机102输入的数据存储在存储器装置150内。存储器144可以用于存储控制器130和存储器装置150为了执行这些操作而需要的数据。
存储器144可以用易失性存储器实现。存储器144可以用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)实现。尽管图1示意了设置在控制器130内的存储器144，但本公开不限于此。也就是说，存储器144可以位于控制器130内部或外部。例如，存储器144可以由外部易失性存储器实现，该外部易失性存储器具有传送在存储器144和控制器130之间传送的数据和/或信号的存储器接口。
电池信息管理器146可以在处理器134的控制下存储从主机102提供的电池等级。当从主机102提供新的电池等级或级别时，电池信息管理器146可以在处理器134的控制下更新电池等级。尽管电池信息管理器146在图1中被示为与存储器144分开的组成元件，但是电池信息管理器146可以包括在存储器144中。
处理器134可以用微处理器或中央处理单元(CPU)实现。存储器系统110可以包括一个或更多个处理器134。
管理单元(未示出)可以包括在处理器134中。管理单元可以执行存储器装置150的坏块管理。管理单元可以在存储器装置150中找到不满足进一步使用条件的坏存储块，以及对坏存储块执行坏块管理。当存储器装置150是闪存(例如，NAND闪存)时，由于NAND逻辑功能的特性，在写入操作(即，编程操作)期间可能发生编程失败。在坏块管理期间，可以将编程失败的存储块或坏存储块的数据编程到新的存储块中。坏块可能严重劣化具有3D层叠结构的存储器装置150的利用效率和存储器系统100的可靠性，因此需要可靠的坏块管理。
处理器134可以执行存储器装置150的后台操作。后台操作可以包括垃圾收集操作、耗损均衡操作、映射冲刷操作和坏块管理操作。
即使在没有主机102的请求的情况下，也可以由存储器系统110执行后台操作。如果在存储器系统110中频繁地执行后台操作，则后台操作可能过度消耗电池104的有限电力。
处理器134可以基于电池信息管理器146中存储的电池等级来确定执行后台操作的方法。
例如，处理器134可以基于对应于每个电池等级的后台操作的执行频率来确定执行后台操作的次数。
又例如，处理器134可以确定对应于每个电池等级的后台操作的执行时间。
然而，本发明不限于上述示例。
处理器134可以根据所确定的执行后台操作的方法来执行后台操作。处理器134可以在空闲状态下执行后台操作。
控制器130还可以包括纠错码(ECC)组件和电源管理单元(PMU)。
ECC组件可以在读取操作期间检测并校正从存储器装置150读取的数据中的错误。当错误比特的数量大于或等于可校正错误比特的阈值数量时，ECC组件可以不校正错误比特，而是可以输出指示错误比特校正失败的纠错失败信号。
ECC组件可以基于诸如低密度奇偶校验(LDPC)码、博斯-乔赫里-奥康让(Bose-Chaudhuri-Hocquenghem：BCH)码、turbo码、里德-所罗门(Reed-Solomon：RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、块编码调制(BCM)等的编码调制来执行纠错操作。ECC组件可以包括用于基于上述码中的至少一种执行纠错操作的全部或一些的电路、模块、系统或装置。
PMU可以提供和管理控制器130的电力。
图2是例示了图1的存储器装置150的示意图。
参照图2，存储器装置150可以包括多个存储块，例如，块0 210、块1 220、块2 230至块N-1 240。这些块中的每一个可以包括数量可以根据电路设计而不同的多个页，例如，2M个页。存储器装置150可以包括根据在每个存储器单元中可以存储或表达的比特数而作为单级单元(SLC)存储块和多级单元(MLC)存储块的多个存储块。SLC存储块可以包括用各自能够存储1比特数据的存储器单元实现的多个页。MLC存储块可以包括各自能够存储多比特数据(例如，两比特或更多比特数据)的存储器单元实现的多个页。包括用各自能够存储3比特数据的存储器单元实现的多个页的MLC存储块可以被定义为三级单元(TLC)存储块。
图3是例示了图2的存储器装置150中的存储块330的电路图。
参照图3，存储块330可以对应于存储器系统110的存储器装置150中包括的多个存储块中的任何一个。
存储器装置150的存储块330可以包括分别电联接到位线BL0到BLm-1的多个单元串340。每列的单元串340可以包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储器单元或多个存储器单元晶体管MC0至MCn-1可以串联电联接在选择晶体管DST和SST之间。各个存储器单元MC0至MCn-1可以由各自可以存储1比特信息的单级单元(SLC)配置，或者由各自可以存储多个比特的数据信息的多级单元(MLC)配置。然而，本发明不只限于SLC或MLC。串340可以分别电联接到对应的位线BL0至BLm-1。作为参考，在图3中，“DSL”表示漏极选择线，“SSL”表示源极选择线，并且“CSL”表示公共源极线。
虽然图3作为示例示出了存储块330由NAND闪存单元构成，但应注意，根据实施方式的存储器装置150的存储块330不限于NAND闪存。存储块330可以由NOR闪存、组合有至少两种存储器单元的混合闪存、或者控制器内置在存储器芯片中的one-NAND闪存来实现。半导体装置的操作特性不仅可以应用于电荷存储层由导电浮置栅构成的闪存装置，而且可以应用于电荷存储层由介电层构成的电荷捕获型闪存(CTF)。
存储器装置150的电源电路310可以提供根据操作模式要提供给相应条线的字线电压(例如，编程电压、读取电压和通过电压)并且提供要提供给块体(bulk)(例如，在其中形成存储器单元的阱区)的电压。电源电路310可以在控制电路(未示出)的控制下执行电压生成操作。电源电路310可以生成多个可变读取电压以生成多个读取数据，在控制电路的控制下选择存储器单元阵列中的一个存储块或扇区，选择被选存储块的一条字线，并向被选字线和未选字线提供字线电压。
存储器装置150的读取和写入(读取/写入)电路320可以由控制电路控制，并且可以根据操作模式而用作读取放大器或写入驱动器。在验证操作或正常读取操作期间，读取/写入电路320可以作为用于从存储器单元阵列读取数据的读取放大器操作。在编程操作期间，读取/写入电路320可以作为用于根据要存储在存储器单元阵列中的数据而驱动位线的写入驱动器操作。在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接收要存储到存储器单元阵列中的数据，并根据接收的数据驱动位线。读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页缓冲器322至326。页缓冲器322至326中的每一个可以包括多个锁存器(未示出)。
图4是例示了图1的存储器装置150的三维(3D)结构的示意图。
尽管图4示出了3D结构，但是本发明不限于这种结构。在另一实施方式中，存储器装置150可以由二维(2D)存储器装置实现。如图4中所例示，存储器装置150可以被实施为具有3D层叠结构的非易失性存储器装置。当存储器装置150具有3D结构时，存储器装置150可以包括各自具有3D结构(或垂直结构)的多个存储块BLK0至BLKN-1。
将描述根据本发明的实施方式的数据处理系统100的操作。在作为一个示例的以下描述的上下文中，电池被分类为第0等级至第五等级。具体而言，当电池的可用容量为100％或更低且多于80％时，电池等级可以设置为第五等级。当电池的可用容量少于80％且多于60％时，电池等级可以设置为第四等级。当电池的可用容量少于60％且多于40％时，电池等级可以设置为第三等级。当电池的可用容量少于40％且多于20％时，电池等级可以设置为第二等级。当电池的可用容量少于20％且多于10％时，电池等级可以设置为第一等级。当电池的可用容量少于10％且多于0％时，电池等级可以设置为第0等级。然而，本发明不限于任何特定数量的等级，也不限于任何特定等级的容量范围。
图5A至图5F是示出根据本发明的实施方式的数据处理系统100的操作的图。具体地，图5A至图5F例示了执行取决于电池等级的特定次数的后台操作的数据处理系统100的操作。对于不同等级，执行后台操作的次数可以不同。
作为示例，数据处理系统100执行总共五次后台操作以完成后台操作。此外，作为示例，图5A到图5F中所示的数据处理系统100执行将源存储块中所存储的数据迁移到目的地存储块中的后台操作。此外，作为示例，图5A到图5F中所示的将源存储块中所存储的第一数据至第五数据迁移至目的地存储块的后台操作总共执行五次。换句话说，后台操作可能不得不执行一次以将源存储块中所存储的第一数据迁移到目的地存储块中。
参照图5A，主机102可以向控制器130提供指示对应于电池104的当前可用容量的第五等级(即，级别＝5)的信息。结果，可以看出电池的当前可用容量为少于100％且多于80％。
电池信息管理器146可以存储从主机102提供的指示电池等级的信息。处理器134可以基于电池等级确定后台操作方法。由于电池容量处于第五等级，因此处理器134可以将后台操作设置为执行五次。
随后，处理器134可以将源存储块510中所存储的第一数据至第五数据全部迁移到目的地存储块515中。
参照图5B，主机102可以向控制器130提供指示对应于电池104的当前可用容量的第四等级(即，级别＝4)的信息。结果，可以看出电池的当前可用容量为低于80％且多于60％。
电池信息管理器146可以存储从主机102提供的指示电池等级的信息。然后，处理器134可以基于电池等级确定后台操作方法。由于电池容量处于第四等级，因此处理器134可以将后台操作设置为执行四次。
然后，处理器134可以将源存储块520中所存储的第一数据至第四数据迁移到目的地存储块525中。
参照图5C，主机102可以向控制器130提供指示对应于电池104的当前可用容量的第三等级(即，级别＝3)的信息。结果，可以看出电池的当前可用容量为低于60％且多于40％。
电池信息管理器146可以存储从主机102提供的指示电池等级的信息。然后，处理器134可以基于电池等级确定后台操作方法。由于电池容量处于第三等级，所以处理器134可以将后台操作设置为执行三次。
然后，处理器134可以将源存储块530中所存储的第一数据至第三数据迁移到目的地存储块535中。
参照图5D，主机102可以向控制器130提供指示对应于电池104的当前可用容量的第二等级(即，级别＝2)的信息。结果，可以看出电池的当前可用容量为低于40％且多于20％。
电池信息管理器146可以存储从主机102提供的指示电池等级的信息。然后，处理器134可以基于电池等级确定后台操作方法。由于电池容量处于第二等级，因此处理器134可以将后台操作设置为执行两次。
然后，处理器134可以将源存储块540中所存储的第一数据和第二数据迁移到目的地存储块545中。
参照图5E，主机102可以向控制器130提供指示对应于电池104的当前可用容量的第一等级(即，级别＝1)的信息。结果，可以看出电池的当前可用容量为少于20％且多于10％。
电池信息管理器146可以存储从主机102提供的指示电池等级的信息。然后，处理器134可以基于电池等级确定后台操作方法。由于电池容量处于第一等级，因此处理器134可以将后台操作设置为执行一次。
然后，处理器134可以仅将源存储块550中所存储的第一数据迁移到目的地存储块555中。
最后，参照图5F，主机102可以向控制器130提供指示对应于电池104的当前可用容量的第0等级(即，级别＝0)的信息。结果，可以看出电池的当前可用容量为少于10％且多于0％。
电池信息管理器146可以存储从主机102提供的指示电池等级的信息。然后，处理器134可以基于电池等级确定后台操作方法。由于电池容量处于第0等级，因此处理器134可以不执行后台操作。
如上所述，数据处理系统100可以通过基于电池104的当前可用容量改变执行后台操作的次数来节省电池电量。
图6A至图6F是例示了根据本发明的实施方式的数据处理系统100的操作的图。具体地，图6A至图6F示出了数据处理系统100在根据每个电池等级不同地设置的特定执行时间内执行后台操作。
在以下描述的上下文中，存储器系统110可以具有大约100ms的空闲时间。此外，存储器系统110可能不得不执行大约100ms的后台操作，以便完全结束后台操作。
参照图6A，主机102可以向控制器130提供指示对应于当前可用电池容量的第五等级(即，级别＝5)的信息。结果，可以看出电池的当前可用容量少于100％且多于80％。
电池信息管理器146可以存储从主机102提供的指示电池等级的信息。存储器系统110中所包括的处理器134可以基于电池等级确定后台操作方法。由于电池处于第五等级，因此处理器134可以将后台操作设置为执行大约100ms。
然后，存储器系统110可以执行大约100ms的后台操作(即，BKOP)。
参照图6B，主机102可以向控制器130提供指示对应于当前可用电池容量的第四等级(即，级别＝4)的信息。结果，可以看出电池的当前可用容量少于80％且多于60％。
由于电池容量处于第四等级，因此存储器系统110中包括的处理器134可以将后台操作设置为执行大约80ms。
然后，存储器系统110可以执行大约80ms的后台操作(即，BKOP)。存储器系统110可以在剩余的大约20ms不执行后台操作，该剩余的大约20ms可以是空闲时间。
参照图6C，主机102可以向控制器130提供指示对应于当前可用电池容量的第三等级(即，级别＝3)的信息。结果，可以看出电池的当前可用容量少于60％且多于40％。
由于电池处于第三等级，因此存储器系统110中包括的处理器134可以将后台操作设置为执行大约60ms。
然后，存储器系统110可以执行大约60ms的后台操作(即，BKOP)。存储器系统110可以在剩余的大约40ms不执行后台操作，该剩余的大约40ms可以是空闲时间。
参照图6D，主机102可以向控制器130提供指示对应于当前可用电池容量的第二等级(即，级别＝2)的信息。结果，可以看出电池的当前可用容量少于40％且多于20％。
由于电池容量处于第二等级，因此存储器系统110中包括的处理器134可以将后台操作设置为执行大约40ms。
然后，存储器系统110可以执行大约40ms的后台操作(即，BKOP)。存储器系统110可以在剩余的大约60ms不执行后台操作，该剩余的大约60ms可以是空闲时间。
参照图6E，主机102可以向控制器130提供指示对应于当前可用电池容量的第一等级(即，级别＝1)的信息。结果，可以看出电池的当前可用容量少于20％且多于10％。
由于电池容量处于第一等级，因此存储器系统110中包括的处理器134可以将后台操作设置为执行大约20ms。
处理器134可以执行大约20ms的后台操作。数据处理系统100可以在剩余的大约80ms不执行后台操作，该剩余的大约80ms可以是空闲时间。
最后，参照图6F，主机102可以向控制器130提供指示对应于当前可用电池容量的第0等级(即，级别＝0)的信息。结果，可以看出电池的当前可用容量少于10％且多于0％。
由于电池容量处于第0等级，因此存储器系统110可以一点也不执行后台操作。
如上所述，数据处理系统100可以通过基于电池的当前可用容量改变用于执行后台操作的时间来节省电池电量。
图7是例示了根据本发明的实施方式的存储器系统110的操作的流程图。具体地，图7例示了取决于所确定的电池等级或级别的存储器系统110的后台操作的执行。然而，图7中例示的后台操作至多只是本发明的一实施方式，并且本发明的构思和精神不限于此。
在步骤S701，处理器134可以检查电池信息管理器146中所存储的指示电池等级的信息。
当作为检查的结果确定出电池处于第五等级(即，级别＝5)(步骤S703为“是”)时，在步骤S705，处理器134可以执行100％的后台操作(即，BKOP)而没有限制。
当作为检查的结果确定出电池不处于第五等级(步骤S703为“否”)而处于第四等级(即，级别＝4)(步骤S707为“是”)时，在步骤S709，处理器134可以仅执行80％的后台操作(即，BKOP)。例如，处理器134可以将后台操作的执行次数或后台操作的执行时间限制为80％那么多。
当作为检查的结果确定出电池不处于第四等级(步骤S707为“否”)而处于第三等级(即，级别＝3)(步骤S711为“是”)时，在步骤S713，处理器134可以将后台操作(即，BKOP)的执行次数或后台操作的执行时间限制为60％那么多。
当作为检查的结果确定出电池不处于第三等级(步骤S711为“否”)而处于第二等级(即，级别＝2)(步骤S715为“是”)时，在步骤S717，处理器134可以将后台操作(即，BKOP)的执行次数或后台操作的执行时间限制为40％那么多。
当作为检查的结果确定出电池不处于第二等级(步骤S715为“否”)而处于第一等级(即，级别＝1)(步骤S719为“是”)时，在步骤S721，处理器134可以将后台操作(即，BKOP)的执行次数或后台操作的执行时间限制为20％那么多。
当作为检查的结果确定出电池不处于第一等级(步骤S719为“否”)时，在步骤S723，处理器134可以不执行后台操作(即，BKOP)。
如上所述，根据本发明的实施方式的控制器130可以基于数据处理系统100的电池状态信息(例如，可用容量)将电池状态分类为多个等级中的一个，并且基于电池等级来执行后台操作。分类等级可以随着电池状态的重新评估而改变。以这种方式，可以增加数据处理系统100的电池使用效率。
将参照图8至图16详细描述可以用以上已经描述的包括存储器装置150和控制器130的存储器系统110实现的数据处理系统和电子装置。
图8至图16是示意性地例示了根据各种实施方式的图1至图7的数据处理系统的应用示例的图。
图8是示意性地例示了根据实施方式的包括存储器系统的数据处理系统的示例的图。图8示意性地例示了作为根据实施方式的存储器系统的应用的存储卡系统6100。
参照图8，存储卡系统6100可以包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可以连接到存储器装置6130，并且可以被配置为访问存储器装置6130。存储器装置6130可以由非易失性存储器(NVM)实现。作为示例但不限于，存储器控制器6120可以被配置为控制对存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可以被配置为提供存储器装置6130和主机(未示出)之间的接口和/或用于控制存储器装置6130的驱动固件。也就是说，存储器控制器6120可以对应于参照图1至图7描述的存储器系统110中的控制器130，而存储器装置6130可以对应于参照图1至图7描述的存储器装置150。
因此，如图1所示，存储器控制器6120可以包括随机存取存储器(RAM)、处理器、主机接口、存储器接口和纠错码组件。存储器控制器6120还可以包括图1中描述的元件。
存储器控制器6120可以通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可以被配置为通过诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI快速(PCIe)、高级技术附件(ATA)、串行-ATA、并行-ATA、小型计算机系统接口(SCSI)、增强型小磁盘接口(EDSI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、无线保真(Wi-Fi或WiFi)和蓝牙之类的各种通信协议中的一种或多种与外部装置通信。因此，根据实施方式的存储器系统和数据处理系统可以应用于有线电子装置和/或无线电子装置，或者尤其是移动电子装置。
存储器装置6130可以由非易失性存储器(NVM)实现。例如，存储器装置6130可以由诸如可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)和自旋转移力矩磁RAM(STT-RAM)之类的各种非易失性存储器装置中的任何一种实现。存储器装置6130可以包括多个晶片，如图1的存储器装置150中那样。
存储器控制器6120和存储器装置6130可以集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可以集成以形成固态驱动器(SSD)。在另一实施方式中，存储器控制器6120和存储器装置6130可以集成以形成存储卡，诸如PC卡(例如，个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、MMCmicro和eMMC)、安全数字(SD)卡(例如，SD、miniSD、microSD和SDHC)和/或通用闪存(UFS)。
图9是示意性地例示了根据实施方式的包括存储器系统的数据处理系统6200的另一示例的图。
参照图9，数据处理系统6200可以包括具有一个或更多个非易失性存储器(NVM)的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。数据处理系统6200可以用作诸如存储卡(CF卡、SD卡、mini-SD卡等)或USB装置之类的存储介质，如参照图1所述。存储器装置6230可以对应于图1至图7中所述的存储器系统110中的存储器装置150，并且存储器控制器6220可以对应于图1至图7中所述的存储器系统110中的控制器130。
存储器控制器6220可以响应于主机6210的请求来控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可以包括一个或更多个中央处理单元(CPU)6221、诸如随机存取存储器(RAM)6222之类的缓冲存储器、纠错码(ECC)电路6223、主机接口6224和诸如NVM接口6225之类的存储器接口。
CPU 6221可以控制对存储器装置6230的操作，例如，读取操作、写入操作、文件系统管理操作和坏页管理操作。RAM 6222可以根据CPU 6221的控制来操作，并且用作工作存储器、缓冲存储器或缓存存储器。当RAM 6222用作工作存储器时，由CPU 6221处理的数据可以临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可以用于缓冲从主机6210向存储器装置6230传输的数据或者从存储器装置6230向主机6210传输的数据。当RAM6222用作缓存存储器时，RAM 6222可以辅助存储器装置6230高速地操作。
ECC电路6223可以对应于图1中所例示的控制器130的ECC组件138。如参照图1所述，ECC电路6223可以生成用于校正从存储器装置6230提供的数据的失败比特或错误比特的纠错码(ECC)。ECC电路6223可以对提供给存储器装置6230的数据执行纠错编码，从而形成具有奇偶校验位的数据。奇偶校验位可以存储在存储器装置6230中。ECC电路6223可以对从存储器装置6230输出的数据执行纠错解码。在这种情况下，ECC电路6223可以使用奇偶校验位来纠正错误。例如，如参照图1所述，ECC电路6223可以使用低密度奇偶校验(LDPC)码、博斯-乔赫里-奥康让(BCH)码、turbo码、里德-所罗门码、卷积码、递归系统码(RSC)、或者诸如网格编码调制(TCM)或块编码调制(BCM)的编码调制来校正错误。
存储器控制器6220可以通过主机接口6224与主机6210交换数据或信号，并且可以通过NVM接口6225与存储器装置6230交换数据或信号。主机接口6224可以通过并行高级技术附件(PATA)总线、串行高级技术附件(SATA)总线、小型计算机系统接口(SCSI)、通用串行总线(USB)、外围组件快速互连(PCIe)或NAND接口连接到主机6210。存储器控制器6220可以具有利用诸如无线保真(WiFi)或长期演进(LTE)之类的移动通信协议的无线通信功能。存储器控制器6220可以连接到外部装置(例如，主机6210)或另一外部装置，然后向外部装置发送数据和/或从外部装置接收数据。由于存储器控制器6220被配置为通过各种通信协议中的一种或多种与外部装置通信，因此存储器系统和数据处理系统可以应用于有线电子装置和/或无线电子装置，尤其是移动电子装置。
图10是示意性地例示了根据实施方式的包括存储器系统的数据处理系统的另一示例的图。图10示意性地例示了应用根据实施方式的存储器系统的固态驱动器(SSD)6300。
参照图10，SSD 6300可以包括控制器6320以及包括多个非易失性存储器(NVM)的存储器装置6340。控制器6320可以对应于图1的存储器系统110中的控制器130，并且存储器装置6340可以对应于图1的存储器系统中的存储器装置150。
更具体地，控制器6320可以通过多个通道CH1至CHi连接到存储器装置6340。控制器6320可以包括一个或更多个处理器6321、纠错码(ECC)电路6322、主机接口6324、缓冲存储器6325和例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可以临时存储从主机6310提供的数据或从存储器装置6340中包括的多个闪存NVM提供的数据，或者临时存储多个闪存NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可以由诸如动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、低功率DDR(LPDDR)SDRAM和图形RAM(GRAM)之类的各种易失性存储器或诸如铁电RAM(FRAM)、电阻RAM(RRAM或ReRAM)、自旋转移力矩磁RAM(STT-MRAM)和相变RAM(PRAM)之类的非易失性存储器中的任何一种来实现。在图10的实施方式中，缓冲存储器6325设置在控制器6320中，但是在另一实施方式中，缓冲存储器6325可以位于或布置在控制器6320的外部。
ECC电路6322可以在编程操作期间计算要编程到存储器装置6340的数据的纠错码(ECC)值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行纠错操作，并且在失败数据恢复操作期间对从存储器装置6340恢复的数据执行纠错操作。
主机接口6324可以提供与外部装置(例如，主机6310)的接口功能，并且非易失性存储器接口6326可以提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可以提供应用了图1的存储器系统110的多个SSD 6300，来实现数据处理系统，例如，独立磁盘冗余阵列(RAID)系统。RAID系统可以包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可以在SSD 6300中根据多个RAID级别(即，从主机6310提供的写入命令的RAID级别信息)选择一个或更多个存储器系统或SSD 6300，并且可以向所选择的SSD 6300输出对应于写入命令的数据。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取操作时，RAID控制器可以在SSD 6300中根据多个RAID级别(即，从主机6310提供的读取命令的RAID级别信息)选择一个或更多个存储器系统或SSD 6300，并向主机6310提供从所选择的SSD 6300读取的数据。
图11是示意性地例示了根据实施方式的包括存储器系统的数据处理系统的另一示例的图。图11示意性地例示了应用了存储器系统的嵌入式多媒体卡(eMMC)6400。
参照图11，eMMC 6400可以包括控制器6430和由一个或更多个NAND闪存实现的存储器装置6440。控制器6430可以对应于图1的存储器系统110中的控制器130，并且存储器装置6440可以对应于图1的存储器系统110中的存储器装置150。
更具体地，控制器6430可以通过多个通道连接到存储器装置6440。控制器6430可以包括一个或更多个内核6432、主机接口(I/F)6431和例如NAND接口(I/F)6433的存储器接口。
内核6432可以控制eMMC 6400的操作，主机接口6431可以提供控制器6430和主机6410之间的接口功能。NAND接口6433可以提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可以用作并行接口，例如，如参照图1所述的MMC接口。此外，主机接口6431可以用作串行接口，例如，超高速(UHS)-I和UHS-II接口。
图12至图15是示意性地例示了根据实施方式的包括存储器系统的数据处理系统的其他示例的图。图12至图15示意性地例示了应用了存储器系统的通用闪存(UFS)系统6500、6600、6700和6800。
参照图12至图15，UFS系统6500、6600、6700和6800可以分别包括主机6510、6610、6710、6810，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830。主机6510、6610、6710、6810可以用作有线电子装置和/或无线电子装置(尤其是移动电子装置)的应用处理器，UFS装置6520、6620、6720、6820可以用作嵌入式UFS装置。UFS卡6530、6630、6730、6830可以用作外部嵌入式UFS装置或可移除UFS卡。
各个UFS系统6500、6600、6700和6800中的主机6510、6610、6710、6810，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可以通过UFS协议与例如有线电子装置和/或无线电子装置或者尤其是移动电子装置的外部装置通信。UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可以由图1中所例示的存储器系统110实现。例如，在UFS系统6500、6600、6700、6800中，UFS装置6520、6620、6720、6820可以以参考图9至图11描述的数据处理系统6200、SSD 6300或eMMC 6400的形式实现，并且UFS卡6530、6630、6730、6830可以以参照图8描述的存储卡系统6100的形式实现。
此外，在UFS系统6500、6600、6700和6800中，主机6510、6610、6710、6810，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可以通过例如MIPI(移动行业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)的UFS接口彼此通信。此外，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可以通过除UFS协议之外的各种协议(例如，通用存储总线(USB)闪存驱动器(UFD)、多媒体卡(MMC)、安全数字(SD)、mini-SD卡和micro-SD卡)彼此通信。
在图12中所例示的UFS系统6500中，主机6510、UFS装置6520和UFS卡6530中的每一个可以包括UniPro。主机6510可以执行切换操作以便与UFS装置6520和UFS卡6530中的至少一个进行通信。主机6510可以通过UniPro处的链路层切换(例如，L3切换)与UFS装置6520或UFS卡6530通信。在这种情况下，UFS装置6520和UFS卡6530可以通过主机6510的UniPro处的链路层切换来彼此通信。图12例示了一个UFS装置6520和一个UFS卡6530连接到主机6510的配置。然而，在另一实施方式中，多个UFS装置和UFS卡可以并联或以星形的形式连接到主机6510，并且多个UFS卡可以并联或以星形的形式连接到UFS装置6520，或者串联或以链的形式连接到UFS装置6520。在本文中，星形的形式表示单个装置与多个其它装置或卡联接进行集中控制的布局。
在图13中所例示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可以包括UniPro，并且主机6610可以通过执行切换操作的切换模块6640(例如，通过执行UniPro处的链路层切换(例如，L3切换)的切换模块6640)与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可以通过UniPro处的切换模块6640的链路层切换来彼此通信。图13例示了一个UFS装置6620和一个UFS卡6630连接到切换模块6640的配置。然而，在另一实施方式中，多个UFS装置和UFS卡可以并联或以星形的形式连接到切换模块6640，并且多个UFS卡可以串联或以链的形式连接到UFS装置6620。
在图14中所例示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可以包括UniPro。主机6710可以通过执行切换操作的切换模块6740(例如，执行UniPro处的链路层切换(例如L3切换)的切换模块6740)与UFS装置6720或UFS卡6730通信。在这种情况下，UFS装置6720和UFS卡6730可以通过UniPro处的切换模块6740的链路层切换来彼此通信，并且切换模块6740可以在UFS装置6720内部或外部与UFS装置6720集成为一个模块。图14例示了一个UFS装置6720和一个UFS卡6730连接到切换模块6740的配置。然而，在另一实施方式中，各自包括切换模块6740和UFS装置6720的多个模块可以并联或以星形的形式连接到主机6710，或者串联或以链的形式彼此连接。此外，多个UFS卡可以并联或以星形的形式连接到UFS装置6720。
在图15中所例示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可以包括M-PHY和UniPro。UFS装置6820可以执行切换操作以便与主机6810和UFS卡6830通信。UFS装置6820可以通过用于与主机6810通信的M-PHY和UniPro模块以及用于与UFS卡6830通信的M-PHY和UniPro模块之间的切换操作(例如，通过目标标识符(ID)切换操作)与主机6810或UFS卡6830通信。这里，主机6810和UFS卡6830可以通过UFS装置6820的M-PHY和UniPro模块之间的目标ID切换来彼此通信。图15例示了一个UFS装置6820连接到主机6810并且一个UFS卡6830连接到UFS装置6820的配置。然而，在另一实施方式中，多个UFS装置可以并联或以星形的形式连接到主机6810，或者串联或以链的形式连接到主机6810，并且多个UFS卡可以并联或以星形的形式连接到UFS装置6820，或者串联或以链的形式连接到UFS装置6820。
图16是示意性地例示了根据实施方式的包括存储器系统的数据处理系统的另一示例的图。图16是示意性地例示了应用了根据实施方式的存储器系统的用户系统6900的图。
参照图16，用户系统6900可以包括用户接口6910、存储器模块6920、应用处理器6930、网络模块6940和储存模块6950。
更具体地，应用处理器6930可以驱动用户系统6900中包括的组件(例如，操作系统(OS))，并且包括控制用户系统6900中包括的组件的控制器、接口和图形引擎。应用处理器6930可以被设置为片上系统(SoC)。
存储器模块6920可以用作用户系统6900的主存储器、工作存储器、缓冲存储器或缓存存储器。存储器模块6920可以包括诸如动态RAM(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、DDR2 SDRAM、DDR3 SDRAM、LPDDR SDARM、LPDDR2 SDRAM或LPDDR3 SDRAM之类的易失性随机存取存储器(RAM)或者诸如相变RAM(PRAM)、电阻RAM(ReRAM)、磁阻RAM(MRAM)或铁电RAM(FRAM)之类的非易失性RAM。例如，可以基于堆叠式封装(PoP)来封装和安装应用处理器6930和存储器模块6920。
网络模块6940可以与外部装置通信。例如，网络模块6940不仅可以支持有线通信，而且可以支持诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(Wimax)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)之类的各种无线通信协议，从而与有线/无线电子装置(尤其是移动电子装置)通信。因此，根据本发明的实施方式的存储器系统和数据处理系统能够应用于有线/无线电子装置。网络模块6940可以包括在应用处理器6930中。
储存模块6950可以存储数据(例如，从应用处理器6930接收的数据)，然后可以将存储的数据发送到应用处理器6930。储存模块6950可以由诸如相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存之类的非易失性半导体存储器装置实现，并且作为诸如用户系统6900的存储卡或外部驱动器之类的可移除存储介质提供。储存模块6950可以对应于参照图1描述的存储器系统110。此外，储存模块6950可以实现为如以上参照图10至图15所述的SSD、eMMC和UFS。
用户接口6910可以包括用于向应用处理器6930输入数据或命令或者向外部装置输出数据的接口。例如，用户接口6910可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件之类的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器之类的用户输出接口。
此外，当图1的存储器系统110应用于用户系统6900的移动电子装置时，应用处理器6930可以控制移动电子装置的操作，并且网络模块6940可以用作用于控制与外部装置的有线通信和/或无线通信的通信模块。用户接口6910可以在移动电子装置的显示和触摸模块上显示由应用处理器6930处理的数据，或者支持从触摸面板接收数据的功能。
虽然已经参照具体实施方式例示和描述了本发明，但是对于本领域技术人员来说在本公开的教导下将显而易见的是：在不脱离如在所附权利要求中确定的本发明的精神和范围的情况下，可以做出各种修改和变型。
相关申请的交叉引用
本申请要求于2018年9月11日提交的韩国专利申请No.10-2018-0108308的优先权，其公开内容通过引用整体并入本文中。

Claims (17)

1.一种数据处理系统，该数据处理系统包括：
主机，所述主机检查电池状态信息并基于所述电池状态信息确定电池等级；以及
存储器系统，所述存储器系统存储从所述主机提供的指示所述电池等级的信息，基于所述电池等级确定执行后台操作的方法，并且基于所确定的方法执行所述后台操作，
其中，所述存储器系统包括适用于存储指示所述电池等级的所述信息的控制器，
其中，所述控制器包括适用于基于指示所述电池等级的所述信息确定所述方法的处理器，
其中，所述处理器将与所述电池等级对应的执行频率设置为所述后台操作的执行次数，
其中，所述电池状态信息包括表示电池的可用容量的信息，并且
其中，随着所述电池的所述可用容量降低，所述电池等级变得更低，并且所述后台操作的执行次数变得更少。
2.根据权利要求1所述的数据处理系统，其中，所述主机包括：
电池，所述电池供应电力；以及
电池管理器，所述电池管理器检查所述电池状态信息并基于所述电池状态信息确定所述电池等级。
3.根据权利要求1所述的数据处理系统，其中，所述主机在执行引导操作时向所述存储器系统提供指示所述电池等级的所述信息。
4.根据权利要求1所述的数据处理系统，其中，所述主机在所述电池等级改变时向所述存储器系统提供指示所述电池等级的所述信息。
5.根据权利要求1所述的数据处理系统，其中，所述存储器系统还包括：
存储器装置，
其中，所述控制器基于指示所述电池等级的所述信息确定用于执行所述后台操作的方法，并且根据所确定的方法控制所述存储器装置执行所述后台操作。
6.根据权利要求5所述的数据处理系统，其中，所述控制器还包括：
电池信息管理器，所述电池信息管理器存储指示所述电池等级的所述信息，
其中，所述处理器基于所确定的方法控制所述存储器装置执行所述后台操作。
7.根据权利要求6所述的数据处理系统，其中，所述处理器将与所述电池等级对应的执行时间设置为所述后台操作的执行时间。
8.根据权利要求6所述的数据处理系统，其中，所述电池信息管理器在被提供以更新的电池等级时更新所存储的指示所述电池等级的信息。
9.根据权利要求1所述的数据处理系统，其中，所述后台操作包括垃圾收集操作、读取回收操作和耗损均衡操作中的任何一种操作。
10.一种用于操作包括主机和存储器系统的数据处理系统的方法，该方法包括以下步骤：
检查电池状态信息；
基于所述电池状态信息确定电池等级；
基于所述电池等级确定执行后台操作的方法；以及
基于所确定的方法执行所述后台操作，
其中，基于所述电池等级确定执行后台操作的方法的步骤包括以下步骤：
将与所述电池等级对应的执行频率设置为所述后台操作的执行次数，
其中，所述电池状态信息包括表示电池的可用容量的信息，并且
其中，随着所述电池的所述可用容量降低，所述电池等级变得更低，并且所述后台操作的执行次数变得更少。
11.根据权利要求10所述的方法，其中，基于所述电池等级确定执行后台操作的方法的步骤包括以下步骤：
将与所述电池等级对应的执行时间设置为所述后台操作的执行时间。
12.根据权利要求10所述的方法，该方法还包括以下步骤：
当执行引导操作时，从所述主机向所述存储器系统提供指示所述电池等级的信息。
13.根据权利要求10所述的方法，该方法还包括以下步骤：
当所述电池等级改变时，从所述主机向所述存储器系统提供指示所述电池等级的信息。
14.根据权利要求10所述的方法，该方法还包括以下步骤：
将指示所述电池等级的信息存储到所述存储器系统中的电池信息管理器。
15.一种数据处理系统，该数据处理系统包括：
主机，所述主机包括电池，所述主机维护包括多个级别的电池状态信息，所述多个级别中的每个级别指示所述电池的容量；以及
存储器系统，所述存储器系统包括存储器控制器，所述存储器系统：
从所述主机接收包括所述电池的当前容量等级的所述电池状态信息，所述多个级别分别与执行后台操作的多种方法相关联，
识别与所述电池的当前等级相关联的执行所述后台操作的方法，并且
与所述电池的所述当前等级相关联地执行所述后台操作，
其中，所述存储器系统包括适用于存储指示电池等级的所述信息的控制器，
其中，所述控制器包括适用于基于指示所述电池等级的所述信息确定所述方法的处理器，
其中，所述处理器将与所述电池等级对应的执行频率设置为所述后台操作的执行次数，
其中，所述电池状态信息包括表示电池的可用容量的信息，并且
其中，随着所述电池的所述可用容量降低，所述电池等级变得更低，并且所述后台操作的执行次数变得更少。
16.根据权利要求15所述的数据处理系统，其中，所述存储器系统在所述电池的所述当前等级降低时减少所述后台操作的执行时间。
17.根据权利要求15所述的数据处理系统，其中，所述存储器系统在所述电池的所述当前等级降低时降低所述后台操作的执行频率。
CN201910795183.3A 2018-09-11 2019-08-27 数据处理系统及其操作方法 Active CN110890123B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0108308 2018-09-11
KR1020180108308A KR20200029810A (ko) 2018-09-11 2018-09-11 데이터 처리 시스템 및 그의 동작방법

Publications (2)

Publication Number Publication Date
CN110890123A CN110890123A (zh) 2020-03-17
CN110890123B true CN110890123B (zh) 2024-03-19

Family

ID=69719467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910795183.3A Active CN110890123B (zh) 2018-09-11 2019-08-27 数据处理系统及其操作方法

Country Status (3)

Country Link
US (1) US11639969B2 (zh)
KR (1) KR20200029810A (zh)
CN (1) CN110890123B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11899577B2 (en) * 2020-11-24 2024-02-13 Micron Technology, Inc. Selective garbage collection
KR20230107067A (ko) * 2022-01-07 2023-07-14 주식회사 엘지에너지솔루션 배터리 데이터 관리 장치 및 그것의 동작 방법
CN115252975B (zh) * 2022-07-29 2023-06-06 珠海格力电器股份有限公司 雾化器控制方法、装置、雾化器及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101405677A (zh) * 2006-03-16 2009-04-08 微软公司 自适应电源管理
CN103093818A (zh) * 2011-11-04 2013-05-08 三星电子株式会社 存储系统及其操作方法
CN104380381A (zh) * 2012-05-14 2015-02-25 桑迪士克科技股份有限公司 存储器芯片电力管理
CN104991738A (zh) * 2015-06-19 2015-10-21 华中科技大学 一种固态盘及其读写操作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102194795B1 (ko) 2013-08-29 2020-12-23 삼성전자주식회사 전력 제어를 위한 전자 장치 및 방법
KR20160073834A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템 동작 방법
KR102222444B1 (ko) * 2015-03-05 2021-03-04 삼성전자주식회사 전력 상태 정보를 사용하는 저장 장치 및 그것의 동작 방법
KR20170075327A (ko) 2015-12-23 2017-07-03 삼성전자주식회사 전력을 관리하는 전자 장치 및 그 제어 방법
US10528264B2 (en) 2016-11-04 2020-01-07 Samsung Electronics Co., Ltd. Storage device and data processing system including the same
US10649896B2 (en) * 2016-11-04 2020-05-12 Samsung Electronics Co., Ltd. Storage device and data processing system including the same
US10387281B2 (en) * 2017-08-30 2019-08-20 Micron Technology, Inc. Flash memory block retirement policy
KR102244921B1 (ko) * 2017-09-07 2021-04-27 삼성전자주식회사 저장 장치 및 그 리프레쉬 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101405677A (zh) * 2006-03-16 2009-04-08 微软公司 自适应电源管理
CN103093818A (zh) * 2011-11-04 2013-05-08 三星电子株式会社 存储系统及其操作方法
CN104380381A (zh) * 2012-05-14 2015-02-25 桑迪士克科技股份有限公司 存储器芯片电力管理
CN104991738A (zh) * 2015-06-19 2015-10-21 华中科技大学 一种固态盘及其读写操作方法

Also Published As

Publication number Publication date
KR20200029810A (ko) 2020-03-19
CN110890123A (zh) 2020-03-17
US11639969B2 (en) 2023-05-02
US20200081065A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
CN109213622B (zh) 存储系统及其操作方法
CN110825318B (zh) 控制器及其操作方法
CN107491396B (zh) 存储器系统及其操作方法
US10762001B2 (en) Memory system and operation method thereof
US20180074718A1 (en) Memory system and method for operating the same
CN110570894B (zh) 存储器系统及该存储器系统的操作方法
US10585792B2 (en) Data processing system including a host distributing data across multiple memory systems and method for the same
CN109697171B (zh) 控制器及其操作方法
US10049754B1 (en) Controller and operating method thereof
CN110556152B (zh) 存储器装置、其操作方法以及包括其的存储器系统
US11189350B2 (en) Controller and operating method thereof
CN110489271B (zh) 存储器系统及其操作方法
US20180374552A1 (en) Memory system and operation method thereof
CN110890123B (zh) 数据处理系统及其操作方法
CN107728932B (zh) 存储器系统及其操作方法
CN110968521B (zh) 存储器系统及其操作方法
CN110928486B (zh) 存储器系统及其操作方法
US10977117B2 (en) Memory device, a memory system and an operating method thereof
CN110045914B (zh) 存储器系统及其操作方法
CN110349615B (zh) 控制器、其操作方法及包括控制器的存储器系统
US10529427B2 (en) Memory system and operation method with partial memory block detector
US20200057577A1 (en) Memory system and operating method thereof
US20180349045A1 (en) Controller and memory system and operating method of memory system
US20180074711A1 (en) Memory system and method for operating the same
CN111063383B (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant