CN106598478A

CN106598478A - 存储器系统及其操作方法

Info

Publication number: CN106598478A
Application number: CN201610391253.5A
Authority: CN
Inventors: 李宗珉
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2015-10-15
Filing date: 2016-06-03
Publication date: 2017-04-26
Also published as: US20170109276A1; KR20170044780A

Abstract

本发明提供一种存储器系统，其包括：存储器装置，其包括多个块；以及控制器，其适用于在第一垃圾收集操作中擦除从多个块中选择的至少一个牺牲块，以及在牺牲块被擦除期间为多个块中除了牺牲块之外的一个或多个其它块准备第二垃圾收集操作。

Description

存储器系统及其操作方法

相关申请的交叉引用

本申请要求于2015年10月15日递交至韩国知识产权局的申请号为10-2015-0143847的韩国专利申请的优先权，其全部内容通过引用并入本文。

技术领域

本发明的示例性实施例总体涉及一种半导体设计技术，以及更特别地，涉及一种具有垃圾收集(garbage collection)操作的存储器系统。

背景技术

计算机环境范例已经转变至可随时随地使用的普适计算系统。因此，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用一直快速增加。这些便携式电子装置通常使用具有用于储存数据的存储器装置即数据储存装置的存储器系统。数据储存装置可以被用作为便携式电子装置的主存储器装置或辅助存储器装置。

由于使用存储器装置的数据储存装置没有移动部件，所以它们提供良好的稳定性、耐用性、高的信息存取速度以及低功耗。具有这种优点的数据储存装置的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。

发明内容

本发明的多种实施例涉及一种能够有效地执行垃圾收集的存储器系统及其操作方法。

在本发明的一个实施例中，存储器系统可以包括：存储器装置，其包括多个块；以及控制器，其适用于在第一垃圾收集操作中擦除从多个块中选择的至少一个牺牲块(victim block)，并在牺牲块被擦除期间为多个块中除牺牲块之外的一个或多个其它块准备第二垃圾收集操作。

控制器可进一步适用于在第一垃圾收集操作中将牺牲块的有效数据复制到目标自由块中。

控制器可适用于通过确定是否执行第二垃圾收集操作而为一个或多个其它块准备第二垃圾收集操作。

控制器可基于用于存储器装置的主机请求操作、用于一个或多个其它块的有效数据比率以及多个块的自由块的数量中的至少一个确定是否执行第二垃圾收集操作。

当用于存储器装置的主机请求操作在牺牲块被擦除期间存在时，控制器可确定第二垃圾收集操作不被执行。

当在一个或多个其它块中没有具有低于预设率的有效数据比率的块时，控制器可确定第二垃圾收集操作不被执行。

当多个块的自由块的数量大于预设数量时，控制器可确定第二垃圾收集操作不被执行。

当确定为一个或多个其它块执行第二垃圾收集操作时，控制器可以从有效数据比率低于预设率的一个或多个其它块中选择至少一个块作为另一个牺牲块，其中第二垃圾收集操作被应用至另一个牺牲块。

控制器可以计算用于为另一个牺牲块执行第二垃圾收集操作所需的时间。

控制器可以基于擦除/写入操作的次数为另一个牺牲块在一个或多个其它块中选择目标自由块。

在本发明的另一个实施例中，一种存储器系统的操作方法，存储器系统包括包含多个块的存储器装置，操作方法可以包括：在第一垃圾收集操作中擦除从多个块中选择的至少一个牺牲块；以及在牺牲块被擦除期间为多个块中除牺牲块之外的一个或多个其它块准备第二垃圾收集操作。

存储器系统的操作方法可进一步包括：在第一垃圾收集操作中将牺牲块的有效数据复制到目标自由块中。

为一个或多个其它块准备第二垃圾收集操作可以包括确定是否执行第二垃圾收集操作。

确定是否执行第二垃圾收集操作可以包括：基于用于存储器装置的主机请求操作、用于一个或多个其它块的有效数据比率以及多个块的自由块的数量中的至少一个确定是否执行第二垃圾收集操作。

确定是否执行第二垃圾收集操作可以包括：当用于存储器装置的主机请求操作在牺牲块被擦除期间存在时，确定第二垃圾收集被控制以不被执行。

确定是否执行第二垃圾收集操作可以包括：当在一个或多个其它块中没有具有低于预设率的有效数据比率的块时，确定第二垃圾收集被控制以不被执行。

确定是否执行第二垃圾收集操作可以包括：当多个块的自由块的数量大于预设数量时，确定第二垃圾收集被控制以不被执行。

存储器系统的操作方法可进一步包括：当确定为一个或多个其它块执行第二垃圾收集操作时，从有效数据比率低于预设率的其它块中选择至少一个块作为另一个牺牲块，其中第二垃圾收集操作被应用至另一个牺牲块。

准备可进一步包括：计算用于为另一个牺牲块执行第二垃圾收集操作所需的时间。

准备可进一步包括：基于擦除/写入的次数，为另一个牺牲块在一个或多个其它块中选择目标自由块。

根据本技术，在擦除完全经受用于通过在包括在存储器装置中的多个块中首先执行的垃圾收集移动内部有效数据的操作的牺牲块期间，后续的垃圾收集的操作被准备。即，在其中连续的垃圾收集相互重叠的操作期间被确保。

因此，可以显著地减少连续垃圾收集所需的时间。

附图说明

图1为示出根据本发明的实施例的包括存储器系统的数据处理系统的简图。

图2为示出根据本发明的实施例的存储器系统中的存储器装置的简图。

图3为示出根据本发明的实施例的存储器装置中的存储块的电路图。

图4、图5、图6、图7、图8、图9、图10及图11为示出根据本发明的实施例的存储器装置的简图。

图12A至图12C为示出根据本发明的实施例的存储器系统中的连续垃圾收集操作的简图。

具体实施方式

下面将参照附图更详细地描述各种实施例。然而，本发明可以不同的形式呈现且不应被解释为限于在本文中提出的实施例。而是，这些实施例被提供使得本公开将是彻底且完整的并将本发明充分传达给本领域技术人员。在整个公开中，相似的参考编号指的是本发明的各种附图和实施例中的相似部件。

图1是示出根据实施例的包括存储器系统的数据处理系统的框图。

参照图1，数据处理系统100可以包括主机102和存储器系统110。

主机102可以包括例如诸如移动电话、MP3播放器和膝上型电脑的便携式电子装置或诸如台式电脑、游戏机、电视和投影仪的电子装置。

存储器系统110可以响应于来自主机102的请求操作，且尤其是，储存待被主机102访问的数据。换言之，存储器系统110可以被用作主机102的主存储器系统或辅助存储器系统。存储器系统110可以根据与主机102电联接的主机接口的协议利用各种储存装置中的任意一个来实施。存储器系统110可以利用诸如以下的各种储存装置中的任意一个来实施：固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、减小尺寸的MMC(RS-MMC)以及微型-MMC、安全数码(SD)卡、迷你-SD及微型-SD、通用串行总线(USB)储存装置、通用闪速储存(UFS)装置、标准闪存(CF)卡、智能多媒体(SM)卡、记忆棒等。

用于存储器系统110的储存装置可以利用诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器装置或诸如只读存储器(ROM)、掩膜ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)以及电阻式RAM(RRAM)的非易失性存储器装置来实施。

存储器系统110可以包括储存待被主机102访问的数据的存储器装置150以及可以在存储器装置150中控制数据的储存的控制器130。

控制器130和存储器装置150可以被集成在一个半导体装置中。例如，控制器130和存储器装置150可以被集成在一个半导体装置中且配置固态驱动器(SSD)。当存储器系统110被用作SSD时，与存储器系统110电联接的主机102的操作速度可以被显著地提高。

控制器130和存储器装置150可以被集成在一个半导体装置中并配置存储卡。控制器130和存储卡150可以被集成在一个半导体装置中并配置存储卡，诸如个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒介(SM)卡(SMC)、记忆棒、多媒体卡(MMC)、RS-MMC和微型-MMC、安全数码(SD)卡、迷你-SD、微型-SD和SDHC以及通用闪存(UFS)装置。

再如，存储器系统110可以配置电脑、超便携移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式电脑、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、航海装置、黑匣子、数码相机、数码多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的储存器、能够在无线环境下传输和接收信息的装置、配置家庭网络的各种电子装置中的一个、配置计算机网络的各种电子装置中的一个、配置远程信息处理网络的各种电子装置中的一个、RFID装置或配置计算系统的各种组成元件中的一个。

存储器系统110的存储器装置150可以在电源被中断时保留储存的数据，且尤其是，在写入操作期间储存由主机102提供的数据并在读取操作期间将储存的数据提供至主机102。存储器装置150可以包括多个存储块152、154和156。存储块152、154和156中的每个可以包括多个页面。每个页面可以包括多个存储单元，多个字线(WL)被电联接至多个存储单元。存储器装置150可以是非易失性存储器装置，例如，闪速存储器。闪速存储器可以具有三维(3D)堆栈结构。稍后将参照图2至图11详细地描述存储器装置150的结构和存储器装置150的三维(3D)堆栈结构。

存储器系统110的控制器130可以响应于来自主机102的请求控制存储器装置150。控制器130可以将从存储器装置150读取的数据提供至主机102，以及将从主机102提供的数据储存在存储器装置150中。为了这个目的，控制器130可以控制存储器装置150的全部操作，诸如读取操作、写入操作、编程操作和擦除操作。

详细地，控制器130可以包括主机接口单元132、处理器134、错误校正码(ECC)单元138、电源管理单元140、NAND闪速控制器142和存储器144。

主机接口单元132可以处理由主机102提供的命令和数据，以及可以通过诸如以下的各种接口协议中的至少一个与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、外围组件互连-高速(PCI-E)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、加强型小型磁盘接口(ESDI)以及集成驱动电子(IDE)。

ECC单元138可以在读取操作期间检测和校正从存储器装置150读取的数据中的错误。在错误位的数量大于或等于可校正错误位的阈值数量时，ECC单元138可不校正错误位，以及可以输出指示校正错误位失败的错误校正失败信号。

ECC单元138可以基于诸如以下的编码调制执行错误校正操作：低密度奇偶校验检查(LDPC)码、博斯-乔德里-霍昆格姆(BCH)码、并行级联卷积码、里德-所罗门(RS)码、卷积码、递归系统码(RSC)、格码调制(TCM)、组编码调制(BCM)等。ECC单元138可以包括用于错误校正操作的全部电路、系统或装置。

PMU 140可以提供和管理控制器130的电源，即，用于包括在控制器130中的组成元件的电源。

NFC 142可以作为控制器130和存储器装置150之间的存储器接口以允许控制器130响应于来自主机102的请求控制存储器装置150。当存储器装置150为闪速存储器时，尤其当存储器装置150为NAND闪速存储器时，NFC 142可以在处理器134的控制下产生用于存储器装置150的控制信号并处理数据。

存储器144可以作为存储器系统110和控制器130的工作存储器，并储存用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来自主机102的请求控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供至主机102并将由主机102提供的数据储存在存储器装置150中。当控制器130控制存储器装置150的操作时，存储器144可以储存由控制器130和存储器装置150用于读取操作、写入操作、编程操作和擦除操作的数据。

存储器144可以利用易失性存储器来实施。存储器144可以利用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。如上所述，存储器144可以储存由主机102和存储器装置150用于读取和写入操作的数据。为了储存数据，存储器144可以包括程序存储器、数据存储器、写入缓冲器、读取缓冲器、映射缓冲器等。

处理器134可以响应于来自主机102的写入请求或读取请求控制存储器系统110的一般操作以及用于存储器装置150的写入操作或读取操作。处理器134可以驱动被称为闪存转换层(FTL)的固件以控制存储器系统110的一般操作。处理器134可以利用微处理器或中央处理单元(CPU)来实施。

管理单元(未示出)可以被包括在处理器134中，且可以执行存储器装置150的坏块管理。管理单元可以找到处于用于进一步使用的不令人满意的条件中的包括在存储器装置150中的的坏存储块，并在坏存储块上执行坏块管理。当存储器装置150为闪速存储器例如NAND闪速存储器时，由于NAND逻辑功能的特性，编程失败可发生在写入操作期间，例如，发生在编程操作期间。在坏块管理期间，编程失败的存储块或坏存储块的数据可以被编程在新的存储块中。并且，由于编程失败导致的坏块使具有3D堆栈结构的存储器装置150的利用效率和存储器系统100的可靠性严重地恶化，因此需要可靠的坏块管理。

图2是示出图1中所示的存储器装置150的示意图。

参照图2，存储器装置150可以包括多个存储块，例如，第零至第(N-1)个块210至240。多个存储块210至240中的每一个可以包括多个页面，例如，2^M数量的页面(2^M个页面)，本发明将不限于此。多个页面中的每一个可以包括多个存储单元，其中多个字线被电联接至多个存储单元。

并且，根据可以被储存或表达在每一存储单元中的位的数量，存储器装置150可以包括多个存储块，如单层单元(SLC)存储块和多层单元(MLC)存储块。SLC存储块可以包括利用存储单元实施的多个页面，每个存储单元能够储存1位数据。MLC存储块可以包括利用每个都能够储存多位数据例如两位或更多位数据的存储单元实施的多个页面。包括利用每个都能够储存3位数据的存储单元实施的多个页面的MLC存储块可以被定义为三层单元(TLC)存储块。

多个存储块210至240中的每一个可以在写入操作期间储存从主机装置102提供的数据，并可以在读取操作期间向主机102提供储存的数据。

图3为示出在图1中所示的多个存储块152至156中的一个的电路图。

参照图3，存储器装置150的存储块152可以包括分别电联接至位线BL0至BLm-1的多个单元字符串340。每一列的单元字符串340可以包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储单元或多个存储单元晶体管MC0至MCn-1可以串联地被电联接在选择晶体管DST和SST之间。各自的存储单元MC0至MCn-1可以通过每个都储存多个位的数据信息的多层单元(MLC)来配置。字符串340可以分别被电联接至对应的位线BL0至BLm-1。作为参考，在图3中，“DSL”表示漏极选择线，“SSL”表示源极选择线，以及“CSL”表示共源线。

尽管图3示出通过NAND闪速存储单元配置的存储块152作为示例，但要注意的是，根据实施例的存储器装置150的存储块152并不限于NAND闪速存储器且可以通过NOR闪速存储器、结合至少两种存储单元的混合闪速存储器或控制器内置在存储芯片中的1-NAND闪速存储器来实现。半导体装置的操作特征可以不仅被应用至电荷储存层通过导电浮置栅极来配置的闪速存储器装置而且可以被应用至电荷储存层通过介电层来配置的电荷捕获闪存(CTF)。

存储器装置150的电压供应块310可以提供待根据操作模式被供应至各自的字线的字线电压，例如，编程电压、读取电压和过电压，以及待被供应至体材料(bulks)例如形成有存储单元的阱区的电压。电压供应块310可在控制电路(未示出)的控制下执行电压生成操作。电压供应块310可以生成多个可变的读取电压以生成多个读取数据、在控制电路的控制下选择存储块或存储单元阵列的扇区中的一个、选择被选择的存储块的字线中的一个以及将字线电压提供至被选择的字线和未被选择的字线。

存储器装置150的读取/写入电路320可以通过控制电路来控制，以及可以根据操作模式作为读出放大器或写入驱动器。在验证/正常读取操作期间，读取/写入电路320可以作为读出放大器以用于从存储单元阵列读取数据。而且，在编程操作期间，读取/写入电路320可以作为根据待被储存在存储单元阵列中的数据驱动位线的写入驱动器。读取/写入电路320可以在编程操作期间从缓冲器(未示出)接收待被写入存储单元阵列的数据，并可以根据被输入的数据驱动位线。为了这个目的，读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322、324和326，且多个锁存器(未示出)可以被包括在页面缓冲器322、324和326中的每一个中。

图4至11为示出图1中所示的存储器装置150的示意图。

图4是示出图1中所示的存储器装置150的多个存储块152至156的示例的框图。

参照图4，存储器装置150可以包括多个存储块BLK0至BLKN-1，且存储块BLK0至BLKN-1中的每个可以三维(3D)结构或垂直结构实现。各自的存储块BLK0至BLKN-1可以包括在第一至第三方向例如x轴方向、y轴方向和z轴方向上延伸的结构。

各自的存储块BLK0至BLKN-1可以包括在第二方向上延伸的多个NAND字符串NS。多个NAND字符串NS可以在第一方向和第三方向上提供。每一NAND字符串NS可以被电联接至位线BL、至少一个源极选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚拟字线DWL以及共源线CSL。也就是说，各自的存储块BLK0至BLKN-1可以被电联接至多个位线BL、多个源极选择线SSL、多个接地选择线GSL、多个字线WL、多个虚拟字线DWL以及多个共源线CSL。

图5是图4中所示的多个存储块BLK0至BLKN-1中的一个BLKi的立体图。图6为图5中所示的存储块BLKi的沿线I-I＇截取的截面图。

参照图5和图6，存储器装置150的多个存储块中的存储块BLKi可以包括在第一至第三方向上延伸的结构。

基板5111可以被提供。基板5111可以包括掺杂有第一类型杂质的硅材料。基板5111可以包括掺杂有p-型杂质的硅材料或可以是p-型阱，例如，袋(pocket)p-阱，以及包括环绕p-型阱的n-型阱。尽管假设基板5111为p-型硅，但要注意的是，基板5111不限于p-型硅。

在第一方向上延伸的多个掺杂区域5311至5314可以被设置在基板5111上。多个掺杂区域5311至5314可以包含不同于基板5111的第二类型的杂质。多个掺杂区域5311至5314可以掺杂有n-型杂质。尽管在这里假设第一至第四掺杂区域5311至5314为n-型，但要注意的是，第一至第四掺杂区域5311至5314不限于为n-型。

在第一和第二掺杂区域5311和5312之间的基板5111上的区域中，在第一方向上延伸的多个介电材料5112可以在第二方向上顺序地设置。介电材料5112和基板5111可以在第二方向上彼此隔开预定距离。介电材料5112可以包括诸如二氧化硅的介电材料。

在第一和第二掺杂区域5311和5312之间的基板5111上的区域中，可设置在第一方向上顺序地设置且在第二方向上穿过介电材料5112的多个柱状物5113。多个柱状物5113可以分别穿过介电材料5112且可以与基板5111电联接。每一柱状物5113可以通过多种材料来配置。每一柱状物5113的表面层5114可以包括掺杂有第一类型杂质的硅材料。每一柱状物5113的表面层5114可以包括掺杂有与基板5111一样类型的杂质的硅材料。尽管在这里假设每一柱状物5113的表面层5114可以包括p-型硅，但每一柱状物5113的表面层5114不限于为p-型硅。

每一柱状物5113的内层5115可以由介电材料形成。每一柱状物5113的内层5115可以被诸如二氧化硅的介电材料填充。

在第一和第二掺杂区域5311和5312之间的区域中，介电层5116可以沿着介电材料5112、柱状物5113和基板5111的暴露表面设置。介电层5116的厚度可以小于介电层材料5112之间的距离的一半。换言之，可设置不同于介电材料5112和介电层5116的材料的区域可以被设置在(i)被设置在介电材料5112的第一介电材料的底面上的介电层5116和(ii)被设置在介电材料5112的第二介电材料的顶面上的介电层5116之间。介电材料5112位于第一介电材料下方。

在第一和第二掺杂区域5311和5312之间的区域中，导电材料5211至5291可以被设置在介电层5116的暴露表面上。在第一方向上延伸的导电材料5211可以被设置在邻近基板5111的介电材料5112和基板5111之间。尤其是，在第一方向上延伸的导电材料5211可以被设置在(i)设置在基板5111上的介电层5116和(ii)设置在邻近基板5111的介电材料5112的底面上的介电层5116之间。

在第一方向上延伸的导电材料可以被设置在(i)设置在介电材料5112中的一个的顶面上的介电层5116和(ii)设置在被设置在特定介电材料5112上的介电材料5112的另一个介电材料的底面上的介电层5116之间。在第一方向上延伸的导电材料5221至5281可以被设置在介电材料5112之间。在第一方向上延伸的导电材料5291可以被设置在最上面的介电材料5112上。在第一方向上延伸的导电材料5211至5291可以是金属材料。在第一方向上延伸的导电材料5211至5291可以是诸如多晶硅的导电材料。

在第二和第三掺杂区域5312和5313之间的区域中，可设置与在第一和第二掺杂区域5311和5312之间的结构相同的结构。例如，在第二和第三掺杂区域5312和5313之间的区域中，可设置在第一方向上延伸的多个介电材料5112、顺序地设置在第一方向上且在第二方向上穿过多个介电材料5112的多个柱状物5113、设置在多个介电材料5112和多个柱状物5113的暴露表面上的介电层5116以及在第一方向上延伸的多个导电材料5212至5292。

在第三和第四掺杂区域5313和5314之间的区域中，可设置与第一和第二掺杂区域5311和5312之间相同的结构。例如，在第三和第四掺杂区域5313和5314之间的区域中，可设置在第一方向上延伸的多个介电材料5112、顺序地设置在第一方向上且在第二方向上穿过多个介电材料5112的多个柱状物5113、设置在多个介电材料5112和多个柱状物5113的暴露表面上的介电层5116以及在第一方向上延伸的多个导电材料5213至5293。

漏极5320可以分别设置在多个柱状物5113上。漏极5320可以是掺杂有第二类型杂质的硅材料。漏极5320可以是掺有n-型杂质的硅材料。尽管为了方便起见假设漏极5320包括n-型硅，但要注意的是，漏极5320不限于为n-型硅。例如，每一漏极5320的宽度可以大于每一对应的柱状物5113的宽度。每一漏极5320可以焊盘的形状设置在每一对应的柱状物5113的顶面上。

在第三方向上延伸的导电材料5331至5333可以设置在漏极5320上。导电材料5331至5333可以顺序地设置在第一方向上。各自的导电材料5331至5333可以与对应区域的漏极5320电联接。在第三方向上延伸的漏极5320和导电材料5331至5333可以通过接触插塞被电联接。在第三方向上延伸的导电材料5331至5333可以是金属材料。在第三方向上延伸的导电材料5331至5333可以是诸如多晶硅的导电材料。

在图5和图6中，各自的柱状物5113可以与介电层5116和在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293一起形成字符串。各自的柱状物5113可以与介电层5116和在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293一起形成NAND字符串NS。每一NAND字符串NS可以包括多个晶体管结构TS。

图7是图6中所示的晶体管结构TS的截面图。

参照图7，在图6中所示的晶体管结构TS中，介电层5116可以包括第一至第三子子介电层5117、5118和5119。

在每一柱状物5113中的p-型硅的表面层5114可以作为主体。邻近柱状物5113的第一子介电层5117可以作为遂穿介电层，以及可以包括热氧化层。

第二子介电层5118可以作为电荷储存层。第二子介电层5118可以作为电荷捕获层，且可以包括氮化物层或诸如氧化铝层、二氧化铪层等的金属氧化物层。

邻近导电材料5233的第三子介电层5119可以作为阻断介电层。邻近在第一方向上延伸的导电材料5233的第三子介电层5119可以被形成为单层或多层。第三子介电层5119可以是介电常数大于第一子介电层5117和第二子介电层5118的诸如氧化铝层、二氧化铪层等的高k介电层。

导电材料5233可以作为栅(gate)或控制栅。即，栅或控制栅5233、阻断介电层5119、电荷储存层5118、遂穿介电层5117和主体5114可以形成晶体管或存储单元晶体管结构。例如，第一至第三子介电层5117至5119可以形成氧化物-氮化物-氧化物(ONO)结构。在实施例中，为了方便起见，在每一柱状物5113中的p-型硅的表面层5114将被称为第二方向上的主体。

存储块BLKi可以包括多个柱状物5113。即，存储块BLKi可以包括多个NAND字符串NS。具体地，存储块BLKi可以包括在第二方向或垂直于基板5111的方向上延伸的多个NAND字符串NS。

每一NAND字符串NS可以包括在第二方向上设置的多个晶体管结构TS。每一NAND字符串NS的多个晶体管结构TS中的至少一个可以作为字符串源极晶体管SST。每一NAND字符串NS的多个晶体管结构TS中的至少一个可以作为接地选择晶体管GST。

栅或控制栅可以对应于在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293。换言之，栅或控制栅可以在第一方向上延伸并形成字线和至少两个选择线、至少一个源极选择线SSL以及至少一个接地选择线GSL。

在第三方向上延伸的导电材料5331至5333可以被电联接至NAND字符串NS的一端。在第三方向上延伸的导电材料5331至5333可以作为位线BL。即，在一个存储块BLKi中，多个NAND字符串NS可以被电联接至一个位线BL。

在第一方向上延伸的第二类型掺杂区域5311至5314可以被设置至NAND字符串NS的其它端。在第一方向上延伸的第二类型掺杂区域5311至5314可以作为共源线CSL。

即，存储块BLKi可以包括在垂直于基板5111的方向例如第二方向上延伸的多个NAND字符串NS，并且可以作为例如电荷捕获型存储器的NAND闪速存储块，在NAND闪速存储块中，多个NAND字符串NS被电联接至一个位线BL。

尽管在图5至图7中示出在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293被设置在9层中，但要注意的是，在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293不限于被设置在9层中。例如，在第一方向上延伸的导电材料被设置在8层、16层或任意多个层中。换言之，在一个NAND字符串NS中，晶体管的数量可以是8个、16个或更多个。

尽管在图5至图7中示出3个NAND字符串NS被电联接至一个位线BL，但要注意的是，实施例不限于具有被电联接至一个位线BL的3个NAND字符串NS。在存储块BLKi中，m数量的NAND字符串NS可以被电联接至一个位线BL，m为正整数。根据被电联接至一个位线BL的NAND字符串NS的数量，也可以控制在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293的数量和共源线5311至5314的数量。

进一步地，尽管图5至图7示出3个NAND字符串NS被电联接至在第一方向上延伸的一个导电材料，但要注意的是，实施例不限于具有被电联接至在第一方向上延伸的一个导电材料的3个NAND字符串NS。例如，n数量的NAND字符串NS可以被电联接至在第一方向上延伸的一个导电材料，n为正整数。根据被电联接至在第一方向上延伸的一个导电材料的NAND字符串NS的数量，也可以控制位线5331至5333的数量。

图8为示出参照图5至图7描述的具有第一结构的存储块BLKi的等效电路图。

参照图8，在具有第一结构的块BLKi中，NAND字符串NS11至NS31可以被设置在第一位线BL1和共源线CSL之间。第一位线BL1可以对应于在第三方向上延伸的图5和图6的导电材料5331。NAND字符串NS12至NS32可以被设置在第二位线BL2和共源线CSL之间。第二位线BL2可以对应于在第三方向上延伸的图5和图6的导电材料5332。NAND字符串NS13至NS33可以被设置在第三位线BL3和共源线CSL之间。第三位线BL3可以对应于在第三方向上延伸的图5和图6的导电材料5333。

每一NAND字符串NS的源极选择晶体管SST可以被电联接至对应的位线BL。每一NAND字符串NS的接地选择晶体管GST可以被电联接至共源线CSL。存储单元MC可以被设置在每一NAND字符串NS的源极选择晶体管SST和接地选择晶体管GST之间。

在这个示例中，NAND字符串NS可以通过行和列的单元定义以及被电联接至一个位线的NAND字符串NS可以形成一列。被电联接至第一位线BL1的NAND字符串NS11至NS31可以对应于第一列，被电联接至第二位线BL2的NAND字符串NS12至NS32可以对应于第二列，以及被电联接至第三位线BL3的NAND字符串NS13至NS33可以对应于第三列。被电联接至一个源极选择线SSL的NAND字符串NS可以形成一行。被电联接至第一源极选择线SSL1的NAND字符串NS11至NS13可以形成第一行，被联接至第二源极选择线SSL2的NAND字符串NS21至NS23可以形成第二行，以及被电联接至第三源极选择线SSL3的NAND字符串NS31至NS33可以形成第三行。

在每一NAND字符串NS中，高度可以被定义。在每一NAND字符串NS中，邻近接地选择晶体管GST的存储单元MC1的高度可以具有值“1”。在每一NAND字符串NS中，当从基板5111开始测量时，存储单元的高度可以随着存储单元靠近源极选择晶体管SST而增加。在每一NAND串NS中，邻近源极选择晶体管SST的存储单元MC6的高度可以为7。

在相同行中的NAND字符串NS的源极选择晶体管SST可以共享源极选择线SSL。在不同行中的NAND字符串NS的源极选择晶体管SST可以分别地电联接至不同的源极选择线SSL1、SSL2和SSL3。

在相同行中的NAND字符串NS中的相同高度处的存储单元可以共享字线WL。即，在相同的高度处，被电联接至不同行中的NAND字符串NS的存储单元MC的字线WL可以被电联接。在相同行的NAND字符串NS中的相同高度处的虚拟存储单元DMC可以共享虚拟字线DWL。即，在相同高度或水平处，被电联接至不同行中的NAND字符串NS的虚拟存储单元DMC的虚拟字线DWL可以被电联接。

位于相同水平或高度或层处的字线WL或虚拟字线DWL可以在可设置在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293的层处彼此电联接。在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293可以通过接触部被共同地电联接至上层。在上层处，在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293可以被电联接。换言之，在相同行中的NAND字符串NS的接地选择晶体管GST可以共享接地选择线GSL。进一步地，在不同行中的NAND字符串NS的接地选择晶体管GST可以共享接地选择线GSL。即，NAND字符串NS11至NS13、NS21至NS23和NS31至NS33可以被电联接至接地选择线GSL。

共源线CSL可以被电联接至NAND字符串NS。在有源区域上和在基板5111上，第一至第四掺杂区域5311至5314可以被电联接。第一至第四掺杂区域5311至5314可以通过接触部被电联接至上层，且在上层处，第一至第四掺杂区域5311至5314可以被电联接。

即，如图8中所示，相同高度或水平的字线WL可以被电联接。因此，当在特定高度处的字线WL被选择时，被电联接至该字线WL的全部NAND字符串NS可以被选择。在不同行中的NAND字符串NS可以被电联接至不同的源极选择线SSL。因此，在被电联接至相同的字线WL的NAND字符串NS中，通过选择源极选择线SSL1至SSL3中的一个，在未被选择的行中的NAND字符串NS可与位线BL1至BL3电隔离。换言之，通过选择源极选择线SSL1至SSL3中的一个，NAND字符串NS的行可以被选择。而且，通过选择位线BL1至BL3中的一个，在被选择的行中的NAND字符串NS可以在列的单元中被选择。

在每一NAND字符串NS中，可设置虚拟存储单元DMC。在图8中，虚拟存储单元DMC可以设置在每一NAND字符串NS中的第三存储单元MC3和第四存储单元MC4之间。即，第一至第三存储单元MC1至MC3可以被设置在虚拟存储单元DMC和接地选择晶体管GST之间。第四至第六存储单元MC4至MC6可以被设置在虚拟存储单元DMC和源极选择晶体管SST之间。每一NAND字符串NS的存储单元MC可以通过虚拟存储单元DMC被划分成存储单元组。在被划分的存储单元组中，邻近接地选择晶体管GST的存储单元例如MC1至MC3可以被称为较低存储单元组，以及邻近字符串选择晶体管SST的存储单元例如MC4至MC6可以被称为较高存储单元组。

在下文中，将参照图9至图11做出详细说明，图9至图11示出根据本发明的实施例的存储器系统中的利用不同于第一结构的三维(3D)非易失性存储器装置来实施的存储器装置。

图9为图示地示出利用不同于上文参照图5至图8描述的第一结构的三维(3D)非易失性存储器装置来实施的存储器装置且示出图4的多个存储块的存储块BLKj的立体图。图10是示出沿图9的线VII-VII＇截取的存储块BLKj的截面图。

参照图9和图10，在图1的存储器装置150的多个存储块中的存储块BLKj可以包括在第一至第三方向上延伸的结构。

基板6311可以被提供。例如，基板6311可以包括掺杂有第一类型杂质的硅材料。例如，基板6311可以包括掺杂有p-型杂质的硅材料或可以是p-型阱，例如，袋p-阱，以及包括环绕p-型阱的n-型阱。尽管为了方便起见在实施例中假设基板6311为p-型硅，但要注意的是，基板6311不限于为p-型硅。

在x轴方向和y轴方向上延伸的第一至第四导电材料6321至6324被设置在基板6311上方。第一至第四导电材料6321至6324可以在z轴方向上隔开预定距离。

在x轴方向和y轴方向上延伸的第五至第八导电材料6325至6328可以被设置在基板6311上方。第五至第八导电材料6325至6328可以在z轴方向上隔开预定距离。第五至第八导电材料6325至6328可以在y轴方向上与第一至第四导电材料6321至6324隔开。

穿过第一至第四导电材料6321至6324的多个下部柱状物DP可以被设置。每一个下部柱状物DP在z轴方向上延伸。而且，穿过第五至第八导电材料6325至6328的多个上部柱状物UP可以被设置。每一个上部柱状物UP在z轴方向上延伸。

下部柱状物DP和上部柱状物UP中的每一个可以包括内部材料6361、中间层6362以及表面层6363。中间层6362可以作为单元晶体管的通道。表面层6363可以包括阻断介电层、电荷储存层和遂穿介电层。

下部柱状物DP和上部柱状物UP可以通过管栅PG电联接。管栅PG可以被设置在基板6311中。例如，管栅PG可以包括与下部柱状物DP和上部柱状物UP相同的材料。

在x轴方向和y轴方向上延伸的第二类型的掺杂材料6312可以被设置在下部柱状物DP上方。例如，第二类型的掺杂材料6312可以包括n-型硅材料。第二类型的掺杂材料6312可以作为共源线CSL。

漏极6340可以被设置在上部柱状物UP上方。漏极6340可以包括n-型硅材料。在y轴方向上延伸的第一上部导电材料6351和第二上部导电材料6352可以被设置在漏极6340上方。

第一上部导电材料6351和第二上部导电材料6352可以在x轴方向上分开。第一上部导电材料6351和第二上部导电材料6352可以由金属形成。第一上部导电材料6351和第二上部导电材料6352及漏极6340可以通过接触插塞被电联接。第一上部导电材料6351和第二上部导电材料6352分别作为第一位线BL1和第二位线BL2。

第一导电材料6321可以作为源极选择线SSL，第二导电材料6322可以作为第一虚拟字线DWL1，以及第三导电材料6323和第四导电材料6324分别作为第一主字线MWL1和第二主字线MWL2。第五导电材料6325和第六导电材料6326分别作为第三主字线MWL3和第四主字线MWL4，第七导电材料6327可以作为第二虚拟字线DWL2，以及第八导电材料6328可以作为漏极选择线DSL。

下部柱状物DP和邻近下部柱状物DP的第一至第四导电材料6321至6324形成下部字符串。上部柱状物UP和邻近上部柱状物UP的第五至第八导电材料6325至6328形成上部字符串。下部字符串和上部字符串可以通过管栅PG电联接。下部字符串的一端可以被电联接至作为共源线CSL的第二类型的掺杂材料6312。上部字符串的一端可以通过漏极6340被电联接至对应的位线。一个下部字符串和一个上部字符串形成一个单元字符串，单元字符串被电联接在作为共源线CSL的第二类型的掺杂材料6312与作为位线BL的上部导电材料层6351和6352中的对应的一个之间。

即，下部字符串可以包括源极选择晶体管SST、第一虚拟存储单元DMC1及第一主存储单元MMC1和第二主存储单元MMC2。上部字符串可以包括第三主存储单元MMC3和第四主存储单元MMC4、第二虚拟存储单元DMC2及漏极选择晶体管DST。

在图9和图10中，上部字符串和下部字符串可形成NAND字符串NS，以及NAND字符串NS可以包括多个晶体管结构TS。因为上文参照图7详细地说明了在图9和图10中的包括在NAND字符串NS中的晶体管结构，在此将省略其详细说明。

图11是示出如上文参照图9和图10所述的具有第二结构的存储块BLKj的等效电路的电路图。为方便起见，仅示出形成在第二结构中的存储块BLKj中的一对的第一字符串和第二字符串。

参照图11，在存储器装置150的多个块中的具有第二结构的存储块BLKj中，单元字符串可以定义多个对的这种方式来设置，其中，单元字符串中的每一个利用如上文参照图9和图10所述的通过管栅PG被电联接的一个上部字符串和一个字符下部串来实施。

即，在具有第二结构的特定存储块BLKj中，沿着第一通道CH1(未示出)堆叠的存储单元CG0至CG31例如至少一个源极选择栅SSG1和至少一个漏极选择栅DSG1可以形成第一字符串ST1，以及沿着第二通道CH2(未示出)堆叠的存储单元CG0至CG31例如至少一个源极选择栅SSG2和至少一个漏极选择栅DSG2可以形成第二字符串ST2。

第一字符串ST1和第二字符串ST2可以被电联接至相同的漏极选择线DSL和相同的源极选择线SSL。第一字符串ST1可以被电联接至第一位线BL1，以及第二字符串ST2可以被电联接至第二位线BL2。

尽管在图11中描述了第一字符串ST1和第二字符串ST2被电联接至相同的漏极选择线DSL和相同的源极选择线SSL，但可以想到第一字符串ST1和第二字符串ST2可以被电联接至相同的源极选择线SSL和相同的位线BL，第一字符串ST1可以被电联接至第一漏极选择线DSL1且第二字符串ST2可以被电联接至第二漏极选择线DSL2。进一步地，可以想到第一字符串ST1和第二字符串ST2可以被电联接至相同的漏极选择线DSL和相同的位线BL，第一字符串ST1可以被电联接至第一源极选择线SSL1且第二字符串ST2可以被电联接至第二源极选择线SSL2。

现参照图12A至图12C，根据本发明的实施例，提供一种在存储器系统中的连续垃圾收集操作。更具体地，参照图12A，其可以被理解为在此更详细地说明在图1中所示的存储器系统110的存储器装置150的配置。因此，存储器装置150可以包括多个存储块BLK0至BLK7。多个存储块BLK0至BLK7中的每个可以包括多个页面PAGE0至PAGE5。图12A说明存储器装置150可以包括作为仅用于说明目的的多个存储块的八个存储块BLK0至BLK7。应该注意，任意数量的存储块可以被包含在存储器装置150的多种实施例中。例如，较大数量的存储块可以被包含在存储器装置150的多种实施例中。此外，图12A说明多个存储块BLK0至BLK7中的每个包含六个页面PAGE0至PAGE5，这仅用于说明的目的，然而，应该注意的是任意合适数量的页面可以被包含在每个存储块中。例如，较大数量的页面可以被包含在每个存储块中。

尽管没有在图12A中示出，但是可以理解为在图1中所示的控制器130可以为包含在存储器装置150内的多个存储块BLK0至BLK7执行垃圾收集操作。

因为作为非易失性存储器装置的存储器装置150可在页面的单元内执行数据读出/写入而在块的单元中执行数据擦除，垃圾收集操作可以被执行。

即，由于非易失性存储器装置的特征，当被储存在存储器装置的特定的页面内的数据的内容被更新时，可以使用无效特定的页面的方法来替代将数据重写在特定的页面中，并且重新在特定块或另一个自由块的自由页面中写入更新内容。在这种情况下，由于无效的特定页面的数据为无用数据，所以其也可以被称为垃圾数据。

数据可以根据需要被不断地更新从而增加无效页面的数量。当在特定块中的无效页面的数量变得比预设数量大时，则包含在特定块中的无效页面的全部数据可以被删除。在这种情况下，用于为了删除包含在特定块中的全部无效数据而将包含在特定块中的有效页面的数据复制到自由块中并擦除特定块的操作被称为垃圾收集操作。

再参照图12A，可以对多个存储块BLK0至BLK7连续执行两次垃圾收集操作。例如，图12A中所示的垃圾收集操作可以包括连续地执行的第一垃圾收集操作1210和第二垃圾收集操作1220。

更详细地，在第一垃圾收集准备操作中，假设第零块BLK0被选择作为牺牲块VICTIM且第一块BLK1被选择作为目标自由块FREEB。

因此，在继第一垃圾收集准备操作之后的第一垃圾收集操作1210中，为第零块BLK0的有效页面VALID的第零页面PAGE0和第五页面PAGE5的数据可以分别被复制到第一块BLK1的第零页面PAGE0以及第一页面PAGE1中。然后第零块BLK0被擦除。

随后，在第二垃圾收集准备操作中，假设第四块BLK4被选择作为牺牲块VICTIM及第五块BLK5被选择作为目标自由块FREEB。

因此，在继第二垃圾收集准备操作之后的第二垃圾收集操作1220中，为第四块BLK4的有效页面VALID的第三页面PAGE3和第四页面PAGE4的数据分别被复制到第五块BLK5的第零页面PAGE0以及第一页面PAGE1中，然后第四块BLK4被擦除。

参照图12B，可以知道在图12A中所述的连续的两个垃圾收集操作即第一垃圾收集操作1210和第二垃圾收集操作1220被执行的顺序。

详细地，为了允许图12A中所述的第一垃圾收集操作1210被正常地执行，需要用于准备第一垃圾收集的操作。

因此，用于准备第一垃圾收集的操作1205在起始于为第一时间点的时间点T0且结束于时间点T1的时间段期间被执行。

在这种情况下，用于准备第一垃圾收集1205的操作可以包括以下四个操作。

用于准备第一垃圾收集的第一操作(A1)是用于确认第一垃圾收集1210是否可被执行的操作。该操作是需要的，因为垃圾收集操作可能不会一直被执行。而且，一般地，当其被执行时，垃圾收集操作在存储器装置150中可具有较低的优先级。

即，是否执行垃圾收集操作可以根据通过确认有效页面VALID包括在包含于存储器装置150中的多个存储块BLK0至BLK7中的每个中的比率所获得的结果以及通过确认在多个存储块BLK0至BLK7中的自由块FREEB的数量所获得的结果中的至少一个来决定。即使当根据确认结果垃圾收集操作可被需求时，是否实际上执行垃圾收集操作的决定根据是否有来自主机102的请求操作而定。

用于确认有效页面VALID被包括在多个存储块BLK0至BLK7中的每个中的比率的操作被需求，因为当有效页面VALID以足够高的比率被包括在多个存储块BLK0至BLK7中的每个中时，垃圾收集操作的效率被降低。因此，当包括有效页面VALID的块没有以低于预设比率的比率存在于多个存储块BLK0至BLK7中时，控制器130控制第一垃圾收集操作1210不被执行。

此外，用于确认多个存储块BLK0至BLK7中的自由块FREEB的数量的操作被需求，因为当足够数量的自由块FREEB存在于多个存储块BLK0至BLK7中时，垃圾收集操作的效率被降低。因此，当预设数量或更多的自由块FREEB存在于多个存储块BLK0至BLK7中时，控制器130控制第一垃圾收集操作1210不被执行。

如上所述，即使当根据通过确认有效页面VALID被包括在存储器装置150的多个存储块BLK0至BLK7中的每个中的比率所获得的结果及通过确认多个存储块BLK0至BLK7中的自由块FREEB的数量所获得的结果中的至少一个而要求垃圾收集操作时，用于确认是否有来自主机102的请求操作的原因是用于允许控制器130控制其中存储器装置150读取/写入从主机102请求的数据的操作具有最高的优先级。即，控制器130控制诸如不是由主机102直接地请求以及管理储存在存储器装置150中的数据的垃圾收集的操作具有低的优先级。

因此，当确定来自主机102的请求被产生或其不是在用于执行第一垃圾收集的准备期间1205(T0至T1)中至第一垃圾收集1210的入口条件时，第一垃圾收集被执行的顺序可以被延时或取消。

根据与当没有垃圾收集被执行时来自主机102的请求可能未完成的情况相似的状况，垃圾收集操作可以在来自主机102的请求之前例外地被执行，然而，这是特殊的情况且一般地来自主机102的请求应该在垃圾收集之前被执行。

用于准备第一垃圾收集的第二操作(A2)是用于从存储器装置150的多个存储块BLK0至BLK7中选择牺牲块VICTIM的操作。牺牲块VICTIM可以指示在有效页面VALID的数据通过垃圾收集操作被移动之后被擦除且被切换为自由块的块，即，待被牺牲的块。

因此，控制器130可以在多个存储块BLK0至BLK7中选择具有最低有效数据比率的块作为牺牲块VICTIM。

例如，如图12A中所示，只有两个有效页面VALID存在于第零块BLK0和第四块BLK4的每个中以及四个或更多有效页面VALID存在于第二块BLK2、第三块BLK3、第六块BLK6和第七块BLK7的每个中。因此，控制器130可以选择第零块BLK0和第四块BLK4中的一个作为牺牲块VICTIM。

在图12B的实施例中，在第一垃圾收集准备操作1205中选择第零块BLK0作为牺牲块VICTIM以及在第二垃圾收集准备操作1215中选择第四块BLK4作为牺牲块VICTIM，其只是为说明性目的并且实际上可以通过其它方法来操作。

由于多个存储块BLK0至BLK7的第一块BLK1和第五块BLK5为自由块FREEEB，所以它们没有在第一垃圾收集准备操作1205和第二垃圾收集准备操作1215中被选择作为牺牲块VICTIM。

用于准备第一垃圾收集的第三操作(A3)是用于计算第一垃圾收集的操作时间的操作。即，第三操作(A3)为用于计算从第一垃圾收集操作1210的开始至结束的时间的操作。

用于需要计算用于第一垃圾收集操作的操作时间的原因可能是因为垃圾收集操作在存储器装置150中可以具有一般地低的优先级，其与前述的用于准备第一垃圾收集的第一操作(A1)相似。即，一般地来自主机102的请求可以具有比第一垃圾收集操作1210的优先级高的优先级。因此，当来自主机102的请求在第一垃圾收集操作1210开始后突然被产生时，可能有必要提前准备用于处理来自主机102的请求的方法。

因此，控制器130可以提前计算用于执行第一垃圾收集操作1210所需要的时间。控制器130也可以基于时间计算结果安排第一垃圾收集操作1210的操作顺序，从而准备当第一垃圾收集操作1210正被执行时来自主机102的请求突然产生的情况。

图12A示出第一垃圾收集操作1210只包括用于将第零块BLK0的有效页面PAGE的数据复制至第一块BLK1中的操作和用于擦除第零块BLK0的操作。然而，这只是为了方便起见的第一垃圾收集操作1210的简化示例。实际上，第一垃圾收集操作1210可更加复杂。例如，与第零块BLK0一样，更多的块可以被选择作为牺牲块VICTIM，且可以对块执行垃圾收集操作。即，如果多于一个块被选择作为牺牲块，则可以对选择的牺牲块执行垃圾收集操作。

用于准备第一垃圾收集的第四操作(A4)为用于从多个存储块BLK0至BLK7中选择目标自由块FREEB的操作。目标自由块FREEB指示为可将通过第一垃圾收集操作1210选择的牺牲块VICTIM的有效页面PAGE的数据复制至其中的目标自由块FREEB。

因此，如图12A所示，控制器130可以从多个存储块BLK0至BLK7中选择第一块BLK1和第五块BLK5(自由块FREEB)作为目标自由块FREEB。控制器130可以在第一垃圾收集准备操作1205中选择第一块BLK1作为目标自由块FREEB以及在第二垃圾收集准备操作1215中选择第五块BLK5作为目标自由块FREEB。

当决定选择第一块BLK1或第五块BLK5(自由块FREEB)作为目标自由块FREEB时，每个块的擦除/写入操作的次数可以用作决定参考。自由块FREEB的擦除/写入操作的次数可以与它们的耗损程度即由于使用导致的它们的退化程度相关。

在图12A和图12B中所述的第一垃圾收集操作1210中，第零块BLK0可以被选择作为牺牲块VICTIM以及第一块BLK1可以被选择作为目标自由块FREEB，这仅是为了说明性目的。应该注意的是，更多的块可以被选择作为牺牲块VICTIM以及更多的块可以被选择作为目标自由块FREEB。而且，在第二垃圾收集操作1220中，第四块BLK4可以被选择作为牺牲块VICTIM及第五块BLK5可以被选择作为目标自由块FREEB，这仅是为了说明性目的。还应该注意的是，更多的块可以被选择作为牺牲块VICTIM及更多的块可以被选择作为目标自由块FREEB。

此外，在前述说明中，用于准备第一垃圾收集的四个操作(A1-A4)的顺序的安排也是为了方便起见且四个操作不需要以特定的顺序操作。当用于准备第一垃圾收集的操作1205在时间点T1完成时，第一垃圾收集操作1210可以接着被执行。

详细地，第一垃圾收集操作1210可以被分为复制操作(B11)和擦除操作(B21)。用于将为第零块BLK0的有效页面VALID的第零页面PAGE0和第五页面PAGE5的数据分别复制至第一块BLK1的第零页面PAGE0和第一页面PAGE1中的复制操作(B11)可以在起始于时间点T1并结束于时间点T2的时间段期间被执行。用于擦除第零块BLK0的擦除操作(B21)可以在起始于时间点T2并结束于时间点T3的后续时期中被执行。

复制操作(B11)在第零块BLK0和第一块BLK1之间被执行。因此，在多个存储块BLK0至BLK7中除了第零块BLK0和第一块BLK1之外的第二块BLK2至第七块BLK7可以进入其中没有操作被执行的等待状态WAITING(B12)。

此外，用于擦除第零块BLK0的操作(B21)只在第零块BLK0中被执行。因此，除了第零块BLK0之外的第一块BLK1至第七块BLK7进入其中没有操作被执行的等待状态WAITING(B22)。

当到达T3且第一垃圾收集操作1210完成时，用于准备第二垃圾收集的操作1215可以在第二垃圾收集操作1220被执行之前而继第一垃圾收集操作1210之后被执行。

用于准备第二垃圾收集的操作1215可以与前述的用于准备第一垃圾收集的操作1205相同，除了在第一垃圾收集准备操作1205中，第零块BLK0被选择作为牺牲块VICTIM以及第一块BLK1被选择作为目标自由块FREEB，但是在第二垃圾收集准备操作1215中，第四块BLK4被选择作为牺牲块VICTIM以及第五块BLK5被选择作为目标自由块FREEB之外。因此，第二垃圾收集准备操作的详细的说明将被省略。

当到达T4且用于准备第二垃圾收集的操作1215被完成时，第二垃圾收集操作1220可以被执行。

更详细地，第二垃圾收集操作1220可以被分为复制操作(D11)和擦除操作(D21)。用于将为第四块BLK4的有效页面VALID的第三页面PAGE3和第四页面PAGE4的数据分别复制至第五块BLK5的第零页面PAGE0和第一页面PAGE1中的复制操作(D11)可以在起始于时间点T4且结束于时间点T5的先前时期中被执行。用于擦除第四块BLK4的擦除操作(D21)可以在起始于时间点T5且结束于时间点T6的后续时期中被执行。

复制操作(D11)在第四块BLK4和第五块BLK5之间被执行。因此，在多个存储块BLK0至BLK7中除了第四块BLK4和第五块BLK5之外的第零块BLK0至第三块BLK3以及第六块BLK6和第七块BLK7可以进入其中没有操作被执行的等待状态WAITING(D12)。

此外，擦除操作(D21)在第四块BLK4中被执行。因此，除了第四块BLK4之外的第零块BLK0至第三块BLK3以及第五块BLK5至第七块BLK7可以进入其中没有操作被执行的等待状态WAITING(D22)。

当在前述的从T0至T6的时期中第一垃圾收集操作1210和第二垃圾收集操作1220都被完成时，第零块BLK0和第四块BLK4可以从而变成自由块FREEB且第一块BLK1和第五块BLK5可以从而变成只包括如图12A中所述的有效页面VALID的块。

在图12A和图12B中，第一垃圾收集操作1210和第二垃圾收集操作1220为了方便已经以简化的方式被说明，因此，第一垃圾收集操作1210和第二垃圾收集操作1220被继续的可能性可以认为是相当的小或不足够的。然而，在实际的操作中，需要垃圾收集操作的块的数量可能非常大，且通过一次垃圾收集操作处理这样大的数量的块，即，通过一次第一垃圾收集操作1210处理这样大数量的块可以给存储器装置150的操作和控制器130的垃圾收集安排加以负担。因此，可使用用于将需要垃圾收集的大数量的块划分为预设数量的块以及后续地通过连续的与用于在第一垃圾收集操作1210之后执行第二垃圾收集操作1220的方法相似的垃圾收集操作对块执行垃圾收集的方法。

参照图12C，其可以被理解为在图12B中所述的连续的两个垃圾收集操作1210和1220当相互重叠时非常有效率地被执行。即，图12C的时间图示出在图12A中所述的第一垃圾收集1210和第二垃圾收集1220的连续的操作比图12B的时间图更有效率地被执行的情况。

更详细地，为了允许如图12A中所述的第一垃圾收集操作1210正常地执行，需要用于准备第一垃圾收集的操作1305。

因此，用于准备第一垃圾收集的操作1305可以在起始于为第一时间点的时间点T0且结束于时间点T1的时间段中被执行。

在这种情况下，用于准备第一垃圾收集的操作1305与如在图12B中被描述的用于准备第一垃圾收集的操作1205相同。即，用于准备第一垃圾收集的操作1305可以在起始于为第一时间点的时间点T0且结束于时间点T1的时间段中被执行。在这种情况下，用于准备第一垃圾收集的操作1305包括用于确认第一垃圾收集是否可以被执行的第一操作(E1)、用于从包括在存储器装置150中的多个存储块BLK0至BLK7中选择牺牲块VICTIM的第二操作(E2)、用于计算第一垃圾收集操作时间的第三操作(E3)和用于从多个存储块BLK0至BLK7中选择目标自由块FREEB的第四操作(E4)。因此，第一垃圾收集准备操作1305的详细说明将被省略。

由于第一垃圾收集准备操作1305，在多个存储块BLK0至BLK7中，第零块BLK0可以被选择作为牺牲块VICTIM且第一块BLK1可以被选择作为目标自由块FREEB。

当到达T1且用于准备第一垃圾收集的操作1305被完成时，第一垃圾收集操作1310可以被执行。

更详细地，第一垃圾收集操作1310可以被分为复制操作(F11)和擦除操作(F21)。用于将为第零块BLK0的有效页面VALID的第零页面PAGE0和第五页面PAGE5的数据分别复制至第一块BLK1的第零页面PAGE0和第一页面PAGE1中的复制操作(F11)可以在起始于时间点T1开始并结束于时间点T2的先前的时间段中被执行。用于擦除第零块BLK0的擦除操作(G11)可以在起始于时间点T2且结束于时间点T3的后续时期中被执行。

复制操作(F11)在第零块BLK0和第一块BLK1之间被执行。因此，多个存储块BLK0至BLK7中除了第零块BLK0和第一块BLK1之外的第二块BLK2至第七块BLK7可以进入其中没有操作被执行的等待状态WAITING(F12)。

如上所述，在先前时期T1至T2中被执行的第一垃圾收集操作1210和1310在图12B的时间图中和在图12C的时间图中是一样的。然而，可以理解的是，在后续时期T2至T3中被执行的用于擦除第零块BLK0的操作(B21)和(G11)在图12B的时间图中和在图12C的时间图中是不同的。

详细地，由于在后续时期T2至T3中被执行的用于擦除第零块BLK0的操作(B21)和(G11)应无条件地分别地被包括在第一垃圾收集操作1210和1310中且与第一垃圾收集操作1210和1310一起被执行，所以其以在图12B和图12C中以相同的方式被执行。

在图12B中所述的第一垃圾收集操作1210中，由于用于擦除第零块BLK0的操作(B21)只在第零块BKL0中被执行，所以除了第零块BLK0之外的第一块BLK1至第七块BLK7可以大体上保持其中没有操作被执行的等待状态WAITING(B22)。

然而，在图12C的第一垃圾收集操作1310中，由于用于擦除第零块BKL0的操作(G11)只在第零块BLK0中被执行，所以除了第零块BLK0之外的第一块BLK1至第七块BLK7具有等待状态WAITING，但是用于准备第二垃圾收集的操作1315可以被允许以对除了第零块BLK0之外的第一块BLK1至第七块BLK7执行。即，继第一垃圾收集操作1310之后待被执行的第二垃圾收集准备操作1315可以被允许以与第一垃圾收集操作1310的T2至T3的操作重叠。这种重叠操作可能是有益的。

由于第一垃圾收集操作1310，因为第零块BLK0被改变为自由块FREEB，所以其在继第一垃圾收集操作1310之后执行的第二垃圾收集操作1320中未经受垃圾收集。例如，在第二垃圾收集操作1320继第一垃圾收集操作1310之后被执行的时间点处，通过对全部多个存储块BLK0至BLK7执行第二垃圾收集准备操作1305所获得的结果与通过对多个存储块BLK1至BLK7中除了第零块BLK0之外的第一块BLK1至第七块BLK7执行第二垃圾收集准备操作1315所获得的结果相同。

此外，用于在第一垃圾收集操作1310中擦除第零块BLK0的操作(G11)的绝对时间可以是足够长的。即，由于非易失性存储器装置的特征，执行用于擦除第零块BLK0的操作(G11)所需的绝对时间可以是相对长的。因此，其可能充分地确保用于执行包含如图12B中所述的四个操作的第二垃圾收集准备操作1215所需的时间。

在这种情况下，除了在第一垃圾收集准备操作1205中，第零块BLK0可以被选择作为牺牲块VICTIM及第一块BLK1可以被选择作为目标自由块FREEB，而在第二垃圾收集准备操作1315中，第四块BLK4被选择作为牺牲块VICTIM及第五块BLK5被选择作为目标自由块FREEB之外，第二垃圾收集准备操作1315可以与如图12B中所述的第一垃圾收集准备操作1205相同。因此，第二垃圾收集准备操作1315的详细的说明将被省略。

如上所述，当第一垃圾收集操作1310和第二垃圾收集准备操作1315在部分操作时期中相互重叠时，作为通过在第一垃圾收集操作1310中执行用于擦除第零块BLK0的操作(G11)和第二垃圾收集准备操作1315所获得的结果，第零块BLK0可以被擦除且被改变为自由块FREEB，第四块BLK4可以被选择作为第二垃圾收集(G2)的牺牲块VICTIM，以及第五块BLK5可以被选择作为第二垃圾收集(G4)的目标自由块FREEB。

由于用于在第一垃圾收集操作1310中擦除第零块BLK0的操作(G11)和第二垃圾收集准备操作1315连续被执行，所以当目标自由块FREEB在第二垃圾收集准备操作1315中被选择(G4)时，一般地通过第一垃圾收集操作1310被擦除且被改变为自由块FREEB的第零块BLK0如果可能则可以被排除。这是因为由于非易失性存储器装置的特性只有当在预定时间内对特定块执行擦除操作且然后未对特定块执行写入操作时，才可能确保特定块的操作的稳定性。

当达到T3且第一垃圾收集操作1310和第二垃圾收集准备操作1315都被完成时，第二垃圾收集操作1320可以被执行。

在这种情况下，在图12B中，由于第二垃圾收集准备操作1215在T3时还没有完成，所以第二垃圾收集准备操作1215可以然后被执行。然而，在图12C中，由于第二垃圾收集准备操作1315在T3时已经被完成，所以第二垃圾收集操作1320可以被直接地执行。

因此，在图12B中，第二垃圾收集操作1220可以在从T4至T6的时间段中被执行，但是在图12C中，第二垃圾收集操作1320可以在从T3至T5的时间段中被执行。即，如与在图12B中的第二垃圾收集操作1220被执行的情况相比较，可以理解的是，图12C中的第二垃圾收集操作1320被执行的时间点可以被提前。

更详细地，第二垃圾收集操作1320可以被分为复制操作(H11)和擦除(I11)。用于将为第四块BLK4的有效页面VALID的第三页面PAGE3和第四页面PAGE4的数据分别复制至第五块BLK5的第零页面PAGE0和第一页面PAGE1中的复制操作(H11)可以在起始于时间点T3且结束于时间点T4的先前时期中被执行。用于擦除第四块BLK4的擦除操作(I11)可以在起始于时间点T4且结束于时间点T5的后续时期中被执行。

用于在先前时期T3至T4中将为第四块BLK4的有效页面VALID的第三页面PAGE3和第四页面PAGE4的数据分别复制至第五块BLK5的第零页面PAGE0和第一页面PAGE1中的复制操作(H11)在第四块BLK4和第五块BLK5之间被执行。因此，在多个存储块BLK0至BLK7中除了第四块BLK4和第五块BLK5之外的第零块BLK0至第三块BLK3以及第六块BLK6和第七块BLK7进入其中没有操作被执行的等待状态WAITING(H12)。

此外，用于在后续时期T4至T5中擦除第四块BLK4的操作(I11)只在第四块BLK4中被执行。因此，除了第四块BLK4之外的第零块BLK0至第三块BLK3和第五块BLK5至第七块BLK7可以进入其中没有操作被执行的等待状态WAITING，或可以当第三垃圾收集继第二垃圾收集1320之后被执行时进入用于准备第三垃圾收集的操作(I12)被执行的状态。

如上所述，在擦除完全经受用于通过在包括在存储器装置150中的多个存储块BLK0至BLK7中首先执行的第一垃圾收集移动内部有效数据的操作的牺牲块VICTIM的时期中，可能准备随后待被执行的第二垃圾收集的操作。即，在其中连续的垃圾收集相互重叠的操作时期可以被保证。

因此，可能显著地减少连续垃圾收集所需的时间。

尽管为了说明的目的已经描述了各种实施例，但对于本领域技术人员将显而易见的是，在不脱离如权利要求所限定的本发明的精神和范围的情况下可以做出各种改变和变型。

Claims

1.一种存储器系统，其包括：

存储器装置，其包括多个块；以及

控制器，其适用于在第一垃圾收集操作中擦除从所述多个块中选择的至少一个牺牲块，以及在所述牺牲块被擦除期间为所述多个块中除了所述牺牲块之外的一个或多个其它块准备第二垃圾收集操作。

2.根据权利要求1所述的存储器系统，其中所述控制器进一步适用于在所述第一垃圾收集操作中将所述牺牲块的有效数据复制到目标自由块中。

3.根据权利要求1所述的存储器系统，其中所述控制器适用于通过确定是否执行所述第二垃圾收集操作而为所述一个或多个其它块准备所述第二垃圾收集操作。

4.根据权利要求3所述的存储器系统，其中所述控制器基于用于所述存储器装置的主机请求操作、用于所述一个或多个其它块的有效数据比率以及所述多个块的自由块的数量中的至少一个确定是否执行所述第二垃圾收集操作。

5.根据权利要求4所述的存储器系统，其中当用于所述存储器装置的所述主机请求操作在所述牺牲块被擦除期间存在时，所述控制器确定所述第二垃圾收集操作不被执行。

6.根据权利要求4所述的存储器系统，其中当在所述一个或多个其它块中没有具有低于预设率的有效数据比率的块时，所述控制器确定所述第二垃圾收集操作不被执行。

7.根据权利要求4所述的存储器系统，其中当所述多个块的自由块的数量大于预设数量时，所述控制器确定所述第二垃圾收集操作不被执行。

8.根据权利要求4所述的存储器系统，其中，当确定为所述一个或多个其它块执行所述第二垃圾收集操作时，所述控制器从有效数据比率低于预设率的所述一个或多个其它块中选择至少一个块作为另一个牺牲块，其中所述第二垃圾收集操作被应用至所述另一个牺牲块。

9.根据权利要求8所述的存储器系统，其中所述控制器计算用于为所述另外一个牺牲块执行所述第二垃圾收集操作所需的时间。

10.根据权利要求8所述的存储器系统，其中所述控制器基于擦除/写入操作的次数为所述另一个牺牲块在所述一个或多个其它块中选择目标自由块。

11.一种存储器系统的操作方法，所述存储器系统包括包含多个块的存储器装置，所述操作方法包括：

在第一垃圾收集操作中擦除从所述多个块中选择的至少一个牺牲块；以及

在所述牺牲块被擦除期间为所述多个块中除所述牺牲块之外的一个或多个其它块准备第二垃圾收集操作。

12.根据权利要求11所述的操作方法，其进一步包括：在所述第一垃圾收集操作中将所述牺牲块的有效数据复制到目标自由块中。

13.根据权利要求11所述的操作方法，其中为所述一个或多个其它块准备所述第二垃圾收集操作包括确定是否执行所述第二垃圾收集操作。

14.根据权利要求13所述的操作方法，其中确定是否执行所述第二垃圾收集操作包括：

基于用于所述存储器装置的主机请求操作、用于所述一个或多个其它块的有效数据比率以及所述多个块的自由块的数量中的至少一个确定是否执行所述第二垃圾收集操作。

15.根据权利要求14所述的操作方法，其中确定是否执行所述第二垃圾收集操作包括：

当用于所述存储器装置的所述主机请求操作在所述牺牲块被擦除期间存在时，确定所述第二垃圾收集被控制以不被执行。

16.根据权利要求14所述的操作方法，其中确定是否执行所述第二垃圾收集操作包括：

当在所述一个或多个其它块中没有具有低于预设率的有效数据比率的块时，确定所述第二垃圾收集被控制以不被执行。

17.根据权利要求14所述的操作方法，其中确定是否执行所述第二垃圾收集操作包括：

当所述多个块的自由块的数量大于预设数量时，确定所述第二垃圾收集被控制以不被执行。

18.根据权利要求14所述的操作方法，其进一步包括：当确定为所述一个或多个其它块执行所述第二垃圾收集操作时，从有效数据比率低于预设率的其它块中选择至少一个块作为另一个牺牲块，其中所述第二垃圾收集操作被应用至所述另一个牺牲块。

19.根据权利要求18所述的操作方法，其中准备进一步包括：

计算用于为所述另一个牺牲块执行所述第二垃圾收集操作所需的时间。

20.根据权利要求18所述的操作方法，其中准备进一步包括：

基于擦除/写入的次数，为所述另一个牺牲块在所述一个或多个其它块中选择目标自由块。