CN106611613A - 存储系统及其操作方法 - Google Patents
存储系统及其操作方法 Download PDFInfo
- Publication number
- CN106611613A CN106611613A CN201610323169.XA CN201610323169A CN106611613A CN 106611613 A CN106611613 A CN 106611613A CN 201610323169 A CN201610323169 A CN 201610323169A CN 106611613 A CN106611613 A CN 106611613A
- Authority
- CN
- China
- Prior art keywords
- buffer
- controller
- order data
- stored
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种存储系统可以包括:存储器件,包括多个存储块;以及控制器,包括控制器缓冲器。控制器可以适用于基于命令数据中所包括的背景信息而将与从主机接收的命令相对应的命令数据储存在所述多个存储块所包括的存储器缓冲器中或者储存在控制器缓冲器中。
Description
相关申请的交叉引用
本申请要求2015年10月21日提交给韩国知识产权局的申请号为10-2015-0146837的韩国专利申请的优先权,其全部内容通过引用整体合并于此。
技术领域
本发明的示例性实施例总体而言涉及一种存储系统,更具体而言涉及一种用于处理存储器件的数据的存储系统及其操作方法。
背景技术
计算环境范式已经转变为在任何时间任何地点都能使用的普适计算系统。结果,诸如移动电话、数码相机和笔记本电脑的便携式电子设备的使用迅速增加。一般而言,这样的便携式电子设备使用具有用于储存数据的存储器件的存储系统(即,数据储存设备)。数据储存设备可以用作便携式电子设备的主存储设备或辅助存储设备。
使用存储器件的数据储存设备提供良好的稳定性、耐久性、高的信息访问速度以及低功耗,因为它们没有活动部件。具有这些优势的数据储存设备的示例包括通用串行总线(USB)存储设备、具有各种接口的存储卡以及固态驱动器(SSD)。
发明内容
各个实施例针对一种能够通过最大化存储器件的使用效率来快速且稳定地处理针对存储器件的数据的存储系统及其操作方法。
在一个实施例中,一种存储系统可以包括:存储器件,包括多个存储块;以及控制器,包括控制器缓冲器。控制器可以适用于基于命令数据中所包括的背景信息而将与从主机接收的命令相对应的命令数据储存在所述多个存储块中所包括的存储器缓冲器中或者储存在控制器缓冲器中。
存储器缓冲器可以包括所述多个存储块之中的SLC(单电平单元)存储块中所包括的子存储器。
控制器可以通过检查背景信息中所包括的用于识别命令数据的信息而将命令数据储存在存储器缓冲器或控制器缓冲器中。
背景信息可以被包含在命令数据的标题区中。
背景信息可以包括命令数据的类型信息、模式信息和/或尺寸信息。
控制器可以基于命令数据的类型信息和/或模式信息而将命令数据储存在存储器缓冲器或控制器缓冲器中。
控制器储存可以将与高性能、高速过程相对应的命令数据储存在控制器缓冲器中。
控制器可以根据命令数据的尺寸信息而将命令数据储存在控制器缓冲器或存储器缓冲器中。
当命令数据的尺寸信息指示命令数据的尺寸大于控制器缓冲器中可用的尺寸时,控制器可以将命令数据储存在存储器缓冲器中。
控制器可以根据背景信息而将存储器缓冲器用作缓冲器的交换区域。
在一个实施例中,一种包括存储器件的存储系统的操作方法,所述存储器件包括多个存储块,所述操作方法可以包括:接收与从主机接收的命令相对应的命令数据;以及基于命令数据的背景信息而将命令数据储存在所述多个存储块所包括的存储器缓冲器中或存储系统的控制器所包括的控制器缓冲器中。
存储器缓冲器可以包括所述多个存储块之中的SLC存储块中所包括的子缓冲器。
储存命令数据可以包括:基于背景信息中所包括的用于识别命令数据的信息而将命令数据储存在存储器缓冲器或控制器缓冲器中。
背景信息可以被包含在命令数据的标题区中。
背景信息可以包括命令数据的类型信息、模式信息和/或尺寸信息。
储存命令数据可以包括:基于命令数据的类型信息和/或模式信息而将命令数据储存在存储器缓冲器或控制器缓冲器中。
储存命令数据可以包括:将与高性能、高速过程相对应的命令数据储存在控制器缓冲器中。
储存命令数据可以包括:基于命令数据的尺寸信息而将命令数据储存在存储器缓冲器或控制器缓冲器中。
储存命令数据可以包括:当命令数据的尺寸信息指示命令数据的尺寸大于控制器缓冲器中可用的尺寸时,将命令数据储存在存储器缓冲器中。
根据背景信息,可以将存储器缓冲器用作控制器缓冲器的交换区域。
附图说明
图1是说明根据本发明的一个实施例的包括存储系统的数据处理系统的示图。
图2是说明根据本发明的一个实施例的包括多个存储块的存储器件的示图。
图3是说明根据本发明的一个实施例的存储器件的存储块的电路图。
图4、图5、图6、图7、图8、图9、图10和图11是示意性地说明根据本发明的各个实施例的存储器件的示图。
图12是示意性地描述根据本发明的一个实施例的用于处理存储系统中的存储器件的数据的操作的例子的示图。
图13是用于处理根据本发明的实施例的存储系统的数据的操作的流程图。
具体实施方式
下面将参照附图更详细地描述各个实施例。然而,本发明可以采用不同的形式来实施,而不应理解为限于本文中所阐述的实施例。确切地说,提供这些实施例使得本公开将更加彻底且完整,且这些实施例将把本发明充分传达给相关领域的技术人员。贯穿本公开,在本发明的各个附图和实施例中,相同的附图标记指代相同的部分。
图1是说明根据一个实施例的包括存储系统的数据处理系统的框图。
参见图1,数据处理系统100可以包括主机102和存储系统110。
主机102可以包括例如诸如移动电话、MP3播放器和便携式计算机的便携式电子设备或者诸如台式计算机、游戏机、TV和投影仪的电子设备。
存储系统110可以响应于来自主机102的请求而操作,具体地,储存要被主机102访问的数据。换言之,存储系统110可以用作主机102的主存储系统或辅助存储系统。可以根据要与主机102电耦接的主机接口的协议而用各种类型的储存设备中的任何一种来实现存储系统110。存储系统110可以用以下各种类型的储存设备中的任何一种来实现,诸如固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩减尺寸MMC(RS-MMC)和微型MMC、安全数字(SD)卡、迷你SD和微型SD、通用串行总线(USB)储存设备、通用闪存(UFS)设备、紧凑型闪存(CF)卡、智能媒体(SM)卡、记忆棒等。
存储系统110的储存器件可以用诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器件来实现,或者用诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁阻式RAM(MRAM)和阻变RAM(RRAM)的非易失性存储器件来实现。
存储系统110可以包括储存要被主机102访问的数据的存储器件150和可以控制数据至存储器件150中的的储存的控制器130。
控制器130和存储器件150可以集成为一个半导体器件。例如,控制器130和存储器件150可以集成为一个半导体器件且配置固态驱动器(SSD)。当存储系统110用作SSD时,可以显著地提高与存储系统110电耦接的主机102的操作速度。
控制器130和存储器件150可以集成为一个半导体器件且配置存储卡。控制器130和存储器件150可以集成为一个半导体器件且配置诸如个人计算机存储卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体(SM)卡(SMC)、记忆棒、多媒体卡(MMC)、RS-MMC和微型MMC、安全数字(SD)卡、迷你SD、微型SD和SDHC以及通用闪存(UFS)设备的存储卡。
再例如,存储系统110可以配置计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航仪、黑匣子、数码相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字录音机、数字音频播放器、数字图片记录仪、数字图片播放器、数字录像机、数字视频播放器、配置数据中心的储存器、能够在无线环境下发送和接收信息的设备、配置家用网络的各种电子设备中的一种、配置计算机网络的各种电子设备中的一种、配置远程信息处理网络的各种电子设备中的一种、RFID设备或者配置计算系统的各种组成元件中的一种。
存储系统110的存储器件150在电源中断时可以保留储存的数据,具体地,在写入操作期间储存从主机102提供的数据,以及在读取操作期间提供储存的数据给主机102。存储器件150可以包括多个存储块152、154和156。存储块152、154和156中的每个可以包括多个页。每个页可以包括电耦接到多个字线(WL)的多个存储单元。存储器件150可以是非易失性存储器件,例如闪存。闪存可以具有三维(3D)层叠结构。之后将参照图2至图11来详细描述存储器件150的结构和存储器件150的三维(3D)层叠结构。
存储系统110的控制器130可以响应于来自主机102的请求来控制存储器件150。控制器130可以将从存储器件150读取的数据提供给主机102,以及将从主机102提供的数据储存在存储器件150中。为此,控制器130可以控制存储器件150的总体操作,诸如读取操作、写入操作、编程操作和擦除操作。
具体地,控制器130可以包括主机接口单元132、处理器134、错误校正码(ECC)单元138、电源管理单元140、NAND闪存控制器142和存储器144。
主机接口单元132可以处理从主机102提供的命令和数据,且可以经由各种接口协议(诸如通用串行总线(USB)、多媒体卡(MMC)、外围组件互连快速(PCI-E)、串行连接SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小盘接口(ESDI)和集成驱动电路(IDE))中的至少一种来与主机102通信。
ECC单元138可以检测并校正在读取操作期间从存储器件150读取的数据中的错误。当错误位的数量大于或等于可校正错误位的阈值数量时,ECC单元138不能校正错误位,而可以输出指示校正错误位失败的错误校正失败信号。
ECC单元138可以基于诸如低密度奇偶校验(LDPC)码、博斯-乔赫里-霍克文黑姆(BCH,Bose-Chaudhuri-Hocquenghem)码、涡轮码(turbo code)、里德-所罗门(RS,Reed-Solomon)码、卷积码、递归系统码(RSC)、格形编码调制(TCM)和块编码调制(BCM)等的编码调制来执行错误校正操作。ECC单元138可以包括用于错误校正操作的所有电路、系统或设备。
PMU 140可以提供和管理用于控制器130的电源,例如,用于包括在控制器130中的组成元件的电源。
NFC 142可以用作控制器130与存储器件150之间的存储器接口,以允许控制器130响应于来自主机102的请求来控制存储器件150。当存储器件150是快闪存储器时,具体地,当存储器件150是NAND快闪存储器时,NFC 142可以产生用于存储器件150的控制信号以及在处理器134的控制下处理数据。
存储器144可以用作存储系统110和控制器130的工作存储器,以及储存用于驱动存储系统110和控制器130的数据。控制器130可以响应于来自主机102的请求来控制存储器件150。例如,控制器130可以将从存储器件150读取的数据提供给主机102,以及将从主机102提供的数据储存在存储器件150中。当控制器130控制存储器件150的操作时,存储器144可以储存由控制器130和存储器件150使用以用于诸如读取操作、写入操作、编程操作和擦除操作的操作的数据。
存储器144可以利用易失性存储器来实施。存储器144可以利用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。如上所述,存储器144可以储存由主机102和存储器件150使用以用于读取操作和写入操作的数据。为了储存该数据,存储器144可以包括程序存储器、数据存储器、写入缓冲器、读取缓冲器和映射缓冲器等。
处理器134可以控制存储系统110的常规操作,以及响应于来自主机102的写入请求或读取请求来控制针对存储器件150的写入操作或读取操作。处理器134可以驱动被称为闪存转换层(FTL)的固件来控制存储系统110的常规操作。处理器134可以利用微处理器或中央处理单元(CPU)来实施。
管理单元(未示出)可以被包括在处理器134中,并且可以执行存储器件150的坏块管理。管理单元可以找到包括在存储器件150中的坏存储块(其不满足进一步使用的条件)并且对该坏存储块执行坏块管理。当存储器件150是快闪存储器(例如,NAND快闪存储器)时,在写入操作期间(例如,在编程操作期间),可能因NAND逻辑功能的特性而发生编程失败。在坏块管理期间,编程失败的存储块或坏存储块的数据可以被编程至新存储块中。此外,因编程失败导致的坏块严重地降低了具有3D层叠结构的存储器件150的利用效率以及存储系统100的可靠性,从而需要可靠的坏块管理。
图2是图示图1中所示的存储器件150的示意图。
参照图2,存储器件150可以包括多个存储块,例如,第零存储块210至第(N-1)存储块240。多个存储块210至240中的每个可以包括多个页,例如,2M个页(2M PAGES),本发明将不局限于该2M个页。多个页中的每个可以包括多个存储单元,多个字线电耦接至该多个存储单元。
此外,存储器件150可以包括多个存储块,根据在每个存储单元中可以储存或表示的位的数量而作为单电平单元(SLC)存储块和多电平单元(MLC)存储块。SLC存储块可以包括用每个存储单元能够储存1位数据的存储单元来实施的多个页。MLC存储块可以包括利用每个存储单元能够储存多位数据(例如,两位或更多位数据)的存储单元来实施的多个页。包括用每个存储单元能够储存3位数据的存储单元来实施的多个页的MLC存储块可以被定义为三电平单元(TLC)存储块。
多个存储块210至240中的每个可以在写入操作期间储存从主机设备102提供的数据,以及可以在读取操作期间将储存的数据提供给主机102。
图3是图示图1中所示的多个存储块152至156中的一个存储块的电路图。
参照图3,存储器件150的存储块152可以包括分别电耦接至位线BL0至BLm-1的多个单元串340。每列的单元串340可以包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储单元或多个存储单元晶体管MC0至MCn-1可以串联地电耦接在选择晶体管DST与SST之间。各个存储单元MC0至MCn-1也可以由多电平单元(MLC)来配置,多电平单元(MLC)中的每个可以储存多个位的数据信息。串340可以分别电耦接至对应的位线BL0至BLm-1。作为参考,在图3中,“DSL”表示漏极选择线,“SSL”表示源极选择线,以及“CSL”表示公共源极线。
虽然图3示出由NAND快闪存储单元配置的存储块152作为示例,但是要注意的是,根据本实施例的存储器件150的存储块152不限于NAND快闪存储器,而可以实现为NOR快闪存储器、在其中组合了至少两种类型的存储单元的混合快闪存储器或控制器被构建在存储芯片中的一体NAND快闪存储器(one-NAND flash memory)。半导体器件的操作特性不仅可以应用至在其中电荷储存层由导电浮栅配置的快闪存储器件,还可以应用至在其中电荷储存层由电介质层配置的电荷俘获闪存(CTF)。
存储器件150的电压供应块310可以提供根据操作模式而要被供应至各个字线的字线电压(例如,编程电压、读取电压和通过电压)以及要被供应至块体(bulk)(例如,在其中形成存储单元的阱区)的电压。电压供应块310可以在控制电路(未示出)的控制下执行电压发生操作。电压供应块310可以产生多个可变读取电压以产生多个读取数据,在控制电路的控制下选择存储单元阵列的存储块或扇区中的一个,选择选中存储块的字线中的一个,以及将字线电压提供至选中字线和未选中字线。
存储器件150的读/写电路320可以由控制电路控制,以及可以根据操作模式而用作感测放大器或写入驱动器。在验证/正常读取操作期间,读/写电路320可以用作用于从存储单元阵列读取数据的感测放大器。此外,在编程操作期间,读/写电路320可以用作根据要被储存在存储单元阵列中的数据来驱动位线的写入驱动器。读/写电路320可以在编程操作期间从缓冲器(未示出)接收要被写入在存储单元阵列中的数据,以及可以根据输入的数据来驱动位线。为此,读/写电路320可以包括分别与列(或位线)或列对(或位线对)相对应的多个页缓冲器322、324和326,且多个锁存器(未示出)可以被包括在页缓冲器322、324和326中的每个中。
图4至图11是图示图1中所示的存储器件150的示意图。
图4是图示图1中所示的存储器件150的多个存储块152至156的示例的框图。
参照图4,存储器件150可以包括多个存储块BLK0至BLKN-1,且存储块BLK0至BLKN-1中的每个可以实现为三维(3D)结构或垂直结构。各个存储块BLK0至BLKN-1可以包括沿第一方向至第三方向(例如,x轴方向、y轴方向和z轴方向)延伸的结构。
各个存储块BLK0至BLKN-1可以包括沿第二方向延伸的多个NAND串NS。多个NAND串NS可以沿第一方向和第三方向设置。每个NAND串NS可以电耦接至位线BL、至少一个源极选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚设字线DWL和公共源极线CSL。即,各个存储块BLK0至BLKN-1可以电耦接至多个位线BL、多个源极选择线SSL、多个接地选择线GSL、多个字线WL、多个虚设字线DWL和多个公共源极线CSL。
图5是图4中所示的多个存储块BLK0至BLKN-1中的一个存储块BLKi的透视图。图6是沿图5中所示的存储块BLKi的I-I′线截取的剖视图。
参照图5和图6,存储器件150的多个存储块之中的存储块BLKi可以包括沿第一方向至第三方向延伸的结构。
可以设置有衬底5111。衬底5111可以包括用第一类型杂质掺杂的硅材料。衬底5111可以包括用p型杂质掺杂的硅材料,或者可以是p型阱(例如,口袋型p阱),并且包括围绕p型阱的n型阱。虽然假设衬底5111是p型硅,但是要注意的是,衬底5111不局限于是p型硅。
沿第一方向延伸的多个掺杂区5311至5314可以设置在衬底5111之上。多个掺杂区5311至5314可以包含与衬底5111中的杂质不同的第二类型杂质。多个掺杂区5311至5314可以用n型杂质掺杂。虽然这里假设第一掺杂区5311至第四掺杂区5314是n型,但是要注意的是,第一掺杂区5311至第四掺杂区5314不局限于是n型。
在第一掺杂区5311与第二掺杂区5312之间的衬底5111之上的区域中,可以沿第二方向顺序地设置沿第一方向延伸的多个电介质材料5112。电介质材料5112与衬底5111可以沿第二方向彼此分离预定距离。电介质材料5112可以沿第二方向彼此分离预定距离。电介质材料5112可以包括诸如氧化硅的电介质材料。
在第一掺杂区5311与第二掺杂区5312之间的衬底5111之上的区域中,可以设置多个柱体5113,多个柱体5113沿第一方向顺序地布置并且沿第二方向穿过电介质材料5112。多个柱体5113可以分别穿过电介质材料5112并且可以与衬底5111电耦接。每个柱体5113可以由多种材料配置。每个柱体5113的表面层5114可以包括用第一类型杂质掺杂的硅材料。每个柱体5113的表面层5114可以包括用与衬底5111相同类型的杂质掺杂的硅材料。虽然这里假设每个柱体5113的表面层5114可以包括p型硅,但是每个柱体5113的表面层5114不局限于是p型硅。
每个柱体5113的内层5115可以由电介质材料形成。每个柱体5113的内层5115可以由诸如氧化硅的电介质材料填充。
在第一掺杂区5311与第二掺杂区5312之间的区域中,可以沿电介质材料5112、柱体5113和衬底5111的暴露表面设置电介质层5116。电介质层5116的厚度可以小于电介质材料5112之间的距离的一半。换言之,在其中可以布置除电介质材料5112和电介质层5116之外的材料的区域可以被设置在(i)设置在电介质材料5112的第一电介质材料的底表面之上的电介质层5116与(ii)设置在电介质材料5112的第二电介质材料的顶表面之上的电介质层5116之间。电介质材料5112位于第一电介质材料之下。
在第一掺杂区5311与第二掺杂区5312之间的区域中,导电材料5211至5291可以设置在电介质层5116的暴露表面之上。沿第一方向延伸的导电材料5211可以设置在邻近于衬底5111的电介质材料5112与衬底5111之间。具体地,沿第一方向延伸的导电材料5211可以设置在(i)布置在衬底5111之上的电介质层5116与(ii)布置在邻近于衬底5111的电介质材料5112的底表面之上的电介质层5116之间。
沿第一方向延伸的导电材料可以设置在(i)布置在电介质材料5112的一个电介质材料的顶表面之上的电介质层5116与(ii)布置在电介质材料5112的另一电介质材料(其布置在特定电介质材料5112之上)的底表面之上的电介质层5116之间。沿第一方向延伸的导电材料5221至5281可以设置在电介质材料5112之间。沿第一方向延伸的导电材料5291可以设置在最上电介质材料5112之上。沿第一方向延伸的导电材料5211至5291可以是金属材料。沿第一方向延伸的导电材料5211至5291可以是诸如多晶硅的导电材料。
在第二掺杂区5312与第三掺杂区5313之间的区域中,可以设置与第一掺杂区5311和第二掺杂区5312之间的结构相同的结构。例如,在第二掺杂区5312与第三掺杂区5313之间的区域中,可以设置沿第一方向延伸的多个电介质材料5112、沿第一方向顺序地布置且沿第二方向穿过多个电介质材料5112的多个柱体5113、设置在多个电介质材料5112和多个柱体5113的暴露表面之上的电介质层5116以及沿第一方向延伸的多个导电材料5212至5292。
在第三掺杂区5313与第四掺杂区5314之间的区域中,可以设置与第一掺杂区5311和第二掺杂区5312之间的结构相同的结构。例如,在第三掺杂区5313与第四掺杂区5314之间的区域中,可以设置沿第一方向延伸的多个电介质材料5112、沿第一方向顺序地布置且沿第二方向穿过多个电介质材料5112的多个柱体5113、设置在多个电介质材料5112和多个柱体5113的暴露表面之上的电介质层5116以及沿第一方向延伸的多个导电材料5213至5293。
漏极5320可以分别设置在多个柱体5113之上。漏极5320可以是用第二类型杂质掺杂的硅材料。漏极5320可以是用n型杂质掺杂的硅材料。虽然为了方便起见假设漏极5320包括n型硅,但是要注意的是,漏极5320不局限于是n型硅。例如,每个漏极5320的宽度可以大于每个对应柱体5113的宽度。每个漏极5320可以以焊盘的形状设置在每个对应柱体5113的顶表面之上。
沿第三方向延伸的导电材料5331至5333可以设置在漏极5320之上。导电材料5331至5333可以沿第一方向顺序地布置。各个导电材料5331至5333可以与对应区域的漏极5320电耦接。漏极5320与沿第三方向延伸的导电材料5331至5333可以通过接触插塞电耦接。沿第三方向延伸的导电材料5331至5333可以是金属材料。沿第三方向延伸的导电材料5331至5333可以是诸如多晶硅的导电材料。
在图5和图6中,各个柱体5113可以与电介质层5116以及沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293一起形成串。各个柱体5113可以与电介质层5116以及沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293一起形成NAND串NS。每个NAND串NS可以包括多个晶体管结构TS。
图7是图6中所示的晶体管结构TS的剖视图。
参照图7,在图6中所示的晶体管结构TS中,电介质层5116可以包括第一子电介质层至第三子电介质层5117、5118和5119。
每个柱体5113中的p型硅的表面层5114可以用作本体。邻近于柱体5113的第一子电介质层5117可以用作隧道电介质层,并且可以包括热氧化层。
第二子电介质层5118可以用作电荷储存层。第二子电介质层5118可以用作电荷捕获层,并且可以包括氮化物层或者诸如氧化铝层或氧化铪层等的金属氧化物层。
邻近于导电材料5233的第三子电介质层5119可以用作阻挡电介质层。邻近于沿第一方向延伸的导电材料5233的第三子电介质层5119可以被形成为单层或多层。第三子电介质层5119可以是诸如氧化铝层或氧化铪层等的高-k电介质层,其具有比第一子电介质层5117和第二子电介质层5118大的介电常数。
导电材料5233可以用作栅极或控制栅极。即,栅极或控制栅极5233、阻挡电介质层5119、电荷储存层5118、隧道电介质层5117和本体5114可以形成晶体管或存储单元晶体管结构。例如,第一子电介质层5117至第三子电介质层5119可以形成氧化物-氮化物-氧化物(ONO)结构。在实施例中,为了方便起见,每个柱体5113中的p型硅的表面层5114将被称为沿第二方向的本体。
存储块BLKi可以包括多个柱体5113。即,存储块BLKi可以包括多个NAND串NS。具体地,存储块BLKi可以包括沿第二方向或垂直于衬底5111的方向延伸的多个NAND串NS。
每个NAND串NS可以包括沿第二方向布置的多个晶体管结构TS。每个NAND串NS的多个晶体管结构TS中的至少一个晶体管结构可以用作源极选择晶体管SST。每个NAND串NS的多个晶体管结构TS中的至少一个晶体管结构可以用作接地选择晶体管GST。
栅极或控制栅极可以对应于沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293。换言之,栅极或控制栅极可以沿第一方向延伸并且形成字线和至少两个选择线(至少一个源极选择线SSL和至少一个接地选择线GSL)。
沿第三方向延伸的导电材料5331至5333可以电耦接至NAND串NS的一端。沿第三方向延伸的导电材料5331至5333可以用作位线BL。即,在一个存储块BLKi中,多个NAND串NS可以电耦接至一个位线BL。
沿第一方向延伸的第二类型掺杂区5311至5314可以被设置至NAND串NS的另一端。沿第一方向延伸的第二类型掺杂区5311至5314可以用作公共源极线CSL。
即,存储块BLKi可以包括沿垂直于衬底5111的方向(例如,第二方向)延伸的多个NAND串NS,并且可以用作在其中多个NAND串NS电耦接至一个位线BL的NAND快闪存储块(例如,电荷捕获型存储器的NAND快闪存储块)。
虽然图5至图7示出沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293设置成9层,但是要注意的是,沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293不局限于设置成9层。例如,沿第一方向延伸的导电材料可以设置成8层、16层或任意多层。换句话说,在一个NAND串NS中,晶体管的数量可以是8、16或更多。
虽然图5至图7图示了3个NAND串NS电耦接至一个位线BL,但是要注意的是,实施例不限于3个NAND串NS电耦接至一个位线BL。在存储块BLKi中,m个NAND串NS可以电耦接至一个位线BL,m是正整数。根据电耦接至一个位线BL的NAND串NS的数量,也可以控制沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293的数量以及公共源极线5311至5314的数量。
此外,虽然在图5至图7中图示了3个NAND串NS电耦接至一个沿第一方向延伸的导电材料,但是要注意的是,实施例不局限于具有电耦接至一个沿第一方向延伸的导电材料的3个NAND串NS。例如,n个NAND串NS可以电耦接至一个沿第一方向延伸的导电材料,n是正整数。根据电耦接至一个沿第一方向延伸的导电材料的NAND串NS的数量,也可以控制位线5331至5333的数量。
图8是图示具有参照图5至图7所描述的第一结构的存储块BLKi的等效电路图。
参照图8,在具有第一结构的块BLKi中,NAND串NS11至NS31可以设置在第一位线BL1与公共源极线CSL之间。第一位线BL1可以对应于图5和图6的沿第三方向延伸的导电材料5331。NAND串NS12至NS32可以设置在第二位线BL2与公共源极线CSL之间。第二位线BL2可以对应于图5和图6的沿第三方向延伸的导电材料5332。NAND串NS13至NS33可以设置在第三位线BL3与公共源极线CSL之间。第三位线BL3可以对应于图5和图6的沿第三方向延伸的导电材料5333。
每个NAND串NS的源极选择晶体管SST可以电耦接至对应的位线BL。每个NAND串NS的接地选择晶体管GST可以电耦接至公共源极线CSL。存储单元MC可以设置在每个NAND串NS的源极选择晶体管SST与接地选择晶体管GST之间。
在此示例中,NAND串NS可以以行和列为单位来定义,并且电耦接至一个位线的NAND串NS可以形成一列。电耦接至第一位线BL1的NAND串NS11至NS31可以对应于第一列,电耦接至第二位线BL2的NAND串NS12至NS32可以对应于第二列,以及电耦接至第三位线BL3的NAND串NS13至NS33可以对应于第三列。电耦接至一个源极选择线SSL的NAND串NS可以形成一行。电耦接至第一源极选择线SSL1的NAND串NS11至NS13可以形成第一行,电耦接至第二源极选择线SSL2的NAND串NS21至NS23可以形成第二行,以及电耦接至第三源极选择线SSL3的NAND串NS31至NS33可以形成第三行。
在每个NAND串NS中,可以定义高度。在每个NAND串NS中,邻近于接地选择晶体管GST的存储单元MC1的高度可以具有值“1”。在每个NAND串NS中,当从衬底5111测量时,存储单元的高度可以随存储单元靠近源极选择晶体管SST而增大。在每个NAND串NS中,邻近于源极选择晶体管SST的存储单元MC6的高度可以是7。
同一行中的NAND串NS的源极选择晶体管SST可以共享源极选择线SSL。不同行中的NAND串NS的源极选择晶体管SST可以分别电耦接至不同的源极选择线SSL1、SSL2和SSL3。
同一行中的NAND串NS中的同一高度处的存储单元可以共享字线WL。即,在同一高度处,电耦接至不同行中的NAND串NS的存储单元MC的字线WL可以电耦接。同一行的NAND串NS中的同一高度处的虚设存储单元DMC可以共享虚设字线DWL。即,在同一高度或同一水平处,电耦接至不同行中的NAND串NS的虚设存储单元DMC的虚设字线DWL可以电耦接。
位于同一水平或同一高度或同一层处的字线WL或虚设字线DWL可以在其中可以设置有沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293的层处彼此电耦接。沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293可以通过接触共同地电耦接至上层。在上层处,沿第一方向延伸的导电材料5211至5291、5212至5292和5213至5293可以电耦接。换言之,同一行中的NAND串NS的接地选择晶体管GST可以共享接地选择线GSL。此外,不同行中的NAND串NS的接地选择晶体管GST可以共享接地选择线GSL。即,NAND串NS11至NS13、NS21至NS23和NS31至NS33可以电耦接至接地选择线GSL。
公共源极线CSL可以电耦接至NAND串NS。在有源区之上和衬底5111之上,第一掺杂区5311至第四掺杂区5314可以电耦接。第一掺杂区5311至第四掺杂区5314可以通过接触电耦接至上层,并且在上层处,第一掺杂区5311至第四掺杂区5314可以电耦接。
即,如图8中所示,同一高度或同一水平处的字线WL可以电耦接。因此,当特定高度处的字线WL被选中时,电耦接至该字线WL的所有NAND串NS可以被选中。不同行中的NAND串NS可以电耦接至不同的源极选择线SSL。因此,在电耦接至同一字线WL的NAND串NS之中,通过选择源极选择线SSL1至SSL3中的一个,未选中行中的NAND串NS可以与位线BL1至BL3电隔离。换句话说,通过选择源极选择线SSL1至SSL3中的一个,一行NAND串NS可以被选中。此外,通过选择位线BL1至BL3中的一个,选中行中的NAND串NS可以以列为单位而被选中。
在每个NAND串NS中,可以设置虚设存储单元DMC。在图8中,在每个NAND串NS中,虚设存储单元DMC可以设置在第三存储单元MC3与第四存储单元MC4之间。即,第一存储单元MC1至第三存储单元MC3可以设置在虚设存储单元DMC与接地选择晶体管GST之间。第四存储单元MC4至第六存储单元MC6可以设置在虚设存储单元DMC与源极选择晶体管SST之间。每个NAND串NS的存储单元MC可以被虚设存储单元DMC划分为存储单元组。在划分的存储单元组中,邻近于接地选择晶体管GST的存储单元(例如,MC1至MC3)可以被称为下存储单元组,而邻近于源极选择晶体管SST的存储单元(例如,MC4至MC6)可以被称为上存储单元组。
在下文,将参照图9至图11进行详细描述,图9至图11示出用不同于第一结构的三维(3D)非易失性存储器件实施的根据一个实施例的存储系统中的存储器件。
图9是示意性地图示用不同于上面参照图5至图8描述的第一结构的三维(3D)非易失性存储器件实施的存储器件的透视图,并且图9示出图4的多个存储块中的存储块BLKj。图10是图示沿着图9的VII-VII’线截取的存储块BLKj的截面图。
参见图9和图10,图1的存储器件150的多个存储块之中的存储块BLKj可以包括沿着第一方向至第三方向延伸的结构。
可以提供衬底6311。例如,衬底6311可以包括用第一类型杂质掺杂的硅材料。例如,衬底6311可以包括用p型杂质掺杂的硅材料,或者可以是p型阱(例如,口袋型p阱),并且包括围绕p型阱的n型阱。虽然在实施例中出于方便而假设衬底6311是p型硅,但是要注意的是,衬底6311不局限于是p型硅。
沿x轴方向和y轴方向延伸的第一导电材料6321至第四导电材料6324设置在衬底6311之上。第一导电材料6321至第四导电材料6324可以沿z轴方向分离预定距离。
沿x轴方向和y轴方向延伸的第五导电材料6325至第八导电材料6328可以设置在衬底6311之上。第五导电材料6325至第八导电材料6328可以沿z轴方向分离预定距离。第五导电材料6325至第八导电材料6328可以沿y轴方向与第一导电材料6321至第四导电材料6324分离。
可以设置有穿过第一导电材料6321至第四导电材料6324的多个下柱体DP。每个下柱体DP沿z轴方向延伸。此外,可以设置有穿过第五导电材料6325至第八导电材料6328的多个上柱体UP。每个上柱体UP沿z轴方向延伸。
下柱体DP和上柱体UP中的每个柱体可以包括内部材料6361、中间层6362和表面层6363。中间层6362可以用作单元晶体管的沟道。表面层6363可以包括阻挡电介质层、电荷储存层和隧道电介质层。
下柱体DP与上柱体UP可以通过管栅PG电耦接。管栅PG可以布置在衬底6311中。例如,管栅PG可以包括与下柱体DP和上柱体UP相同的材料。
沿x轴方向和y轴方向延伸的第二类型的掺杂材料6312可以设置在下柱体DP之上。例如,第二类型的掺杂材料6312可以包括n型硅材料。第二类型的掺杂材料6312可以用作公共源极线CSL。
漏极6340可以设置在上柱体UP之上。漏极6340可以包括n型硅材料。沿y轴方向延伸的第一上导电材料6351和第二上导电材料6352可以设置在漏极6340之上。
第一上导电材料6351与第二上导电材料6352可以沿x轴方向分离。第一上导电材料6351和第二上导电材料6352可以由金属形成。第一上导电材料6351和第二上导电材料6352与漏极6340可以通过接触插塞电耦接。第一上导电材料6351和第二上导电材料6352分别用作第一位线BL1和第二位线BL2。
第一导电材料6321可以用作源极选择线SSL,第二导电材料6322可以用作第一虚设字线DWL1,以及第三导电材料6323和第四导电材料6324分别用作第一主字线MWL1和第二主字线MWL2。第五导电材料6325和第六导电材料6326分别用作第三主字线MWL3和第四主字线MWL4,第七导电材料6327可以用作第二虚设字线DWL2,以及第八导电材料6328可以用作漏极选择线DSL。
下柱体DP和邻近于下柱体DP的第一导电材料6321至第四导电材料6324形成下串。上柱体UP和邻近于上柱体UP的第五导电材料6325至第八导电材料6328形成上串。下串与上串可以通过管栅PG电耦接。下串的一端可以电耦接至用作公共源极线CSL的第二类型的掺杂材料6312。上串的一端可以通过漏极6340电耦接至对应的位线。一个下串和一个上串形成一个单元串,该单元串电耦接在用作公共源极线CSL的第二类型的掺杂材料6312与用作位线BL的上导电材料层6351和6352中对应的一个之间。
即,下串可以包括源极选择晶体管SST、第一虚设存储单元DMC1以及第一主存储单元MMC1和第二主存储单元MMC2。上串可以包括第三主存储单元MMC3和第四主存储单元MMC4、第二虚设存储单元DMC2以及漏极选择晶体管DST。
在图9和图10中,上串和下串可以形成NAND串NS,且NAND串NS可以包括多个晶体管结构TS。由于以上参照图7详细描述了包括在图9和图10的NAND串NS中的晶体管结构,因此这里将省略对其的详细描述。
图11是图示具有上面参照图9和图10描述的第二结构的存储块BLKj的等效电路的电路图。为了方便起见,仅示出了在存储块BLKj中以第二结构形成对的第一串和第二串。
参照图11,在存储器件150的多个块之中的具有第二结构的存储块BLKj中,可以以定义多个对的方式来设置单元串,如以上参照图9和图10所描述的,每个单元串利用经由管栅PG而电耦接的一个上串和一个下串来实施。
即,在具有第二结构的特定存储块BLKj中,例如,沿第一沟道CH1(未示出)层叠的存储单元CG0至CG31、至少一个源极选择栅极SSG1和至少一个漏极选择栅极DSG1可以形成第一串ST1,以及例如,沿第二沟道CH2(未示出)层叠的存储单元CG0至CG31、至少一个源极选择栅极SSG2和至少一个漏极选择栅极DSG2可以形成第二串ST2。
第一串ST1和第二串ST2可以电耦接至同一漏极选择线DSL和同一源极选择线SSL。第一串ST1可以电耦接至第一位线BL1,而第二串ST2可以电耦接至第二位线BL2。
虽然在图11中描述了第一串ST1和第二串ST2电耦接至同一漏极选择线DSL和同一源极选择线SSL,但是可以设想第一串ST1和第二串ST2可以电耦接至同一源极选择线SSL和同一位线BL,第一串ST1可以电耦接至第一漏极选择线DSL1,以及第二串ST2可以电耦接至第二漏极选择线DSL2。此外,可以设想第一串ST1和第二串ST2可以电耦接至同一漏极选择线DSL和同一位线BL,第一串ST1可以电耦接至第一源极选择线SSL1,以及第二串ST2可以电耦接至第二源极选择线SSL2。
以下,将参照图12和图13来详细描述根据本发明的实施例的处理针对存储系统中的存储器件的数据的操作。更具体地,该操作可以是与从主机102接收的命令相对应的命令操作,诸如例如,用于将数据写入至存储器件150中的操作。
图12示意性地描述根据本发明的一个实施例的用于处理针对存储系统中的存储器件的数据的操作的例子。例如,图1中所示的存储系统110可以储存与从主机102接收的命令相对应的命令数据,并且对存储器件150执行命令操作。在一个实施例中,存储系统110可以将与写入命令相对应的写入数据储存在控制器130的存储器144所包括的缓冲器/高速缓冲器中,并且对存储器件150执行写入操作。在另一个实施例中,存储系统110可以将与写入命令相对应的写入数据储存在存储器件150所包括的缓冲器/高速缓冲器中,并且对存储器件150执行写入操作。
存储系统的数据处理操作可以通过控制器130来执行。在一个实施例中,控制器130中所包括的处理器134可以例如经由闪存转换层(FTL)来执行数据处理操作。
控制器130可以检查与从主机102接收的命令相对应的命令数据。即,控制器130可以检查包含在命令数据中的背景信息(context information)。背景信息可以是,例如,用作标识信息的背景ID或针对命令数据的标识符。然后,控制器130可以将命令数据储存在控制器130所包括的缓冲器中。可选地,控制器130可以将命令数据储存在存储器件150所包括的缓冲器中。控制器130可以处理与从主机102接收的命令相对应的命令数据。
命令数据可以包括标题区和数据区。标题区包含命令数据的背景信息。数据区可以包含诸如用户数据的实际命令数据。控制器130可以检查包含在命令数据的标题区中的背景信息,将命令数据储存在控制器130的缓冲器或存储器件150的缓冲器中,以及对存储器件150执行命令操作。
背景信息可以包含与命令数据的类型、模式和/或尺寸有关的信息。控制器130可以检查命令数据的背景信息,诸如命令数据的类型、模式和/或尺寸信息。然后,基于背景信息,控制器130可以确定将命令数据储存在控制器130的缓冲器中还是储存在存储器件150的缓冲器中。在此确定之后,控制器130然后可以根据情况而将命令数据储存在控制器130的缓冲器中或存储器件150的缓冲器中。
在一个实施例中,控制器130可以检查命令数据的背景信息,以用于基于命令数据的类型或模式信息来识别处理命令数据的一个或更多个过程,或者用于识别执行与命令相对应的命令数据的命令操作的过程,并且控制器130可以在每个过程中将命令数据储存在控制器130的缓冲器中或存储器件150的缓冲器中。
在另一个实施例中,控制器130可以经由尺寸信息来检查命令数据的尺寸,然后根据命令数据的尺寸将命令数据储存在控制器130的缓冲器中或存储器件150的缓冲器中。
例如,基于命令数据的类型和/或模式信息,控制器130可以确定命令数据要经由高性能、高速过程来处理,在这种情况下,控制器130可以将命令数据储存在控制器130的缓冲器中。如果在检查步骤期间控制器确定命令数据不需要经由高性能、高速过程来处理,则控制器130可以将命令数据储存在存储器件150的缓冲器中。命令数据的类型和/或模式信息可以包含与命令数据为随机数据、序列数据、热数据还是冷数据有关的信息。当整个命令数据可以储存在控制器130的缓冲器中时,或者当命令数据的尺寸信息指示命令数据的尺寸小于控制器130的缓冲器中可用区域的尺寸时,控制器130可以将命令数据储存在控制器130的缓冲器中。当整个命令数据不能储存在控制器130的缓冲器中时,或者当命令数据的尺寸信息指示命令数据的尺寸大于控制器130的缓冲器中可用的区域的尺寸时,控制器130可以将命令储存在存储器件150的缓冲器中。
当控制器130检查命令数据的背景信息且将命令数据储存在存储器件150的缓冲器中时,控制器130可以将命令数据定义为交换数据。然后控制器可以将交换数据储存在存储器件150的缓冲器的用作交换区域的子缓冲器中。其中储存有交换信息的子缓冲器可以被包括在SLC存储块的SLC(单电平单元)缓冲器中。例如,控制器130可以检查命令数据的背景信息,并且确定命令数据是否为交换数据。如果命令数据被发现为交换数据,则控制器130可以将命令数据(或交换数据)储存在存储器件150的SLC缓冲器中。当命令数据不是交换数据时,控制器130可以将命令数据储存在控制器130的缓冲器中。将参照图12来更加详细地描述此操作。
参见图12,当控制器130从与图1的主机102相对应的主机设备1200接收到与命令相对应的命令数据时,控制器130可以检查命令数据的背景信息。控制器130可以响应于命令数据的背景信息而将命令数据储存在控制器130所包括的缓冲器1240中或存储器件150所包括的存储器缓冲器1250中。
更具体而言,主机设备1200可以包括操作系统1210和主机存储器1220。操作系统1210可以将与命令相对应的命令数据储存在主机存储器1220中,以及将储存在主机存储器1220中的命令数据传送给控制器130。命令数据可以包括标题区和数据区。命令数据的标题区包含命令数据的背景信息。命令数据的数据区可以包含实际命令数据或用户数据。如上所述,背景信息可以包含用作标识信息的背景标识符(ID)或针对命令数据的标识符。另外,背景信息可以包含命令数据的类型信息、模式信息和尺寸信息。
接收命令数据的控制器130可以检查包含在命令数据的标题区中的背景信息,并且确定是将命令数据储存在控制器130的缓冲器1240中还是储存在存储器件150的存储器缓冲器1250中。控制器130的缓冲器1240可以对应于控制器130的存储器144中所包括的缓冲器或高速缓冲存储器。存储器件150的存储器缓冲器1250可以对应于存储器件150中所包括的页缓冲器、高速缓冲存储器或寄存器或者存储器件150的多个存储块中所包括的缓冲器。
换言之,控制器130可以检查命令数据的背景信息(即,命令数据的类型信息、模式信息和尺寸信息),确定是将命令数据储存在控制器130的缓冲器1240中还是储存在存储器件150的存储器缓冲器1250中,然后将命令数据储存在控制器130的缓冲器1240中或存储器件150的存储器缓冲器1250中。
在一个实施例中,控制器130可以基于命令数据的类型信息或模式信息来识别用于处理命令数据的过程,然后在每个过程处将命令数据储存在控制器130的缓冲器1240中或存储器件150的存储器缓冲器1250中。
在另一个实施例中,控制器130可以基于尺寸信息来检查命令数据的尺寸,然后根据命令数据的尺寸而将命令数据储存在控制器130的缓冲器1240中或存储器件150的存储器缓冲器1250中。
例如,控制器130可以基于命令数据的类型信息或模式信息来检查用于处理命令数据的过程。当命令数据要经由高性能、高速过程来处理时,控制器130可以将命令数据储存在控制器130的存储器缓冲器1240中。当命令数据不需要经由高性能、高速过程来处理时,控制器130可以将命令数据储存在存储器件150的缓冲器1250中。例如,命令数据的类型信息或模式信息可以包含与命令数据是随机数据、序列数据、热数据还是冷数据相关的信息。当根据命令数据的尺寸信息而整个命令数据可以储存在控制器130的缓冲器1240中时,或者当命令数据的尺寸小于控制器130的缓冲器1240中可用的区域的尺寸时,控制器130可以将命令数据储存在控制器130的缓冲器1240中。当整个命令数据不能储存在控制器130的缓冲器1240中时,或者当命令数据的尺寸大于控制器130的缓冲器1240中可用的区域的尺寸时,控制器130可以将命令数据储存在存储器件150的缓冲器1250中。
当控制器130检查命令数据的背景信息且将命令数据储存在存储器件150的缓冲器1250中时,控制器130可以将命令数据设置为交换数据,并将交换数据储存在存储器件150的存储器缓冲器1250中的用作SLC缓冲器的子缓冲器0(1260)中。存储器件150的存储器缓冲器1250可以实施在存储器件150的多个存储块中。例如,存储器缓冲器1250的子缓冲器0(1260)可以包括在SLC存储块中且用作SLC缓冲器,存储器缓冲器1250的子缓冲器1(1270)可以包括在多电平单元(MLC)存储块中且用作MLC缓冲器。即,控制器130可以检查命令数据的背景信息,并且确定命令数据是否为交换数据。当命令数据为交换数据时,控制器130可以将命令数据或交换数据储存在存储器缓冲器1250中的用作SLC缓冲器的子缓冲器0(1260)中。
根据本发明的一个实施例的存储系统可以检查与从主机设备1200接收的命令相对应的命令数据的背景信息,根据命令数据的背景信息而将命令数据储存在控制器130的缓冲器1240中或存储器件150的存储器缓冲器1250(或者具体地,存储器件150的缓冲存储器1250中的SLC存储块中所包括的存储器缓冲器,即,用作SLC缓冲器的子缓冲器0(1260))中,以及对存储器件150执行与从主机设备1200接收的命令相对应的命令操作。
现在参见图13,将更详细地描述数据处理操作。图13是示意性地图示根据本发明的一个实施例的存储系统的数据处理操作的流程图。在一个实施例中,图13中的操作通过图12中的主机设备1200与存储系统的存储器件150之间的控制器130来执行。因此,在步骤S1310处,存储系统或控制器130可以接收命令,即,命令数据与来自主机设备1200的命令相对应。
在步骤S1320处,控制器130可以检查命令数据中所包含的背景信息。例如,控制器130可以检查用作标识信息的背景标识符(ID)或针对命令数据的标识符。如上所述,命令数据可以包含标题区,标题区包含背景信息。命令数据还可以包含数据区,数据区可以包含实际命令数据或用户数据。背景信息可以包括命令数据的类型信息、模式信息和/或尺寸信息。
在步骤S1330处,控制器130可以根据命令数据的背景信息来确定用来储存命令数据的缓冲器。例如,控制器130可以检查命令数据的背景信息中所包含的类型信息、模式信息和/或尺寸信息,并且确定是将命令数据储存在控制器130的缓冲器1240中还是储存在存储器件150的缓冲器1250中。在步骤S1340处,控制器130可以将命令数据储存在控制器130的缓冲器1240中或存储器件150的缓冲器1250中。
例如,控制器130可以基于命令数据的背景信息中所包含的类型信息或模式信息来检查用于处理命令数据的过程,然后可以在每个过程处将命令数据储存在控制器130的缓冲器1240中或存储器件150的缓冲器1250中。另外,控制器130可以经由命令数据的背景信息中所包含的尺寸信息来检查命令数据的尺寸,然后根据命令数据的尺寸而将命令数据储存在控制器130的缓冲器1240中或存储器件150的缓冲器1250中。由于已经参照图12更详细地描述了检查命令数据的背景信息、将命令数据储存在控制器130的缓冲器1240中或储存在存储器件150的缓冲器1250中、以及执行命令操作的数据处理操作,因此这里省略对其的详细描述。
本发明的各个实施例提供了一种存储系统及其操作方法,所述存储系统及其操作方法提供一种与存储系统相关联的、比现有存储系统有所改进、利用效率更高的存储器件。另外,本发明的存储系统和操作方法可以比现有存储系统更快地处理来往存储器件的数据和/或比现有存储系统更加稳定。
虽然已经出于说明的目的而描述了各种实施例,但是对于本领域技术人员将明显的是,在不脱离如所附权利要求中限定的本发明的精神和/或范围的情况下,可以作出各种改变和变型。
Claims (20)
1.一种存储系统包括:
存储器件,包括多个存储块;以及
控制器,包括控制器缓冲器;
其中,控制器适用于基于命令数据中所包括的背景信息而将与从主机接收的命令相对应的命令数据储存在所述多个存储块所包括的存储器缓冲器中或者储存在控制器缓冲器中。
2.根据权利要求1所述的存储系统,其中,存储器缓冲器包括所述多个存储块之中的单电平单元SLC存储块中所包括的子缓冲器。
3.根据权利要求1所述的存储系统,其中,控制器通过检查背景信息中所包括的用于识别命令数据的信息而将命令数据储存在存储器缓冲器或控制器缓冲器中。
4.根据权利要求1所述的存储系统,其中,背景信息被包含在命令数据的标题区中。
5.根据权利要求1所述的存储系统,其中,背景信息包括命令数据的类型信息、模式信息和/或尺寸信息。
6.根据权利要求5所述的存储系统,其中,控制器基于命令数据的类型信息和/或模式信息而将命令数据储存在存储器缓冲器或控制器缓冲器中。
7.根据权利要求6所述的存储系统,其中,控制器将与高性能、高速过程相对应的命令数据储存在控制器缓冲器中。
8.根据权利要求5所述的存储系统,其中,控制器根据命令数据的尺寸信息而将命令数据储存在控制器缓冲器或存储器缓冲器中。
9.根据权利要求8所述的存储系统,其中,当命令数据的尺寸信息指示命令数据的尺寸大于控制器缓冲器中可用的尺寸时,控制器将命令数据储存在存储器缓冲器中。
10.根据权利要求1所述的存储系统,其中,控制器根据背景信息而将存储器缓冲器用作缓冲器的交换区域。
11.一种包括存储器件的存储系统的操作方法,所述存储器件包括多个存储块,所述操作方法包括:
接收与从主机接收的命令相对应的命令数据;以及
基于命令数据的背景信息而将命令数据储存在所述多个存储块所包括的存储器缓冲器中或存储系统的控制器所包括的控制器缓冲器中。
12.根据权利要求11所述的操作方法,其中,存储器缓冲器包括所述多个存储块之中的SLC存储块中所包括的子缓冲器。
13.根据权利要求11所述的操作方法,其中,储存命令数据包括:基于背景信息中所包括的用于识别命令数据的信息而将命令数据储存在存储器缓冲器或控制器缓冲器中。
14.根据权利要求11所述的操作方法,其中,背景信息被包含在命令数据的标题区中。
15.根据权利要求11所述的操作方法,其中,背景信息包括命令数据的类型信息、模式信息和/或尺寸信息。
16.根据权利要求15所述的操作方法,其中,储存命令数据包括:基于命令数据的类型信息和/或模式信息而将命令数据储存在存储器缓冲器或控制器缓冲器中。
17.根据权利要求16所述的操作方法,其中,储存命令数据包括:将与高性能、高速过程相对应的命令数据储存在控制器缓冲器中。
18.根据权利要求15所述的操作方法,其中,储存命令数据包括:基于命令数据的尺寸信息而将命令数据储存在存储器缓冲器或控制器缓冲器中。
19.根据权利要求18所述的操作方法,其中,储存命令数据包括:当命令数据的尺寸信息指示命令数据的尺寸大于控制器缓冲器中可用的尺寸时,将命令数据储存在存储器缓冲器中。
20.根据权利要求11所述的操作方法,其中,根据背景信息而将存储器缓冲器用作控制器缓冲器的交换区域。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2015-0146837 | 2015-10-21 | ||
KR1020150146837A KR20170046862A (ko) | 2015-10-21 | 2015-10-21 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106611613A true CN106611613A (zh) | 2017-05-03 |
Family
ID=58561635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610323169.XA Pending CN106611613A (zh) | 2015-10-21 | 2016-05-16 | 存储系统及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20170115914A1 (zh) |
KR (1) | KR20170046862A (zh) |
CN (1) | CN106611613A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110362514A (zh) * | 2018-04-11 | 2019-10-22 | 爱思开海力士有限公司 | 存储器系统以及操作存储器控制器的方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10725931B2 (en) * | 2018-08-22 | 2020-07-28 | Western Digital Technologies, Inc. | Logical and physical address field size reduction by alignment-constrained writing technique |
KR20200142219A (ko) | 2019-06-12 | 2020-12-22 | 삼성전자주식회사 | 전자 장치 및 그의 저장 공간 이용 방법 |
KR20210011198A (ko) | 2019-07-22 | 2021-02-01 | 에스케이하이닉스 주식회사 | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 |
KR102322727B1 (ko) | 2019-07-29 | 2021-11-05 | 에스케이하이닉스 주식회사 | 데이터 스왑을 위한 메모리 시스템 및 그 동작방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102460405A (zh) * | 2009-06-03 | 2012-05-16 | 美光科技公司 | 用于通过存储器装置来控制主机存储器存取的方法及系统 |
US20120246392A1 (en) * | 2011-03-23 | 2012-09-27 | Samsung Electronics Co., Ltd. | Storage device with buffer memory including non-volatile ram and volatile ram |
US20140164680A1 (en) * | 2012-12-07 | 2014-06-12 | Phison Electronics Corp. | Method for switching operation mode, memory controller and memory storage apparatus |
CN104704563A (zh) * | 2012-09-19 | 2015-06-10 | 诺瓦芯片加拿大公司 | 具有双模式引脚的闪存存储器控制器 |
-
2015
- 2015-10-21 KR KR1020150146837A patent/KR20170046862A/ko unknown
-
2016
- 2016-02-19 US US15/048,423 patent/US20170115914A1/en not_active Abandoned
- 2016-05-16 CN CN201610323169.XA patent/CN106611613A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102460405A (zh) * | 2009-06-03 | 2012-05-16 | 美光科技公司 | 用于通过存储器装置来控制主机存储器存取的方法及系统 |
US20120246392A1 (en) * | 2011-03-23 | 2012-09-27 | Samsung Electronics Co., Ltd. | Storage device with buffer memory including non-volatile ram and volatile ram |
CN104704563A (zh) * | 2012-09-19 | 2015-06-10 | 诺瓦芯片加拿大公司 | 具有双模式引脚的闪存存储器控制器 |
US20140164680A1 (en) * | 2012-12-07 | 2014-06-12 | Phison Electronics Corp. | Method for switching operation mode, memory controller and memory storage apparatus |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110362514A (zh) * | 2018-04-11 | 2019-10-22 | 爱思开海力士有限公司 | 存储器系统以及操作存储器控制器的方法 |
Also Published As
Publication number | Publication date |
---|---|
US20170115914A1 (en) | 2017-04-27 |
KR20170046862A (ko) | 2017-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105608015B (zh) | 存储系统及其操作方法 | |
CN106802769A (zh) | 存储器系统及其操作方法 | |
CN105989885A (zh) | 存储系统及其操作方法 | |
CN106098089A (zh) | 存储系统及其操作方法 | |
CN106257399A (zh) | 存储系统及其操作方法 | |
CN106776352B (zh) | 存储器系统和存储器系统的操作方法 | |
TWI686814B (zh) | 記憶體系統和記憶體系統的操作方法 | |
CN105719703A (zh) | 存储系统及其操作方法 | |
CN106920570B (zh) | 存储器系统及其操作方法 | |
CN105988938A (zh) | 存储系统及其操作方法 | |
CN106250052A (zh) | 存储系统及其操作方法 | |
CN106598478A (zh) | 存储器系统及其操作方法 | |
CN106708744A (zh) | 存储系统和存储系统的操作方法 | |
CN106775442A (zh) | 存储器系统及其操作方法 | |
CN110390984B (zh) | 存储器系统和存储器系统的操作方法 | |
CN106960679A (zh) | 存储器系统及存储器系统的操作方法 | |
CN109215696A (zh) | 执行编程操作的非易失性存储器件及其操作方法 | |
CN106910521A (zh) | 存储器系统及其操作方法 | |
CN106611613A (zh) | 存储系统及其操作方法 | |
CN106257591A (zh) | 存储系统及其操作方法 | |
CN106919345A (zh) | 存储器系统及其操作方法 | |
CN106610904A (zh) | 存储系统及其操作方法 | |
CN106909476A (zh) | 存储器系统及其操作方法 | |
CN106257593A (zh) | 非易失性存储系统及其操作方法 | |
CN106598877A (zh) | 存储器系统及该存储器系统的操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170503 |
|
WD01 | Invention patent application deemed withdrawn after publication |