CN102460405A - 用于通过存储器装置来控制主机存储器存取的方法及系统 - Google Patents

用于通过存储器装置来控制主机存储器存取的方法及系统 Download PDF

Info

Publication number
CN102460405A
CN102460405A CN2010800246919A CN201080024691A CN102460405A CN 102460405 A CN102460405 A CN 102460405A CN 2010800246919 A CN2010800246919 A CN 2010800246919A CN 201080024691 A CN201080024691 A CN 201080024691A CN 102460405 A CN102460405 A CN 102460405A
Authority
CN
China
Prior art keywords
storage arrangement
order
data
main frame
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800246919A
Other languages
English (en)
Other versions
CN102460405B (zh
Inventor
尼尔·A·加尔博
彼得·菲利
威廉·H·拉德克
维克托·Y·蔡
罗伯特·N·莱博维茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102460405A publication Critical patent/CN102460405A/zh
Application granted granted Critical
Publication of CN102460405B publication Critical patent/CN102460405B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices

Abstract

本发明包括用于通过存储器装置来控制主机存储器存取的方法、系统、主机控制器及存储器装置。用于通过存储器装置来控制主机存储器存取的一个实施例包括从主机接收至少一个命令且通过所述存储器装置来控制所述至少一个命令的执行。

Description

用于通过存储器装置来控制主机存储器存取的方法及系统
技术领域
本发明一般来说涉及半导体存储器装置、方法及系统，且更明确地说涉及存储器装置控制的主机存储器存取。
背景技术
存储器装置通常提供为计算机、个人数字助理(PDA)、数码相机及蜂窝式电话以及各种其它电子装置中的内部半导体集成电路及/或外部可装卸装置。存在许多不同类型的存储器，包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)及快闪存储器以及其它存储器。
快闪存储器装置用作宽广范围的电子应用的非易失性存储器。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。
可将各种类型的存储器用于存储器系统中。可以任一组合使用各种类型的存储器以为主机(例如，主机装置或主机系统)提供存储器。举例来说，快闪存储器可包括于存储器系统中。快闪存储器可以是存储器系统的部分，作为内部存储器或作为可经由接口(例如，USB连接)耦合到存储器系统的可装卸存储器。
系统可包括主机系统、主机存储器及若干个外部存储器装置。主机系统可具有若干个处理器、主机控制器、位于主机控制器上的主机控制器存储器及若干个内部存储器装置。主机系统可通过经由主机控制器及/或若干个主机处理器与内部及/或外部存储器装置交互来使用所述存储器装置。主机控制器及/或若干个主机处理器可与存储器装置通信以对存储器装置执行操作，例如将数据从存储器装置读取到主机或将数据从主机写入到存储器装置。可由主机来构建控制对数据的读取及写入的命令。主机控制器及/或若干个主机处理器可具有控制命令的执行的硬件。在当主机控制器及/或若干个主机处理器具有控制命令的执行的硬件的此些情形中，主机系统管理并维持存储器装置的状态。
发明内容
附图说明
图1图解说明根据本发明的一个或一个以上实施例的存储器的框图。
图2图解说明根据本发明的一个或一个以上实施例的主机存储器的框图。
图3图解说明根据本发明的一个或一个以上实施例的数据传送消息的框图。
具体实施方式
本发明包括用于通过存储器装置来控制主机存储器存取的方法、装置及系统。用于通过存储器装置来控制主机存储器存取的一个实施例包括从主机接收至少一个命令且通过存储器装置来控制至少一个命令的执行。
在本发明的以下详细说明中，参考形成本发明的一部分的附图，且在所述附图中以图解说明方式展示可如何实践本发明的一个或一个以上实施例。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明的实施例，且应理解，可利用其它实施例，且在不背离本发明的范围的情况下，可做出过程、电及/或结构改变。如本文中所使用，标识符“N”(明确地说关于图式中的参考编号)指示本发明的一个或一个以上实施例内可包括如此标识的特定特征的数目。标识符可表示相同数目或不同数目个特定特征。
本文中的图遵循编号惯例，其中第一个数字或前几个数字对应于图式图编号，且剩余数字识别图式中的元件或组件。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，118可指代图1中的元件“18”，且类似元件可在图2中指代为218。如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，如将了解，图中所提供的元件的比例及相对标度打算图解说明本发明的实施例，而不应视为具有限制意义。
图1图解说明根据本发明的一个或一个以上实施例的存储器系统100的框图。在图1中，展示主机110。在一个或一个以上实施例中，主机110可以是计算装置，例如个人计算机以及其它计算装置类型。主机110的实例包括膝上型计算机、个人计算机、移动电话、数码相机、数字记录及回放装置、PDA、存储器卡读取器及接口集线器以及其它实例。图1的主机110包括主机控制器112、主机处理器114、主机存储器控制器116和主机存储器118-1及118-N以及未展示的其它计算装置元件。主机控制器112可包括事务层、链路层及/或物理层，且可经由主机存储器控制器116耦合到主机存储器118-1、118-2、…、118-N。而且，在图1中，主机控制器112经由总线120耦合到存储器装置130-1、130-2、…、130-N。
在一个或一个以上实施例中，主机控制器112可用于在若干个存储器装置130-1、130-2、…、130-N与主机110之间递送信息。所属领域的技术人员应了解，“一处理器”可意指一个或一个以上处理器，例如并行处理系统、若干个协处理器等。
在一个或一个以上实施例中，主机控制器112可经耦合以实施标准化接口。举例来说，当存储器装置130-1、130-2、…、130-N用于存储器系统的数据存储时，主机控制器可实施串行高级技术附件(SATA)、高速外围组件互连(PCIe)、通用串行总线(USB)及/或小型计算机系统接口(SCSI)以及其它接口。然而，一般来说，主机控制器112可经耦合以实施用于在存储器装置130-1、130-2、…、130-N、主机110及其它装置(例如，主机存储器118-1、118-2、…、118-N)之间传递控制、地址、数据及其它信号的接口。
在一个或一个以上实施例中，存储器装置130-1、130-2、…、130-N可包括一个或一个以上存储器装置控制器，所述一个或一个以上存储器装置控制器可用于(例如)通过执行从主机110递送到存储器装置130-1、130-2、…、130-N的读取、写入及/或擦除命令以及其它操作命令来促进操作。存储器装置130-1、130-2、…、130-N可个别地耦合到总线120。且在一些实施例中，存储器装置130-1、130-2、…、130-N可与耦合到总线的存储器装置中的一者链接在一起。在一个或一个以上实施例中，所述一个或一个以上存储器装置控制器可在主机系统110与存储器装置130-1、130-2、…、130-N之间提供翻译层。因此，存储器装置控制器可选择性地耦合存储器装置130-1、130-2、…、130-N的I/O连接器(在图1中未展示)以在适当时间在适当I/O连接处接收适当信号。类似地，主机110与存储器装置130-1、130-2、…、130-N之间的通信协议可不同于对存储器装置130-1、130-2、…、130-N的存取所需的通信协议。存储器装置控制器可接着将从主机110接收的命令序列翻译成适当的命令序列以实现对存储器装置130-1、130-2、…、130-N的所要存取。除命令序列外，每一翻译还可进一步包括信号电压电平的改变。
图1的实施例可包括为了不使本发明的实施例模糊而未图解说明的额外电路。举例来说，存储器装置130-1、130-2、…、130-N可包括用以锁存经由I/O电路在I/O连接器上提供的地址信号的地址电路。地址信号可由行解码器及列解码器接收并解码以存取存储器装置130-1、130-2、…、130-N。所属领域的技术人员应了解，地址输入连接器的数目取决于存储器装置130-1、130-2、…、130-N的密度及架构。
在一个或一个以上实施例中，主机系统可构建至少一个命令，例如单个命令或命令列表。命令列表可包括两个或两个以上命令。主机还可在主机存储器中分配用于数据传送的数据缓冲器且分配用于命令状况及完成信息的状况缓冲器。
主机可经由在总线上发送的命令消息通知一个或一个以上存储器装置所述命令已准备好执行且在主机存储器中分配数据缓冲器及状况缓冲器。所述消息还可含有指向主机存储器内的所述命令所位于的位置(例如，地址)的指针。与主机通知一个或一个以上存储器装置命令已准备好执行相关地(例如，一旦主机通知存储器装置命令已准备好)，主机放弃对命令列表中的到一个或一个以上存储器装置的命令的执行的控制。主机还放弃对主机与一个或一个以上存储器装置之间的总线的控制。
在一个或一个以上实施例中，一旦一个或一个以上存储器装置已被通知命令在主机存储器中已准备好执行，存储器装置便可在所述存储器装置期望时通过发送含有指向主机控制器的命令的指针以及例如传送大小、数据偏移及数据旗标等额外信息的数据传送消息来从主机存储器接收命令。例如传送大小、数据偏移及数据旗标等额外信息可称作主机存储器地址上下文。传送大小为从主机存储器发送到存储器装置或从存储器装置发送到主机存储器的数据量。数据偏移为与指针一起用于定位数据在主机存储器中的实际位置的值。所述偏移可由存储器装置设定及修改以调整主机存储器文件分配方法。数据旗标可用于识别数据传送的特征，例如数据传送的方向以及与执行数据传送相关联的其它传送特征。主机控制器将处理主机存储器地址上下文且从主机存储器检索所请求的数据(例如，命令或命令列表)并将其发送到一个或一个以上存储器装置。
在一个或一个以上实施例中，一个或一个以上存储器装置可通过发送一系列数据传送消息来解释命令且控制命令的执行，所述一系列数据传送消息导致经由主机控制器而去往及/或来自主机存储器的数据传送，主机控制器将检索数据或将数据发送到主机存储器。
数据传送消息可含有指示数据在主机存储器内的位置的主机存储器地址上下文。由命令或命令列表的执行所导致的数据传送是在一个或一个以上存储器装置的控制下。一个或一个以上存储器装置可基于个别装置的状况及/或执行给定数据传送的能力来确定数据传送的时序、序列、优先级及大小。在一个或一个以上实施例中，所述装置控制命令的执行，因此主机并不管理一个或一个以上存储器装置的状态或资源或者调度一个或一个以上存储器装置的数据传送。
在一个或一个以上实施例中，当命令的执行完成时，一个或一个以上存储器装置可将完成消息发送到主机。主机控制器可辨识完成消息且通知主机处理器所述命令或命令列表已完成。
在一个或一个以上实施例中，主机可向一个或一个以上存储器装置发送指示命令或命令列表已准备好执行且在系统存储器中分配数据缓冲器的消息。从主机发送到一个或一个以上存储器装置的消息可包括指示命令在主机存储器中的位置的指针，例如不透明存储器指针对象。不透明存储器指针对象可以是不由存储器装置解释的指针。不透明存储器指针在主机与存储器装置之间发送，且为用于识别数据及/或命令在主机存储器中的位置的数据传送消息的一部分。不透明存储器指针由主机解释。一个或一个以上存储器装置可从主机存储器检索命令。每一命令可包括一主机存储器地址上下文。主机存储器地址上下文可包括额外指针及传送大小以及关于数据缓冲器的偏移信息，所述数据缓冲器将含有或接收在执行命令时待传送的数据。
在一个或一个以上实施例中，一个或一个以上存储器装置可解释命令。每一命令将指示数据传送的方向，例如将数据从一个或一个以上存储器装置发送到主机存储器或者将数据从主机存储器发送到一个或一个以上存储器装置。一个或一个以上存储器装置可通过将额外数据传送消息发送到主机以起始数据传送来执行命令。额外数据传送消息将含有主机存储器地址上下文。在一些实施例中，如果一个或一个以上存储器装置正将数据发送到主机存储器，那么所述数据将跟随所述消息中的主机存储器地址上下文。在一些实施例中，如果一个或一个以上存储器装置正从主机存储器检索数据，那么主机控制器将把消息与跟随所述数据的主机存储器地址上下文一起发送回到一个或一个以上存储器装置。
在一个或一个以上实施例中，当与执行命令相关联的所有数据传送完成时，一个或一个以上存储器装置可发送指示命令的完成的消息。此消息可含有指针及指示状况缓冲器在主机系统存储器中的位置的主机存储器地址上下文。状况缓冲器可以是主机存储器中存储关于命令的状况的数据的位置。一旦已执行完命令，状况缓冲器便接收含在向主机指示命令完成的完成消息中的状况数据。状况数据可以是完成消息的部分，且可跟随主机存储器地址上下文并可放置于主机存储器中的状况缓冲器中。主机控制器在接收到并识别完成消息后将即刻通知主机处理器(例如中断)命令已完成处理。一个或一个以上存储器装置现在已准备好处理接下来的命令。
图2图解说明根据本发明的一个或一个以上实施例的主机存储器的框图。在一个或一个以上实施例中，主机存储器218可以是耦合到主机且在物理上位于主机外部的远程主机存储器。在一个或一个以上实施例中，主机存储器可以是位于主机上的嵌入式主机存储器。在一个或一个以上实施例中，主机存储器218可包括远程主机存储器及/或嵌入式主机存储器。
如上文所论述，在一个或一个以上实施例中，主机可在主机系统存储器218中构建命令列表202。命令列表202可含有两个或两个以上命令且每一命令可含有一基本命令描述符块，所述基本命令描述符块将指示命令的基本功能性、存储器地址上下文。所述存储器地址上下文可包括数据缓冲器204的可指示传送方向及数据缓冲器204是直接存取还是间接存取的信息。数据缓冲器可以是主机存储器中的用于数据传送的数据被写入到或从其读取用于数据传送的数据的位置。在一个或一个以上实施例中，可使用若干个数据缓冲器。直接存取缓冲器为将含有数据传送的实际缓冲器。间接存取缓冲器含有若干个数据缓冲器的额外存储器地址上下文信息，其中数据将被划分且存储于若干个数据缓冲器中。使用间接存取缓冲器的方法可称作分散/集中存取。
如前文所论述，从主机到一个或一个以上存储器装置的指示命令列表202准备好被执行的初始命令消息可含有指向命令列表202的指针。为存取直接存取缓冲器，所述指针可包括直接主机存储器地址。为存取间接存取缓冲器，所述指针可指向具有关于数据位于何处的数据或信息的其它位置，例如地址存取表、存储器包装程序(wrapper)内的查找表中的索引及/或页描述符以及如所属领域的技术人员所已知且理解的数据组织的其它系统特定实施方案。在直接存取缓冲器及间接存取缓冲器两者中，所述指针由主机解释及解码。所述一个或一个以上存储器装置接收所述指针，但并不试图解释所述指针。所述指针用作一个或一个以上存储器装置与主机之间的主机存储器参考。
在一个或一个以上实施例中，命令列表可包括单个命令、多个命令或经链接的命令列表。命令列表结构可由整个系统实施方案确定，且并不影响命令由一个或一个以上存储器装置的执行。主机及一个或一个以上存储器装置可使用类似方法构建、执行及解释命令结构。
一旦在主机系统存储器中构建了命令列表，所述主机系统即可将命令消息发送到一个或一个以上存储器装置，从而指示所述命令列表可用于执行。所述命令消息借助若干个指针指示命令202、数据缓冲器204及状况缓冲器206的主机系统存储器位置。所述命令消息还可包括额外主机存储器上下文信息。所述命令可包括用以在存储器装置与主机系统存储器之间执行数据传送的指令。数据缓冲器可以是主机存储器中的用于传送的数据被写入到或从中读取用于传送的数据的位置。所述状况缓冲器可以是主机存储器中的用于关于命令的状况的数据的位置。
在一个或一个以上实施例中，一个或一个以上存储器装置在接收到命令消息之后可即刻解释所述命令消息并存储指针。取决于存储器装置资源及能力，所述一个或一个以上存储器装置可试图检索一个或一个以上命令。在一个或一个以上实施例中，所述一个或一个以上存储器装置可从所述主机存储器上的命令列表一次一个地接收命令。在一个或一个以上实施例中，所述一个或一个以上存储器装置可接收所述命令列表中的所有命令。所述一个或一个以上存储器装置还可接收所述命令列表中的命令的一部分。
在一个或一个以上实施例中，所述一个或一个以上存储器装置可通过将数据传送消息发送到主机来从主机存储器检索命令。由所述一个或一个以上存储器装置发送以检索命令的数据传送消息可由主机视为与由所述一个或一个以上存储器装置发送以从主机检索数据或将数据发送到主机的数据传送消息相同(例如不可由主机区分)。总线协议及主机并不区分用于命令检索的数据传送消息与用于数据传送的数据传送消息。对命令及/或数据的解释可由所述一个或一个以上存储器装置加以处置。主机控制器并不解释数据或者维持装置或命令状态信息。主机控制器可如由所述主机控制器所接收到的数据传送消息所指导检索数据或将数据安置到主机存储器中。
所述一个或一个以上存储器装置与主机之间或主机与所述一个或一个以上存储器装置之间的数据传送消息可包括包标头。所述包标头可包括主机存储器地址上下文，所述主机存储器地址上下文可包括传送大小、数据偏移及旗标以及其它信息。
图3图解说明根据本发明的一个或一个以上实施例的数据传送消息340的框图。在图3中所图解说明的实施例中，数据传送消息340可包括包标头350及数据370。在一个或一个以上实施例中，包标头350可包括指示关于数据传送的信息的若干个字段。
在一个或一个以上实施例中，包标头350可包括事务类型代码(TTC)字段352。TTC字段352可用于指示特定数据传送消息的事务类型。TTC字段352可用于指示数据传送消息的接收者及包标头350表示的操作类型，例如将从主机存储器读取数据、将把数据写入到主机存储器、或将把数据写入到存储器装置以及其它类型的操作。
在一个或一个以上实施例中，包标头350可包括事务标签(TAG)字段354。TAG字段354可用作指示命令事务的阶段的不可变参考计数。如果正使用若干个数据传送消息执行命令，那么TAG字段354可用于跟踪执行所述命令的进程。
在一个或一个以上实施例中，包标头350可包括物理装置ID(PDID)字段356。PDID字段356可包括若干个位，所述位指示物理总线地址/ID、总线编号及通道编号以及其它物理识别特征。PDID字段356可用于寻址总线上特定存储器装置的物理位置且还可向主机指示哪一装置正在发送数据传送消息。
在一个或一个以上实施例中，包标头350可包括逻辑装置ID(LDID)字段358。LDID字段358可包括逻辑装置地址/ID。LDID字段358可用于在逻辑上寻址物理装置(例如主机及/或一个或一个以上存储器装置)内的特定单元或元件。
在一个或一个以上实施例中，包标头350可包括不透明存储器指针对象(OMPO)字段360。OMPO字段360可包括指示主机存储器内的存储器地址的数据。OMPO字段360中的数据包括主机相依型数据。OMPO字段360中的数据可以是指针，例如不透明存储器指针对象。不透明存储器指针对象可以是不可变值且在命令的处理期间不由一个或一个以上存储器装置或主机加以修改。数据传送消息可包括若干个指针，其中一个或一个以上指针可用于一个或一个以上命令、一个或一个以上指针可用于一个或一个以上数据缓冲器、且一个或一个以上指针可用于一个或一个以上状况缓冲器。在分散/集中数据传送中，可使用多于一个数据缓冲器指针。
在一个或一个以上实施例中，包标头350可包括偏移字段362。偏移字段362可包括可用于指示由所述指针所指代的数据位置的偏移值。所述指针可为数据位置的基础，且所述偏移可包括与所述指针中的地址组合以找到数据的物理位置的值。所述指针及所述偏移可一起用于指示数据在主机存储器中的实际地址。偏移字段362可由存储器装置确定。在一个或一个以上实施例中，在命令的处理期间，偏移字段362不能由一个或一个以上存储器装置或主机加以修改。在一个或一个以上实施例中，所述偏移是系统相依型偏移。
在一个或一个以上实施例中，包标头350可包括传送长度字段364。传送长度字段364可包括在数据传送消息中所指示的数据传送期间传送的数据量，例如数据传送的字数目及/或大小。
在一个或一个以上实施例中，数据传送消息340可包括数据370。当正在从一个或一个以上存储器装置读取数据且将数据写入到主机存储器时，将包括数据370的数据传送消息从一个或一个以上存储器装置发送到主机。当正在从主机存储器读取数据且将数据写入到一个或一个以上存储器装置时，将包括数据370的数据传送消息从主机发送到一个或一个以上存储器装置。
一个或一个以上存储器装置可在执行命令时确定将要发送多少个数据传送消息、数据包的大小及数据传送的方向。所述一个或一个以上存储器装置并不需要主机介入或者对数据传送或装置状态进行跟踪。所述一个或一个以上存储器装置可将数据传送消息及/或完成消息发送到主机控制器。传送类型是通过TTC指示于包标头中，所述传送类型可以是数据传送请求(例如读取)、或数据传送响应(例如写入)以及其它传送类型。在一个或一个以上实施例中，取决于(例如)主机存储器及/或一个或一个以上存储器装置的块大小以及协议包大小，可使用一个或一个以上数据传送请求或数据传送响应来执行命令。所述一个或一个以上存储器装置可确定将发生以执行命令的事务的数目及何时发送数据传送消息。所述一个或一个以上存储器装置可基于由所述一个或一个以上存储器装置所确定的时序、顺序及优先级来将所述命令排队。可以所述一个或一个以上存储器装置所指示的任一次序发送执行一个或多个命令的数据传送消息。
在一个或一个以上实施例中，主机控制器可经配置以经由硬件及/或固件对包标头中的事务类型代码(TTC)做出响应。主机控制器对TTC做出响应的能力允许主机不维持事务的状态信息或一个或一个以上存储器装置的状况信息，例如主机以无状态方式操作。
在一个或一个以上实施例中，主机控制器可经配置以经由固件及/或硬件对包标头中的存储器地址上下文做出响应。在此些实施例中，主机控制器可支持第一方直接存储器存取(FPDMA)数据传送。主机与一个或一个以上存储器装置之间的数据传送可在无主机介入的情形下发生。
一个或一个以上存储器装置可在数据传送完成之后经由主机控制器将完成消息发送到主机。所述完成消息可指示最近执行的命令的状况。所述完成消息还可指示一个或一个以上存储器装置的状况。所述一个或一个以上存储器装置可经由指针接收所述主机存储器中的状况缓冲器位置，所述指针可包括于从主机系统到一个或一个以上存储器装置的指示命令已准备好执行的数据传送消息中。所述完成消息可包括指向所述状况缓冲器的指针。
所述主机控制器可将完成消息中的状况数据传送到状况缓冲器中且可以主机相依方式通知所述主机已接收并存储所述完成消息。所述通知可通过主机可用的任一方式完成以指示执行命令的完成。在一些实施例中，此通知是经由主机内所实施的中断机制来完成。
结论
本发明包括用于通过存储器装置来控制主机存储器存取的方法、装置及系统。用于通过存储器装置控制主机存储器存取的一个实施例包括从主机接收至少一个命令且通过所述存储器装置控制至少一个命令的执行。
应理解，当称元件“在”另一元件“上”、“连接到”另一元件或“与”另一元件“耦合”时，其可直接在所述另一元件上、与所述另一元件连接或耦合，或可能存在介入元件。相反，当称元件“直接在”另一元件上、“直接连接到”另一元件或“与”另一元件“直接耦合”时，不存在介入元件或层。如本文中所使用，术语“及/或”包括所列举的相关联项目中的一者或一者以上的任一及所有组合。
应理解，尽管在本文中可使用第一、第二等术语来描述各种元件，但这些元件不应受限于这些术语。这些术语仅用于区分一个元件与另一元件。因此，可将第一元件称作第二元件，而此并不背离本发明的教示内容。
尽管本文中已图解说明及描述了具体实施例，但所属领域的技术人员应了解，经计算以实现相同结果的布置可替代所展示的具体实施例。本发明打算涵盖本发明的一个或一个以上实施例的改动或变型。应理解，已以说明性方式而非限定性方式进行以上说明。在审阅以上说明后，所属领域的技术人员将明了未在本文中具体描述的以上实施例的组合及其它实施例。本发明的一个或一个以上实施例的范围包括其中使用以上结构及方法的其它应用。因此，本发明的一个或一个以上实施例的范围应参考所附权利要求书连同这些权利要求书所授权的等效内容的全部范围一起来确定。
在前述实施方式中，出于简化本发明的目的而将一些特征一起集合于单个实施例中。本发明的此方法不应解释为反映本发明的所揭示实施例必须使用比每一权利要求中明确陈述的特征更多的特征的意图。而是，如以上权利要求书所反映：发明性标的物在于少于单个所揭示实施例的所有特征。因此，据此将以上权利要求书并入到实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (39)

1.一种用于通过存储器装置来控制主机存储器存取的方法，其包含：
从主机接收至少一个命令；及
通过所述存储器装置来控制至少一个命令的执行。
2.根据权利要求1所述的方法，其中所述方法包括从所述主机接收用以定位存储于主机存储器中的至少一个命令的指针。
3.根据权利要求2所述的方法，其中所述方法包括将数据传送消息从所述存储器装置发送到所述主机，且其中所述数据传送消息包括用以定位主机存储器中的至少一个命令的所述指针。
4.根据权利要求1到3中任一权利要求所述的方法，其中通过所述存储器装置来控制至少一个命令的执行包括确定数据传送的时序、序列及大小。
5.根据权利要求4所述的方法，其中基于存储器装置状况及/或执行至少一个命令的能力来确定数据传送的所述时序、序列及大小。
6.根据权利要求1到3中任一权利要求所述的方法，其中通过所述存储器装置来控制至少一个命令的执行包括发送具有包标头的数据传送消息。
7.根据权利要求6所述的方法，其中所述包标头包括主机存储器地址上下文。
8.根据权利要求7所述的方法，其中所述主机存储器地址上下文包括传送大小、数据偏移及数据旗标。
9.根据权利要求6所述的方法，其中所述包标头包括事务类型代码、事务标签、物理装置ID、逻辑装置ID、指针、偏移及传送长度。
10.一种用于通过存储器装置来控制主机存储器存取的方法，其包含：
从主机接收用以告知所述存储器装置主机存储器上的至少一个命令已准备好执行的命令消息；
从主机存储器检索所述至少一个命令；
通过将数据传送消息发送到所述主机而在所述存储器装置的控制下执行所述至少一个命令；
将用以通知所述主机所述至少一个命令已完成的完成消息发送到所述主机。
11.根据权利要求10所述的方法，其中所述命令消息包括不透明存储器指针对象，所述不透明存储器指针对象表示指向主机存储器内的所述至少一个命令所位于的地址的存储器指针。
12.根据权利要求10所述的方法，其中所述主机与发送所述命令消息相关地放弃对所述至少一个命令的执行的控制。
13.根据权利要求10所述的方法，其中所述主机与发送所述命令消息相关地放弃对所述主机与所述存储器装置之间的总线的控制。
14.根据权利要求10到13中任一权利要求所述的方法，其中检索至少一个命令包括将具有不透明存储器指针对象、传送大小、数据偏移及数据旗标的数据传送消息发送到所述主机的控制器。
15.根据权利要求14所述的方法，其中检索至少一个命令包括通过所述主机控制器来处理所述数据传送消息且将至少一个命令从所述主机传送到所述存储器装置。
16.根据权利要求10到13中任一权利要求所述的方法，其中发送所述数据传送消
息包括将具有包标头的所述数据传送消息发送到所述主机。
17.一种系统，其包含：
至少一个存储器装置；及
主机存储器，其中主机与至少一个存储器装置之间的数据传送是由至少一个存储器装置控制的。
18.根据权利要求17所述的系统，其中主机存储器包括远程主机存储器。
19.根据权利要求17所述的系统，其中主机存储器包括嵌入式主机存储器。
20.根据权利要求17所述的系统，其中所述至少一个存储器装置控制总线及经由所述总线的所述数据传送。
21.根据权利要求17到20中任一权利要求所述的系统，其中所述至少一个存储器装置控制到所述主机的数据传送的时序及序列。
22.根据权利要求17到20中任一权利要求所述的系统，其中所述至少一个存储器装置通过将数据传送消息发送到所述主机来控制所述主机与所述至少一个存储器装置之间的所述数据传送。
23.根据权利要求22所述的系统，其中所述数据传送消息含有指向至少一个命令的指针。
24.一种系统，其包含：
至少一个存储器装置，其耦合到主机；
其中至少一个命令是从主机存储器发送到至少一个存储器装置，且所述至少一个存储器装置控制所述至少一个命令的执行。
25.根据权利要求24所述的系统，其中所述主机经配置以构建所述至少一个命令且在主机存储器中分配数据缓冲器及状况缓冲器。
26.根据权利要求24到25中任一权利要求所述的系统，其中所述主机经配置以将命令消息发送到所述至少一个存储器装置，所述命令消息具有指向所述至少一个命令的指针、指向所述数据缓冲器的指针及指向所述状况缓冲器的指针。
27.根据权利要求26所述的系统，其中所述至少一个存储器装置包括控制电路，所述控制电路经配置以使用指向所述至少一个命令的所述指针从来自主机存储器的所述至少一个命令检索一个或一个以上命令。
28.根据权利要求24到25中任一权利要求所述的系统，其中所述至少一个存储器装置包括控制电路，所述控制电路经配置以通过将至少一个数据传送消息发送到所述主机来控制所述至少一个命令的执行。
29.根据权利要求28所述的系统，其中所述至少一个数据传送消息包括含有主机存储器地址上下文的包标头。
30.根据权利要求24到25中任一权利要求所述的系统，其中所述至少一个存储器装置包括控制电路，所述控制电路经配置以处理一个或一个以上命令、确定待发送的数据传送消息的数目、数据传送的大小及所述数据传送的方向。
31.一种主机控制器，其包含：
到至少一个存储器装置的连接；
到主机处理器的连接；及
到主机存储器的连接，
其中所述主机控制器将由所述主机处理器在主机系统存储器中构建的命令发送到所述至少一个存储器装置，且
其中所述主机控制器以无状态方式在主机存储器与所述至少一个存储器装置之间发送数据。
32.根据权利要求31所述的主机控制器，其中所述主机控制器经配置以响应于包标头中的事务类型代码TTC。
33.根据权利要求32所述的主机控制器，其中所述主机控制器经配置以通过所述至少一个存储器装置来支持第一方直接存储器存取FPDMA。
34.根据权利要求32所述的主机控制器，其中所述TTC指示数据传送的方向。
35.一种存储器装置，其包含：
经配置以将所述存储器装置耦合到主机的连接；且
其中所述存储器装置经配置以从所述主机接收至少一个命令且控制所述至少一个命令的执行。
36.根据权利要求35所述的装置，其中所述存储器装置经配置以在命令执行期间将含有包标头的数据传送消息发送到主机控制器。
37.根据权利要求35所述的装置，其中所述存储器装置经配置以维持并控制数据传送的状态及状况信息。
38.根据权利要求35到37中任一权利要求所述的装置，其中所述存储器装置经配置以对所述至少一个命令进行优先等级排定、定序及排队。
39.根据权利要求38所述的装置，其中所述存储器装置经配置以基于存储器装置状况及/或执行所述至少一个命令的能力来对所述至少一个命令进行优先等级排定、定序及排队。
CN201080024691.9A 2009-06-03 2010-05-24 用于通过存储器装置来控制主机存储器存取的方法及系统 Active CN102460405B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/477,204 2009-06-03
US12/477,204 US8225052B2 (en) 2009-06-03 2009-06-03 Methods for controlling host memory access with memory devices and systems
PCT/US2010/001521 WO2010141059A2 (en) 2009-06-03 2010-05-24 Methods for controlling host memory access with memory devices and systems

Publications (2)

Publication Number Publication Date
CN102460405A true CN102460405A (zh) 2012-05-16
CN102460405B CN102460405B (zh) 2015-11-25

Family

ID=43298357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080024691.9A Active CN102460405B (zh) 2009-06-03 2010-05-24 用于通过存储器装置来控制主机存储器存取的方法及系统

Country Status (7)

Country Link
US (3) US8225052B2 (zh)
EP (1) EP2438522B1 (zh)
JP (1) JP5638069B2 (zh)
KR (1) KR101371936B1 (zh)
CN (1) CN102460405B (zh)
TW (1) TWI436217B (zh)
WO (1) WO2010141059A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103631534A (zh) * 2013-11-12 2014-03-12 上海兆芯集成电路有限公司 数据存储系统以及其管理方法
CN104636081A (zh) * 2013-11-12 2015-05-20 上海兆芯集成电路有限公司 数据存储系统以及其管理方法
CN106462509A (zh) * 2014-04-08 2017-02-22 美光科技公司 用于保全存取保护方案的设备及方法
CN106611613A (zh) * 2015-10-21 2017-05-03 爱思开海力士有限公司 存储系统及其操作方法
CN110678853A (zh) * 2017-06-15 2020-01-10 美光科技公司 存储器控制器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9239806B2 (en) 2011-03-11 2016-01-19 Micron Technology, Inc. Systems, devices, memory controllers, and methods for controlling memory
KR101284002B1 (ko) * 2011-09-07 2013-07-10 삼성전자주식회사 외부 메모리의 장착 수단을 구비하는 장치
CN102609378B (zh) * 2012-01-18 2016-03-30 中国科学院计算技术研究所 一种消息式内存访问装置及其访问方法
KR102030733B1 (ko) * 2013-01-02 2019-10-10 삼성전자주식회사 메모리 시스템 및 이의 구동 방법
US9128634B1 (en) * 2013-03-11 2015-09-08 Marvell International Ltd. Systems and methods of packed command management for non-volatile storage devices
CN104461974B (zh) * 2013-09-13 2017-07-25 英业达科技有限公司 一种采用高速小型电脑系统传输接口的服务器系统
US9824004B2 (en) 2013-10-04 2017-11-21 Micron Technology, Inc. Methods and apparatuses for requesting ready status information from a memory
US10108372B2 (en) 2014-01-27 2018-10-23 Micron Technology, Inc. Methods and apparatuses for executing a plurality of queued tasks in a memory
US9454310B2 (en) * 2014-02-14 2016-09-27 Micron Technology, Inc. Command queuing
US9851901B2 (en) * 2014-09-26 2017-12-26 Western Digital Technologies, Inc. Transfer of object memory references in a data storage device
US9535850B1 (en) 2015-01-28 2017-01-03 Google Inc. System and method for efficient DMA transfers
US10120818B2 (en) * 2015-10-01 2018-11-06 International Business Machines Corporation Synchronous input/output command
KR20180018886A (ko) 2016-08-09 2018-02-22 삼성전자주식회사 스토리지 시스템의 동작 방법 및 호스트의 동작 방법
KR20190106228A (ko) * 2018-03-08 2019-09-18 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10853273B2 (en) 2018-08-01 2020-12-01 Micron Technology, Inc. Secure memory system programming
US11599481B2 (en) 2019-12-12 2023-03-07 Western Digital Technologies, Inc. Error recovery from submission queue fetching errors
WO2022126534A1 (zh) * 2020-12-17 2022-06-23 华为技术有限公司 数据处理方法及相关设备
US20220291947A1 (en) * 2021-03-10 2022-09-15 Meta Platforms, Inc. Apparatus, systems, and methods for facilitating efficient hardware-firmware interactions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003256273A (ja) * 2002-02-26 2003-09-10 Nec Corp フラッシュメモリアクセス回路及びフラッシュメモリアクセス方法
CN1514378A (zh) * 2002-12-31 2004-07-21 ض� 提高光学存储转移性能的装置、系统和方法
CN101002184A (zh) * 2004-06-15 2007-07-18 特里克2000国际有限公司 用于存储从主机无线传输的数据及将数据无线传输到主机的固态存储器存储设备
CN101359314A (zh) * 2007-07-30 2009-02-04 辉达公司 通过将所检索的数据直接写入存储器的存储控制器来最佳使用缓冲器空间

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425615A (en) * 1980-11-14 1984-01-10 Sperry Corporation Hierarchical memory system having cache/disk subsystem with command queues for plural disks
US4682284A (en) * 1984-12-06 1987-07-21 American Telephone & Telegraph Co., At&T Bell Lab. Queue administration method and apparatus
JP3209634B2 (ja) * 1994-03-28 2001-09-17 株式会社日立製作所 計算機システム
US6374313B1 (en) * 1994-09-30 2002-04-16 Cirrus Logic, Inc. FIFO and method of operating same which inhibits output transitions when the last cell is read or when the FIFO is erased
US5809224A (en) * 1995-10-13 1998-09-15 Compaq Computer Corporation On-line disk array reconfiguration
US5968143A (en) 1995-12-13 1999-10-19 International Business Machines Corporation Information handling system for transfer of command blocks to a local processing side without local processor intervention
US6049842A (en) 1997-05-01 2000-04-11 International Business Machines Corporation Efficient data transfer mechanism for input/output devices
US6212593B1 (en) 1998-06-01 2001-04-03 Advanced Micro Devices, Inc. Method and apparatus for generating interrupts on a buffer by buffer basis in buffer descriptor ring direct memory access system
US6996820B1 (en) * 1999-04-05 2006-02-07 Cisco Technology, Inc. Efficient multiple priority list memory system
JP4074029B2 (ja) 1999-06-28 2008-04-09 株式会社東芝 フラッシュメモリ
US7457897B1 (en) * 2004-03-17 2008-11-25 Suoer Talent Electronics, Inc. PCI express-compatible controller and interface for flash memory
US6956818B1 (en) 2000-02-23 2005-10-18 Sun Microsystems, Inc. Method and apparatus for dynamic class-based packet scheduling
US20030065862A1 (en) * 2001-09-28 2003-04-03 Wyland David C. Computer system and method for communications between bus devices
US6807599B2 (en) * 2001-10-15 2004-10-19 Advanced Micro Devices, Inc. Computer system I/O node for connection serially in a chain to a host
EP1345236B1 (en) 2002-03-14 2011-05-11 STMicroelectronics Srl A non-volatile memory device
KR100441608B1 (ko) 2002-05-31 2004-07-23 삼성전자주식회사 낸드 플래시 메모리 인터페이스 장치
KR100449807B1 (ko) 2002-12-20 2004-09-22 한국전자통신연구원 호스트 버스 인터페이스를 갖는 데이터 전송 프로토콜제어 시스템
KR100546348B1 (ko) 2003-07-23 2006-01-26 삼성전자주식회사 플래시 메모리 시스템 및 그 데이터 저장 방법
US7689738B1 (en) * 2003-10-01 2010-03-30 Advanced Micro Devices, Inc. Peripheral devices and methods for transferring incoming data status entries from a peripheral to a host
US7673080B1 (en) * 2004-02-12 2010-03-02 Super Talent Electronics, Inc. Differential data transfer for flash memory card
US20060010260A1 (en) 2004-07-07 2006-01-12 Fung Hon C Direct memory access (DMA) controller and bus structure in a master/slave system
US7290085B2 (en) 2004-11-16 2007-10-30 International Business Machines Corporation Method and system for flexible and efficient protocol table implementation
US7475167B2 (en) * 2005-04-15 2009-01-06 Intel Corporation Offloading data path functions
US7428610B2 (en) 2006-02-14 2008-09-23 Atmel Corporation Writing to flash memory
TW200734880A (en) 2006-03-07 2007-09-16 Via Tech Inc Direct memory access method for microcomputer system
KR100896181B1 (ko) 2007-01-26 2009-05-12 삼성전자주식회사 임베디드 낸드 플래시 메모리 제어 장치 및 방법
KR20080105390A (ko) 2007-05-30 2008-12-04 삼성전자주식회사 플래시 메모리에 사용되는 명령어들을 제어하는 방법 및장치
JP4488048B2 (ja) * 2007-09-27 2010-06-23 Ｔｄｋ株式会社 メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
US8239612B2 (en) 2007-09-27 2012-08-07 Tdk Corporation Memory controller, flash memory system with memory controller, and control method of flash memory
CN101162449B (zh) 2007-10-08 2010-06-02 福州瑞芯微电子有限公司 Nand flash控制器及其与nand flash芯片的数据交互方法
WO2009060567A1 (ja) * 2007-11-09 2009-05-14 Panasonic Corporation データ転送制御装置、データ転送装置、データ転送制御方法及び再構成回路を用いた半導体集積回路
TW200921395A (en) 2007-11-14 2009-05-16 Sonix Technology Co Ltd System and method of direct memory access
US8364863B2 (en) * 2008-07-11 2013-01-29 Intel Corporation Method and apparatus for universal serial bus (USB) command queuing
US8327040B2 (en) * 2009-01-26 2012-12-04 Micron Technology, Inc. Host controller

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003256273A (ja) * 2002-02-26 2003-09-10 Nec Corp フラッシュメモリアクセス回路及びフラッシュメモリアクセス方法
CN1514378A (zh) * 2002-12-31 2004-07-21 ض� 提高光学存储转移性能的装置、系统和方法
CN101002184A (zh) * 2004-06-15 2007-07-18 特里克2000国际有限公司 用于存储从主机无线传输的数据及将数据无线传输到主机的固态存储器存储设备
CN101359314A (zh) * 2007-07-30 2009-02-04 辉达公司 通过将所检索的数据直接写入存储器的存储控制器来最佳使用缓冲器空间

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103631534A (zh) * 2013-11-12 2014-03-12 上海兆芯集成电路有限公司 数据存储系统以及其管理方法
CN104636081A (zh) * 2013-11-12 2015-05-20 上海兆芯集成电路有限公司 数据存储系统以及其管理方法
US9519601B2 (en) 2013-11-12 2016-12-13 Via Alliance Semiconductor Co., Ltd. Data storage system and management method thereof
CN103631534B (zh) * 2013-11-12 2017-01-11 北京兆芯电子科技有限公司 数据存储系统以及其管理方法
CN104636081B (zh) * 2013-11-12 2017-11-14 上海兆芯集成电路有限公司 数据存储系统以及其管理方法
CN106462509A (zh) * 2014-04-08 2017-02-22 美光科技公司 用于保全存取保护方案的设备及方法
US11030122B2 (en) 2014-04-08 2021-06-08 Micron Technology, Inc. Apparatuses and methods for securing an access protection scheme
US11809335B2 (en) 2014-04-08 2023-11-07 Lodestar Licensing Group, Llc Apparatuses and methods for securing an access protection scheme
CN106611613A (zh) * 2015-10-21 2017-05-03 爱思开海力士有限公司 存储系统及其操作方法
CN110678853A (zh) * 2017-06-15 2020-01-10 美光科技公司 存储器控制器

Also Published As

Publication number Publication date
TWI436217B (zh) 2014-05-01
US8225052B2 (en) 2012-07-17
US9811258B2 (en) 2017-11-07
TW201104438A (en) 2011-02-01
US20100312973A1 (en) 2010-12-09
JP5638069B2 (ja) 2014-12-10
US20120284466A1 (en) 2012-11-08
KR20120014938A (ko) 2012-02-20
EP2438522B1 (en) 2015-10-28
EP2438522A4 (en) 2013-05-08
US20150153956A1 (en) 2015-06-04
EP2438522A2 (en) 2012-04-11
KR101371936B1 (ko) 2014-03-07
WO2010141059A3 (en) 2011-03-03
WO2010141059A2 (en) 2010-12-09
US8918600B2 (en) 2014-12-23
CN102460405B (zh) 2015-11-25
JP2012529103A (ja) 2012-11-15

Similar Documents

Publication Publication Date Title
CN102460405A (zh) 用于通过存储器装置来控制主机存储器存取的方法及系统
US11023167B2 (en) Methods and apparatuses for executing a plurality of queued tasks in a memory
US7069373B2 (en) USB endpoint controller flexible memory management
US10338846B2 (en) Method for reducing read buffer size requirements in NVMe based solid state drives
US9929967B2 (en) Packet deconstruction/reconstruction and link-control
US9753655B2 (en) Computing system with write buffer including speculative storage write and method of operation thereof
CN109983749B (zh) 计算设备和提高数据传递速度的方法
KR102219759B1 (ko) 저장 장치, 그것을 포함하는 데이터 저장 시스템 및 그것의 동작 방법
KR102338323B1 (ko) 통신 메커니즘을 포함하는 컴퓨팅 시스템 및 그것의 동작 방법
US8891523B2 (en) Multi-processor apparatus using dedicated buffers for multicast communications
US7822040B2 (en) Method for increasing network transmission efficiency by increasing a data updating rate of a memory
CN116486868A (zh) 计算高速链路(CXL)上的高速非易失性存储器(NVMe)
CN109032821B (zh) 自动驾驶主题消息处理方法、装置、设备及存储介质
CN101464839B (zh) 一种访存缓冲装置及方法
US7882322B2 (en) Early directory access of a double data rate elastic interface
US20230236742A1 (en) NONVOLATILE MEMORY EXPRESS (NVMe) OVER COMPUTE EXPRESS LINK (CXL)
US11127466B2 (en) Read data sorting method and storage device for sequentially transmitting read data of continuous logic block addresses to host
JP6384359B2 (ja) 分散共有メモリを有する情報処理装置、方法、および、プログラム
US20110167210A1 (en) Semiconductor device and system comprising memories accessible through dram interface and shared memory region
US20180373653A1 (en) Commitment of acknowledged data in response to request to commit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant