CN110678853A - 存储器控制器 - Google Patents

存储器控制器 Download PDF

Info

Publication number
CN110678853A
CN110678853A CN201880034944.7A CN201880034944A CN110678853A CN 110678853 A CN110678853 A CN 110678853A CN 201880034944 A CN201880034944 A CN 201880034944A CN 110678853 A CN110678853 A CN 110678853A
Authority
CN
China
Prior art keywords
memory device
memory
command
host
commands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880034944.7A
Other languages
English (en)
Inventor
J·A·小哈尔
R·M·沃克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110678853A publication Critical patent/CN110678853A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明包含与例如主机存储器控制器的存储器控制器有关的设备及方法。实例设备可包含经由通道而耦合到第一存储器装置及第二存储器装置的主机存储器控制器，其中所述主机存储器控制器经配置以使用第一装置选择信号来将第一数目个命令发送到所述第一存储器装置，且使用第二装置选择信号来将第二数目个命令发送到所述第二存储器装置。

Description

存储器控制器
技术领域
发明一般来说涉及存储器装置，且更特定来说，涉及使用例如主机存储器控制器的存储器控制器的设备及方法。
背景技术
通常提供存储器装置作为计算机中的内部半导体集成电路或其它电子装置。存在许多不同类型的存储器，包含易失性存储器及非易失性存储器。易失性存储器可需要电力来维护其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等等。非易失性存储器可在未被供电时通过保存存储数据来提供持久性数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)及磁阻随机存取存储器(MRAM)等等。
存储器还用作广泛范围的电子应用的易失性及非易失性数据存储装置。非易失性存储器可用于例如个人计算机、便携式存储棒、数码相机、蜂窝电话、便携式音乐播放器(例如MP3播放器、电影播放器)及其它电子装置中。存储器单元可经布置成阵列，其中所述阵列用于存储器装置中。
附图说明
图1是根据本发明的数个实施例的呈包含存储器系统的计算系统的形式的设备的框图。
图2是根据本发明的实施例的呈包含耦合到存储器装置的主机存储器控制器的计算系统的形式的设备的框图。
图3是根据本发明的实施例的呈主机存储器控制器的形式的设备的框图。
图4A及4B是根据本发明的数个实施例的由主机存储器控制器发送的命令及信号的时序图。
具体实施方式
本发明包含与例如主机存储器控制器的存储器控制器有关的设备及方法。实例设备可包含经由通道而耦合到第一存储器装置及第二存储器装置的主机存储器控制器，其中主机存储器控制器经配置以使用第一装置选择信号来将第一数目个命令发送到第一存储器装置，且使用第二装置选择信号来将第二数目个命令发送到第二存储器装置。
在数个实施例中，包含主机处理器的主机可经由通道而耦合到数个存储器装置。数个存储器装置可包含数个第一存储器装置(例如非易失性存储器)及数个第二存储器装置(例如易失性存储器)。主机可选择命令以供在第一存储器装置及/或第二存储器装置上执行。可在由第一存储器装置及第二存储器装置共享的命令/地址总线上将与第一存储器装置及/或第二存储器装置上要执行的命令相关联的信号发送到第一存储器装置及/或第二存储器装置。可通过在第一装置选择线上将第一装置选择信号发送到第一存储器装置来选择第一存储器装置，且接着将命令/地址总线上发送的后续信号发送到第一存储器装置。可通过在第二装置选择线上将第二装置选择信号发送到第二存储器装置来选择第二存储器装置，且接着将命令/地址总线上发送的后续信号发送到第二存储器装置。所述装置选择信号可用来选择存储器装置以解释与存储器装置相关联的时序参数及/或解释由特定存储器装置支持的命令。
在数个实施例中，第一命令可通过使用第一装置选择线上发送的第一装置选择信号选择第一存储器装置且将与第一命令相关联的信号发送到第一存储器装置而开始执行。与第一存储器装置及第二存储器装置相关联的时序参数可允许在第一存储器装置执行第一命令时在第二存储器装置上开始执行另一命令。在第一存储器装置执行第一命令时，第二命令可通过使用第二装置选择线上发送的第二装置选择信号选择第二存储器装置而开始执行，且可将与第二命令相关联的信号发送到第二存储器装置。主机存储器控制器可通过在第二装置选择线上发送额外装置选择信号来发送用于第二存储器装置上执行的第二命令的额外信号。在另一实施例中，主机存储器控制器可经由第一装置选择线而选择第一存储器装置且发送与第一存储器装置上执行的第一命令相关联的额外信号。主机存储器控制器可使用主机存储器控制器上的定时器，基于与存储器装置相关联的时序参数来控制何时将信号发送到存储器装置的时序。
在数个实施例中，第一命令通过可使用第一装置选择线上发送的第一装置选择信号选择第一存储器装置且将与第一命令相关联的信号发送到第一存储器装置而开始执行。与第一命令相关联的信号可由第一存储器装置支持，但可不由第二存储器装置支持。在所述装置选择线上发送到所述存储器装置以选择哪些存储器装置将接收信号的所述装置选择信号可用来将命令发送到支持所发送命令的存储器装置。可经由经过第二装置选择线发送到第二存储器装置的装置选择信号而选择第二存储器装置。可将与第二存储器装置上要执行的命令相关联的信号发送到第二存储器装置。所述信号可由第二存储器装置支持，但不可由第一存储器装置支持。主机存储器控制器可使用主机存储器控制器上的状态机来控制哪些存储器装置将接收信号。
在本发明的下文详细描述中，参考形成本发明的部分的附图，且在附图中以说明方式展示可如何实践本发明的数个实施例。足够详细地描述这些实施例以使所属领的域一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不脱离本发明的范围的情况下作出过程、电气及/或结构改变。如本文中所使用，标示符“M”、“N”、“S”、“T”、“X”、“Y”及“Z”指示本发明的数个实施例中可包含如此标示的数个特定特征。
如本文中所使用，“数个”事物可指一或多个此类事物。例如，数个存储器装置可指一或多个存储器装置。另外，如本文中所使用，例如“M”、“N”、“S”、“T”、“X”、“Y”及“Z”的标示符(尤其相对于附图中的参考数字)指示本发明的数个实施例中可包含如此标示的数个特定特征。
本文中的附图遵循编号惯例，其中第一位数字或前几位数字对应于附图编号，且剩余数字标识附图中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。例如，108可指图1中的元件“08”，且类似元件可被称为图3中的308。将明白，可添加、交换及/或消除本文中在各种实施例中所展示的元件以便提供本发明的数个额外实施例。另外，图中所提供的元件的比例及相对尺度旨在说明本发明的各种实施例且不以限制意义使用。
图1是根据本发明的一或多个实施例的包含呈数个存储器系统104-1、…、104-N的形式的设备的计算系统的功能框图。如本文中所使用，“设备”可指(但不限于)各种结构或结构组合中的任一者，举例来说(例如)电路或若干电路、裸片或若干裸片、模块或若干模块、装置或若干装置、或系统或若干系统。在图1中所说明的实施例中，存储器系统104-1、…、104-N可包含一或多个存储器装置，例如存储器装置110-1、…、110-X、110-Y及存储器装置111-1、…、111-Z。存储器装置110-1、…、110-X、110-Y及存储器装置111-1、…、111-Z可包含易失性存储器及/或非易失性存储器。例如，存储器装置110-1、…、110-X、110-Y可为非易失性RRAM存储器，且存储器装置111-1、…、111-Z可为DRAM存储器。在图1中，经由通道112-1而耦合到主机的存储器系统104-1可包含存储器装置110-1、…、110-X。在这个实例中，每一存储器装置110-1、…、110-X、110-Y及111-1、…、111-Z包含控制器114。控制器114可从主机102接收命令且控制存储器装置上的命令的执行。存储器装置110-1、…、110-X、110-Y及111-1、…、111-Z还可包含在存储器装置上(例如，板上)不包含控制器的存储器装置，举例来说(例如)离散存储器装置。
如图1中所说明，主机102可经耦合到存储器系统104-1、…、104-N。在数个实施例中，每一存储器系统104-1、…、104-N可经由通道而耦合到主机102。在图1A中，存储器系统104-1经由通道112-1而耦合到主机102，且存储器系统104-N经由通道112-N而耦合到主机102。主机102可为膝上型计算机、个人计算机、数码相机、数字记录及播放装置、移动电话、PDA、存储卡读取器、接口集线器以及其它主机系统，且可包含存储器存取装置(例如，处理器)。所属领域的一般技术人员将明白，“处理器”可意指一或多个处理器，例如平行处理系统、数个协同处理器等。
主机102包含控制器(例如，主机存储器控制器108-1、…、108-N)以与存储器系统104-1、…、104-N进行通信。控制器可经定位在主机及/或存储器系统的另一部分上。主机存储器控制器108可经由通道112-1、…、112-N而将命令发送到存储器装置110-1、…、110-X、110-Y及存储器装置111-1、…、111-Z。主机存储器控制器108可与存储器装置110-1、…、110-X、110-Y及存储器装置111-1、…、111-Z及/或存储器装置110-1、…、110-X、110-Y及存储器装置111-1、…、111-Z中的每一者上的控制器114进行通信，以读取、写入且擦除数据，以及进行其它操作。物理主机接口可提供接口以供在存储器系统104-1、…、104-N与主机102(具有用于物理主机接口的兼容接受器)之间传递控制、地址、数据及其它信号。可(例如)经由通道112-1、…、112-N在数个总线(例如数据总线及/或地址总线)上在102与存储器装置110-1、…、110-X、110-Y及存储器装置111-1、…、111-Z之间传达信号。
在数个实施例中，主机存储器控制器可使用第一地址范围来寻址存储器装置110-1、…、110-X、110-Y且使用第二地址范围来寻址存储器装置111-1、…、111-Z。每一存储器装置可由主机处理器108直接存取，其中(例如)第一地址集(例如，0xAA..AA到0xBB..BB)可用来存取存储器装置110-1、…、110-X、110-Y且第二地址集(例如，0xCC..CC到0xDD..DD)可用来存取存储器装置111-1、…、111-Z。
在数个实施例中，存储器装置110-1、…、110-Y可为用于存储器系统104-N的主存储器，且存储器装置111-1、…、111-Z可为用于存储器系统104-N的高速缓冲存储器。主机处理器108可使用地址集(例如，0xAA..AA到0xDD..DD)来存取存储器装置110-1、…、110-Y，且主机处理器108可包含用于高速缓冲存储器(存储器装置111-1、…、111-Z)中的数据的标签信息以定位及/或存储高速缓冲存储器中的数据。用于高速缓冲存储器的标签信息还可经存储在其它存储器装置(例如存储器装置110-1、…、110-X及/或111-1、…、111-Z)中。
在数个实施例中，(例如)可使用第一地址集(例如，0xAA..AA到0xBB..BB)来存取存储器装置110-1、…、110-Y的第一部分，且可使用第二地址集(例如，0xCC..CC到0xDD..DD)来存取存储器装置111-1、…、111-Z的第一部分。在数个实施例中，可使用第三地址集(例如，0xEE..EE到0xFF..FF)来存取存储器装置110-1、…、110-Y的第二部分，且存储器装置111-1、…、111-Z的第二部分可为用于存储器装置110-1、…、110-X、110-Y的第二部分的高速缓冲存储器。
在数个实施例中，基于存储器装置的类型，主机存储器控制器108可通过将优先级赋予特定存储器装置110-1、…、110-X、110-Y及111-1、…、111-Z上要执行的命令来控制命令的执行。基于命令的地址集，主机存储器控制器108可将优先级赋予命令，其中具有与特定存储器装置相关联的第一地址集中的地址的命令可被赋予的优先级优先于具有与不同存储器装置相关联的第二地址集中的地址的命令。可基于命令队列中的命令数目及命令队列中的命令类型来改变指派给命令的优先级。可在起始存储器装置时对优先级指派进行编程，且优先级指派不变直到存储器装置被关闭且再次起始。而且，基于由主机发送到存储器装置的命令数目及类型，可在操作存储器装置时改变优先级指派。在数个实施例中，可基于由主机存储器控制器服务的应用程序来修改优先级指派。
存储器控制器(例如存储器装置上的主机存储器控制器108及/或控制器114)可包含控制电路，例如硬件、固件及/或软件。在一或多个实施例中，存储器装置上的主机存储器控制器108及/或控制器114可为耦合到包含物理接口的印刷电路板的专用集成电路(ASIC)。
存储器装置110-1、…、110-X、110-Y及存储器装置111-1、…、111-Z可为存储器系统提供主存储器，或可用作额外存储器或贯穿存储器系统的存储器。每一存储器装置110-1、…、110-X、110-Y及存储器装置111-1、…、111-Z可包含存储器单元(例如，非易失性存储器单元)的一或多个阵列。所述阵列可为(例如)具有NAND架构的快闪存储器阵列。实施例不受限于特定类型的存储器装置。例如，存储器装置可包含RAM、ROM、DRAM、SDRAM、PCRAM、RRAM及快闪存储器等等。
图1的实施例可包含未经说明以免混淆本发明的实施例的额外电路。例如，存储器系统104-1、…、104-N可包含地址电路以锁存通过I/O电路经由I/O连接提供的地址信号。通过行解码器及列解码器接收及解码地址信号以存取存储器装置110-1、…、110-X、110-Y及存储器装置111-1、…、111-Z。所属领域的技术人员将明白，地址输入连接的数目可取决于存储器装置110-1、…、110-X、110-Y及存储器装置111-1、…、111-Z的密度及架构。在数个实施例中，存储器装置110-1、…、110-X、110-Y可具有与存储器装置111-1、…、111-Z的存储密度不同的存储密度。而且，存储器装置110-1、…、110-X、110-Y可使用与存储器装置111-1、…、111-Z不同的数目的地址信号。
图2是根据本发明的实施例的呈包含耦合到存储器装置的主机存储器控制器的计算系统的形式的设备的框图。在图2中，主机存储器控制器208经由数据总线226、命令/地址总线228及第一装置选择线222而耦合到第一存储器装置210。主机存储器控制器208经由数据总线226、命令/地址总线228及第二装置选择线224而耦合到第二存储器装置211。主机存储器控制器可通过经由装置选择线222将装置选择信号发送到存储器装置210来选择存储器装置210。主机存储器控制器可通过经由装置选择线224将装置选择信号发送到存储器装置211来选择存储器装置211。
图3是根据本发明的实施例的呈主机存储器控制器的形式的设备的框图。在图3中，主机存储器控制器308包含可经耦合到主机处理器的主机端口332。主机端口332可从主机处理器接收命令，且将命令放置在命令队列338中。来自命令队列338的命令可经由通道控制器340发送到存储器装置。通道控制器340可包含状态机342-1、…、342-T。可选择命令以供在一组状态机342-1、…、342-T上执行。状态机342-1、…、342-T的特定组可与特定存储器装置相关联。例如，第一组状态机342-1、…、342-T可用来在第一存储器装置(例如，图1中的存储器装置110-1)上执行命令，且第二组状态机342-1、…、342-T可用来在第二存储器装置(例如，图1中的存储器装置111-1)上执行命令。
命令可经由主机存储器控制器308的仲裁器344及物理接口346而从状态机342-1、…、342-T发送到存储器装置。物理接口346可包含定时器348-1、…、348-S。特定组定时器348-1、…、348-S可与特定存储器装置相关联。例如，第一组定时器348-1、…、348-S可用来控制第一存储器装置(例如，图1中的存储器装置110-1)上的命令的时序，且第二组定时器348-1、…、348-S可用来控制第二存储器装置(例如，图1中的存储器装置111-1)上的命令的时序。第一存储器装置可具有与第二存储器装置不同的时序参数，因此定时器348-1、…、348-S可经配置以包含控制不同存储器装置上的命令的时序的数个时序参数。来自主机存储器控制器308的命令可经由数据总线326及/或命令/地址总线328而发送到存储器装置。与命令相关联的数据可经存储在控制器上的写入数据缓冲器334中，且经由数据总线326而从主机发送到存储器装置。而且，与命令相关联的数据可经由数据总线326而从存储器装置接收在主机处，且经存储在读取数据缓冲器336中。
图4A及4B是根据本发明的数个实施例的由主机存储器控制器发送的命令及信号的时序图。在图4A中，主机存储器控制器可基于与存储器装置相关联的时序参数来将信号发送到第一存储器装置(例如，图1中的存储器装置110-1)及/或第二存储器装置(例如，图1中的存储器装置111-1)。装置选择信号可连同激活命令454-1及454-2一起经由装置选择线424发送到第一存储器装置。所发送装置选择信号可指示激活命令454-1及454-2是用于经由装置选择线424而耦合到主机的(若干)第一存储器装置。与在第一装置上执行命令相关联的时序参数可包含到读取时间(t1)450的激活，其允许在激活到读取时间450期间在第二存储器装置上激活及/或执行另一命令。
主机存储器控制器可通过经由装置选择线422将装置选择信号连同激活命令458-1及458-2一起发送到第二存储器装置而在第二存储器装置上开始执行命令。在第二存储器装置上执行命令可正好在激活命令454-1及454-2之后或在一段时间之后发生，如由取消选择信号456所指示。对于第二存储器装置激活到读取时间(t2)452使得在第一存储器装置将准备好继续执行其命令之前第二存储器装置将准备好继续执行命令，因此可对于第二存储器装置命令在命令总线426上将装置选择信号连同装置命令信号460及地址信号462一起发送到第二存储器装置。可正好在激活命令458-1及458-2之后或在一段时间之后继续在第二存储器装置上执行命令，如由取消选择信号456所指示。
在激活命令458-1及458-2的时间期间，将命令信号460及地址信号462发送到第二存储器装置，第一存储器装置接近激活到读取时间(t1)450的末端。主机存储器控制器可通过发送装置选择信号而在第一存储器装置上继续执行命令，可在命令总线426上连同到第一存储器装置的命令信号464及地址信号466一起发送到第一存储器装置。可正好在装置命令信号460及地址信号462之后或在一段时间之后继续在第一存储器装置上执行命令，如由取消选择信号456所指示。
在图4B中，主机存储器控制器可基于由存储器装置支持的存储器装置的命令类型来将信号发送到第一存储器装置(例如，图1中的存储器装置110-1)及/或第二存储器装置(例如，图1中的存储器装置111-1)。例如，第一存储器装置可不支持由第二存储器装置支持的命令。经由装置选择线而发送到存储器装置的装置选择信号可用来选择将接收由选定存储器装置支持的命令的装置。
在图4B中，可经由装置选择线422将装置选择信号连同激活命令458-1及458-2一起发送到第一存储器装置。所发送装置选择信号可指示激活命令458-1及458-2是用于经由装置选择线422而耦合到主机的(若干)第一存储器装置。第一存储器装置可经配置以支持激活命令458-1及458-2。
主机存储器控制器可通过经由装置选择线424将装置选择信号连同激活命令454-1、454-2及454-3一起发送到第二存储器装置而在第二存储器装置上开始执行命令。可正好在激活信号458-1及458-2之后或在一段时间之后继续在第二存储器装置上执行命令，如由取消选择信号456所指示。第二存储器装置上执行的命令可包含可不由第一存储器装置支持的激活命令454-1、454-2及454-3。经由选择线424而发送到第二存储器装置的装置选择信号可选择用于接收由第二存储器装置支持的激活命令454-1、454-2及454-3的第二装置。
可在将激活命令454-1、454-2及454-3发送到第二存储器装置之后继续执行经选择用于由主机在第一存储器装置上执行的命令。主机存储器控制器可通过经由装置选择线422将装置选择信号发送到第一存储器装置而在第一存储器装置上继续执行命令，以经由命令总线426选择用于接收命令信号460及地址信号462的第一存储器装置。可正好在激活信号458-1、458-2及458-3之后或在一段时间之后在第一存储器装置上继续执行命令，如由取消选择信号456所指示。
尽管已在本文中说明及描述特定实施例，但所属领域的一般技术人员将明白，经计算以实现相同结果的布置可替换所展示的特定实施例。本发明旨在涵盖本发明的各种实施例的调适或变动。应理解，已以说明性方式且非限制性方式作出上文描述。所属领域技术人员在审阅上文描述后将明白上述实施例的组合及本文中未具体描述的其它实施例。本发明的各种实施例的范围包含其中使用上述结构及方法的其它应用。因此，应参考所附权利要求书连同涵括此权利要求书的等效物的全范围确定本发明的各种实施例的范围。
在前述具体实施方式中，出于简化本发明的目的，各种特征一起分组在单个实施例中。这种发明方法不应被解释为反映本发明的所揭示实施例必须使用多于每一权利要求中明确叙述的特征的意图。而是，如所附权利要求书所反映，发明标的物并非旨在单个所揭示实施例的所有特征。因此，所附权利要求书由此并入具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (23)

1.一种设备，其包括：
主机存储器控制器，其经由通道而耦合到第一存储器装置及第二存储器装置，其中所述主机存储器控制器经配置以：
使用第一装置选择信号来将第一数目个命令发送到所述第一存储器装置；及
使用第二装置选择信号来将第二数目个命令发送到所述第二存储器装置。
2.根据权利要求1所述的设备，其中所述通道包含将所述主机存储器控制器耦合到所述第一存储器装置及所述第二存储器装置的数据线及命令线。
3.根据权利要求1所述的设备，其中所述通道包含将所述主机存储器控制器耦合到所述第一存储器装置的第一装置选择线，且其中所述通道包含将所述主机存储器控制器耦合到所述第二存储器装置的第二装置选择线。
4.根据权利要求1到3中任一权利要求所述的设备，其中响应于所述主机存储器控制器发送所述第一装置选择信号，在由所述第一存储器装置及所述第二存储器装置共享的命令线上将所述第一数目个命令发送到所述第一存储器装置。
5.根据权利要求1到3中任一权利要求所述的设备，其中响应于所述主机存储器控制器发送所述第二装置选择信号，基于与所述第二存储器装置相关联的时序参数在由所述第一存储器装置及所述第二存储器装置共享的命令线上将所述第二数目个命令发送到所述第二存储器装置。
6.一种设备，其包括：
第一存储器装置；
第二存储器装置；及
主机存储器控制器，其经由通道而耦合到所述第一存储器装置及所述第二存储器装置，其中所述主机存储器控制器经配置以：
将第一命令发送到所述第一存储器装置；及
由于与所述第二存储器装置相关联的时序参数，在将另一命令发送到所述第一存储器装置之前将第二命令发送到所述第二存储器装置。
7.根据权利要求6所述的设备，其中在激活所述第一存储器装置之前，激活所述第二存储器装置且准备好接收所述第二命令。
8.根据权利要求6到7中任一权利要求所述的设备，其中所述主机存储器控制器经配置以在将所述第二命令发送到所述第二存储器装置之后且响应于激活所述第一存储器装置及准备好接收第三命令，将所述第三命令发送到所述第一存储器装置。
9.根据权利要求6到7中任一权利要求所述的设备，其中基于与所述第一命令相关联的地址，选择所述第一命令以通过所述主机存储器控制器上的状态机在所述第一存储器装置上执行。
10.根据权利要求6到7中任一权利要求所述的设备，其中使用所述主机存储器控制器上的数个时序寄存器来发送所述第一命令及所述第二命令。
11.一种设备，其包括：
第一存储器装置；
第二存储器装置；及
主机存储器控制器，其经由通道而耦合到所述第一存储器装置及所述第二存储器装置，其中所述控制器经配置以：
基于包含特定类型的命令的操作来选择所述操作以供在所述第一存储器装置上执行；及
将与所述操作相关联的第一命令发送到所述第一存储器装置。
12.根据权利要求11所述的设备，其中回应于状态机选择所述第一存储器装置执行所述操作，使用第一选择信号来将所述第一命令发送到所述第一存储器装置。
13.根据权利要求11到12中任一权利要求所述的设备，其中基于与所述第一存储器装置相关联的时序参数及与所述第二存储器装置相关联的时序参数，将所述第一命令连同与所述操作相关联的其它命令一起发送到所述第一存储器装置。
14.根据权利要求11所述的设备，其中通过所述主机存储器控制器来将所述第一存储器装置映射到第一地址范围，且通过所述主机存储器控制器来将所述第二存储器装置到映射第二地址范围。
15.根据权利要求11所述的设备，其中通过所述主机存储器控制器来将所述第一存储器装置到映射地址范围，且所述第二存储器装置充当用于所述第一存储器装置的高速缓冲存储器。
16.一种方法，其包括：
通过将第一装置选择信号发送到第一存储器装置来选择所述第一存储器装置执行第一操作；
响应于发送所述第一装置选择信号，将与所述第一操作相关联的第一数目个命令发送到所述第一存储器装置。
17.根据权利要求16所述的方法，其进一步包含通过将第二装置选择信号发送到第二存储器装置来选择所述第二存储器装置执行第二操作。
18.根据权利要求17所述的方法，其进一步包含基于所述第一存储器装置的时序参数来将与所述第二操作相关联的第二数目个命令发送到所述第二存储器装置。
19.根据权利要求17所述的方法，其进一步包含在由所述第一存储器装置执行所述第一数目个命令之前将与所述第二操作相关联的第二数目个命令发送到所述第二存储器装置。
20.根据权利要求16所述的方法，其中将与所述第一操作相关联的所述第一数目个命令发送到所述第一存储器装置包含发送不可由所述第二存储器装置执行的所述第一数目个命令的部分。
21.一种方法，其包括：
使用主机存储器控制器上的与第一存储器装置相关联的第一定时器，将第一激活命令从所述主机存储器控制器发送到第一存储器装置；及
在将另一命令发送到所述第一存储器装置之前，使用所述主机存储器控制器上的与第二存储器装置相关联的第二定时器，将第二激活命令及第一存取命令从所述主机存储器控制器发送到所述第二存储器装置。
22.根据权利要求21所述的方法，其包含基于赋予所述第一存储器装置上要执行的命令的优先级，将所述第一激活命令发送到所述第一存储器装置。
23.根据权利要求21所述的方法，其包含基于所述第二存储器装置连续地接收特定数目个先前命令，将所述第一激活命令发送到所述第一存储器装置。
CN201880034944.7A 2017-06-15 2018-06-12 存储器控制器 Pending CN110678853A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/623,514 US10621117B2 (en) 2017-06-15 2017-06-15 Controlling memory devices using a shared channel
US15/623,514 2017-06-15
PCT/US2018/036988 WO2018231744A1 (en) 2017-06-15 2018-06-12 Memory controller

Publications (1)

Publication Number Publication Date
CN110678853A true CN110678853A (zh) 2020-01-10

Family

ID=64657357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880034944.7A Pending CN110678853A (zh) 2017-06-15 2018-06-12 存储器控制器

Country Status (6)

Country Link
US (2) US10621117B2 (zh)
EP (1) EP3639148A4 (zh)
KR (1) KR102307372B1 (zh)
CN (1) CN110678853A (zh)
TW (1) TWI660367B (zh)
WO (1) WO2018231744A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102327878B1 (ko) * 2017-11-07 2021-11-17 삼성전자주식회사 반도체 장치 및 반도체 시스템
US10613764B2 (en) * 2017-11-20 2020-04-07 Advanced Micro Devices, Inc. Speculative hint-triggered activation of pages in memory
JP7382678B2 (ja) 2019-08-14 2023-11-17 スーパーメム，アイエヌシー． コンピューティングメモリシステム
US11507493B1 (en) * 2021-08-18 2022-11-22 Micron Technology, Inc. Debugging dataflow computer architectures
US20240338149A1 (en) * 2023-04-06 2024-10-10 Micron Technology, Inc. Scheduling for memory

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050144375A1 (en) * 2003-12-31 2005-06-30 Bains Kuljit S. Method and apparatus to counter mismatched burst lengths
CN101401167A (zh) * 2006-03-13 2009-04-01 美光科技公司 存储器装置分布式控制器系统
CN102439576A (zh) * 2009-04-09 2012-05-02 美光科技公司 存储器控制器、存储器系统、固态驱动器及用于处理若干个命令的方法
CN102460405A (zh) * 2009-06-03 2012-05-16 美光科技公司 用于通过存储器装置来控制主机存储器存取的方法及系统
CN103430160A (zh) * 2011-03-11 2013-12-04 美光科技公司 用于控制存储器的系统、装置、存储器控制器及方法
US9152553B1 (en) * 2011-12-15 2015-10-06 Marvell International Ltd. Generic command descriptor for controlling memory devices
TW201543347A (zh) * 2014-02-14 2015-11-16 Micron Technology Inc 命令排序
US20160019171A1 (en) * 2010-02-23 2016-01-21 Rambus Inc. Time multiplexing at different rates to access different memory types

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6226724B1 (en) 1997-09-03 2001-05-01 Motorola, Inc. Memory controller and method for generating commands to a memory
JP4722305B2 (ja) 2001-02-27 2011-07-13 富士通セミコンダクター株式会社 メモリシステム
US6629225B2 (en) * 2001-05-31 2003-09-30 Intel Corporation Method and apparatus for control calibration of multiple memory modules within a memory channel
US7685333B2 (en) * 2005-03-22 2010-03-23 Sigmatel, Inc Method and system for communicating with memory devices utilizing selected timing parameters from a timing table
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US7428603B2 (en) * 2005-06-30 2008-09-23 Sigmatel, Inc. System and method for communicating with memory devices via plurality of state machines and a DMA controller
US8615629B2 (en) * 2010-01-18 2013-12-24 Marvell International Ltd. Access scheduler
US8819687B2 (en) * 2010-05-07 2014-08-26 Advanced Micro Devices, Inc. Scheduling for multiple memory controllers
JP2012008881A (ja) * 2010-06-25 2012-01-12 Elpida Memory Inc メモリシステム及びその制御方法
US8688899B2 (en) 2010-09-28 2014-04-01 Fusion-Io, Inc. Apparatus, system, and method for an interface between a memory controller and a non-volatile memory controller using a command protocol
US9529708B2 (en) 2011-09-30 2016-12-27 Intel Corporation Apparatus for configuring partitions within phase change memory of tablet computer with integrated memory controller emulating mass storage to storage driver based on request from software
US9158459B2 (en) 2012-03-05 2015-10-13 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Managing a storage device using a hybrid controller
KR101938210B1 (ko) 2012-04-18 2019-01-15 삼성전자주식회사 낸드 플래시 메모리, 가변 저항 메모리 및 컨트롤러를 포함하는 메모리 시스템의 동작 방법
US20140122777A1 (en) 2012-10-31 2014-05-01 Mosaid Technologies Incorporated Flash memory controller having multi mode pin-out
JP2015219936A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置及びこれを備える半導体システム
KR102148889B1 (ko) 2014-08-18 2020-08-31 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 메모리 컨트롤러를 포함하는 불휘발성 메모리 시스템
US9779021B2 (en) 2014-12-19 2017-10-03 International Business Machines Corporation Non-volatile memory controller cache architecture with support for separation of data streams
CN107924369B (zh) 2015-09-11 2021-08-31 东芝存储器株式会社 存储器装置
US10141935B2 (en) * 2015-09-25 2018-11-27 Intel Corporation Programmable on-die termination timing in a multi-rank system
KR102395724B1 (ko) 2015-10-07 2022-05-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR102437591B1 (ko) * 2015-12-03 2022-08-30 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법 및 메모리 컨트롤러의 동작 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050144375A1 (en) * 2003-12-31 2005-06-30 Bains Kuljit S. Method and apparatus to counter mismatched burst lengths
CN101401167A (zh) * 2006-03-13 2009-04-01 美光科技公司 存储器装置分布式控制器系统
CN102439576A (zh) * 2009-04-09 2012-05-02 美光科技公司 存储器控制器、存储器系统、固态驱动器及用于处理若干个命令的方法
CN102460405A (zh) * 2009-06-03 2012-05-16 美光科技公司 用于通过存储器装置来控制主机存储器存取的方法及系统
US20160019171A1 (en) * 2010-02-23 2016-01-21 Rambus Inc. Time multiplexing at different rates to access different memory types
CN103430160A (zh) * 2011-03-11 2013-12-04 美光科技公司 用于控制存储器的系统、装置、存储器控制器及方法
US9152553B1 (en) * 2011-12-15 2015-10-06 Marvell International Ltd. Generic command descriptor for controlling memory devices
TW201543347A (zh) * 2014-02-14 2015-11-16 Micron Technology Inc 命令排序

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王立欣等: "基于CPLD的SDRAM控制器", 《电子器件》 *

Also Published As

Publication number Publication date
EP3639148A1 (en) 2020-04-22
TW201905915A (zh) 2019-02-01
US11704260B2 (en) 2023-07-18
US20180364919A1 (en) 2018-12-20
WO2018231744A1 (en) 2018-12-20
EP3639148A4 (en) 2021-02-17
KR20190134795A (ko) 2019-12-04
TWI660367B (zh) 2019-05-21
US10621117B2 (en) 2020-04-14
US20200201793A1 (en) 2020-06-25
KR102307372B1 (ko) 2021-10-01

Similar Documents

Publication Publication Date Title
US11947796B2 (en) Memory protocol
CN110678853A (zh) 存储器控制器
KR102360667B1 (ko) 프로그래밍 가능한 버퍼 및 캐시 크기의 메모리 프로토콜
US11586566B2 (en) Memory protocol with command priority
US11687283B2 (en) Memory module interfaces
US20200201566A1 (en) Module processing resource

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200110

WD01 Invention patent application deemed withdrawn after publication