KR20210026240A - 메모리 시스템 - Google Patents

메모리 시스템 Download PDF

Info

Publication number
KR20210026240A
KR20210026240A KR1020190106747A KR20190106747A KR20210026240A KR 20210026240 A KR20210026240 A KR 20210026240A KR 1020190106747 A KR1020190106747 A KR 1020190106747A KR 20190106747 A KR20190106747 A KR 20190106747A KR 20210026240 A KR20210026240 A KR 20210026240A
Authority
KR
South Korea
Prior art keywords
memory
block
memory block
blocks included
block group
Prior art date
Application number
KR1020190106747A
Other languages
English (en)
Inventor
엄기표
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190106747A priority Critical patent/KR20210026240A/ko
Priority to US16/689,839 priority patent/US11526288B2/en
Priority to CN201911269661.3A priority patent/CN112445419A/zh
Publication of KR20210026240A publication Critical patent/KR20210026240A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은, 복수의 메모리 블록들을 포함하는 메모리 시스템에 관한 것이다. 본 기술은, 제 1 메모리 블록 그룹 및 제 2 메모리 블록 그룹을 포함하는 메모리 장치; 및 상기 제 1 메모리 블록 그룹에 포함된 메모리 블록들 중에서 제 1 메모리 블록을 오픈 블록(open block)으로 지정하고, 상기 제 2 메모리 블록 그룹에 포함된 메모리 블록들 중에서 제 2 메모리 블록을 상기 오픈 블록으로 지정하며, 상기 오픈 블록으로 지정된 제 1 및 제 2 메모리 블록에 프로그램 동작을 수행하는 메모리 컨트롤러를 포함한다. 상기 메모리 컨트롤러는, 상기 오픈 블록으로 지정된 제 1 메모리 블록이 클로즈드 블록(closed block)이 되는 경우, 상기 메모리 장치에 공급되는 전압에 발생한 전압 이상의 횟수를 기반으로 상기 제 1 또는 제 2 메모리 블록 그룹에 포함된 메모리 블록들 중에서 제 3 메모리 블록을 새로운 오픈 블록으로 지정할지 여부를 결정할 수 있다.

Description

메모리 시스템{Memory system}
본 발명은, 메모리 시스템에 관한 것으로, 보다 구체적으로는 복수의 메모리 블록들을 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템(memory system)은, 메모리 장치(memory device) 및 메모리 컨트롤러(memory controller)를 포함할 수 있다.
메모리 컨트롤러는, 호스트(host)의 요청에 따라 메모리 시스템의 동작을 제어할 수 있다. 메모리 장치는, 메모리 컨트롤러의 제어 하에 데이터를 저장하거나 저장된 데이터를 출력할 수 있다. 예를 들어, 메모리 장치는, 전원 공급이 차단되면 저장된 데이터가 소멸되는 휘발성 메모리 장치로 이루어지거나, 전원 공급이 차단되더라도 저장된 데이터가 유지되는 비휘발성 메모리 장치로 이루어질 수 있다.
본 발명의 실시 예들은, 오픈 블록들의 개수를 조절할 수 있는 메모리 시스템을 제공한다.
본 발명의 일 실시 예에 따른 메모리 시스템은, 제 1 메모리 블록 그룹 및 제 2 메모리 블록 그룹을 포함하는 메모리 장치; 및 상기 제 1 메모리 블록 그룹에 포함된 메모리 블록들 중에서 제 1 메모리 블록을 오픈 블록(open block)으로 지정하고, 상기 제 2 메모리 블록 그룹에 포함된 메모리 블록들 중에서 제 2 메모리 블록을 상기 오픈 블록으로 지정하며, 상기 오픈 블록으로 지정된 제 1 및 제 2 메모리 블록에 프로그램 동작을 수행하는 메모리 컨트롤러를 포함하되, 상기 메모리 컨트롤러는, 상기 오픈 블록으로 지정된 제 1 메모리 블록이 클로즈드 블록(closed block)이 되는 경우, 상기 메모리 장치에 공급되는 전압에 발생한 전압 이상의 횟수를 기반으로 상기 제 1 또는 제 2 메모리 블록 그룹에 포함된 메모리 블록들 중에서 제 3 메모리 블록을 새로운 오픈 블록으로 지정할지 여부를 결정할 수 있다.
본 기술에 따르면, 전압 이상 발생 시 소요되는 복구 비용이 감소될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1에 도시된 메모리 블록들을 설명하기 위한 예시도이다.
도 3은 본 발명의 일 실시 예에 따라 오픈 블록을 지정하는 방법을 설명하기 위한 예시도이다.
도 4는 본 발명의 일 실시 예에 따라 오픈 블록을 지정하는 방법을 설명하기 위한 예시도이다.
도 5는 전압 이상이 발생한 횟수를 산출하는 예를 설명하기 위한 도면이다.
도 6은 전압 이상이 발생한 횟수를 산출하는 예를 설명하기 위한 도면이다.
도 7은 도 1에 도시된 메모리 장치를 설명하기 위한 예시도이다.
도 8은 메모리 블록을 설명하기 위한 예시도이다.
도 9는 3차원으로 구성된 메모리 블록의 일 실시 예를 설명하기 위한 도면이다.
도 10은 3차원으로 구성된 메모리 블록의 다른 실시 예를 설명하기 위한 도면이다.
도 11은 도 1에 도시된 메모리 컨트롤러를 설명하기 위한 예시도이다.
도 12는 도 1 및 도 11에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 13은 도 1 및 도 11에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 14는 도 1 및 도 11에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 15는 도 1 및 도 11에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
메모리 시스템(memory system; 2000)은, 데이터가 저장되는 메모리 장치(memory device; 2200) 및 호스트(host; 1000)의 요청(request)에 따라 메모리 장치(2200)를 제어하는 메모리 컨트롤러(memory controller; 2100)를 포함할 수 있다.
호스트(1000)는, 메모리 시스템(2000)에 데이터를 저장하거나 메모리 시스템(2000)으로부터 데이터를 회수(retrieve)하는 장치 또는 시스템일 수 있다. 예를 들어, 호스트(1000)는, 컴퓨터(computer), 휴대용 디지털 장치(portable digital device), 태블릿(tablet), 디지털 카메라(digital camera), 디지털 오디오 플레이어(digital audio player), 텔레비전(television), 무선 통신 장치(wireless communication device) 또는 이동 전화기(cellular phone) 중 적어도 하나를 포함할 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
메모리 컨트롤러(2100)는, 메모리 시스템(2000)의 동작을 전반적으로 제어할 수 있다. 메모리 컨트롤러(2100)는, 호스트(1000)의 요청에 따라 다양한 동작(operation)을 수행할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 메모리 장치(2200)에 대하여 프로그램(program) 동작, 리드(read) 동작 및 소거(erase) 동작 등을 수행할 수 있다.
메모리 컨트롤러(2100)는, 자체적인 판단에 의하여 가비지 컬렉션(garbage collection) 동작을 수행할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 메모리 장치(2200)에 포함된 메모리 블록들(3000) 중 프리 블록(free block)의 개수가 설정된 개수보다 적어지는 경우 클로즈드 블록(closed block)에 포함된 페이지 데이터(page data)들 중 유효 페이지 데이터(valid page data)를 리드하고, 리드된 유효 페이지 데이터를 오픈 블록(open block)에 프로그램하는 동작을 수행할 수 있다.
메모리 컨트롤러(2100)는, 메모리 장치(2200)의 동작을 제어하기 위하여 커맨드, 어드레스 또는 데이터 중 적어도 하나를 메모리 장치(2200)에게 전송할 수 있다.
메모리 컨트롤러(2100)는, 메모리 블록들(3000)에 포함된 프리 블록(free block)들 중에서 적어도 하나의 메모리 블록을 오픈 블록으로 지정하고, 오픈 블록으로 지정된 적어도 하나의 메모리 블록에 프로그램 동작을 수행할 수 있다. 오픈 블록으로 지정된 메모리 블록의 모든 페이지에 데이터가 프로그램되는 경우, 즉 오픈 블록으로 지정된 메모리 블록이 클로즈드 블록이 되는 경우, 메모리 컨트롤러(2100)는 새로운 오픈 블록을 지정할 수 있다.
메모리 컨트롤러(2100)는, 메모리 장치(2200)에 공급되는 전압을 모니터링하고, 메모리 장치(2200)에 공급되는 전압에 전압 이상이 발생하는지 여부를 확인할 수 있다. 메모리 컨트롤러(2100)는, 오픈 블록에 데이터가 프로그램되는 중에 메모리 장치(2200)에 공급되는 전압에 전압 이상이 발생하는 경우, 오픈 블록에 프로그램된 데이터를 복구하는 복구 동작을 수행할 수 있다. 전압 이상이 발생하였다는 것은, 메모리 장치(2200)에 공급되는 전압이 제 1 설정 값 이하로 떨어지거나 제 1 설정 값보다 높은 제 2 설정 값 이상으로 올라간 경우를 의미할 수 있다. 복구 동작에 소요되는 비용은, 오픈 블록의 개수에 비례할 수 있다. 따라서, 전압 이상이 빈번히 발생하는 경우, 오픈 블록의 개수를 줄일 수 있다면 복구 동작에 소요되는 비용이 감소될 것이다.
예를 들어, 메모리 컨트롤러(2100)는, 메모리 장치(2200)에 공급되는 전압에 발생한 전압 이상의 횟수를 기반으로 새로운 오픈 블록을 지정할지 여부를 결정할 수 있다. 이와 관련된 상세한 실시 예들이 관련되는 도면을 참조하여 후술된다.
메모리 장치(2200)는, 메모리 컨트롤러(2100)의 제어에 따라 프로그램 동작(program operation), 리드 동작(read operation) 또는 소거 동작(erase operation) 중 적어도 하나의 동작을 수행할 수 있다. 예를 들어, 메모리 장치(2200)는, 메모리 컨트롤러(2100)로부터 프로그램 커맨드, 어드레스 및 데이터를 수신하고, 프로그램 커맨드 및 어드레스에 따라 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(2200)는, 메모리 컨트롤러(2100)로부터 수신되는 리드 커맨드 및 어드레스에 따라 리드 동작을 수행하고, 리드 데이터를 메모리 컨트롤러(2100)에게 제공할 수 있다. 예를 들어, 메모리 장치(2200)는, 메모리 컨트롤러(2100)로부터 수신되는 소거 커맨드 및 어드레스에 따라 소거 동작을 수행할 수 있다.
메모리 장치(2200)는, 전원 공급이 차단되면 저장된 데이터가 소멸되는 휘발성 메모리 장치로 이루어지거나, 전원 공급이 차단되더라도 저장된 데이터가 유지되는 비휘발성 메모리 장치로 이루어질 수 있다. 메모리 장치(2200)는, 복수의 메모리 블록들(3000)을 포함할 수 있다.
도 2는 도 1에 도시된 메모리 블록들을 설명하기 위한 예시도이다.
메모리 블록들(3000)은, 제 1 메모리 블록 그룹(2242) 및 제 2 메모리 블록 그룹(2244)을 포함할 수 있다.
일 실시 예에서, 제 1 메모리 블록 그룹(2242) 및 제 2 메모리 블록 그룹(2244)에 포함된 모든 메모리 블록들은, 셀당 m-비트 데이터가 저장되는 메모리 블록들일 수 있다. 여기서, m은 자연수일 수 있다.
예를 들어, 제 1 메모리 블록 그룹(2242) 및 제 2 메모리 블록 그룹(2244)에 포함된 모든 메모리 블록들은, 셀당 1-비트 데이터가 저장되는 SLC(single-level cell) 블록들일 수 있다. SLC 블록들 각각에 포함된 물리 페이지(physical page)들 각각에는 하나의 논리 페이지(logical page) 데이터가 저장될 수 있다. 하나의 논리 페이지 데이터는, 하나의 물리 페이지에 포함된 메모리 셀들의 개수만큼의 비트 수를 갖는 데이터를 포함할 수 있다.
예를 들어, 제 1 메모리 블록 그룹(2242) 및 제 2 메모리 블록 그룹(2244)에 포함된 모든 메모리 블록들은, MLC(multi-level cell) 블록들일 수 있다. 예를 들어, 제 1 메모리 블록 그룹(2242) 및 제 2 메모리 블록 그룹(2244)에 포함된 모든 메모리 블록들은, 셀당 2-비트 데이터가 저장되는 2-비트 MLC 블록들이거나, 셀당 3-비트 데이터가 저장되는 3-비트 MLC 블록들(TLC(triple-level cell) 블록들이라 언급될 수 있다)이거나, 또는 셀당 4-비트 데이터가 저장되는 4-비트 MLC 블록들(QLC(quad-level cell) 블록들이라 언급될 수 있다)일 수 있다. 2-비트 MLC 블록에 포함된 물리 페이지들 각각에는 2 개의 논리 페이지 데이터가 저장될 수 있고, 3-비트 MLC 블록에 포함된 물리 페이지들 각각에는 3 개의 논리 페이지 데이터가 저장될 수 있으며, 4-비트 MLC 블록들에 포함된 물리 페이지들 각각에는 4 개의 논리 페이지 데이터가 저장될 수 있다.
예를 들어, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들에는 호스트(1000)로부터 프로그램 요청된 데이터 또는 메모리 시스템(2000)의 내부 동작에 필요한 메타(meta) 데이터 중 적어도 하나가 저장될 수 있고, 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록들에는 가비지 컬렉션 동작 시 클로즈드 블록(closes block)에 포함된 유효 페이지 데이터가 저장될 수 있다.
일 실시 예에서, 제 1 메모리 블록 그룹(2242)에 포함된 모든 메모리 셀들은 셀당 m-비트 데이터가 저장되는 메모리 블록들일 수 있고, 제 2 메모리 블록 그룹(2244)에 포함된 모든 메모리 셀들은 셀당 n-비트 데이터가 저장되는 메모리 블록들일 수 있다. 여기서, m은 자연수이고, n은 m보다 큰 자연수일 수 있다.
예를 들어, 제 1 메모리 블록 그룹(2242)에 포함된 모든 메모리 셀들은 SLC 블록들일 수 있고, 제 2 메모리 블록 그룹(2244)에 포함된 모든 메모리 셀들은 MLC 블록들일 수 있다.
예를 들어, 제 1 메모리 블록 그룹(2242)에 포함된 모든 메모리 셀들은 2-비트 MLC 블록들일 수 있고, 제 2 메모리 블록 그룹(2244)에 포함된 모든 메모리 셀들은 3-비트 MLC 블록들이거나 또는 4-비트 MLC 블록들일 수 있다.
예를 들어, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들에는 호스트(1000)로부터 프로그램 요청된 데이터가 저장될 수 있고, 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록들에는 메모리 시스템(2000)의 내부 동작에 필요한 메타 데이터가 저장될 수 있다.
반대로, 제 1 메모리 블록 그룹(2242)에 포함된 모든 메모리 셀들은 셀당 n-비트 데이터가 저장되는 메모리 블록들일 수 있고, 제 2 메모리 블록 그룹(2244)에 포함된 모든 메모리 셀들은 셀당 m-비트 데이터가 저장되는 메모리 블록들일 수 있다. 여기서, m은 자연수이고, n은 m보다 큰 자연수일 수 있다.
예를 들어, 제 1 메모리 블록 그룹(2242)에 포함된 모든 메모리 셀들은 MLC 블록들일 수 있고, 제 2 메모리 블록 그룹(2244)에 포함된 모든 메모리 셀들은 SLC 블록들일 수 있다.
예를 들어, 제 1 메모리 블록 그룹(2242)에 포함된 모든 메모리 셀들은 3-비트 MLC 블록들이거나 또는 4-비트 MLC 블록들일 수 있고, 제 2 메모리 블록 그룹(2244)에 포함된 모든 메모리 셀들은 2-비트 MLC 블록들일 수 있다.
제 1 메모리 블록 그룹(2242) 및 제 2 메모리 블록 그룹(2244) 각각은, 적어도 하나의 프리 블록(free block)을 포함할 수 있다. 프리 블록은, 데이터가 프로그램되어 있지 않은 메모리 블록들 중 오픈 블록(open block)으로 지정되어 있지 않은 메모리 블록일 수 있다.
제 1 메모리 블록 그룹(2242) 및 제 2 메모리 블록 그룹(2244) 각각은, 적어도 하나의 오픈 블록(open block)을 포함할 수 있다. 오픈 블록은, 프로그램 동작을 수행하기 위하여 프리 블록들 중에서 지정된 메모리 블록으로서, 모든 페이지에 데이터가 프로그램되어 있지 않거나 일부 페이지에 데이터가 프로그램되어 있는 메모리 블록일 수 있다. 즉, 오픈 블록은, 아직 프로그램 동작이 수행되지 않았으나 프로그램 동작을 수행하기 위하여 지정된 메모리 블록이거나, 또는 프로그램 동작을 수행 중인 메모리 블록일 수 있다.
제 1 메모리 블록 그룹(2242) 및 제 2 메모리 블록 그룹(2244) 각각은, 적어도 하나의 클로즈드 블록(closed block)을 포함할 수 있다. 클로즈드 블록은, 모든 페이지에 데이터가 프로그램된 메모리 블록일 수 있다.
메모리 컨트롤러(2100)는, 전압 이상이 빈번하게 발생하지 않는 상황에서 복수의 오픈 블록을 유지할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 제 1 메모리 블록 그룹(2242) 중에서 적어도 하나의 오픈 블록을 유지하고, 제 2 메모리 블록 그룹(2244) 중에서 적어도 하나의 오픈 블록을 유지할 수 있다.
메모리 컨트롤러(2100)는, 전압 이상이 빈번하게 발생하는 상황에서, 전압 이상이 빈번하게 발생하지 않는 상황에 비하여, 오픈 블록의 개수를 더 적게 유지할 수 있다.
도 3은 본 발명의 일 실시 예에 따라 오픈 블록을 지정하는 방법을 설명하기 위한 예시도이다.
도 3을 참조하여 설명하는 실시 예에서, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록(2242a)과 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록(2244a)이 오픈 블록으로 지정되어 있는 상황을 가정한다.
실시 예에 따라, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들 중에서 복수의 메모리 블록이 오픈 블록으로 지정되어 있을 수도 있고, 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록들 중에서 복수의 메모리 블록이 오픈 블록으로 지정되어 있을 수도 있다.
메모리 컨트롤러(2100)는, 오픈 블록으로 지정된 메모리 블록들(2242a, 2244a)에 프로그램 동작을 수행할 수 있다.
메모리 컨트롤러(2100)는, 오픈 블록으로 지정된 메모리 블록들(2242a, 2244a) 중 어느 하나가 클로즈드 블록이 되는 경우, 새로운 오픈 블록을 지정할지 여부를 결정할 수 있다. 도 3에는, 일 예로서, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들 중 메모리 블록(2242a)이 오픈 블록에서 클로즈드 블록으로 되는 경우가 도시되었다.
메모리 블록(2242a)이 오픈 블록에서 클로즈드 블록으로 되는 경우, 메모리 컨트롤러(2100)는, 메모리 장치(2200)에서 전압 이상이 발생한 횟수를 기반으로 새로운 오픈 블록을 지정할지 여부를 결정할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 전압 이상이 발생한 횟수가 제 1 임계 값을 초과하는지 여부에 따라 새로운 오픈 블록을 지정할지 여부를 결정할 수 있다.
일 실시 예에서, 메모리 컨트롤러(2100)는, 전압 이상이 발생한 시간을 나타내는 정보를 참조하여 전압 이상이 발생한 횟수를 산출할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 전압 이상이 발생한 시간을 나타내는 정보를 참조하여, 메모리 블록(2242a)이 클로즈드 블록으로 되는 시점으로부터 상기 시점 이전의 설정된 시간 구간 동안에 발생한 전압 이상의 횟수를 산출할 수 있다. 이와 관련된 구체적인 예가 도 5를 참조하여 후술된다.
일 실시 예에서, 메모리 컨트롤러(2100)는, 오픈 블록에서 클로즈드 블록으로 된 메모리 블록(2242a)에 포함된 더미 물리 페이지들의 개수를 기반으로 전압 이상이 발생한 횟수를 산출할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 메모리 블록(2242a)에 포함된 더미 물리 페이지들의 개수를 전압 이상이 발생한 횟수로 결정할 수 있다. 이와 관련된 구체적인 예가 도 6을 참조하여 후술된다.
일 실시 예에서, 메모리 컨트롤러(2100)는, 전압 이상이 발생한 횟수를 기반으로 새로운 오픈 블록을 지정할지 여부를 결정할 수 있다.
일 실시 예에서, 메모리 컨트롤러(2100)는, 전압 이상이 발생한 횟수가 제 1 임계 값을 초과하는 경우, 새로운 오픈 블록을 지정하지 않을 수 있다. 따라서, 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록(2244a)만이 오픈 블록으로 유지될 수 있다.
일 실시 예에서, 메모리 컨트롤러(2100)는, 전압 이상이 발생한 횟수가 제 1 임계 값을 초과하는 경우, 메모리 블록들(3000) 중에서 오픈 블록으로 지정된 메모리 블록이 존재하는지 여부를 고려하여 새로운 오픈 블록을 지정할지 여부를 결정할 수 있다.
일 실시 예에서, 메모리 컨트롤러(2100)는, 전압 이상이 발생한 횟수가 제 1 임계 값을 초과하고, 메모리 블록들(3000) 중에서 오픈 블록으로 지정된 메모리 블록이 존재하는 경우, 새로운 오픈 블록을 지정하지 않을 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 제 2 메모리 블록에 포함된 메모리 블록(2244a)이 오픈 블록으로 지정되어 있는 경우, 메모리 컨트롤러(2100)는 새로운 오픈 블록을 지정하지 않을 수 있다.
일 실시 예에서, 메모리 컨트롤러(2100)는, 전압 이상이 발생한 횟수가 제 1 임계 값을 초과하고, 메모리 블록들(3000) 중에서 오픈 블록으로 지정된 메모리 블록이 존재하지 않는 경우, 새로운 오픈 블록을 지정할 수 있다. 예를 들어, 도 3에 도시된 예에서, 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록(2244a)이 이미 클로즈드 블록이 되어 있는 경우, 메모리 컨트롤러(2100)는, 새로운 오픈 블록을 지정할 수 있다.
예를 들어, 제 1 메모리 블록 그룹(2242) 및 제 2 메모리 블록 그룹(2244)에 포함된 모든 메모리 블록들이 SLC 블록들이거나 m-비트 MLC 블록들인 경우, 메모리 컨트롤러(2100)는, 제 1 메모리 블록 그룹(2242)에 속한 메모리 블록들 중 어느 하나의 메모리 블록을 오픈 블록으로 지정하거나, 제 2 메모리 블록 그룹(2244)에 속한 메모리 블록들 중 어느 하나의 메모리 블록을 오픈 블록으로 지정할 수 있다. 여기서, m은 2이 상의 자연수일 수 있다.
예를 들어, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들이 셀당 m-비트 데이터가 저장되는 메모리 블록들이고 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록들이 셀당 n-비트 데이터가 저장되는 메모리 블록들인 경우, 메모리 컨트롤러(2100)는, 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록들 중에서 새로운 오픈 블록을 지정할 수 있다. 여기서, m은 자연수이고, n은 m보다 큰 자연수일 수 있다.
예를 들어, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들이 셀당 n-비트 데이터가 저장되는 메모리 블록들이고 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록들이 셀당 m-비트 데이터가 저장되는 메모리 블록들인 경우, 메모리 컨트롤러(2100)는, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들 중에서 새로운 오픈 블록을 지정할 수 있다. 여기서, m은 자연수이고, n은 m보다 큰 자연수일 수 있다.
일 실시 예에서, 메모리 컨트롤러(2100)는, 전압 이상이 발생한 횟수가 제 1 임계 값 이하인 경우, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들 중 어느 하나의 메모리 블록을 새로운 오픈 블록으로 지정할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 메모리 컨트롤러(2100)는, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들 중 메모리 블록(2242b)을 새로운 오픈 블록으로 지정할 수 있다.
일 실시 예에서, 메모리 컨트롤러(2100)는, 전압 이상이 발생한 횟수가 제 1 임계 값 이하인 경우, 제 1 메모리 블록 그룹(2242)에 포함된 모든 메모리 블록들의 개수 대비 제 1 메모리 블록 그룹(2242)에 포함된 프리 블록들의 개수의 비율 또는 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록들 중 오픈 블록으로 지정된 메모리 블록이 존재하는지 여부 중 적어도 하나를 고려하여, 새로운 오픈 블록을 지정할지 여부를 고려할 수 있다.
예를 들어, 메모리 컨트롤러(2100)는, 제 1 메모리 블록 그룹(2242)에 포함된 프리 블록들의 개수의 비율이 제 2 임계 값 이상인 경우, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록(2242b)을 새로운 오픈 블록으로 지정할 수 있다.
예를 들어, 메모리 컨트롤러(2100)는, 제 1 메모리 블록 그룹(2242)에 포함된 프리 블록들의 개수의 비율이 제 2 임계 값 미만이고 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록들 중 오픈 블록으로 지정된 메모리 블록이 존재하는 경우, 새로운 오픈 블록을 지정하지 않을 수 있다.
도 4는 본 발명의 일 실시 예에 따라 오픈 블록을 지정하는 방법을 설명하기 위한 예시도이다.
도 4를 참조하여 설명하는 실시 예에서, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록(2242a)이 클로즈드 블록이 된 후, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들 중에서 새로운 오픈 블록이 지정되지 않은 경우를 가정한다. 즉, 메모리 블록들(3000) 중 메모리 블록(2244a)만이 오픈 블록으로 지정되어 있는 상황을 가정한다.
일 실시 예에서, 메모리 컨트롤러(2100)는, 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록(2244a)이 오픈 블록에서 클로즈드 블록으로 되는 경우, 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록들 중 어느 하나의 메모리 블록(2244b)을 새로운 오픈 블록으로 지정할 수 있다.
일 실시 예에서, 메모리 컨트롤러(2100)는, 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록(2244b)을 새로운 오픈 블록으로 지정하는 경우, 메모리 장치(2200)에 전압 이상이 발생한 횟수를 산출하고, 산출된 횟수를 기반으로 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들 중 추가적인 새로운 오픈 블록을 지정할지 여부를 결정할 수 있다.
예를 들어, 메모리 컨트롤러(2100)는, 전압 이상이 발생한 횟수가 제 1 임계 값 이하이고, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들 중 오픈 블록으로 지정된 메모리 블록이 존재하지 않는 경우, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들의 개수 대비 제 1 메모리 블록 그룹(2242)에 포함된 프리 블록들의 개수의 비율을 고려하여, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들 중에서 어느 하나의 메모리 블록을 추가적인 새로운 오픈 블록으로 지정할지 여부를 결정할 수 있다.
예를 들어, 메모리 컨트롤러(2100)는, 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록(2244a)이 오픈 블록에서 클로즈드 블록으로 되는 시점에 제 1 메모리 블록 그룹(2242)에 포함된 전체 메모리 블록들의 개수 대비 제 1 메모리 블록 그룹(2242)에 포함된 프리 블록들의 개수의 비율을 산출할 수 있다. 산출된 비율이 제 2 임계 값 이상인 경우, 메모리 컨트롤러(2100)는, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들 중에서 어느 하나의 메모리 블록(2242b)을 추가적인 새로운 오픈 블록으로 지정할 수 있다. 산출된 비율이 제 2 임계 값 미만인 경우, 메모리 컨트롤러(2100)는, 추가적인 새로운 오픈 블록을 지정하지 않을 수 있다.
일 실시 예에서, 메모리 컨트롤러(2100)는, 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록(2244a)이 오픈 블록에서 클로즈드 블록으로 되는 경우, 메모리 장치(2200)에 전압 이상이 발생한 횟수가 제 1 임계 값을 초과하더라도, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들 중 오픈 블록으로 지정된 메모리 블록이 존재하지 않는 경우 새로운 오픈 블록을 지정할 수 있다.
예를 들어, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록이 셀당 m-비트 데이터가 저장되는 메모리 블록들이고 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록들이 셀당 n-비트 데이터가 저장되는 메모리 블록들인 경우, 메모리 컨트롤러(2100)는 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록들 중에서 새로운 오픈 블록을 지정할 수 있다. 여기서, m 및 n은 서로 다른 자연수 일 수 있다. 일 실시 예에서, n은 m보다 큰 자연수일 수 있다.
예를 들어, 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들이 셀당 n-비트 데이터가 저장되는 메모리 블록들이고 제 2 메모리 블록 그룹(2244)에 포함된 메모리 블록들이 셀당 m-비트 데이터가 저장되는 메모리 블록들인 경우, 메모리 컨트롤러(2100)는 제 1 메모리 블록 그룹(2242)에 포함된 메모리 블록들 중에서 새로운 오픈 블록을 지정할 수 있다. 여기서, m 및 n은 서로 다른 자연수 일 수 있다. 일 실시 예에서, n은 m보다 큰 자연수일 수 있다.
도 5는 전압 이상이 발생한 횟수를 산출하는 예를 설명하기 위한 도면이다.
메모리 컨트롤러(2100)는, 메모리 장치(2200)에 공급되는 전압에 전압 이상이 발생할 때마다, 전압 이상이 발생한 시간을 나타내는 정보를 생성할 수 있다.
메모리 컨트롤러(2100)는, 메모리 블록들 중 어느 하나의 메모리 블록이 오픈 블록에서 클로즈드 블록으로 되는 경우, 전압 이상이 발생한 시간을 나타내는 정보를 참조하여 전압 이상이 발생한 횟수를 산출할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 전압 이상이 발생한 시간을 나타내는 정보를 참조하여, 메모리 블록들 중 어느 하나의 메모리 블록이 오픈 블록에서 클로즈드 블록으로 되는 시점으로부터 상기 시점 이전의 설정된 시간 구간 동안에 발생한 전압 이상의 횟수를 산출할 수 있다.
도 6은 전압 이상이 발생한 횟수를 산출하는 예를 설명하기 위한 도면이다.
메모리 컨트롤러(2100)는, 오픈 블록으로 지정된 메모리 블록에 프로그램 동작을 수행하는 중에 전압 이상이 검출되는 경우, 프로그램 동작이 수행 중이던 물리 페이지에 더미 데이터를 프로그램할 수 있다. 도 6에 도시된 예에서, 노멀 물리 페이지(normal physical page)는 프로그램 요청된 데이터가 프로그램된 물리 페이지를 나타내고, 더미 물리 페이지(dummy physical page)는 더미 데이터가 프로그램된 물리 페이지를 나타낸다.
메모리 컨트롤러(2100)는, 메모리 블록들 중 어느 하나의 메모리 블록이 오픈 블록에서 클로즈드 블록으로 되는 경우, 클로즈드 블록으로 된 메모리 블록에 포함된 더미 물리 페이지들의 개수를 산출하고, 산출된 개수를 전압 이상이 발생한 횟수로 결정할 수 있다.
일 실시 예에서, 메모리 컨트롤러(2100)는, 오픈 블록으로 지정된 메모리 블록의 물리 페이지에 더미 데이터를 프로그램할 때마다, 해당 메모리 블록에 대응하여 더미 데이터가 프로그램된 횟수를 갱신하고, 갱신된 횟수 정보를 보유할 수 있다. 따라서, 클로즈드 블록으로 된 메모리 블록에 대응하는 갱신된 횟수 정보를 확인하면, 클로즈드 블록으로 된 메모리 블록에 포함된 더미 물리 페이지들의 개수가 산출될 수 있다.
일 실시 예에서, 메모리 장치(2200)는 물리 페이지들 각각에 대응하는 플래그(flag) 셀을 포함할 수 있다. 메모리 컨트롤러(2100)는, 더미 데이터가 프로그램되는 물리 페이지에 대응하는 플래그 셀을 제 1 설정 값, 예를 들어 '1'로 프로그램할 수 있고, 프로그램 요청된 데이터가 프로그램되는 물리 페이지에 대응하는 플래그 셀을 제 2 설정 값, 예를 들어 '0'으로 프로그램할 수 있다. 따라서, 클로즈드 블록으로 된 메모리 블록에 포함된 플래그 셀들 중 제 1 설정 값, 예를 들어 '1'로 프로그램된 플래그 셀의 개수를 확인하면, 클로즈드 블록으로 된 메모리 블록에 포함된 더미 물리 페이지들의 개수가 산출될 수 있다.
도 7은 도 1에 도시된 메모리 장치를 설명하기 위한 예시도이다.
메모리 장치(2200)는, 제어 로직(control logic; 2210), 주변 회로들(2220) 및 메모리 셀 어레이(memory cell array; 2240)를 포함할 수 있다.
제어 로직(2210)은, 메모리 컨트롤러(2100)의 제어 하에 주변 회로들(2220)을 제어할 수 있다.
제어 로직(2210)은, 입출력 회로(2226)를 통하여 메모리 컨트롤러(2100)로부터 수신되는 커맨드(CMD) 및 어드레스(ADD)에 응답하여 주변 회로들(2220)을 제어할 수 있다. 예를 들어, 제어 로직(2210)은, 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 컬럼 어드레스(CADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRY_BIT<#>)를 출력할 수 있다. 제어 로직(2210)은, 전류 센싱 회로(2234)로부터 수신되는 패스 신호(PASS) 또는 페일 신호(FAIL)에 응답하여 검증 동작이 패스되었는지 또는 페일되었는지 여부를 판단할 수 있다.
주변 회로들(2220)은 메모리 셀 어레이(2240)에 데이터를 저장하기 위한 프로그램 동작(program operation), 메모리 셀 어레이(2240)에 저장된 데이터를 출력하기 위한 리드 동작(read operation), 메모리 셀 어레이(2240)에 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행할 수 있다.
주변 회로들(2220)은, 전압 생성 회로(voltage generator; 2222), 로우 디코더(row decoder; 2224), 입출력 회로(input/output circuit; 2226), 컬럼 디코더(column decoder; 2228), 페이지 버퍼 그룹(page buffer group; 2232) 및 전류 센싱 회로(current sensing circuit; 2234)를 포함할 수 있다.
전압 생성 회로(2222)는, 제어 로직(2210)으로부터 수신되는 동작 신호(OP_CMD)에 응답하여 프로그램 동작, 리드 동작 및 소거 동작에 이용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성 회로(2222)는, 프로그램 전압, 검증 전압, 패스 전압, 리드 전압, 소거 전압 및 턴-온 전압 등을 로우 디코더(2224)로 전달할 수 있다.
로우 디코더(2224)는, 제어 로직(2210)으로부터 수신되는 로우 어드레스(RADD)에 응답하여 메모리 셀 어레이(2240)에 포함된 메모리 블록들 중 선택된 메모리 블록에 연결된 로컬 라인들(Local Lines; LL)에 동작 전압들(Vop)을 전달할 수 있다. 로컬 라인들(LL)은, 로컬 워드 라인들(local word lines), 로컬 드레인 셀렉트 라인들(local drain select lines) 및 로컬 소스 셀렉트 라인들(local source select lines)을 포함할 수 있다. 이 외에도, 로컬 라인들(LL)은 소스 라인(source line) 등 메모리 블록에 연결된 다양한 라인들을 포함할 수 있다.
입출력 회로(2226)는, 입출력 라인들(IO)을 통해 메모리 컨트롤러로부터 수신되는 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(2210)에 전달하거나, 컬럼 디코더(2228)와 데이터(DATA)를 주고 받을 수 있다.
컬럼 디코더(2228)는, 제어 로직(2210)으로부터 수신되는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(2226)와 페이지 버퍼 그룹(2232) 사이에서 데이터를 전달할 수 있다. 예를 들어, 컬럼 디코더(2228)는, 데이터 라인들(DL)을 통해 페이지 버퍼들(PB1~PBm)과 데이터를 주고 받거나, 컬럼 라인들(CL)을 통해 입출력 회로(2226)와 데이터를 주고 받을 수 있다.
페이지 버퍼 그룹(2232)은, 메모리 블록들(BLK1~BLKi)에 공통으로 연결된 비트 라인들(BL1~BLm)에 연결될 수 있다. 페이지 버퍼 그룹(2232)은, 비트 라인들(BL1~BLm)에 연결된 복수의 페이지 버퍼들(PB1~PBm)을 포함할 수 있다. 예를 들어, 각각의 비트 라인마다 하나의 페이지 버퍼가 연결될 수 있다. 페이지 버퍼들(PB1~PBm)은, 제어 로직(2210)으로부터 수신되는 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들어, 페이지 버퍼들(PB1~PBm)은, 프로그램 동작 시 메모리 컨트롤러로부터 수신된 프로그램 데이터를 임시로 저장하고, 프로그램 데이터에 따라 비트 라인들(BL1~BLm)에 인가되는 전압을 조절할 수 있다. 또한, 페이지 버퍼들(PB1~PBm)은, 리드 동작 시 비트 라인들(BL1~BLm)을 통하여 수신되는 데이터를 임시로 저장하거나, 비트 라인들(BL1~BLm)의 전압 또는 전류를 센싱할 수 있다.
전류 센싱 회로(2234)는, 리드 동작 또는 검증 동작 시 제어 로직(2210)으로부터 수신되는 허용 비트(VRY_BTI<#>)에 응답하여 기준 전류를 생성하고, 기준 전류에 의하여 생성된 기준 전압과 페이지 버퍼 그룹(2232)으로부터 수신되는 센싱 전압(VPB)을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
메모리 셀 어레이(2240)는, 데이터가 저장되는 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 메모리 블록들(BLK1~BLKi)에는 사용자 데이터(user data) 및 비휘발성 메모리 장치(2200)의 동작에 필요한 다양한 정보가 저장될 수 있다. 메모리 블록들(BLK1~BLKi)은, 2차원 구조로 구현되거나 3차원 구조로 구현될 수 있으며, 서로 동일하게 구성될 수 있다.
메모리 블록들(BLK1~BLKi)은, 도 1 내지 도 4를 참조하여 설명한 메모리 블록들(3000)일 수 있다.
도 8은 메모리 블록을 설명하기 위한 예시도이다.
메모리 셀 어레이(2240)는 복수의 메모리 블록들을 포함할 수 있으며, 도 8에는 설명의 편의를 위하여 도 7에 도시된 메모리 블록들(BLK1~BLKi) 중 어느 하나의 메모리 블록(BLKi)이 도시되었다.
메모리 블록(BLKi)은 제 1 셀렉트 라인과 제 2 셀렉트 라인 사이에 서로 평행하게 배열된 복수의 워드 라인들이 연결될 수 있다. 여기서, 제 1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제 2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 구체적으로, 메모리 블록(BLKi)은, 비트 라인들(BL1~BLm)과 소스 라인(SL) 사이에 연결된 복수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLm)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제 1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제 1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 복수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제 1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 복수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKi)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PPG)이 포함될 수 있다.
도 9는 3차원으로 구성된 메모리 블록의 일 실시 예를 설명하기 위한 도면이다.
메모리 셀 어레이(2240)는 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 제 1 메모리 블록(BLK1)을 예를 들어 설명하면, 제 1 메모리 블록(BLK1)은 복수의 스트링들(ST11~ST1m, ST21~ST2m)을 포함할 수 있다. 실시 예로서, 복수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 'U'자형으로 형성될 수 있다. 제 1 메모리 블록(BLK1) 내에서, 행 방향(X 방향)으로 m개의 스트링들이 배열될 수 있다. 도 9에서, 열 방향(Y 방향)으로 2개의 스트링들이 배열되는 것으로 도시되었으나, 이는 설명의 편의를 위한 것으로서 열 방향(Y 방향)으로 3개 이상의 스트링들이 배열될 수 있다.
복수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 적어도 하나의 소스 셀렉트 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT) 및 적어도 하나의 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다.
소스 및 드레인 셀렉트 트랜지스터들(SST 및 DST)과 메모리 셀들(MC1~MCn)은 서로 유사한 구조를 가질 수 있다. 예를 들면, 소스 및 드레인 셀렉트 트랜지스터들(SST 및 DST)과 메모리 셀들(MC1~MCn) 각각은 채널막, 터널 절연막, 전하 트랩막 및 블로킹 절연막을 포함할 수 있다. 예를 들면, 채널막을 제공하기 위한 필라(pillar)가 각 스트링에 제공될 수 있다. 예를 들면, 채널막, 터널 절연막, 전하 트랩막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 스트링에 제공될 수 있다.
각 스트링의 소스 셀렉트 트랜지스터(SST)는 소스 라인(SL)과 메모리 셀들(MC1~MCp) 사이에 연결될 수 있다.
실시 예로서, 동일한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 행 방향으로 연장되는 소스 셀렉트 라인에 연결될 수 있고, 상이한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 상이한 소스 셀렉트 라인들에 연결될 수 있다. 도 9에서, 제 1 행의 스트링들(ST11~ST1m)의 소스 셀렉트 트랜지스터들은 제 1 소스 셀렉트 라인(SSL1)에 연결될 수 있다. 제 2 행의 스트링들(ST21~ST2m)의 소스 셀렉트 트랜지스터들은 제 2 소스 셀렉트 라인(SSL2)에 연결될 수 있다.
다른 실시 예로서, 스트링들(ST11~ST1m, ST21~ST2m)의 소스 셀렉트 트랜지스터들은 하나의 소스 셀렉트 라인에 공통으로 연결될 수 있다.
각 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에 연결될 수 있다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 수직 방향(Z 방향)으로 순차적으로 배열될 수 있으며, 소스 셀렉트 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 서로 직렬로 연결될 수 있다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 수직 방향(Z 방향)으로 순차적으로 배열될 수 있으며, 파이프 트랜지스터(PT)와 드레인 셀렉트 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 서로 연결될 수 있다. 각 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제n 워드 라인들(WL1~WLn)에 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 각 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결될 수 있다.
각 스트링의 드레인 셀렉트 트랜지스터(DST)는 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 스트링들은 행 방향으로 연장되는 드레인 셀렉트 라인에 연결될 수 있다. 제 1 행의 스트링들(ST11~ST1m)의 드레인 셀렉트 트랜지스터들은 제 1 드레인 셀렉트 라인(DSL1)에 연결될 수 있다. 제 2 행의 스트링들(ST21~ST2m)의 드레인 셀렉트 트랜지스터들은 제 2 드레인 셀렉트 라인(DSL2)에 연결될 수 있다.
열 방향으로 배열되는 스트링들은 열 방향으로 연장되는 비트 라인들에 연결될 수 있다. 도 9에서 제 1 열의 스트링들(ST11, ST21)은 제 1 비트 라인(BL1)에 연결될 수 있다. 제 m 열의 스트링들(ST1m, ST2m)은 제 m 비트 라인(BLm)에 연결될 수 있다.
행 방향으로 배열되는 스트링들 중에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지(page)를 구성할 수 있다. 예를 들면, 제 1 행의 스트링들(ST11~ST1m) 중 제 1 워드 라인(WL1)에 연결된 메모리 셀들은 하나의 페이지를 구성할 수 있다. 제 2 행의 스트링들(ST21~ST2m) 중 제 1 워드 라인(WL1)에 연결된 메모리 셀들은 다른 하나의 페이지를 구성할 수 있다. 드레인 셀렉트 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 스트링들 중 하나의 페이지가 선택될 것이다.
도 10은 3차원으로 구성된 메모리 블록의 다른 실시 예를 설명하기 위한 도면이다.
메모리 셀 어레이(2240)는 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 제 1 메모리 블록(BLK1)을 예를 들어 설명하면, 제 1 메모리 블록(BLK1)은 복수의 스트링들(ST11'~ST1m', ST21'~ST2m')을 포함할 수 있다. 복수의 스트링들(ST11'~ST1m', ST21'~ST2m') 각각은 수직 방향(Z 방향)을 따라 연장될 수 있다. 메모리 블록(BLKi) 내에서, 행 방향(X 방향)으로 m'개의 스트링들이 배열될 수 있다. 도 10에서는 열 방향(Y 방향)으로 2개의 스트링들이 배열되는 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것으로서 열 방향(Y 방향)으로 3개 이상의 스트링들이 배열될 수 있다.
복수의 스트링들(ST11'~ST1m', ST21'~ST2m') 각각은, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함할 수 있다.
각 스트링의 소스 선택 트랜지스터(SST)는 소스 라인(SL)과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 동일한 행에 배열된 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결될 수 있다. 제 1 행에 배열된 스트링들(ST11'~ST1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결될 수 있다. 제 2 행에 배열된 스트링들(ST21'~ST2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결될 수 있다. 다른 실시 예로서, 스트링들(ST11'~ST1m', ST21'~ST2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통으로 연결될 수 있다.
각 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라 제 1 메모리 블록(BLK1)에 저장된 데이터의 신뢰성이 향상될 수 있다.
각 스트링의 드레인 선택 트랜지스터(DST)는 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 스트링들의 드레인 선택 트랜지스터들(DST)은 행 방향으로 연장되는 드레인 선택 라인에 연결될 수 있다. 제 1 행의 스트링들(ST11'~ST1m')의 드레인 선택 트랜지스터들(DST)은 제 1 드레인 선택 라인(DSL1)에 연결될 수 있다. 제 2 행의 스트링들(ST21'~ST2m')의 드레인 선택 트랜지스터들(DST)은 제 2 드레인 선택 라인(DSL2)에 연결될 수 있다.
즉, 각 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 10의 제 1 메모리 블록(BLK1)은 도 9의 제 1 메모리 블록(BLK1)과 유사한 등가 회로를 가질 수 있다.
도 11은 도 1에 도시된 메모리 컨트롤러를 설명하기 위한 예시도이다.
메모리 컨트롤러(2100)는, 호스트 인터페이스(2110), 메모리 인터페이스(2120), 중앙 처리 장치(2130), 전압 이상 검출부(2140) 및 버퍼 메모리(2150)를 포함할 수 있다. 호스트 인터페이스(2110), 메모리 인터페이스(2120), 전압 이상 검출부(2140) 및 버퍼 메모리(2150)는, 중앙 처리 장치(2130)에 의해 제어될 수 있다.
호스트 인터페이스(2110)는, 다양한 인터페이스 프로토콜을 이용하여 호스트(1000)와 통신을 수행할 수 있다. 예를 들어, 호스트 인터페이스(2110)는, NVMe(Non-Volatile Memory express), PCI-E(Peripheral Component Interconnect-Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface), UFS(Universal Flash Storage), SCSI(Small Computer Small Interface) 또는 SAS(serial attached SCSI) 중 적어도 하나의 인터페이스 프로토콜을 이용하여 호스트(1000)와 통신할 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
메모리 인터페이스(2120)는, 다양한 인터페이스 프로토콜을 이용하여 메모리 장치(2200)와 통신을 수행할 수 있다.
중앙 처리 장치(2130)는, 메모리 장치(2200)를 제어하기 위하여, 각종 연산을 수행하거나 커맨드 및 어드레스를 생성할 수 있다. 예를 들어, 중앙 처리 장치(2130)는, 호스트 인터페이스(2110)로부터 전달되는 요청에 따라, 프로그램 동작, 리드 동작 및 소거 동작 등에 필요한 다양한 커맨드들 및 어드레스들을 생성하여 메모리 장치(2200)에게 출력할 수 있다.
중앙 처리 장치(2130)는, 자체적인 판단에 의하여 가비지 컬렉션(garbage collection) 동작을 수행할 수 있으며, 가비지 컬렉션 동작에 필요한 커맨드 및 어드레스를 생성하여 메모리 장치(2200)에게 출력할 수 있다.
중앙 처리 장치(2130)는, 오픈 블록을 관리할 수 있다. 예를 들어, 중앙 처리 장치(2130)는, 메모리 블록들 중 어느 하나의 메모리 블록이 오픈 블록에서 클로즈드 블록으로 되는 경우, 전압 이상이 발생한 횟수를 기반으로, 도 1 내지 도 6을 참조하여 설명한 바와 같은 새로운 오픈 블록 또는 추가적인 새로운 오픈 블록을 지정하는 동작을 수행할 수 있다.
전압 이상 검출부(2140)는, 메모리 장치(2200)에 공급되는 전압을 모니터링하고, 메모리 장치(2200)에 공급되는 전압에 전압 이상이 발생할 때마다 전압 이상이 발생한 시간을 나타내는 정보를 생성하고, 생성된 정보를 중앙 처리 장치(2130)에게 제공할 수 있다.
버퍼 메모리(2150)는, 메모리 컨트롤러(2100)가 메모리 장치(2200)를 제어하는 동안 데이터를 임시로 저장하는 임시 메모리 장치일 수 있다.
버퍼 메모리(2150)는, 메모리 컨트롤러(2100)의 동작에 필요한 다양한 정보들을 저장하는 저장부(storage)로서 사용될 수 있다. 버퍼 메모리(2150)는, 다수의 테이블들을 저장할 수 있다. 일 실시 예에서, 버퍼 메모리(2150)에는, 논리 어드레스(logical address)와 물리 어드레스(physical address)가 맵핑된 어드레스 맵핑 테이블이 로드될 수 있다.
도 12는 도 1 및 도 11에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 시스템(memory system; 30000)은, 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet), PC(personal computer), PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(30000)은, 메모리 장치(2200)와 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함할 수 있다.
메모리 컨트롤러(2100)는, 프로세서(processor; 3100)의 제어에 따라 메모리 장치(2200)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작 등을 제어할 수 있다.
메모리 장치(2200)에 프로그램된 데이터는 메모리 컨트롤러(2100)의 제어에 따라 디스플레이(display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(radio transceiver; 3300)는, 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는, 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는, 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(2100) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(2100)는, 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(2200)에 전송할 수 있다. 또한, 무선 송수신기(3300)는, 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는, 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는, 메모리 컨트롤러(2100)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(3100)의 일부로서 구현될 수도 있고, 프로세서(3100)와는 별도의 칩으로 구현될 수 있다.
도 13은 도 1 및 도 11에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 시스템(memory system; 40000)은 PC(personal computer), 태블릿(tablet), 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은, 메모리 장치(2200)와 메모리 장치(2200)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함할 수 있다.
프로세서(processor; 4100)는, 입력 장치(input device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(2200)에 저장된 데이터를 디스플레이(display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는, 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는, 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(2100)의 동작을 제어할 수 있다. 실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와는 별도의 칩으로 구현될 수 있다.
도 14는 도 1 및 도 11에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 14를 참조하면, 메모리 시스템(50000)은, 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿으로 구현될 수 있다.
메모리 시스템(50000)은, 메모리 장치(2200)와 메모리 장치(2200)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함한다.
메모리 시스템(50000)의 이미지 센서(image sensor; 5200)는, 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(processor; 5100) 또는 메모리 컨트롤러(2100)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(display; 5300)를 통하여 출력되거나 메모리 컨트롤러(2100)를 통하여 메모리 장치(2200)에 저장될 수 있다. 또한, 메모리 장치(2200)에 저장된 데이터는, 프로세서(5100) 또는 메모리 컨트롤러(2100)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와는 별개의 칩으로 구현될 수 있다.
도 15는 도 1 및 도 11에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 15를 참조하면, 메모리 시스템(memory system; 70000)은, 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(2200), 메모리 컨트롤러(2100) 및 카드 인터페이스(card interface; 7100)를 포함할 수 있다.
메모리 컨트롤러(2100)는, 메모리 장치(2200)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는, SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(7100)는, 호스트(host; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(2100) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는, USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스(7100)는, 호스트(60000)가 이용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(2100)를 통하여 메모리 장치(2200)와 데이터 통신을 수행할 수 있다.
1000: 호스트
2000: 메모리 시스템
2100: 메모리 컨트롤러
2200: 메모리 장치
3000: 메모리 블록들

Claims (20)

  1. 제 1 메모리 블록 그룹 및 제 2 메모리 블록 그룹을 포함하는 메모리 장치; 및
    상기 제 1 메모리 블록 그룹에 포함된 메모리 블록들 중에서 제 1 메모리 블록을 오픈 블록(open block)으로 지정하고, 상기 제 2 메모리 블록 그룹에 포함된 메모리 블록들 중에서 제 2 메모리 블록을 상기 오픈 블록으로 지정하며, 상기 오픈 블록으로 지정된 제 1 및 제 2 메모리 블록에 프로그램 동작을 수행하는 메모리 컨트롤러를 포함하되,
    상기 메모리 컨트롤러는,
    상기 오픈 블록으로 지정된 제 1 메모리 블록이 클로즈드 블록(closed block)이 되는 경우, 상기 메모리 장치에 공급되는 전압에 발생한 전압 이상의 횟수를 기반으로 상기 제 1 또는 제 2 메모리 블록 그룹에 포함된 메모리 블록들 중에서 제 3 메모리 블록을 새로운 오픈 블록으로 지정할지 여부를 결정하는
    메모리 시스템.
  2. 제 1 항에 있어서, 상기 메모리 컨트롤러는,
    상기 제 1 메모리 블록이 상기 클로즈드 블록으로 되는 시점으로부터 상기 시점 이전의 설정된 시간 구간 동안에 발생한 상기 전압 이상의 횟수를 산출하는
    메모리 시스템.
  3. 제 1 항에 있어서, 상기 메모리 컨트롤러는,
    상기 클로즈드 블록으로 된 제 1 메모리 블록에 포함된 더미 물리 페이지들의 개수를 산출하고, 상기 산출된 더미 물리 페이지들의 개수를 기반으로 상기 전압 이상의 횟수를 산출하는
    메모리 시스템.
  4. 제 1 항에 있어서, 상기 메모리 컨트롤러는,
    상기 전압 이상의 횟수가 제 1 임계 값을 초과하는 경우, 상기 제 3 메모리 블록을 상기 새로운 오픈 블록으로 지정하지 않는
    메모리 시스템.
  5. 제 1 항에 있어서, 상기 메모리 컨트롤러는,
    상기 전압 이상의 횟수가 제 1 임계 값을 초과하는 경우, 상기 제 1 및 제 2 메모리 블록 그룹에 포함된 메모리 블록들 중 상기 오픈 블록으로 지정된 메모리 블록이 존재하는지 여부를 고려하여, 상기 제 3 메모리 블록을 상기 새로운 오픈 블록으로 지정할지 여부를 결정하는
    메모리 시스템.
  6. 제 5 항에 있어서, 상기 메모리 컨트롤러는,
    상기 제 1 및 제 2 메모리 블록 그룹에 포함된 메모리 블록들 중 상기 오픈 블록으로 지정된 메모리 블록이 존재하는 경우, 상기 제 3 메모리 블록을 상기 새로운 오픈 블록으로 지정하지 않는
    메모리 시스템.
  7. 제 5 항에 있어서, 상기 메모리 컨트롤러는,
    상기 제 1 및 제 2 메모리 블록 그룹에 포함된 메모리 블록들 중 상기 오픈 블록으로 지정된 메모리 블록이 존재하지 않는 경우, 상기 제 3 메모리 블록을 상기 새로운 오픈 블록으로 지정하는
    메모리 시스템.
  8. 제 7 항에 있어서,
    상기 제 1 및 제 2 메모리 블록 그룹에 포함된 모든 메모리 블록들에는 셀당 m(m은 자연수)-비트 데이터가 저장되는
    메모리 시스템.
  9. 제 7 항에 있어서,
    상기 제 1 메모리 블록 그룹에 포함된 메모리 블록들에는 셀당 m(m은 자연수)-비트 데이터가 저장되고, 상기 제 2 메모리 블록 그룹에 포함된 메모리 블록들에는 셀당 n(n은 m 보다 큰 자연수)-비트 데이터가 저장되며,
    상기 제 3 메모리 블록은 상기 제 2 메모리 블록 그룹에 포함되는
    메모리 시스템.
  10. 제 7 항에 있어서,
    상기 제 1 메모리 블록 그룹에 포함된 메모리 블록들에는 셀당 n(n은 자연수)-비트 데이터가 저장되고, 상기 제 2 메모리 블록 그룹에 포함된 메모리 블록들에는 셀당 m(m은 n 보다 작은 자연수)-비트 데이터가 저장되며,
    상기 제 3 메모리 블록은 상기 제 1 메모리 블록 그룹에 포함되는
    메모리 시스템.
  11. 제 1 항에 있어서, 상기 메모리 컨트롤러는,
    상기 전압 이상의 횟수가 제 1 임계 값 이하인 경우, 상기 제 1 메모리 블록 그룹에 포함된 상기 제 3 메모리 블록을 상기 새로운 오픈 블록으로 지정하는
    메모리 시스템.
  12. 제 11 항에 있어서, 상기 메모리 컨트롤러는,
    상기 제 2 메모리 블록 그룹에 포함된 메모리 블록들 중 상기 오픈 블록으로 지정된 메모리 블록이 존재하지 않는 경우, 상기 제 2 메모리 블록 그룹에 포함된 메모리 블록들 중 제 4 메모리 블록을 추가적인 새로운 오픈 블록으로 지정할지 여부를 결정하는
    메모리 시스템.
  13. 제 12 항에 있어서, 상기 메모리 컨트롤러는,
    상기 제 2 메모리 블록 그룹에 포함된 모든 메모리 블록들의 개수 대비 상기 제 2 메모리 블록 그룹에 포함된 프리 블록들의 개수의 비율을 고려하여, 상기 제 4 메모리 블록을 상기 추가적인 새로운 오픈 블록으로 지정할지 여부를 결정하는
    메모리 시스템.
  14. 제 13 항에 있어서, 상기 메모리 컨트롤러는,
    상기 제 2 메모리 블록 그룹에 포함된 프리 블록들의 개수의 비율이 제 2 임계 값 이상인 경우 상기 제 4 메모리 블록을 상기 추가적인 새로운 오픈 블록으로 지정하고, 상기 제 2 메모리 블록 그룹에 포함된 프리 블록들의 개수의 비율이 상기 제 2 임계 값 미만인 경우 상기 제 4 메모리 블록을 상기 추가적인 새로운 오픈 블록으로 지정하지 않는
    메모리 시스템.
  15. 제 1 항에 있어서, 상기 메모리 컨트롤러는,
    상기 전압 이상의 횟수가 제 1 임계 값 이하인 경우, 상기 제 1 메모리 블록 그룹에 포함된 모든 메모리 블록들의 개수 대비 상기 제 1 메모리 블록 그룹에 포함된 프리 블록들의 개수의 비율 또는 상기 제 2 메모리 블록 그룹에 포함된 메모리 블록들 중 상기 오픈 블록으로 지정된 메모리 블록이 존재하는지 여부 중 적어도 하나를 고려하여, 상기 제 3 메모리 블록을 상기 새로운 오픈 블록으로 지정할지 여부를 결정하는
    메모리 시스템.
  16. 제 15 항에 있어서, 상기 메모리 컨트롤러는,
    상기 제 1 메모리 블록 그룹에 포함된 프리 블록들의 개수의 비율이 제 2 임계 값 이상인 경우, 상기 제 1 메모리 블록 그룹에 포함된 상기 제 3 메모리 블록을 상기 새로운 오픈 블록으로 지정하는
    메모리 시스템.
  17. 제 15 항에 있어서, 상기 메모리 컨트롤러는,
    상기 제 1 메모리 블록 그룹에 포함된 프리 블록들의 개수의 비율이 제 2 임계 값 미만이고 상기 제 2 메모리 블록 그룹에 포함된 메모리 블록들 중 상기 오픈 블록으로 지정된 메모리 블록이 존재하는 경우, 상기 제 3 메모리 블록을 상기 새로운 오픈 블록으로 지정하지 않는
    메모리 시스템.
  18. 제 1 항에 있어서, 상기 메모리 컨트롤러는,
    상기 전압 이상의 횟수가 제 1 임계 값을 초과하고, 상기 제 2 메모리 블록 그룹에 포함된 메모리 블록들 중 상기 오픈 블록으로 지정된 메모리 블록이 존재하지 않는 경우, 상기 제 3 메모리 블록을 새로운 오픈 블록으로 지정하는
    메모리 시스템.
  19. 제 18 항에 있어서,
    상기 제 1 메모리 블록 그룹에 포함된 메모리 블록들에는 셀당 m(m은 자연수)-비트 데이터가 저장되고, 상기 제 2 메모리 블록 그룹에 포함된 메모리 블록들에는 셀당 n(n은 m 보다 큰 자연수)-비트 데이터가 저장되며,
    상기 제 3 메모리 블록은 상기 제 2 메모리 블록 그룹에 포함되는
    메모리 시스템.
  20. 제 18 항에 있어서,
    상기 제 1 메모리 블록 그룹에 포함된 메모리 블록들에는 셀당 n(n은 자연수)-비트 데이터가 저장되고, 상기 제 2 메모리 블록 그룹에 포함된 메모리 블록들에는 셀당 m(m은 n 보다 작은 자연수)-비트 데이터가 저장되며,
    상기 제 3 메모리 블록은 상기 제 1 메모리 블록 그룹에 포함되는
    메모리 시스템.
KR1020190106747A 2019-08-29 2019-08-29 메모리 시스템 KR20210026240A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190106747A KR20210026240A (ko) 2019-08-29 2019-08-29 메모리 시스템
US16/689,839 US11526288B2 (en) 2019-08-29 2019-11-20 Memory system including a plurality of memory blocks
CN201911269661.3A CN112445419A (zh) 2019-08-29 2019-12-11 包括多个存储块的存储器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190106747A KR20210026240A (ko) 2019-08-29 2019-08-29 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20210026240A true KR20210026240A (ko) 2021-03-10

Family

ID=74682311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190106747A KR20210026240A (ko) 2019-08-29 2019-08-29 메모리 시스템

Country Status (3)

Country Link
US (1) US11526288B2 (ko)
KR (1) KR20210026240A (ko)
CN (1) CN112445419A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090198952A1 (en) * 2008-02-04 2009-08-06 Apple Inc Memory Mapping Architecture
US9727249B1 (en) * 2014-02-06 2017-08-08 SK Hynix Inc. Selection of an open block in solid state storage systems with multiple open blocks
US9632927B2 (en) 2014-09-25 2017-04-25 International Business Machines Corporation Reducing write amplification in solid-state drives by separating allocation of relocate writes from user writes
US20160188455A1 (en) * 2014-12-29 2016-06-30 Sandisk Technologies Inc. Systems and Methods for Choosing a Memory Block for the Storage of Data Based on a Frequency With Which the Data is Updated
US20180189144A1 (en) * 2015-06-16 2018-07-05 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Apparatus and method for memory storage to protect data-loss after power loss
KR20170044780A (ko) 2015-10-15 2017-04-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10254998B2 (en) * 2015-11-03 2019-04-09 Samsung Electronics Co., Ltd. Coordinated garbage collection of flash devices in a distributed storage system
US20200278810A1 (en) * 2019-03-01 2020-09-03 Goke Taiwan Research Laboratory Ltd. Method for Mitigating Writing-Performance Variation and Preventing IO Blocking in a Solid-State Drive

Also Published As

Publication number Publication date
US11526288B2 (en) 2022-12-13
CN112445419A (zh) 2021-03-05
US20210064241A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
US11775427B2 (en) Memory controller, memory system and operating method of memory device
CN110413535B (zh) 存储器控制器及存储器控制器的操作方法
CN110277126B (zh) 存储器装置和具有存储器装置的存储器系统
KR102409799B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR102578188B1 (ko) 메모리 컨트롤러 및 이의 동작 방법
US10936421B2 (en) Memory system having storage device and memory controller and operating method thereof
KR102626048B1 (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US10885995B2 (en) Memory controller, memory system including memory controller, method of operating memory controller
KR20200139044A (ko) 메모리 컨트롤러 및 이의 동작 방법
KR102409798B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20210055376A (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
CN110858501B (zh) 存储器系统以及存储器系统的操作方法
US11137917B2 (en) Memory controller, memory system having the memory controller, and operating method of the memory controller
US11526288B2 (en) Memory system including a plurality of memory blocks
US20200350023A1 (en) Memory controller and method of operating the same
US10769060B2 (en) Storage system and method of operating the same
CN110275839B (zh) 存储器控制器、具有该控制器的存储器系统及其操作方法
KR20210074849A (ko) 메모리 컨트롤러 및 이의 동작 방법
KR20200050731A (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right