TW201001709A - Thin film transistor substrate and display device - Google Patents

Thin film transistor substrate and display device Download PDF

Info

Publication number
TW201001709A
TW201001709A TW098101860A TW98101860A TW201001709A TW 201001709 A TW201001709 A TW 201001709A TW 098101860 A TW098101860 A TW 098101860A TW 98101860 A TW98101860 A TW 98101860A TW 201001709 A TW201001709 A TW 201001709A
Authority
TW
Taiwan
Prior art keywords
thin film
drain electrode
film transistor
source electrode
electrode
Prior art date
Application number
TW098101860A
Other languages
English (en)
Other versions
TWI478349B (zh
Inventor
Mototaka Ochi
Nobuyuki Kawakami
Katsufumi Tomihisa
Hiroshi Goto
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201001709A publication Critical patent/TW201001709A/zh
Application granted granted Critical
Publication of TWI478349B publication Critical patent/TWI478349B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Description

201001709 六、發明說明 【發明所屬之技術領域】 本發明屬於薄膜電晶體基板及顯示裝 【先前技術】 於液晶顯示器等主動矩陣型液晶顯示 電晶體:Thin File Transistor(以下’亦 f 關元件。該TFT元件之槪略縱剖面圖顯汚 件,係由被形成於玻璃基板5上的閘極霄 電極6上中介著閘極絕緣膜而設的無摻 la、以及接觸於該無摻雜之半導體矽層] 物的半導體矽層lb所構成。無摻雜之半I 摻雜不純物的半導體矽層lb合稱爲半導 雜不純物的半導體矽層1 b,分別以鋁合 電連接。這些配線金屬稱爲源極電極2、 汲極電極3,進而被連接著使用於液晶顯 膜4。 作爲這些源極電極或汲極電極所使用 文獻1、專利文獻2等所示自以前即有 出。被記載於這些先行技術文獻之源極電 以不直接接觸於半導體層或被使用於液晶 電膜(以下,亦稱爲ITO膜)的方式,於 壁金屬中介裝設有鉬、鉻、鈦、鎢等高融 層積膜。 置之技術領域。 裝置,使用薄膜 _爲TFT)作爲開 ;於圖1。TFT元 :極6、於該閘極 雜之半導體矽層 a之被摻雜不純 $體矽層la與被 體層1。此被摻 金等配線金屬導 汲極電極3。於 示部的透明導電 的素材,如專利 種種鋁合金被提 極或汲極電極, 顯示部的透明導 這些之間作爲障 點金屬所構成的 -5- 201001709 到目前爲止’針對省略存在於汲極電極與透明導電膜 (I τ 0膜)之間的障壁金屬的技術,例如在專利文獻3、 專利文獻4、專利文獻5等之中提出了種種提案,但針對 省略設置在源極電極或汲極電極,與薄膜電晶體之半導體 層間的障壁金屬之技術,則是仍未有充分的檢討。此外, 針對主動矩陣型之液晶顯示裝置,以可攜用途爲中心對於 高精細化的需求相當高,源極電極或汲極電極等配線金屬 的細微加工(特別是乾蝕刻)之要求越來越高,這一方面 也仍然是尙未被充分檢討的狀態。 [專利文獻1 ]日本專利特開平7 - 4 5 5 5 5號公報 [專利文獻2 ]日本專利特開2 0 0 5 - 1 7 1 3 7 8號公報 [專利文獻3 ]日本專利特開2 0 0 4 - 2 1 4 6 0 6號公報 [專利文獻4]日本專利特開2005-303003號公報 [專利文獻5]日本專利特開2006-233 88號公報 【發明內容】 [發明所欲解決之課題] 近年來,於液晶顯示器(LCD )有面板大型化之進 展,另一方面高精細化的需求也越來越高,因而要求著 LCD的高精細化,亦即被要求著源極電極或汲極電極等鋁 合金薄膜的配線寬幅的微細化。現在,鋁合金薄膜的配線 寬幅已被微細化到最小爲3 . 0 μιη程度,但數年之後應該可 以更被微細化到1 . 5 μιη程度。此鋁合金薄膜的配線寬幅的 微細化上,採用被稱爲CD ( Critical Dimension)控制的 201001709 配線寬幅之次微米控制是很重要的,替代到目前爲止藉由 濕式蝕刻之配線圖案化,而改用電漿來進行乾蝕刻,依照 遮罩設定的配線寬幅來蝕刻的技術變成是必須的。 作爲使用於鋁合金的乾蝕刻之鹵素氣體,因爲鋁與氟 之化合物不具揮發性,所以無法使用氟,而使用氯氣 (Cl2)、三氯化硼(BC13)、溴化氫(HBr)之任一之至少一種 之蝕刻劑氣體。 藉由電漿解離的氯等鹵素自由基,與被蝕刻物之鋁合 金表面的鋁反應形成A1C1X等氯化物。這些A1C1X等氯化 物,藉由根據基板偏壓施加導致的離子轟擊輔助效果而蒸 發至氣相中,再被排氣到基板被載置之真空容器外。產生 的氯化物的蒸汽壓很低的場合,會招致蝕刻率的降低,引 起生產率的降低。此外,因爲在鋁合金表面會維持氯化物 之形成沒有蒸發而殘留下來,所以會發生蝕刻殘餘(發生 於乾蝕刻中的蝕刻之殘餘)。進而,在這些鋁蝕刻中與光 阻之選擇比很小,所以蝕刻率的降低而不得不增加光阻的 膜厚,使蝕刻的解析度低落,對微細圖案的成像帶來困 難。 於主動矩陣型之液晶顯示裝置,如前所述,以可攜用 途爲中心對於高精細化的需求相當高,源極電極或汲極電 極等配線金屬的細微加工(特別是乾蝕刻)之要求越來越 高,但仍然是尙未被充分檢討的狀態。此外,作爲移動用 途,近年來多結晶多晶矽TFT受到矚目,作爲薄膜電晶 體的半導體層之多結晶多晶矽,及源極電極或汲極電極等 201001709 配線金屬之間省略障壁金屬的技術等,仍然是尙未被充分 檢討的狀態。 本發明係有鑑於前述從前之狀況,課題在於提供可以 消除源極電極及汲極電極之乾蝕刻率的降低,或消除引起 蝕刻殘餘,而可以由源極電極或汲極電極等配線金屬之間 省略障壁金屬之薄膜電晶體基板及顯示裝置,進而,提供 可以省略存在於汲極電極與透明導電膜之間的障壁金屬之 薄膜電晶體基板及顯示裝置。 [供解決課題之手段] [1] 具有薄膜電晶體之半導體層,與源極電極、汲極 電極以及透明導電膜之薄膜電晶體基板,其特徵爲:前述 源極電極及汲極電極,係根據乾蝕刻法進行圖案化而被形 成之,含有矽及鍺所選出至少一種:0.1〜1.5原子百分 比、鎳及鈷中所選出至少一種:0.1〜3.0原子百分比、鑭 及鉸中所選出至少一種· 〇. 1〜〇. 5原子百分比之鋁合金薄 膜所構成者;前述源極電極及汲極電極,係與以多結晶多 晶砂或連續粒界結晶多晶砍所構成的半導體層直接連接。 [2] 具有薄膜電晶體之半導體層,與源極電極、汲極 電極以及透明導電膜之薄膜電晶體基板,其特徵爲:前述 源極電極及汲極電極,係根據乾蝕刻法進行圖案化而被形 成之,含有矽及鍺所選出至少一種:0.1〜1.5原子百分 比、鎳及鈷中所選出至少一種:0 · 1〜6原子百分比、鑭及 鈸中所選出至少一種:〇 · 1〜〇 ·3 5原子百分比之鋁合金薄 -8- 201001709 膜所構成者;前述源極電極及汲極電極’係與以多結晶多 晶矽或連續粒界結晶多晶矽所構成的半導體層直接連接。 [3] 具有薄膜電晶體之半導體層,與源極電極、汲極 電極以及透明導電膜之薄膜電晶體基板’其特徵爲:前述 源極電極及汲極電極,係根據乾蝕刻法進行圖案化而被形 成之,含有矽及鍺所選出至少—種:0.1〜2.0原子百分 比、鎳及鈷中所選出至少一種:〇 . 1〜2 . 〇原子百分比、鑭 及銳中所選出至少一種:0.1〜〇_25原子百分比之銘合金 薄膜所構成者;前述源極電極及汲極電極’係與以多結晶 多晶矽或連續粒界結晶多晶矽所構成的半導體層直接連 接。 [4] 進而前述汲極電極,與前述透明導電膜直接連接 之[1]至[3]之任一所記載之薄膜電晶體基板。 [5] 前述源極電極與汲極電極,係藉由濺鍍法而形成 的[1]至[4]之任一所記載之薄膜電晶體基板。 [6] 前述源極電極及汲極電極,係以使用包含由氯氣 (Cl2)、三氯化硼(BC13)、溴化氫(HBr)所選出之至少1種 氣體之蝕刻劑氣體的乾蝕刻法來形成的[1]至[3]之任一所 記載之薄膜電晶體基板。 [7 ]前述源極電極及汲極電極,在乾蝕刻前之光蝕刻 顯影時,前述源極電極及汲極電極的表面,係被暴露於四 甲基氫氧化銨水溶液而被形成的[6]所記載之薄膜電晶體 基板。 [8]具備[1]至[7]之任一之薄膜電晶體基板的顯示裝 201001709
[發明之效果] 根據本發明,可以不引起源極電極及汲極電極之乾蝕 刻率的降低,或引起蝕刻殘留,而可以由薄膜電晶體之半 導體層、源極電極或汲極電極等配線金屬之間省略障壁金 屬。此外,存在於汲極電極與透明導電膜之間的障壁金屬 亦可以省略。 【實施方式】 以下,根據附圖所示之實施型態更詳細說明本發明。 首先,根據圖1說明本發明之薄膜電晶體基板之構 造。如前所述,於液晶顯示器等主動矩陣型液晶顯示裝 置,使用薄膜電晶體作爲開關元件。此TFT元件’係由 被形成於玻璃基板5上的閘極電極6、於該閘極電極6上 中介著閘極絕緣膜而設的無摻雜之半導體矽層1 a、以及 接觸於該無摻雜之半導體矽層1 a之被摻雜不純物的半導 體矽層lb所構成。此無摻雜之半導體矽層la與被摻雜不 純物的半導體矽層lb合稱爲半導體層1。此被摻雜不純 物的半導體矽層lb,分別以鋁合金等配線金屬導電連 接。這些配線金屬稱爲源極電極2、汲極電極3 °於汲極 電極3,進而被連接著使用於液晶顯示部的透明導電膜 4 〇 本案發明人等,使用在鋁添加種種元素之薄膜形成評 -10- 201001709 估用元件,調查鋁/矽之相互擴散(鋁原子與矽原子之相 互擴散)、電阻率、耐小丘(hillock)性。結果’於銘內添 加矽及/或鍺,進而添加鎳及/或鈷,進而再添加鑭及/或 钕’發現對前述特性的提升相當有效。 對鋁添加矽的話,隨著矽的添加量增加同時抑制鋁原 子與矽原子相互擴散的效果提高係屬已知。另一方面,單 獨使用這些的場合(對鋁僅添加矽的場合),可以抑制鋁 /矽之相互擴散的溫度上限爲250°C程度。但是對鋁-矽合 金進而添加鎳(對鋁添加矽,進而添加鎳),而成爲含有 矽與鎳的鋁合金的話,發現可以到更高溫爲只都抑制鋁/ 砂之相互擴散。 抑制相互擴散的機制,推測如下。首先作爲含有矽之 效果’係具有防止從以矽爲主成分的半導體層,往源極電 極或汲極電極等鋁薄膜中擴散矽原子的效果。亦即,藉由 預先在鋁薄膜中添加與矽原子同種的原子,可以減低擴散 的驅動力之濃度差。此外,作爲含有鎳的效果,被認爲是 因爲在鋁合金薄膜與矽半導體層之界面(鋁合金薄膜/矽 半導體層界面)形成擴散防止層的緣故。亦即,鎳在低溫 很容易與矽反應形成矽化物。一旦生成矽化物時,砂化物 層作爲障壁而發揮功能,使得進一步的相互擴散無法進 行。藉由這些的相乘效果飛躍性地改善,使得鋁/矽之相 互擴散的抑制可以持續到更高溫。 又,替代矽或者倂用添加同效元素之鍺,替代鎳或倂 用添加同效元素鈷的場合,也可得到與前述同等的作用效 -11 - 201001709 果。 鋁/矽之相互擴散可以抑制到更高溫’但另一方面銘-矽(鍺)-鎳(鈷)合金所構成的薄膜’其耐小丘(hillock) 性並不充分。但是,藉由對鋁-矽(鍺)-鎳(鈷)合金進 而添加鑭及/或钕,發現可以提高耐小丘(hillock)性。 汲極電極,由以上的成分組成之鋁合金所構成’所以 薄膜電晶體之半導體層以外,透明電動膜亦可不中介著障 壁金屬而直接連接。這是主要是因爲鋁合金含有鎳或者鈷 所致。亦即,藉由加熱鎳或鈷之金屬間化合物析出於粒界 或者粒內,在與透明電動膜之界面形成導電通路的緣故。 源極電極以及汲極電極,有以光蝕刻、乾蝕刻鋁合金 進行圖案化來形成的必要。如前述的成分組成的鋁合金的 場合,所產生的矽(及/或鍺)、鎳(及/或鈷)、鑭(及/ 或鉸)之氯化物,與A1Clx相比蒸氣壓很低,所以矽(及 /或鍺)、鎳(及/或鈷)、鑭(及/或銨)等添加元素的含 量有必要儘可能減少。 亦即,根據本發明,可以不引起源極電極及汲極電極 之乾蝕刻率的降低,而可以由薄膜電晶體之半導體層、源 極電極或汲極電極等配線金屬之間省略障壁金屬,亦即可 以直接連接半導體層與源極電極或汲極電極。此外,亦可 以省略汲極電極與透明導電膜之間的障壁金屬,亦即可以 直接連接汲極電極與透明導電膜。亦即,在這些之間沒有 形成障壁金屬的必要,可以不降低細微的配線圖案化之生 產率而形成。 -12- 201001709 於本發明之薄膜電晶體基板,對形成源極電極及汲極 電極之鋁合金薄膜添加矽及/或鍺、鎳及/或鈷、鑭及/或銨 等添加元素的含量,爲矽及/或鍺:0.1〜1.5原子百分 比、鎳及/或鈷:0.1〜3.0原子百分比、鑭及/或銨:0.1〜 0.5原子百分比。以下說明其理由。 矽及/或鍺:0.1〜1.5原子百分比的原因是矽及/或鍺 不滿〇. 1原子百分比的話,鋁/矽之相互擴散的抑制效果 很低使得鋁/矽之相互擴散的抑制變得不充分,矽及/或鍺 超過1.5原子百分比的話,乾蝕刻率會大幅降低。矽及/ 或鍺的含量之較佳的下限爲0.2原子百分比以上,更佳者 爲0.3原子百分比以上,此外,較佳的上限爲0.8原子百 分比以下,更佳上限爲〇. 5原子百分比以下。此外,鎳及 /或鈷:〇 · 1〜3.0原子百分比的原因,是鎳及/或鈷不滿 0.1原子百分比的話,鋁/矽之相互擴散的抑制效果很低而 使得鋁/矽之相互擴散的抑制變得不充分,鎳及/或鈷超過 3.0原子百分比的話,乾蝕刻率會大幅降低。鎳及/或鈷的 含量之較隹的下限爲〇. 2原子百分比以上’此外’較佳的 上限爲2.0原子百分比以下,更佳上限爲〇.6原子百分比 以下。進而’鑭及/或鈸·· 0.1〜0.5原子百分比的原因’ 是鑭及/或钕不滿0 · 1原子百分比的話,耐小丘(h i11 0 c k)性 之提高效果很低而使得耐小丘性變得不充分,鑭及/或鈸 超過0.5原子百分比的話,乾蝕刻率會大幅降低。鑭及/ 或钕的含量之較佳的上限爲〇.35原子百分比以下’更佳 上限爲〇.2原子百分比以下。 -13- 201001709 但是,鑭及/或钕之含量在0 ·1〜0.3 5原子百分比的場 合,鎳及/或鈷之含量即使增加至6.0原子百分比,較佳 者爲2.0原子百分比,更佳者爲1 .0百分比的情況下,也 不會引起乾蝕刻率的降低。此外’乾鈾刻後也不會發生殘 留。進而,鑭及/或鈸之含量在0.1〜〇_25原子百分比’鎳 及/或銘之含量在0.1〜2.0原子百分比的場合’砂及/或鍺 之含量即使增加至2.0原子百分比’較佳者爲1_5原子百 分比,更佳者爲1 · 〇百分比的情況下’也不會引起乾鈾刻 率的降低。此外,乾蝕刻後也不會發生殘留。 鋁/矽之開始相互擴散的溫度,在半導體層爲多結晶 矽的場合更爲提高,所以半導體層以係多結晶多晶矽較爲 推薦。此外,與多結晶矽同樣,連續粒界結晶多晶矽也可 以適用本發明。 又,形成源極電極與汲極電極之鋁合金薄膜最好係以 濺鍍法形成的。亦即,形成源極電_與汲極電極之鋁合金 薄膜時,其形成方法並沒有特別限定,但以適用濺鍍法較 佳。這是因爲根據濺鍍法,可以藉由調整使用的標靶的組 成而容易獲得所要的成分組成的緣故。 相關於本發明之薄膜電晶體基板可以用於各種電子機 器。例如,可以作爲液晶顯示器或有機EL顯示器等顯示 裝置之薄膜電晶體基板使用。 [實施例] 以下,針對本發明之實施例與比較例進行說明。又, -14- 201001709 本發明並不限於以下之實施例,在應該適合於本發明之趣 旨的範圍可以施加適當之變更而實施,這些也都包含於本 發明之技術範圍。 (實施例1 ) 相關於本發明之實施例及比較例的蝕刻率評估之操作 流程如圖2所示。首先’藉由熱氧化法在矽基板上形成膜 厚100nm的氧化膜(Si02)。接著,於該氧化膜上藉由濺鍍 法形成膜厚300nm的鋁合金薄膜。(以上,顯示於圖2 (a ))接著,藉由光蝕刻法進行光阻的塗佈、曝光、顯 影’形成光阻圖案(P R )。該光阻圖案形成時,顯影液 使用四甲基氫氧化銨水溶液(T M A Η )。(以上,顯示於 圖 2(b)) 接下來,以光阻圖案爲遮罩進行鋁合金薄膜之乾蝕 刻。於乾蝕刻,使用日本特開2004-55 842號公報所記載 之ICP (誘導結合電漿)式乾蝕刻裝置。此記載於特開 2 0〇4-5 5 842號公報之電漿產生裝置,係誘導窗爲平板形 式之所謂 TCP ( Transfer-Coupled Plosma)形式之電漿處 理裝置(蝕刻器)。於平板之石英誘導窗中介著整合器設 置有1轉彎之13.56MHz之RF天線,於石英誘導窗正下 方藉由誘導結合產生高密度電漿。於載置基板之基板承載 器使用施加400kHz之基板偏壓用低周波者。使用此裝置 進行蝕刻。蝕刻條件爲氣體流量:Ar/Cl2/BCl3 = 3 00/200/60sCCm、氣體壓:1.9Pa、對天線施加的電力(源 -15- 201001709 極RF) :500\^、基板偏壓:6〇貿、基板 度):20°C。(以上’顯示於圖2(c)) 蝕刻後,光阻或附著於鋁配線圖案之 氣中的水分反應’藉由產生鹽酸(HC1) 線腐餓之後腐触(after-corrosion),而不 大氣氣氛維持真空一貫地進行根據氧電漿 (ashing )而除去光阻。(以上,顯示於 時間作爲因子’實施這樣的蝕刻以及後 率。 如此進行所得到的結果顯示於表1及 顯示對純鋁薄膜(No.l)之比率,以〇.3以 殘餘,係蝕刻鋁合金薄膜之後,進而施以 化膜表面之複數處所以掃瞄型電子顯微鏡 調查是否有直徑〇 . 3 μιη以上的殘留,測定 殘餘被觀察到者才算合格(〇)。此外, 個項目均爲合格(〇)者綜合判斷爲合格 1及表2所示之at%,係指原子百分比之 表4亦同) (實施例1所得到之結果之整理) 於表1,記載以含有矽 '鎳、鑭之鋁 極-汲極電極之實施例。根據表1,鋁合5 極電極)之成分滿足本發明的要件[1 ] 1 : 11、 14、 15、 17、 18、 20、 21、 28〜31、 溫度(承載器溫 反應生成物與空 而防止鋁合金配 使真空室開放爲 導致之灰化處理 圖2(d))將蝕刻 處理並算出蝕刻 :表2。蝕刻率, L上爲合格(〇)。 過度蝕刻後之氧 :(SEM )觀察, 之任何處所均無 蝕刻率與殘餘兩 (〇)。又,表 意。(在表3及 合金薄膜作爲源 矣薄膜(源極-汲 :No_2〜7、9〜 37 、 39 、 41 ,以 -16- 201001709 及鋁合金薄膜的成分組成滿足本發明的要件[2]之 12、13、23、24、32〜34,還有銘合金薄膜成分滿足 明的要件[3]的No. 8、16、19在蝕刻率與殘餘兩項目 格(〇)’綜合判斷爲合格(〇)。對此,鋁合金薄 成分組合未滿足本發明的要件[1]〜[3]之任一之No. 25〜27、35、36、38' 40、42〜45,蝕刻率與殘餘之 有一方之項目爲不合格(x )、綜合判斷爲不合格(X 又’源極-汲極電極爲純鋁薄膜之No.l的場合也未觀 殘餘,綜合判斷爲合格(〇)。 此外’於表2,記載以含有鍺、鈷、鑭之鋁合金 作爲源極-汲極電極之實施例。表2所記載之N 〇. 4 6〜 滿足本發明之所有要件[1 ]〜[3 ],在蝕刻率與殘餘兩 目爲合格(〇),綜合判斷爲合格(〇)。 又,含有矽、鈷、鑭之鋁合金薄膜作爲源極-汲 極之實施例’以及含有鍺、鎳、鑭之鋁合金薄膜作 極-汲極電極之實施例等雖未例示,但當然可以得到 1及表2同等的試驗結果。
No. 本發 爲合 膜之 22、 至少 )° 察到 薄膜 65, 個項 極電 爲源 與表 -17- 201001709 [表1]
No. 源極-汲極電極 乾蝕刻 速率 殘留 微口大11疋 1 A1 1.00 〇 〇 〇 2 Al-0.5at%Si-0.2at%Ni-0. lat%La 0.94 〇 〇 〇 3 Al-0.5at%Si-0.6at%Ni-0. lat%La 0.90 〇 〇 〇 4 A]-0.3at%Si-0.6at%Ni-0. lat%La 0.95 〇 〇 〇 5 Al-0.5at%Si-0.6at%Ni-0. lat%U 0.90 ο 〇 〇 6 Al-1.0at%Si-〇.6at%Ni-〇.lat%U 0.76 〇 〇 〇 7 Al-1.5at%Si-0.6at%Ni-0. lat%La 0.64 ο 〇 〇 8 Al-2.0at%Si-0.6at%Ni-0.1at%La 0.50 〇 〇 〇 9 Al-0.5at%S 卜 1.0at%Ni-0. lat%La 0.85 〇 〇 〇 10 Al-0.5at%Si-2.0at%Ni-0.1at%La 0.73 〇 〇 〇 11 Al-0.5at%Si-3.0atXNi-0.1at%La 0.61 〇 〇 〇 12 Al-0.5at%Si-4.0at%Ni-0.1at%La 0.50 〇 〇 〇 13 Al-〇.5at%Si-5.0at%Ni-〇.lat%La 0.36 〇 〇 〇 14 Al-1.0at%Si-l .0at%Ni-0. lat%La 0.71 ο 〇 〇 15 Ahl .5at%Si-l .0at%Ni-0. lat%La 0.57 〇 〇 〇 16 Al-2.0at%Si-1.0at%Ni-0.1at%La 0.45 〇 〇 〇 17 Al-1.0at%Si-2.0at%Ni-0.1at%La 0.61 〇 〇 〇 18 Al-1.5at%Si-2.0at%Ni-0.1at%La 0.47 〇 〇 〇 19 Al-2.0at%Si-2.0at%Ni-0.1at%La 0.35 ο 〇 〇 20 Al-1.0at%Si-3.0at%Ni-0. lat%La 0.53 〇 〇 〇 21 Al_1.5at%S 卜 3.0at%Ni-0.1at%La 0.40 〇 〇 〇 22 Al-2.0at%S 卜 3.0at%Ni-0.1at%La 0.27 X 〇 X 23 Al-1.0atXSi-4.0at%Ni-〇.lat%La 0.47 ο 〇 〇 24 Al-1.5at%Si-4.0at%Ni-0. lat%La 0,33 〇 〇 〇 25 Ah2.0at%Si-4.0at%Ni-0.1at%La 0.21 X 〇 X 26 Al-2.0at%Si-5.0at%Ni-0.1at%La 0.18 X X X 27 Al-2.0at%Si-6.0at%Ni-0.1at%La 0.16 X X X 28 Al-0.5at%Si-1.0at%Ni-0.35at%La 0.78 〇 〇 〇 29 Al-0.5at%Si-2.0at%Ni-0.35at%La 0.70 〇 〇 〇 30 Al-1.5at%Si-2.0at%Ni-0.35at%La 0.45 〇 〇 〇 31 Al-1.5at%Si-3.0at%Ni-0.35at%La 0.38 〇 〇 〇 32 AI-1.5at%Si-4.0at%Ni-0.35at%La 0.35 〇 〇 〇 33 Al-1.5at%Si-5.0at%Ni-0.35at%La 0.32 〇 〇 〇 34 A 卜 1.5at%S 卜 6.0at%Ni-0,35at%La 0.30 〇 〇 〇 35 Al-2.0at%Si-6.0at%Ni-0.35at%La 0.25 X X X 36 Al-1.5at%Si-7.0at%Ni-0.35at%La 0.26 X X X 37 A 卜 L5at%Si-2.0at%Ni—0.5at%La 0.36 〇 〇 〇 38 Al-2.0at%Si-2.0at%Ni-0.5at%La 0.24 X 〇 X 39 Al-l .5at%Si-2.0at%Ni-0.5at%La 0.31 〇 〇 〇 40 Al-2.0at%Si-2.0at%Ni-1.0at%La 0.17 X 〇 X 41 Ahl.5at%Si-3.0at%Ni-0.5at%La 0.32 ο 〇 〇 42 Al-2.0at%Si-3.0at%Ni-0.5at%La 0.18 X 〇 X 43 AI-1.5at%Si-3.0at%Ni-1.0at%La 0.25 X 〇 X 44 Al-2.0at%Si-3.0at%Ni-1.0at%La 0.13 X 〇 X 45 Al-2.0at%Si-3.0at%Ni-1.5at%La 0.09 X X X -18 - 201001709 [表2] No 源極-汲極電極 乾蝕刻 判定 速率 殘留 1 A1 1 〇 〇 〇 46 Al-0.3at%Ge-0.2at%C〇-0.2at%La 0.93 〇 〇 〇 47 Al-0.5at%Ge-0.2at%C〇-0.2at%La 0.91 〇 〇 〇 48 AH0.8at%Ge-0.2at%C〇-0.2at%La 0.87 〇 〇 〇 49 Al~l .0at%Ge-0.2at%C〇-0.2at%La 0.84 〇 〇 〇 50 Al— 1.2 at %Ge—0.2 at%C o~0 * 2 at%La 0.78 〇 〇 〇 51 Al-0.3at%Ge-0.4at%C〇-0-2at%La 0.9 〇 〇 〇 52 A1 一 0.5at%Ge—0.4at%Co—0.2at%La 0.88 〇 〇 〇 53 Al-0.8at%Ge-0.4at%C〇-0.2at%La 0.84 〇 〇 〇 54 Al-1.0at%Ge-0.4at%C〇-0.2at%La 0.81 〇 〇 〇 55 Al— 1.2 at%Ge-0 · 4at%C o-0.2 at%La 0.75 〇 〇 〇 56 Al-0.3at%Ge-0.6at%C〇-0.2at%La 0.86 〇 〇 〇 57 Al-0.5at%Ge-0.6at%C〇-0.2at%La 0.84 〇 〇 〇 58 Al-〇.8at%Ge-〇.6at%C〇-〇.2at%La 0.8 〇 〇 〇 59 Al-1.0at%Ge-0.6at%Co^0.2at%La 0.77 〇 〇 〇 60 Al~l. 2at%Ge-〇. 6at%Co~0.2at%La 0.71 〇 〇 〇 61 Ah0.3at%Ge-1.0at%C〇-0.2at%La 0.75 〇 〇 〇 62 Al-0.5at%Ge-1.0at%C〇-0.2at%La 0.73 〇 〇 〇 63 Al-0.8at%Ge-1.0at%C〇-0.2at%La 0.69 〇 〇 〇 64 ' A卜 1.0at%Ge-l. 0at%C o-0-2at%La 0.66 〇 〇 〇 65 A卜 1.2 at%Ge_ 1 _ 0 at%C o-0.2 at%La 0.6 〇 〇 〇 (實施例2 -1) 製作相關於本發明之實施例以及比較例之評估用元件 (P n接合元件)。此一操作流程顯示於圖3。首先,藉由 L P C V D法在p型低電阻砂基板上形成膜厚2 0 0 n m的多結 晶矽膜。(以上顯示於圖3 ( a ))此時’原料氣體使用
SiH4。接著以l〇keV,3e15/cm2的條件離子注入BF2+離 子。(以上顯示於圖3 (b))接著,於此離子注入後’進行 8 0 0 〇C、3 0分鐘之熱處理’成爲被摻雜爲P型之多結晶砂 膜。(以上顯示於圖3 (c))進而,於此P型多結晶砂膜上 形成約40nmz之被摻雜爲η型之多結晶砂膜。(以上顯 示於圖3 ( d ))此時,成膜使用SitU與作爲摻雜氣體使 用PH3。藉此,形成多結晶矽之Pn接合。 -19- 201001709 接著’於該多結晶矽膜上藉由濺鍍法形成膜厚3 00nm 的鋁合金薄膜。其次,藉由光蝕刻法形成光阻圖案後,以 光阻爲遮罩進行鋁合金薄膜之蝕刻,形成圖3(e)所示之評 估用元件。(以上’顯示於圖3(e))又,此鋁合金薄膜之 組成,也如表3及表4之源極-汲極電極之欄所示。於此 圖3(e)所示之評估用元件,鋁合金薄膜相當於源極-汲極 電極’其下方之η型多結晶矽膜以及p型多結晶矽膜相當 於薄膜電晶體之半導體層。源極-汲極電極(鋁合金薄 膜)與薄膜電晶體之半導體層,沒有中介著障壁金屬,具 有直接連接的構造。 關於如此製作的評估用元件(ρη接合元件),在250〜 400°C之溫度施以30分鐘之熱處理。接著,針對熱處理後 之pn接合元件,藉由測定電流電壓特性,調查鋁原子與 矽原子之相互擴散之程度。亦即,多結晶矽(半導體層) 中之矽原子與鋁合金膜(源極-汲極電極)中之鋁原子之 擴散現象,可以藉由測定pn接合元件之電流電壓特性而 評估。具有正常的pn結合的元件,具有對η型區域施加 負電壓,對Ρ型區域施加正電壓(正向偏壓)的話可以使 電流流動,相反地對η型區域施加正的電壓,對ρ型區域 施加負的電壓(負向偏壓)的話具有遮斷電流之整流性。 但是,鋁原子由鋁合金薄膜(源極-汲極電極)擴散至pn 接合區域的話,無法得到正常的整流性。亦即,即使施加 逆向偏壓的場合也變成無法遮斷電流。亦即,藉由評估通 以逆向偏壓時之電流(洩漏電流)的大小可以把握住鋁原 -20- 201001709 子與矽原子之相互擴散的影響。在此’測定此洩漏電流之 値,由此洩漏電流之測定値來評估鋁原子與砂原子之相互 擴散的程度。評估的元件的尺寸,具有之Pn 接合面積,由此作爲逆向偏壓施加+ 1 v時之電流値定義爲 洩漏電流。 此結果顯示於表3及表4之相互擴散之欄。源極-汲 極電極(鋁合金薄膜)與薄膜電晶體之半導體層之間作爲 障壁金屬中介著鉻者其洩漏電流爲4.0χ10_9A,與其10倍 之値(4·〇χ1(Γ8Α)比較,浅漏電流小的爲合格(〇), 拽漏電流大者爲不合格(X)。亦即,拽漏電流爲4.〇χ 1〇_8Α以下者爲良好,洩漏電流超過4.〇χ1(Γ8Α者爲不 適。 此外,針對熱處理導致之小丘(hillock)的產生,如下 述般評估。對前述pn接合元件試樣,形成1 Ομπι寬幅的 線幅及線間隔圖案支配線,在3 5 0 °C進行3 0分鐘之熱處 _。其後在電子顯微鏡下觀察配線表面,計算直徑在 Q · 1 μιη以上的小丘之個數。小丘的密度在1 X 1 〇9個/m2以 下者爲良好(〇)、超過ΙχΙΟ9個/m2以上者爲不良 (X)。此結果顯示於表3及表4之耐小丘性之欄。 (實施例2-2 ) 於玻璃基板上藉由濺鍍法形成膜厚3〇〇nm的鋁合金 薄膜。其次’藉由光蝕刻法形成光阻圖案後,以光阻爲遮 章進行鋁合金薄膜之蝕刻,加工爲寬幅〗〇〇 μιη、長度 -21 - 201001709 1 0mm的條紋圖案形狀。又,此鋁合金薄膜之組成,也如 圖2之源極-汲極電極之欄所示。 關於前述蝕刻後之鋁合金膜,在25 0〜400 °C之溫度 施以3 0分鐘之熱處理。接著,針對此熱處理後的鋁合金 薄膜,藉由四端子法測定其電阻率。此結果顯示於表3及 表4之電阻率之欄。又,以純鋁薄膜之電阻率(3.3 μΩίηη) 之約1.3倍之電阻率(4·3μΩ(ίΐη)爲基準値,在此基準値 以下者爲良好,超過此基準値者爲不良。 (實施例2 - 3 ) 調查直接連接鋁合金電極與透明導電膜時之接觸性 (接觸電阻)。在氬氣環境下、壓力0.4Pa、溫度200°C 的條件下形成表3及表4所示之種種在鋁合金電極上被形 成ITO膜之試樣。ITO膜,使用在氧化銦內添加1〇質量 百分比之氧化錫者。 接觸電阻率,係製作具有ΙΟμηι四方的接觸孔之喀爾 文圖案,以四端子法測定。鉻薄膜與ΙΤΟ之接觸電阻率 2x1 0_4Dcm2爲基準値,在此基準値以下者爲良好 (〇)’超過此基準値者爲不良(X )。評估結果顯示於 表3及表4。 又,表3及表4顯示之實施例與比較例之No.(試樣 編號),與表1及表2所示之實施例及比較例之No.(試 樣編號),其源極-汲極電極的成分組成並不一致,但作 爲對應於表3及表4之編號(No.),顯示相當於表1及表2 -22- 201001709 的編號(No.)之編號(No.)。在沒有相當於表1及表2的實 施例及比較例的場合,記載爲「-」。 (實施例2 -1〜2 - 3所得到之結果之整理) 於表3 ’記載以含有矽、鎳、鑭之鋁合金薄膜作爲源 極-汲極電極之實施例。根據表3,實施例2之中No. 3〜 8、1 0、1 1、1 3〜22係鋁合金薄膜(源極-汲極電極)的 成分組成滿足本發明的要件[1 ]之實施例,剩下的N 〇 . 9、 I2係鋁合金薄膜的成分組成滿足本發明的要件[3]之實施 例。(又,No_15〜18、20亦滿足本發明之要件[2])結 果,本發明之實施例之No. 3〜22在洩漏電流、小丘耐受 性、電阻率、接觸電阻之所有的項目皆爲良好,綜合判斷 爲合格(〇)。相對於此,源極-汲極電極爲純鋁薄膜之 N 〇. 1的場合,洩漏電流、小丘耐受性、接觸電阻都無法 得到良好的結果,此外,源極-汲極電極(鋁合金薄膜) 與薄膜電晶體之半導體層之間作爲障壁金屬中介著鉻之 No .2的場合,也在電阻率一項顯示不良,各該場合綜合 判斷都是不合格(X )。 此外,於表4,記載以含有鍺、鈷、鑭之鋁合金薄膜 作爲源極-汲極電極之實施例。表4所記載之No. 23〜37, 滿足本發明之所有要件[1 ]〜[3 ],在洩漏電流、小丘耐受 性、電阻率、接觸電阻之所有的項目皆爲良好,綜合判斷 爲合格(〇 )。 又,含有矽、鈷、鑭之鋁合金薄膜作爲源極-汲極電 -23- 201001709 極之實施例,以及含有鍺、鎳、鑭之鋁合金薄膜作爲源 極-汲極電極之實施例等雖未例示,但當然可以得到與表 3及表4同等的試驗結果。 -24- 201001709
【SI
SI X X 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 茑 細I 睡 m \ α %—r·1 1.00E-03 1 2.00E-04 I 1.80E-04 1 1.50E-04 1 1.50E-04 1 ! 1.40Ε-04 1 1 8.00Ε-05 1 Γ 9.00Ε-05 1 1 1.10Ε-04 Ί 1 5.00E-05 1 丨 5.00E-05 1 1 8.00E-05 1 1 3.00E-05 1 1 3.00E-05 I 1 7.00E-05 Ί 1 8.00E-05 1 1 6.00E-05 ! 1 7.00E-05 1 1 6.50E-05 1 7.50E-05 1 8.00E-05 1 1.00E-04 齋 _ pnr S CO m co CO CO — to CO CO CO CO 卜 c6 卜 CO 卜 CO 00 CO 00 CO ρό 5 o — — CO — 00 c6 00 σ> c6 00 e0 Oi cr> CO CT5 Oi crj m 韦 S i @> X 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 o 〇 o o 〇 〇 〇 〇 〇 黎 雔 W m t· X 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 ο 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 s @ X 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 «*—« < § @ S tu 八 4.00E-09 1 3.50E-08 1 3.80ΕΌ8 1 3.10E-08 1 1 1.30ΕΌ8 1 ι 3.10E-081 I 60-Η06'Ζ 1 ιοι-aos'i ι I 80-30S_l 1 I 1.40E-091 loi-aon ι Γ9.20Ε-09 1 Ι60-Η00ΊΙ 1 3.30E-08 I Γ3.10Ε-09Ι Γ 2.05-08 1 80-308*1 I Γ3.70Ε-08 1 3.80E-09 1 3.30ΕΌ8 Γ4.90Ε-09 i P 1 ® 3.50E-04I 3.20E-09I 4.80E-09 1 g cL· S id 4.40E-09 1 ι 2.20Ε-091 t 5.20E-091 [9.50Ε-101 1 6.60E-11I I3.30E-09 1 Γ7:30Ε-1〇Ι I4.10E-11I 1 60-309Ί 1 1 5.10E-10I Γ5.60Ε-091 1 1.30E-09 1 1 4.50E - 09 1 1 9.50E-10! 1 7.10E-09 1 2.20E-09 1 6.20E-09 1 1.10ΕΌ9 圈 圈 贌 ¢0 Se d 丄 i td c^a o ά •s in o 忐 2 £ d 2 〇 s P0 o J3 — ο CD Ο a ΙΛ Ο <ϋ ί Ο 乏 <β ο 'έ p 忐 «ΰ i ο i ο s ΙΑ Ο 忐 cb « cd Ο 丄 Ο τ a ο jd δ Λ d 丄 ! ο 丄 to ί 5 CJ3 忐 <e ί 0 1 cji •由 s LA 〇 < ce 5e •a o s o cjg CO 求 o 忐 cd | o 2 o cji 17) 求 o CJ0 k cd ί i z | CJD s ΙΛ 〇 忐 CO ί 〇 1 s \ 1 丄 ce 1 d 丄 | •—i c75 in o 看 in CQ 〇 1 v3 C〇 o vd i CN3 〇 13 ΙΛ ik 1 in o vi i to eg o s in 'k | «3 1 ΙΛ CO 〇 s O T·^ 00 s in o 忐 ί ΙΟ CO ο 电 ο '(η ί 占 丄 e〇 i ΙΛ d 丄 1 ά m o Λ ί ΙΟ Ο 1 丄 C/3 求 Ο 1 m 1 Cv3 ιη <〇 <η CO 〇 卜 2 1 1 1 1 00 ι 1 1 6 2: CS3 to 卜 οο Oi o c>a cc 寸 f—· u: (O QG σ> s c< CQ CNJ 「ϊ'οΓ*ν>「(親撕><)><3」-5-*!窟1£(咿_) -25- 201001709 【寸«1 幾 X X 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 0 〇 〇 〇 〇 脚 i 进 ίΓ se \a 1.00E- 03 1 2.00E-04 I I S0-H00.8 I 1 S0-300 9 Π 1 4.70E-05 1 1 4.00E-05 1 1 4.10Ε-05 1 1 6.00E-05 1 1 4.00E-05 1 丨 so-a〇9.e i 1 3.20E-05 1 1 3.10E-05 I 1 4.00E-05 1 1 3.00E-05 1 1 2J0E-05 1 1 2.60E-05 1 2.50E-05 ! 掩 細 a y. P s CO © P〇 CO CO c6 in CO 卜 co csj CO CO 05 CO ;· P0 ΙΛ CO LA (O 00 呀’ m 1 P i @ X 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 溢 m w cm P o 兮 X 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 P g CNJ @> X 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 < Μ pr m «5 P 1 © S 山 4.00E-09 T90E-081 :3.70E-08 1 1 3.10E-08I 1 2.00E-08 1 ΓΤΓ70Ε-08 1 1 3.50E-08 1 1 3.40E-08 1 1 2.70E-081 ΓΤ730Ε-08 1 I 80-ΗΟΟΓΙΙ 1 2.50E-08! I2700E-08 1 1 9.00E-09 60-300.S | 1 2.20E-09 P g 3.50E-04 1 3.20E-09 i 1 7.00Ε-09Ί 1 60-303*9 ] 1 4.80ΕΌ9 1 1 3.50E-091 1 60-306. Z ! Ι60-30Γ9 I 160-309, I 1 4.00E-091 1 2.20E-09 1 1 1.90E-09I 1 4.10E-09I 1 3.00E-091 1 2.30E-09 1 160-308'I I 1 1.40ΕΌ9Ι 圈 itmifl φΐα 圈 m m < ►3 O ts CSJ 〇 CD 〇 S Id CO O 忐 JB (β eg o δ C0 C'J o Q> 〇 «β in o 忐 va Sp n o ΐ ed c^a o cd oq o 忐 1 Al-1.0at%Ge-0.2at%C〇-0.2at%Lal c0 ί o CvJ o Q> Q s • ' ^ 丄 ce "B Μ o "S <·〇 o % "cfl CO o cd ί o Ϊ o IS m o < jd ca o 0 1 〇 0) 〇 S cd 00 o "S o y ed 〇 0) o "S o T < 1 AM.2at%Ge_0.6at%C〇-0.2at%La s CSJ o c3 o Φ 〇 eo 〇 忐 ta Λ C'i o 〇 o 忐 ee Se ed CSJ 0 占 1 0> 〇 λ oo o < J3 5e o ΰ o t—H 忐 C〇 o o U « 0 笔 to 1 < :z r**4 1 00 守 0¾ 寸 S CD ΙΛ 5 s CT> LO s s o CQ <D ① ΙΛ CO _〇 CNJ 寸 C^5 ΙΛ c^i ς〇 Cn3 00 C>3 σ> CO CO CO CO LQ CO CO c<s 「ϊ,0Ι」«ν>「(毅網 x)x-3J-5-*f^i(^擊) -26 - 201001709 (實施例1與2之綜合評價) 鋁合金薄膜(源極-汲極電極)之成分組成,滿足本發 明之任一要件[1 ]〜[3 ]的場合,實施例1與實施例2之任 —都是綜合判斷爲合格(〇),不會引起源極電極與汲極 電極之乾蝕刻率的降低’或是引起蝕刻殘餘,而且可以作 爲具備充分的基本性能之源極電極或汲極電極來使用。對 此,鋁合金薄膜(源極-汲極電極)之成分組成,均不滿足 本發明之任一要件[1]〜[3]的場合,在源極-汲極電極使用 純鋁薄膜的場合,源極-汲極電極(鋁合金薄膜)與薄膜 電晶體之半導體層之間作爲障壁金屬中介著鉻的場合,至 少在實施例1與實施例2之任一其綜合判斷變爲不合格 (X) ’無法解決本發明之課題。 以上參照特定的實施樣態詳細說明本發明,但對於熟 悉該項技藝者而言明顯可以在不逸脫本發明的精神與範圍 的情況下再施以種種變更或修正,此亦應是爲落入本發明 之範圍。 本申請案係根據於2008年1月16曰提出申請之日本 申請案(特願2008-007221)、及於2009年1月9日提 出申請之日本申請案(特願2009-003732)而提出者,在 本說明書參照其內容而將其納入。 [產業上利用可能性] 本發明係屬關於薄膜電晶體基板及顯示裝置之技術領 域者,根據本發明,可以不引起源極電極及汲極電極之乾 -27- 201001709 蝕刻率的降低’或引起蝕刻殘留,而可以由薄膜電晶體之 半導體層,與源極電極或汲極電極等配線金屬之間省略障 壁金屬。此外’存在於汲極電極與透明導電膜之間的障壁 金屬亦可以省略。 【圖式簡單說明】 圖1係顯示用於液晶顯示裝置之TFT元件之縱剖面 圖。 圖2係顯示相關於實施例1之蝕刻速度評估的操作流 程,(a)係於係基板上形成氧化膜與鋁合金膜的狀態之側 面圖,(b)係藉由光蝕刻進行光阻的塗佈、曝光、顯影而 形成光阻圖案的狀態之側面圖,(c)係以光阻圖案爲遮罩 進行鋁合金薄膜的乾鈾刻的狀態之側面圖,(d)係進行光 阻除去後的狀態之側面圖。 圖3係顯示相關於實施例2之評估用元件(pn接合 元件)的製作程序,(a)係於p型低電阻矽基板上形成多 晶矽膜的狀態之側面圖,(b)係對多晶矽膜注入BF2 +離子 的狀態之側面圖,(c)係於BF2 +離子注入後藉由熱處理使 多晶矽膜成爲P型多晶矽膜的狀態之側面圖,(d)係於p 型多晶矽膜之上形成η型多晶矽膜的狀態之側面圖,(e) 係於η型多晶矽膜上形成鋁合金膜後進行蝕刻而做成之評 估用元件(ρ η接合元件)之側面圖。 【主要元件符號說明】 -28- 201001709 1 :半導體層 2 :源極電極 3 :汲極電極 4 :透明導電膜 5 :玻璃基板 6 :閘極電極 7 :閘極絕緣膜 -29-

Claims (1)

  1. 201001709 七、申請專利範圍 1. 一種薄膜電晶體基板’係具有薄膜電晶體之半導 體層,與源極電極、汲極電極以及透明導電膜之薄膜電晶 體基板,其特徵爲: 前述源極電極及汲極電極,係根據乾鈾刻法進行圖案 化而被形成之,含有矽及鍺所選出至少一種:ο·1〜i·5原 子百分比、鎳及鈷中所選出至少一種:0·1〜3.0原子百分 比、鑭及銨中所選出至少一種:0.1〜〇.5原子百分比之鋁 合金薄膜所構成者; 前述源極電極及汲極電極,係與以多結晶多晶矽或連 續粒界結晶多晶矽所構成的半導體層直接連接。 2. —種薄膜電晶體基板,係具有薄膜電晶體之半導 體層,與源極電極、汲極電極以及透明導電膜之薄膜電晶 體基板,其特徵爲: 前述源極電極及汲極電極,係根據乾蝕刻法進行圖案 化而被形成之,含有砂及鍺所選出至少一種:0.1〜1.5原 子百分比、鎳及鈷中所選出至少一種:0.1〜6原子百分 比、鑭及钕中所選出至少一種:0.1〜0.35原子百分比之 鋁合金薄膜所構成者; 前述源極電極及汲極電極,係與以多結晶多晶砂或連 續粒界結晶多晶矽所構成的半導體層直接連接。 3 · 一種薄膜電晶體基板,係具有薄膜電晶體之半導 體層,與源極電極、汲極電極以及透明導電膜之薄膜電晶 體基板,其特徵爲: -30- 201001709 前述源極電極及汲極電極,係根據乾鈾刻法進行圖案 化而被形成之,含有矽及鍺所選出至少—種:0·1〜2.0原 子百分比、鎳及鈷中所選出至少一種:0·1〜2.0原子百分 比、鑭及銨中所選出至少一種:0.1〜0.25原子百分比之 鋁合金薄膜所構成者; 前述源極電極及汲極電極,係與以多結晶多晶矽或連 續粒界結晶多晶矽所構成的半導體層直接連接。 4.如申請專利範圍第1至3項之任一項之薄膜電晶 體基板,其中 進而前述汲極電極,與前述透明導電膜直接連接。 5 ·如申請專利範圍第1至3項之任一項之薄膜電晶 體基板,其中 前述源極電極與汲極電極,係藉由濺鍍法而形成的。 6. 如申請專利範圍第1至3項之任一項之薄膜電晶 體基板,其中 前述源極電極及汲極電極,係以使用包含由氯氣 (C12)、三氯化硼(BC13)、溴化氫(HBr)所選出之至少1種 氣體之蝕刻劑氣體的乾蝕刻法來形成的。 7. 如申請專利範圍第6項之薄膜電晶體基板,其中 前述源極電極及汲極電極,在乾蝕刻前之光蝕刻顯影 時’前述源極電極及汲極電極的表面,係被暴露於四甲基 氫氧化銨水溶液而被形成的。 8. —種顯示裝置’其特徵爲具備申請專利範圍第1 至3項之任一項之薄膜電晶體基板。 -31 -
TW098101860A 2008-01-16 2009-01-16 Thin film transistor substrate and display device TWI478349B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008007221 2008-01-16

Publications (2)

Publication Number Publication Date
TW201001709A true TW201001709A (en) 2010-01-01
TWI478349B TWI478349B (zh) 2015-03-21

Family

ID=40885390

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098101860A TWI478349B (zh) 2008-01-16 2009-01-16 Thin film transistor substrate and display device

Country Status (6)

Country Link
US (1) US8217397B2 (zh)
JP (1) JP4469913B2 (zh)
KR (1) KR101124929B1 (zh)
CN (1) CN101919060B (zh)
TW (1) TWI478349B (zh)
WO (1) WO2009091004A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット
CN102473730B (zh) * 2009-07-27 2015-09-16 株式会社神户制钢所 布线构造及其制造方法、以及具备布线构造的显示装置
KR101084277B1 (ko) * 2010-02-03 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조방법
JP2012015200A (ja) * 2010-06-29 2012-01-19 Kobe Steel Ltd 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス
KR101934978B1 (ko) 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판
US20160345425A1 (en) * 2014-02-07 2016-11-24 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Wiring film for flat panel display

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP2798066B2 (ja) 1996-08-05 1998-09-17 日本電気株式会社 薄膜トランジスター、その製造方法および表示装置
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Al−Ni−Y 合金薄膜および半導体電極用Al−Ni−Y 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP3356159B2 (ja) * 1999-05-20 2002-12-09 日本電気株式会社 薄膜トランジスタの製造方法
KR100404351B1 (ko) 1999-05-20 2003-11-01 엔이씨 엘씨디 테크놀로지스, 엘티디. 박막 트랜지스터 및 그 제조방법
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Al配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP4044383B2 (ja) * 2002-07-19 2008-02-06 株式会社神戸製鋼所 半導体デバイス電極/配線の製造方法
JP2004151598A (ja) * 2002-10-31 2004-05-27 Sharp Corp トランジスタアレイおよびその製造方法、並びにトランジスタアレイを用いた液晶表示装置
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP4022891B2 (ja) 2003-11-20 2007-12-19 日立金属株式会社 配線膜用Al合金膜および配線膜形成用スパッタリングターゲット材
US7166921B2 (en) 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Cu合金薄膜およびCu合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Al−Ni−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP2007081385A (ja) * 2005-08-17 2007-03-29 Kobe Steel Ltd ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Al−Ni−La系Al基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Al基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Al合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010052A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Al−Ni−La−Si系Al合金スパッタリングターゲットおよびその製造方法
JP5432550B2 (ja) 2008-03-31 2014-03-05 株式会社コベルコ科研 Al基合金スパッタリングターゲットおよびその製造方法

Also Published As

Publication number Publication date
KR101124929B1 (ko) 2012-03-27
KR20100094577A (ko) 2010-08-26
JP4469913B2 (ja) 2010-06-02
US20100295053A1 (en) 2010-11-25
TWI478349B (zh) 2015-03-21
US8217397B2 (en) 2012-07-10
WO2009091004A1 (ja) 2009-07-23
CN101919060B (zh) 2012-09-12
CN101919060A (zh) 2010-12-15
JP2009194372A (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
JP5475260B2 (ja) 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
TWI437697B (zh) Wiring structure and a display device having a wiring structure
JP4705062B2 (ja) 配線構造およびその作製方法
TWI356498B (zh)
TWI354376B (en) Thin film transistor substrate and display device
TWI297952B (en) A method to form metal lines using selective electrochemical deposition
TWI390059B (zh) 導電膜形成方法、薄膜電晶體、具薄膜電晶體之面板、及薄膜電晶體之製造方法
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
TW201001709A (en) Thin film transistor substrate and display device
WO2008044757A1 (en) Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method
WO2017195826A1 (ja) 積層配線膜および薄膜トランジスタ素子
TW200931530A (en) Semiconductor device, display device and process for semiconductor device
WO2015118947A1 (ja) フラットパネルディスプレイ用配線膜
TW201330104A (zh) 顯示裝置用配線構造
JP2012189725A (ja) Ti合金バリアメタルを用いた配線膜および電極、並びにTi合金スパッタリングターゲット
WO2011125802A1 (ja) 配線構造、表示装置、および半導体装置
JP2012189726A (ja) Ti合金バリアメタルを用いた配線膜および電極、並びにTi合金スパッタリングターゲット
JP5234892B2 (ja) 薄膜トランジスタ基板および表示デバイス
JP2011035153A (ja) 薄膜トランジスタ基板および表示デバイス
JP2012109465A (ja) 表示装置用金属配線膜
JP2011035152A (ja) 薄膜トランジスタ基板および表示デバイス
TW201348476A (zh) 薄膜配線之形成方法及薄膜配線
JPWO2010143609A1 (ja) 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
TW201210026A (en) Thin-film transistor substrate and display device having thin-film transistor substrate
TW200921765A (en) Junction structure for elemental device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees