TW200937603A - Wiring substrate and method of manufacturing the same - Google Patents

Wiring substrate and method of manufacturing the same Download PDF

Info

Publication number
TW200937603A
TW200937603A TW097149357A TW97149357A TW200937603A TW 200937603 A TW200937603 A TW 200937603A TW 097149357 A TW097149357 A TW 097149357A TW 97149357 A TW97149357 A TW 97149357A TW 200937603 A TW200937603 A TW 200937603A
Authority
TW
Taiwan
Prior art keywords
layer
wiring
core layer
core
wiring substrate
Prior art date
Application number
TW097149357A
Other languages
English (en)
Inventor
Toshiyuki Kuramochi
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200937603A publication Critical patent/TW200937603A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08JWORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/24Impregnating materials with prepolymers which can be polymerised in situ, e.g. manufacture of prepregs
    • C08J5/241Impregnating materials with prepolymers which can be polymerised in situ, e.g. manufacture of prepregs using inorganic fibres
    • C08J5/243Impregnating materials with prepolymers which can be polymerised in situ, e.g. manufacture of prepregs using inorganic fibres using carbon fibres
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

200937603 六、發明說明: 本申請案主張2007年12月19日所提出之日本專利申請 案第2007-327499號之優先權,在此以提及方式併入該曰本 專利申請案之整個内容。 - 【發明所屬之技術領域】 本揭露係有關於一種佈線基板及其製造方法。更特別地, 本揭露係有關於-種佈線基板及其製造方法,其巾該佈線基 ❿板具有一能防止變形或減少變形量之多層結構》 【先前技術】 最近,隨著效能之增加及使用一半導體裝置(諸如一半導 體晶片)之-電子裝置之尺寸的滅少,已促進高整合性、接 腳數之增加及該半導體裝置的尺寸之減少。使用—運用一增 層法之多層佈線基板做為—上面安裝該多腳及小型化半導 體裝置之基板。 ❹ 在此種多層佈線基板中,一核心層係一強化構件(諸如玻 璃纖維銅包疊層),以及在該核心基板之兩個表面上交替地 形成一絕緣層及一佈線層(見例如,JP-A-2000-261147)。圖 11係顯示一多層佈線基板11〇之示意配置的剖面圖。如在 相同圖式中所示,該多層佈線基板11 〇具有一種配置,其中 在一内部形成有通孔112之核心基板ill的兩個表面上堆積 一絕緣層113及一佈線層114。在該核心基板π!之上及下 部分上所形成之佈線層114經由該通孔112彼此電性連接。 097149357 4 200937603 附帶地’㈣職崎料該奸基板種 之厚度的❹而減少,所以當安裝電子組件⑽如該半^ 裝置)至該*裝練上時,㈣電子組件與該 之彈性特性彼錄合。&果 怖線基板 線基板甲產生變形。在上面安裝該電子組件之該你 特別地,當在該佈線基板令產生像翘曲之變形時, ❹ 在設備中之電子組件安裝程序的自動基板運送操作„可 能=運送操作之錯誤或該基板之毁壞。因為現二 一步減少半導體私壯> 7 u而晋ie 減少而輕衫峨料料純之厚度的 減少,报難改里由於該基板之厚度的 σ電乳效此及降低封裝成本。 【發明内容】 本發明之不範性具體例處理上面缺點及上面未述之其它 缺點。然而,本發明句士 φ 从有必要克服上述缺點,以及因此,本 g不祕具軸可以^克服上it任何問題。 發旦明之一態樣提供一種能防止軸曲之變形或顯 :減=形里之佈線基板及其製造方法。依據該佈線基板, 在一電子組件安裝㈣中,可在一運送操作及 防止變形所造成之錯^ ㈣^ 發月之個或多個態樣’提供一種佈線基板。該佈 線基板包括:-核心層,内部形成有1隙;以及一疊層, 包括-絕緣層及—佈線層及形成於該核心層之至少一表面 097149357 5 200937603 上。該疊層具有一不同於該核 上提供上面要安裝一電w彼"、、膨脹係數。在該曼層 開。在該核心層中之該間一女裝㈣成彼此& - 料祕緣構件來填充及^、 4目同於該絕緣層之材 複數個以區域之每一安裝 ^自*裝區域群之每—安魏域群(包括該等安裝 區域中之一個或多個S震區域)。 依據本發明之一個或多個態樣,在該疊層中提供一槽部, 〇 以對應於該絕緣構件。 依據本發明之一個或多個態樣,形成一凹部及一孔部中之 至少一者穿過該絕緣構件及該絕緣層。 依據本發明之一個或多個態樣,該疊層係形成於該核心層 之兩個表面上。 依據本發明之一個或多個態樣,該核心層係由預浸材料所 形成及該絕緣層係由樹脂材料所形成。 ❹ 依據本發明之一個或多個態樣,提供一種半導體裝置,包 括:該佈線基板;以及該電子組件,安裝於該等安裝區域上。 依據本發明之一個或多個態樣’在一種佈線基板之製造方 法中’該方法:(a)提供一核心層’該核心層包括:一板構 件;貫穿介層,形成於該板構件中;以及佈線圖案,形成於 該板構件上及每一佈線圖案連接至該等貫穿介層中之一對 應貫穿介層;(b)形成一間隙於該核心層中,使得該間隙包 圍該等佈線圖案之每一佈線圖案或複數個佈線圖案群之每 097149357 6 200937603 一佈線圖案群(包括該等佈線圖案中之一個或多個佈線圖 案);(C)配置該核心層於一具有不同於該板構件之熱膨脹係 數的絕緣構件上;(d)形成一絕緣層,以便覆蓋該核心層及 - 填充該間隙;以及(e)形成一佈線層於該絕緣層上,藉此形 - 成一包括該絕緣層及該佈線層之疊層於該核心層上。 依據本發明之一個或多個態樣,該方法進一步包括:(〇 形成一槽部於該疊層中,以便對應於該間隙之形成區域。 ❹ 依據本發明之一個或多個態樣,該方法進一步包括:(g) 形成一凹部及一孔部中之至少一者,以便對應於該間隙之形 成區域。 從下面敘述、圖式及申請專利範圍將明顯易知本發明之其 它態樣及優點。 【實施方式】 以下,將參考所附圖式來詳細描述本發明之示範性具體 〇 例。圖1係顯示依據本發明之一示範性具體例的一佈線基板 1之示意圖(上視圖)。圖2係顯示圖1所示之佈線基板1的 剖面圖(在一間隙9附近中之部分放大圖)。圖3係顯示依據 本發明之第二示範性具體例的佈線基板1之示意圖(上視 圖)。圖4係顯示圖3所示之佈線基板1的剖面圖(在間隙9 附近中之部分放大圖)。圖5係顯示依據本發明之第三示範 性具體例的佈線基板1之示意圖。圖6係顯示圖5所示之佈 線基板1的剖面圖(在間隙9附近中之部分放大圖)。圖7 097149357 7 200937603 係顯示圖5所示之佈線基的—修改實_之示意圖(上 視圖)。圖8A至8F係描述製造依據本發明之該示範性具體 例的佈線基板1(特別地,-核心層1〇)之一方法的說明圖。 圖9A至9E係描述製造依據本發明之該示紐具體例的佈線 -基板1之财法賴日㈣。圖10係顯以該綠所製造之 佈線基板1的示意圖。此外,關於該等圖式中之元件符號, 元件符號5完全地表示元件符號5a、5b等(其它元件符㈣ ❹ 有相同表示)。 該佈線基板1係以在該核心層10上疊合一表面層3之方 式所形成。在此’該表面層3係為—上面叠合—佈線層之絕 緣層’其對應於-形成該佈線基板i之表面的層。此外,在 該表面層3之某一位置上塗佈防焊層52及59。 至於依據本發明之該示範性具體例的佈線基板i,如圖2 之剖面圖(部分放大圖)所示’以—多層佈線基板來舉例說 ⑩明其中在該核心層1 〇之兩個表面上疊合一中間層4及該 表面層3。如同在該表面層3中,該中間層4係為一上面疊 口佈線層之絕緣層。在此具體例中,在該核心層1 〇之上 及下部上疊合一中間層4’然而如果需要的話,可以在該核 . 心層丨〇之上及下部上疊合複數個中間層4。 此外,該佈線基板1並非侷限於上述配置,然而可以不提 供該中間層4或者可以只在該核心層1〇之一表面上疊合該 中間層4。 097149357 8 200937603 更特別地,在該佈線基板i之配置中,在該核心廣1〇之 上表面上形成-佈線層η ’以及在該佈線層η上形成一絕 緣層12。此夕卜,在該絕緣層12上形成—佈線層ι3。以相同 方式’在該佈線層13 形成—絕緣層14,以及在該絕緣廣 14上形成-佈線層15。再者,在該絕緣層η及該怖線廣 15之某一位置上塗佈該防焊層59。 此外,在該核心層1〇卜夕 上之下表面上形成一佈線層21,以 及在該佈線層21上形点—斑从Η Λ 成絕緣層22。另外,在該絕緣層22 上形成一佈線層23。以相同古斗^ 门方式,在該佈線層23上形成一 絕緣層24,以及在該絕緣層 豕增Μ上形成一佈線層25。再者, 在該絕緣層24及該佈線層 屬巧之某一位置上塗佈該防焊層 υΖ ° 另外佈線層"之術語包 成某一形狀之=層彼此連接之"介層孔"及形 孔❿及-佈線圓案13b。例如’該佈線層13包括一介層 在此,將描述用以形成每一層之材料。 百先,使用預浸材料 文為一形成該核心層ίο之示範材 枓。該預讀料係— 辄柯 化材料浸人熱固性樹/材枓’其中使像碳及玻璃之纖維強 性大於-般增層_:它的特徵在於:在熱固處理後之剛 接下來’使用具有熱 形成該表面層3及兮1特性之環氧基增層樹脂材料做為一 097149357 及該中間層k示範材料。 9 200937603 此外,使用如導電材料之銅(Cu)做為一形成該表面層3 及該中間層4之示範佈線層。 同樣地,因為該核心層及該表面層(或該表面層及該中間 • 層)係由具有不同熱膨脹係數之材料所分別形成及該基板之 . 厚度必需減少,所以可能造成下面問題:使該製成佈縣板 1變形(特別是彎曲)。 依據本發明之示範性具體例,如圖1之上視圖所示,針對 ⑩每一電子組件安裝區域或針對每一安裝區域群(包括複數個 安裝區域)分割該核心層。此外,考量敘述之方便來描述圖 1之上視圖,以便了解该多層佈線基板之組成要素在平面垂 直方向上(垂直於每一層之表面的方向)的相互位置關係。 做為-實施例’在該圖式中,一電子組件2之安裳區域係 -以元件符號5來表示之方形區域且顯示成—虛線。於是, 做為-分割該核心層之方法’例如,可以針對安裝區域^ Ο至5h之一對應安裝區域提供核心層l〇a l〇h之各自核心 層(例如,該核心層10a對應於該安裝區域⑻。此外^列 如,可以針對安裝區域群6d之—對應安裝區域群提供 核心層10ι至101之各自核心層,該等安裝區域群h至Μ •之每—安裝區域群具有4個安t區域(例如,該核心層1〇i •對應於該安裝區域群⑻。再者,例如,可以針對安裝區域 群7a及7b之-對應安裝區域群提供核心層i〇m及咖之各 自核心層,該等安㈣域群化及化之每—安裝區域群具有 097149357 200937603 16個安裝區域。 Ο
:圖二之剖面圖(部分放大圖)所示,在彼此相鄰之一核心 層與另—核心層間提供該間隙9。在此具體例中,以該絕緣 之形咸材料填充該間隙9 °在此,該間隙9沒有完全 刀u層,而是由該間隔9針對該複數個安裝區域之每 -安裝區域所分割之核心層依據—連接部(―沒有由下述分 割程序所分層料)在某-位置上彼此連接。另 外,該間隙9之寬度(該等相鄰核心層間在平面方向上之間 隙)/又有特別限制,而是依據該佈線基板1之厚度之類適當 地設定該間隙9之寬度。 如以上所述,因為在該等相鄰核心層間提供由具有相對比 該核心層低之剛性的絕緣層形成材料所形成之該填充部,所 以可防止該佈線基板1彎曲成典型凸形或顯著減少變形量。 此外,在依據本發明之第二示範性具體例的佈線基板1, 如圖3之上視圖所示,在對應於該間隙9之形成區域的該表 面層3之全部表面或部分表面中朝平面垂直方向提供一槽 部31。 在此具體例中,在對應於該間隙9之形成區域的該表面層 3之全部部分上朝平面垂直方向提供該槽部31 (見圖3),然 而,可以在某一位置上提供該槽部31。在此,考量敘述之 方便來描述圖3,其中一起存在具有不同尺寸之核心層。 此外,該槽部31之寬度及深度沒有特别限制,而是可以 097149357 11 200937603 依據該佈線基板1之厚度之類適當地設定該槽部Μ之寬度 及深度=者,該槽之形狀沒有特別限制,而是依據其形I 方法可以疋像u形及v形之各種形狀。 . 如圖4之剖面圖(部分放大圖)所示,因為提供該槽部31, •所以可減少該基板位在該間隙9之部分上的厚度。於是,比 起依據該第-示範性具體例之配置,進—步減少在該間隙9 中所填充之絕緣層形成材料的剛性。基於此理由,可進一步 ❹防止該佈線基板丨㈣成凸形或顯著減少變形量。 此外,在依據一第三具體例之佈線基板1巾,如圖5之上 視^示’在對應於該間隙9之形成區域的該佈線基板i 之邛刀位置上朝平面垂直方向提供一凹部犯及一孔部π 中之至夕者。另外,考量敘述之方便來描述圖5,其中提 供該凹部33及該孔部35兩者。 在此具體例中’在對應於該間隙9之形成區域的部分位置 © t朝平面垂直方向提供該凹部33,以及更制地,從該佈 良基板1之外緣部提供該凹部33,直到至某一長度凹口位 另外以與該凹部33 —起或取代該凹部33之方式’可 以在某一位置上提供該孔部(通孔)35。該孔部35之形狀並 非侷限於®1 5所示之矩形形狀,而是該孔部35可以形成為 一個或多個圓孔。 此外’該凹部33及該孔部 35在平面方向上之寬度及長度 /又有特別限制’而是可以依據該佈線基板1之厚度之類適當 097149357 12 200937603 地設定該凹部33及該孔部35之寬度及長度。 如圖6之剖面圖(部分放大圖)所示,在提供該凹部犯之 位置上,該等相鄰核心層彼此隔開,藉此不允許該佈線美板 成為變形形狀。另一方面,在沒有提供該凹部扣之位置上, 在該等相鄰核心層間之間隙9中所填充之絕緣層形成材料 中產生應力集中,以及對該佈線基板施加重力,藉此可輕易 允許該佈線基板成為平面形狀。 > ^於是’可進—步防止該佈線基板lf曲成凸形或比起依據 該第二示範性具體例之配置更顯著地減少變形量。 同依據圖7所示之-修改實施例,因為對該凹部犯 之凹口起始部實施切角(chamfering)’可防止在運送該基 板時^基板由運送輯卡住及因而防止運送操作之錯誤。此 外’當使該佈線基板1之四個角落經歷去角時會更有效。 另卜可以使該槽部、該凹部及該孔部中之兩個或三個彼 >此組合。 — 板1^後將參考圖8至10描述一製造依據本發明之佈線基 1的方法。在此,將以具有該多層結構之該佈線 來舉例銳明#丄 ,其中該多層結構具有在該核心層丨〇之兩個表 所且合之複數個佈線層及絕緣層。此外,圖8至之 個圖式係在各個程序期間該基板之剖面圖。 薄^ 了製造該佈線基板1,首先’準備W 8A鮮之具有-‘狀之核心材料61。該核心材料61具有一種配置,其中 097149357 13 200937603 在絕緣材料62之上表面上提供—銅猪⑽,以及在絕緣材料 62之下表面上提供-鋼箱73。如以上所述,該絕緣材料犯 係由預浸材料之類所形成。 - ㈣印、感紉脂膜疊合或塗佈在該核心材料61上提供 .一由感光樹脂材料所形成之光阻。接下來,藉由以將一光束 經由-光罩圖案(未顯示)照射至該光阻之方式來實施曝 光’以實施圖案化,藉此設置一下面所述之介層孔山的位 ❹ 置上形成一開口。 然後,藉由使用該圖案化光阻做為_罩幕,對該銅羯(在 此具體例巾,在上表面上卿紅_ 63)的_表面實施钮 刻。Ik後,當移除該光阻時,如圖8B所示,在設置該介層 孔1 la之位置上形成一雷射開口 64。 接著’當藉由使用設有該雷射開口 64之該銅箔63做為一 罩幕來實施雷射加工時,如圖8C所示,在該絕緣材料62 ⑩中形成-介層孔開α 65。在另-情況中,可以藉由對該銅 箔63直接實施該雷射加工,以在該絕緣材料62中形成該介 層孔開口 6 5。 由無電銅電鍍在該銅箔73之對應於該介層孔開口 65的表 面上形成一做為導電路徑之種子層(未顯示)。當形成該種子 層時’接著’實施電解銅電鑛,因而如圖⑽所示,在該介 層孔開口 65中形成該介層孔lla。 隨後,由網印、感光樹脂膜疊合或塗佈在設有該介層孔 097149357 14 200937603 lla之該核心材料61的兩個表面上形成一由感光樹脂材料 所製成之光阻。接著,藉由以將一光束經由一光罩圖案(未 顯示)照射至該光阻之方式來實施曝光,以實施圖案化,以 - 及然後移除該光阻之不包括設置佈線圖案lib及21b之位置 • 的區域。 其後,藉由使用該圖案光阻做為一罩幕,對該銅箔63實 施蝕刻。接著,當移除該光阻時,如圖8E所示,一起形成 ❹ 該佈線層11(包括該介層孔lla及該佈線圖案lib)與該佈線 層21 (包括連接至該介層孔lla之該佈線圖案21b),藉此製 造具有一整體結構之該核心層10。 隨後,如圖8F所示,實施一種程序,其具有一整體結構 之該核心層10分割成對應於每一電子組件安裝區域或每一 電子組件安裝區域群(包括複數個電子組件安裝區域)之尺 寸。在此具體例中,依據打孔實施該分割程序,然而可以依 © 據切割來實施。 接著,將描述製造具有一多層結構之該佈線基板1的程 序,其中在上述所分割之核心層10的兩個表面上疊合複數 個佈線層及絕緣層。 首先,如圖9A所示,準備像樹脂膜之具有薄片狀的該絕 緣層22(第一絕緣層)。此外,如以上所述,該絕緣層22係 由具有熱固特性之環氧基增層樹脂材料所形成。 接下來,如圖9B所示,將該等分割核心層10放置在該絕 097149357 15 200937603 緣層22之上表面的某一位置上。此時,如果需要的話,可 以將該核心層10黏附至該絕緣層22。做為一放置該核心層 10之方法,例如,建議以相同於安裝電子組件至佈線基板 . 之方法的方式來實施疋位及放置細作。 . 然後,如圖9C所示,在將該等分割核心層1〇放置或黏附 至該絕緣層22之狀態中’形成該絕緣層12(第二絕緣層), 以便覆蓋該核心層1〇及在該核心層10中所形成之該間隙 ❺ g。做為一實施例,依據熱固環氧樹脂塗佈或樹脂膜疊合在 該核心層10之上表面上形成該絕緣層12(增層)。 隨後,在該絕緣層22上形成該佈線層23及在該絕緣層 12上形成該佈線層13。此外,下面程序只是一製造方法之 一實施例。例如’當然’可實施製造上述核心層之方法,亦 即’以相同於上述之方式實施銅箔餘刻之類。 此外,在下面程序中,在其間插入有該核心層1〇之上及 Ο 下層上整體實施一個程序。 如圖9D所示,依據雷射加工,在該絕緣層22之對應於形 成一介層孔23a之區域的部分中形成一介層孔開口 66,以 及在該絕緣層12之對應於一介層孔13a之形成區域的部分 中形成一介層孔開口 67。 接下來’經由電鍍在該等絕緣層22及12上分別形成該等 ' 佈線層23及13。亦即,在該等絕緣層22及12之介層孔開 口 66及67中分別形成該等介層孔23a及i3a,以及在該等 097149357 16 200937603 絕緣層22及12之最外表面上分別形成佈線圖案23b及 13b。此時,該等佈線圖案23b及13b係整體地連接至該等 介層孔23a及13a,藉此形成該等佈線層23及13。 特別地,經由無電鍍在該等絕緣層22及12上形成種子 - 層。隨後,依據微影技術形成分別對應於該等佈線圖案lib 及21b之光阻圖案(未顯示)。接著,使用該等光阻圖案做為 罩幕,經由電鍍來沉積銅(Cu)。其後,移除該光阻圖案及不 ^ 必要種子層。於是,如圖9E所示,形成該佈線層23(包括 該介層孔23a及該佈線圖案23b)及該佈線層13(包括該介層 孔13a及該佈線圖案13b)。 如以上所述,當形成該等絕緣層22及12及該等佈線層 23及13時,接著,形成絕緣層24及14及佈線層25及15。 因為以相同於該等絕緣層22及12及該等佈線層23及13 之方式形成該等絕緣層24及14及該等佈線層25及15,所 〇 以在此將省略其敘述。 隨後,依據網印之類在該等絕緣層24及14上形成該等防 焊層52及59。接著,藉由以將一光束經由一光罩圖案(未 顯示)照射至該等防焊層52及59之方式來實施曝光,以實 施圖案化,藉由形成開口 68及69。佈線圖案25b及15b分 別相對於形成該等開口 68及69之位置。於是,在形成該等 ' 防焊層52及59之狀態中,從該等開口 68及69分別暴露該 等佈線圖案25b及15b。此外,可以藉由依據網印來印刷像 097149357 17 200937603 環氧之熱固樹脂材料,以形成具有該等開口 68及69之該等 防焊層52及59。 藉由實施該系列之程序,製造圖1〇所示之佈線基板1。 • 接下來,將描述一在該佈線基板1中形成該槽部31之程 • 序。做為一實施例,可藉由實施所謂半切割(half-dicing), 在該佈線基板1之表面層3中形成該槽部31,其中藉由一 切割裝置之使用,切割圖10所示之佈線基板1至某一位置。 ❹ 做為另一實施例,可藉由以相同於上述之方式實施在該防 焊層上形成開口之方法,以在該佈線基板1之表面層3中形 成該槽部31。 在此方式中,製造圖3所示之具有槽部31的佈線基板1。 再者,將描述一製造該姊線基板1之該凹部33的程序。 做為一實施例,可藉由實施切割,使得從外周緣部切割圖 10所示之佈線基板1至某一位置’以在該佈線基板1中形 ❿ 成凹部33。亦即,可沿著該間隙9朝垂直於該佈線基板i 之外周緣(通常形成為矩形形狀)的方向形成該凹部。同時, 在該佈線基板1中形成該孔部35之情況中,做為一實施例, 可藉由一鑽孔裝置之使用’在圖10所示之佈線基板1的某 一位置上鑽孔,以在該佈線基板1中形成該孔部35。在此 方式中,製造圖5所示之設有該凹部33及該孔部35中之至 少一者的佈線基板1。 此外,在製造該多層佈線基板1之方法中,已描述從彼此 097149357 18 200937603 相鄰之兩個侧核d 1G製造—㈣線基板丨之情況,然 而,實際上可獲得複數個佈線基板i。料,可以在彼此相、 鄰之複數侧職4 1{)上形錢触料基板1之方 來形成該個別佈絲板i,以及將該複數個佈線基板ι〇二 割成數片。於是,可改善製造程序之效率。 ❹ 如以上所述,在依據本發明之示範性具體例的佈線基板及 其製造方法中,可防止該佈線基板彎曲或顯著減少其變私 量。結果’在該佈線基板上絲該電子組件之㈣中= 止在運送㈣及安裝操作中__基板之變形所造成 錯誤。 此外,軸特別以容易產生像紐曲之變形的該多層佈 板來舉例說明’但是本發明之示範性具體例並非舰於此土 而是可以應用至不同型態之佈線基板。 ❹ 雖然已參考某些錢性具體例來表示及描述本發明 熟習該項技藝者將了解到,在残離_巾請專·圍戶: 定之本發明的精神及範圍内可以在形式及細節方面實施各 種變更。因此’意欲在所㈣請專利範圍中涵蓋落在本 之實際精神及範_之所有較及修改。 【圖式簡單說明】 圖1係顯不依據本發明之第 板之示意圖 圖 示範性具體例的一佈線基 係顯示圖1所示之佈線基板的剖面圖(部分放大圖); 097149357 19 200937603 圖3係顯示依據本發明之第二示範性具體例的一佈線基 板之不意圖, 圖4係顯示圖3所示之佈線基板的剖面圖(部分放大圖); • 圖5係顯示依據本發明之第三示範性具體例的一佈線基 - 板之不意圖, 圖6係顯示圖5所示之佈線基板的剖面圖(部分放大圖); 圖7係顯示圖5所示之佈線基板的一修改實施例之示意圖 φ (上視圖); 圖8A至8F係描述製造依據本發明之該示範性具體例的佈 線基板之一方法的說明圖; 圖9A至9E係描述製造依據本發明之該示範性具體例的佈 線基板之該方法的說明圖; 圖10係顯示由該方法所製造之佈線基板的示意圖;以及 圖11係顯不該相關技藝佈線基板之不意圖。 〇 【主要元件符號說明】 1 佈線基板 2 電子組件 3 表面層 4 中間層 5 安裝區域 5a 安裝區域 5b 安裝區域 097149357 20 200937603
5c 安裝區域 5d 安裝區域 5e 安裝區域 5f 安裝區域 5g 安裝區域 5h 安裝區域 6a 安裝區域群 6b 安裝區域群 6c 安裝區域群 6d 安裝區域群 7a 安裝區域群 7b 安裝區域群 9 間隙 10 核心層 10a 核心層 10b 核心層 10c 核心層 lOd 核心層 lOe 核心層 lOf 核心層 l〇g 核心層 lOh 核心層 097149357 200937603
lOi 核心層 l〇j 核心層 10k 核心層 101 核心層 10m 核心層 10η 核心層 11 佈線層 11a 介層孔 lib 佈線圖案 12 絕緣層 13 佈線層 13a 介層孔 13b 佈線圖案 14 絕緣層 15 佈線層 15a 介層孔 15b 佈線圖案 21 佈線層 21b 佈線圖案 22 絕緣層 23 佈線層 23a 介層孔 097149357 22 200937603 23b 佈線圖案 24 絕緣層 25 佈線層 - 25b 佈線圖案 . 31 槽部 33 凹部 35 孔部 〇 52 防焊層 59 防焊層 61 核心材料 62 絕緣材料 63 銅箱 64 雷射開口 65 介層孔開口 ❹ 66 介層孔開口 67 介層孔開口 68 開口 69 開口 73 銅羯 ' 110 多層佈線基板 111 核心基板 112 通孔 097149357 23 200937603 113 114 絕緣層 佈線層
097149357 24

Claims (1)

  1. 200937603 七、申請專利範圍: 1. 一種佈線基板,包括: 一核心層,内部形成有一間隙;以及 一疊層,包括一絕緣層及一佈線層及形成 、核心層之至 少-表面上,料層具有—不同於該核K熱膨服係數, 其中在该疊層上提供複數個上面將要安裴一 电子組件的安 裝區域成彼此隔開, ❹纟中,該核心層中之該_係以-與該絕緣層相同材料的 絕緣構件來填充且係包圍該複數個安裝區域中之每一安妒 區域或包括一個或多個安裝區域之安裝區域群中之每―二 裝區域群。 安 2.如申請專利範圍第丨項之佈線基板,其中,在該疊層中 提供一槽部以對應於該絕緣構件。 3·如申請專利範圍第丨項之佈線基板,其中,形成一凹部 _ 及一孔部中之至少一者穿過該絕緣構件及該疊層。 4.如申請專利範圍第i項之佛線基板,其中,該疊層係形 成於該核心層之兩個表面上。 5·如申請專利範圍第1項之佈線基板,其中,該核心層係 由預浸材料所形成及該絕緣層係由樹脂材料所形成。 6. —種半導體裝置,包括: 如申請專利範圍第1項之佈線基板;以及 該安裝於該等安裝區域上的電子組件。 097149357 25 200937603 7. —種佈線基板之製造方法,該方法包括: (a)提供一核心層,該核心層包括:一板構件;貫穿介層, 形成於該板構件中;以及佈線圖案,形成於該板構件上及每 •一佈線圖案連接至該等貫穿介層中之對應貫穿介層; . (b)形成一間隙於該核心層中,使得該間隙包圍該等佈線 圖案中之每一佈線圖案或包括一個或多個佈線圖案之佈線 圖案群中之每一佈線圖案群; @ (c)配置該核心層於一具有不同於讓板構件之熱膨脹係數 的絕緣構件上; (d) 形成一絕緣層,以便覆蓋該核心層及填充該間隙;以 及 (e) 形成一佈線層於該絕緣層上,藉此形成一包括該絕緣 層及該佈線層之疊層於該核心層上。 8. 如申請專利範圍第7項之方法,進一步包括: ⑩ (f)形成一槽部於該疊層中,以便對應於該間隙之形成區 域。 9. 如申請專利範圍第7項之方法,進一步包括: (g)形成一凹部及一孔部中之至少一者以便對應於該間 隙之形成區域。 097149357 26
TW097149357A 2007-12-19 2008-12-18 Wiring substrate and method of manufacturing the same TW200937603A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007327499A JP5080234B2 (ja) 2007-12-19 2007-12-19 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
TW200937603A true TW200937603A (en) 2009-09-01

Family

ID=40787243

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097149357A TW200937603A (en) 2007-12-19 2008-12-18 Wiring substrate and method of manufacturing the same

Country Status (5)

Country Link
US (1) US8058562B2 (zh)
JP (1) JP5080234B2 (zh)
KR (1) KR101452515B1 (zh)
CN (1) CN101466208B (zh)
TW (1) TW200937603A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI494034B (zh) * 2012-05-31 2015-07-21 Zhen Ding Technology Co Ltd Ic載板及其製作方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JP2012049219A (ja) * 2010-08-25 2012-03-08 Fujitsu Ltd 電子装置
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
CN103915987B (zh) * 2013-01-09 2016-09-07 永济新时速电机电器有限责任公司 保护隔离装置和igbt功率模块
CN103871907B (zh) * 2014-03-26 2017-04-12 华进半导体封装先导技术研发中心有限公司 一种超薄基板的制作工艺
KR20160014456A (ko) * 2014-07-29 2016-02-11 삼성전기주식회사 연성 인쇄회로기판 및 그 제조 방법
CN105722303B (zh) * 2014-12-04 2019-01-25 中山台光电子材料有限公司 多层印刷电路板
JP6711229B2 (ja) * 2016-09-30 2020-06-17 日亜化学工業株式会社 プリント基板の製造方法及び発光装置の製造方法
CN109803523B (zh) 2019-02-23 2021-01-29 华为技术有限公司 一种封装屏蔽结构及电子设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115151A (ja) * 1993-10-14 1995-05-02 Toshiba Corp 半導体装置及びその製造方法
JP2000261147A (ja) 1999-03-10 2000-09-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US6329603B1 (en) * 1999-04-07 2001-12-11 International Business Machines Corporation Low CTE power and ground planes
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2001298272A (ja) * 2000-04-13 2001-10-26 Nec Corp プリント基板
JP4129717B2 (ja) * 2001-05-30 2008-08-06 株式会社ルネサステクノロジ 半導体装置
JP2003133653A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 配線基板およびそれを用いた半導体装置の実装構造体
EP1491927B1 (en) * 2002-04-01 2013-02-27 Ibiden Co., Ltd. Ic chip mounting substrate, and ic chip mounting substrate manufacturing method
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
US7470990B2 (en) * 2004-03-31 2008-12-30 Endicott Interconnect Technologies, Inc. Low moisture absorptive circuitized substrate with reduced thermal expansion, method of making same, electrical assembly utilizing same, and information handling system utilizing same
JP2005340416A (ja) * 2004-05-26 2005-12-08 Sony Corp 基板の製造方法
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2006108460A (ja) * 2004-10-07 2006-04-20 Toshiba Corp 半導体装置及びその製造方法
JP2006315391A (ja) * 2005-04-12 2006-11-24 Hitachi Chem Co Ltd 積層板およびこれを用いたプリント配線板
KR100728755B1 (ko) * 2005-06-24 2007-06-19 삼성전기주식회사 범프를 이용한 인쇄회로기판 및 그 제조방법
JP4527045B2 (ja) * 2005-11-01 2010-08-18 日本メクトロン株式会社 ケーブル部を有する多層配線基板の製造方法
KR101025055B1 (ko) * 2005-12-01 2011-03-25 스미토모 베이클리트 컴퍼니 리미티드 프리프레그, 프리프레그의 제조 방법, 기판 및 반도체 장치
US7902660B1 (en) * 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
TWI328423B (en) * 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure
US8084692B2 (en) * 2007-10-25 2011-12-27 International Business Machines Corporation Reducing noise coupling in high speed digital systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI494034B (zh) * 2012-05-31 2015-07-21 Zhen Ding Technology Co Ltd Ic載板及其製作方法

Also Published As

Publication number Publication date
JP2009152300A (ja) 2009-07-09
CN101466208A (zh) 2009-06-24
KR20090067064A (ko) 2009-06-24
KR101452515B1 (ko) 2014-10-21
CN101466208B (zh) 2012-08-29
US20090159316A1 (en) 2009-06-25
JP5080234B2 (ja) 2012-11-21
US8058562B2 (en) 2011-11-15

Similar Documents

Publication Publication Date Title
TW200937603A (en) Wiring substrate and method of manufacturing the same
TWI388257B (zh) 多層佈線基板及其製造方法
KR101550467B1 (ko) 배선기판, 배선기판의 제조방법, 및 반도체 패키지
KR101342031B1 (ko) 다층 배선 기판 및 그 제조 방법
TWI482542B (zh) 多層配線基板
TWI475940B (zh) 多層配線基板之製造方法及多層配線基板
TWI475938B (zh) 多層配線板及其製造方法
JP2010130003A (ja) 多層印刷回路基板及びその製造方法
TWI617225B (zh) 印刷電路板及其製造方法
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法
KR20110066044A (ko) 다층인쇄회로기판 및 그 제조방법
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
TWI542260B (zh) 印刷電路板及其製造方法
JP2013106034A (ja) プリント回路基板の製造方法
TWI700021B (zh) 同時具有貫孔及盲孔的多層電路板的製法
JP2010225973A (ja) 多層回路基板の製造方法
JP5830347B2 (ja) 配線基板の製造方法
TWI299554B (en) Substrate structure and method for manufacturing the same
KR101109277B1 (ko) 인쇄회로기판의 제조방법
JP2018182252A (ja) プリント配線板の製造方法
KR100986829B1 (ko) 반도체칩 및 이를 이용한 인쇄회로기판의 제조방법
JP2017103350A (ja) プリント配線板及びその製造方法
JP2022135803A (ja) 配線板
KR20130065216A (ko) 다층 인쇄회로기판 및 그 제조방법
JP3649109B2 (ja) 多層プリント配線板およびその製造方法