JP2022135803A

JP2022135803A - 配線板

Info

Publication number: JP2022135803A
Application number: JP2021035866A
Authority: JP
Inventors: 普崇谷口; Hirotaka Taniguchi
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2021-03-05
Filing date: 2021-03-05
Publication date: 2022-09-15

Abstract

【課題】キャビティ部を有する配線板の反りを抑制可能にすること。【解決手段】配線板１０は、第１面１０Ｆと、第１面１０Ｆとは反対側の第２面１０Ｓとを備え、絶縁層と導電層が交互に積層されてなる積層部２０と、第１面１０Ｆに形成される第１ソルダーレジスト層２７Ａと、第２面１０Ｓに形成される第２ソルダーレジスト層２７Ｂと、を有する配線板１０であって、第１面１０Ｆには、電子部品を収容するために設けられるキャビティ１９が形成され、第２面１０Ｓには、キャビティ１９の面積よりも大きい面積に亘って第２ソルダーレジスト層２７Ｂに覆われずに露出する露出領域３０が設けられている。【選択図】図２

Description

本開示は、キャビティを有する配線板に関する。

この種の配線板について、種々の目的に応じて様々なキャビティを形成する技術が提供されている（例えば、特許文献１参照）。

特開２０１０－２４５５３０号公報（段落［００５４］、図４Ｃ等）

特許文献１の配線板では、反りが生じ易いという問題が考えられる。

上記課題を解決するためになされた請求項１の発明は、第１面と、前記第１面とは反対側の第２面とを備え、絶縁層と導電層が交互に積層されてなる積層部と、前記第１面上に形成される第１ソルダーレジスト層と、前記第２面上に形成される第２ソルダーレジスト層と、を有する配線板であって、前記第１面には、電子部品を収容するために設けられるキャビティが形成され、前記第２面には、前記キャビティの面積よりも大きい面積に亘って前記第２ソルダーレジスト層に覆われずに露出する露出領域が設けられている。

配線板の側断面図配線板の（Ａ）平断面図、（Ｂ）底断面図配線板の製造工程を示す側断面図配線板の製造工程を示す側断面図配線板の製造工程を示す側断面図配線板の製造工程を示す側断面図配線板の製造工程を示す側断面図配線板の製造工程を示す側断面図配線板の製造工程を示す側断面図配線板の製造工程を示す側断面図配線板の製造工程を示す側断面図配線板の製造工程を示す側断面図配線板の製造工程を示す側断面図配線板の製造工程を示す側断面図配線板の製造工程を示す側断面図他の実施形態に係る配線板の側断面図他の実施形態に係る配線板の（Ａ）平断面図、（Ｂ）底断面図

図１に示されるように、本開示の一実施形態に係る配線板１０は、絶縁層と導電層が積層されている積層部２０に、第１ソルダーレジスト層２７Ａと第２ソルダーレジスト層２７Ｂとが互いに反対側から積層されてなる。積層部２０は、コア基板１１に第１ビルドアップ部１５Ａと第２ビルドアップ部１５Ｂが積層されている構造を有する。具体的には、第１ビルドアップ部１５Ａは、コア基板１１の表裏の一方の面である第１面１１Ｆ上に配置され、第２ビルドアップ部１５Ｂは、コア基板１１の表裏の他方の面である第２面１１Ｓ上に配置されている。

コア基板１１は、絶縁性基材１１Ｋ上に、表裏の両側から（即ち、第１面１１Ｆ側と第２面１１Ｓ側とから）、導電層１２が積層されている構造になっている。第１面１１Ｆ側の導電層１２と、第２面１１Ｓ側の導電層１２とは、それぞれ所定パターンに形成され、絶縁性基材１１Ｋを貫通するスルーホール導体１４によって接続されている。

第１ビルドアップ部１５Ａと第２ビルドアップ部１５Ｂは、それぞれコア基板１１側から絶縁層２１と導電層２２とが交互に積層されている構造を有する。絶縁層２１には、複数のビア導体２５が形成されている。導電層２２は、所定パターンに形成され、ビア導体２５によって、隣り合う導電層２２同士が接続されている。また、ビア導体２５により、第１ビルドアップ部１５Ａ及び第２ビルドアップ部１５Ｂにおいて、最も内側の（即ち、コア基板１１に最も近い）導電層２２が、コア基板１１の各導電層１２に接続されている。本実施形態の例では、第１ビルドアップ部１５Ａの層数と第２ビルドアップ部１５Ｂの層数は、同じになっている。

なお、絶縁層２１は、例えば、プリプレグ（ガラスクロス等の繊維からなる心材を樹脂含浸してなるＢステージのシート）又はビルドアップ基板用の絶縁フィルム（心材を有さず例えば無機フィラーを含む熱硬化性樹脂からなるフィルム）で構成されている。本実施形態では、絶縁層２１のうちコア基板１１側の内側絶縁層２１Ａは、例えばプリプレグで構成され、絶縁層２１のうち内側絶縁層２１Ａよりもコア基板１１から離れた側に配置される外側絶縁層２１Ｂは、例えばビルドアップ基板用の絶縁フィルムで構成されている。

第１ソルダーレジスト層２７Ａは、積層部２０の表裏の一方の（第１ビルドアップ部１５Ａ側の）面である第１面１０Ｆ上に形成されている。具体的には、第１ソルダーレジスト層２７Ａは、第１ビルドアップ部１５Ａの導電層２２のうち最も外側（最もコア基板１１から離れた側）に配置される最外の導電層２２上に積層されている。第１ソルダーレジスト層２７Ａには、開口部２９Ａが形成されている。そして、上記最外の導電層２２のうち開口部２９Ａによって第１ソルダーレジスト層２７Ａから露出する部分により、パッド２８が形成されている。

積層部２０の第１面１０Ｆには、第１ソルダーレジスト層２７Ａから露出され、電子部品を収容するために設けられるキャビティ１９が開口している。キャビティ１９は、第１ビルドアップ部１５Ａを貫通していて、コア基板１１の第１面１１Ｆの導電層１２のパッド１８を露出させている。本実施形態の例では、第２ビルドアップ部１５Ｂには、キャビティ１９は形成されていない。なお、例えば、キャビティ１９に収容される電子部品は、パッド１８上に実装される。

図２（Ａ）に示されるように、本実施形態の例では、キャビティ１９は、平面視長方形状をなし、配線板１０の外縁側に配置されている。具体的には、キャビティ１９の一辺部１９Ａは、配線板１０の外縁部に配置され、配線板１０の側面に開放されている。キャビティ１９は、残りの三辺側から第１ビルドアップ部１５Ａに囲まれている。

本実施形態の例では、配線板１０の第１面１０Ｆにおいて、第１ソルダーレジスト層２７Ａが、キャビティ１９と開口部２９Ａ（即ちパッド２８Ａ）とを除いた部分に形成されている。なお、開口部２９Ａの面積は、キャビティ１９の面積よりも小さくなっている。

図１に示されるように、第２ソルダーレジスト層２７Ｂは、積層部２０の表裏の他方の（第２ビルドアップ部１５Ｂ側の）面である第２面１０Ｓ上に形成されている。具体的には、第２ソルダーレジスト層２７Ｂは、第２ビルドアップ部１５Ｂの導電層２２のうち最も外側（最もコア基板１１から離れた側）に配置される最外の導電層２２上に積層されている。

図１及び図２（Ｂ）に示されるように、本実施形態の配線板１０では、第２面１０Ｓに、第２ソルダーレジスト層２７Ｂに覆われずに露出する露出領域３０が設けられている。露出領域３０は、配線板１０の厚み方向（以下、適宜、単に「厚み方向」という。）から見たときに、キャビティ１９の面積よりも大きい面積に亘って設けられている。詳細には、露出領域３０の面積が、キャビティ１９の底面の面積よりも大きくなっている。また、上記最外の導電層２２には、第２ソルダーレジスト層２７Ｂに覆われずに露出領域３０に含まれる露出部分が設けられ、その露出部分により、パッド２８Ｂが形成されている。なお、例えば、第２ビルドアップ部１５Ｂのうち第２ソルダーレジスト層２７Ｂに覆われずに露出領域３０に露出する部分は、平坦になっている。

本実施形態では、第２ソルダーレジスト層２７Ｂが、積層部２０の第２面１０Ｓの外縁部のみを覆っていて、具体的には、第２ソルダーレジスト層２７Ｂは、第２面１０Ｓの外縁部全体を覆っている（即ち、枠状に形成されている）。そして、第２面１０Ｓにおける第２ソルダーレジスト層２７Ｂよりも内側の部分全体が、第２ビルドアップ部１５Ｂを露出させる上述の露出領域３０になっている（即ち、領域３０の周囲全体に第２ソルダーレジスト層２７Ｂが形成されている）。なお、本実施形態の例では、第２面１０Ｓにおいて第２ソルダーレジスト層２７Ｂに覆われている範囲（図２（Ｂ）参照）が、第１面１０Ｆにおいて第１ソルダーレジスト層２７Ａに覆われている範囲（図２（Ａ）参照）よりも狭くなっている。

図２（Ｂ）に示すように、本実施形態の例では、露出領域３０の少なくとも一部は、キャビティ１９を厚み方向に第２面１０Ｓへ投影した投影領域１９Ｘ内に含まれる。投影領域１９Ｘにおいて、第２ソルダーレジスト層２７Ｂに覆われている部分の面積は、第２ソルダーレジスト層２７Ｂに覆われていない露出領域３０に含まれる部分の面積よりも狭くなっている。詳細には、第２面１０Ｓの投影領域１９Ｘのうち、キャビティ１９の一辺部１９Ａを厚み方向に第２面１０Ｓへ投影した投影部分１９Ｙのみが、第２ソルダーレジスト層２７Ｂに覆われている。

なお、本実施形態の例では、積層部２０のうち、第２ソルダーレジスト層２７Ｂに覆われずに露出領域３０に露出する部分には、導電部（最外の導電層２２）と絶縁部（最もコア基板１１から離れた最外の絶縁層２１）とが含まれているが、導電部のみが含まれていてもよいし、絶縁部のみが含まれていてもよい。また、例えば、第２面１０Ｓのうち第２ソルダーレジスト層２７Ｂに覆われていない絶縁部（即ち、露出領域３０に露出する絶縁部）の面積は、第１面１０Ｆのうち第１ソルダーレジスト層２７Ａに覆われていない絶縁部の面積よりも広くなっていてもよい。また、例えば、第２面１０Ｓのうち第２ソルダーレジスト層２７Ｂに覆われていない導電部（即ち、露出領域３０に露出する導電部）の面積が、第１面１０Ｆのうち第１ソルダーレジスト層２７Ａに覆われていない導電部の面積よりも、狭くなっていてもよい。

本実施形態の配線板１０は、例えば、以下のようにして製造される。
（１）図３（Ａ）に示されるコア基板１１が用意される。コア基板１１は、絶縁性基材１１Ｋの表裏の両面に導電層１２が積層されてなり、絶縁性基材１１Ｋには、表裏の導電層１２同士を接続するスルーホール導体１４が形成されている。絶縁性基材１１Ｋは、例えば、エポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂と、ガラスクロスとを含んでいる。

（２）図３（Ｂ）に示されるように、コア基板１１の表裏の一方の面である第１面１１Ｆの一部の上に、剥離フィルム１６が敷設される。なお、第１面１１Ｆの導電層１２は、剥離フィルム１６の外縁部全体の下にも配置されるように形成しておく。

（３）図３（Ｃ）に示されるように、コア基板１１の第１面１１Ｆの導電層１２と、第１面１１Ｆの反対側の第２面１１Ｓの導電層１２との上に、絶縁層２１（内側絶縁層２１Ａ）としてのプリプレグと、銅箔２６と、が積層される。そして、その積層体が、加熱プレスされる。すると、コア基板１１の両面上に絶縁層２１（内側絶縁層２１Ａ）が形成される。なお、上記加熱プレスの際、コア基板１１の表裏の両面において、導電層１２のパターンの非形成部分がプリプレグの樹脂により埋められる。また、コア基板１１の第１面１１Ｆ側の内側絶縁層２１Ａにより、剥離フィルム１６の全体が外側から重ねられる。

（４）図４（Ａ）に示されるように、銅箔２６にレーザーが照射されて、銅箔２６及び絶縁層２１を貫通するテーパー状のビアホール２５Ｈが形成される。そして、過マンガン酸塩等の酸化剤でそれらビアホール２５Ｈ内が洗浄（デスミア処理）される。

（５）無電解めっき処理が行われ、銅箔２６上とビアホール２５Ｈの内面とに無電解めっき膜（図示せず）が形成される。次いで、この無電解めっき膜上に、所定パターンのめっきレジスト４０が形成される（図４（Ｂ）参照）。この際、めっきレジスト４０は、剥離フィルム１６の全体に外側から重ねられる。

（６）電解めっき処理が行われ、電解めっきがビアホール２５Ｈ内に充填されてビア導体２５が形成されると共に、無電解めっき膜（図示せず）のうちめっきレジスト４０から露出している部分の上に電解めっき膜２２Ｄが形成される（図５（Ａ）参照）。

（７）めっきレジスト４０が除去されると共に、めっきレジスト４０の下方の無電解めっき膜（図示せず）及び銅箔２６が除去される。そして、残された電解めっき膜２２Ｄ、無電解めっき膜及び銅箔２６により、絶縁層２１（内側絶縁層２１Ａ）上に導電層２２が形成される（図５（Ｂ）参照）。このとき、導電層２２と導電層１２とが、ビア導体２５によって接続される。

（８）上記した（３）～（７）と同様の工程が繰り返され、コア基板１１上の導電層１２の上に、内側絶縁層２１Ａと導電層２２とが交互に所定の層数ずつ積層される（図６参照）。また、積層方向で隣り合う導電層２２同士が、内側絶縁層２１Ａに形成されるビア導体２５によって接続される。

（９）内側絶縁層２１Ａと導電層２２が所定の層数ずつ積層されると、コア基板１１から最も離れている導電層２２上にビルドアップ基板用の絶縁フィルムが積層され、外側絶縁層２１Ｂが形成される（図７参照）。なお、コア基板１１の表裏の両面において、導電層２２のパターンの非形成部分が絶縁フィルムの樹脂により埋められる。また、コア基板１１の第１面１１Ｆ側の外側絶縁層２１Ｂにより、剥離フィルム１６の全体が外側から覆われる。

（１０）図８に示されるように、外側絶縁層２１Ｂにレーザーが照射されて、外側絶縁層２１Ｂを貫通するテーパー状のビアホール２５Ｈが形成される。そして、過マンガン酸塩等の酸化剤でそれらビアホール２５Ｈ内が洗浄（デスミア処理）される。

（１１）無電解めっき処理が行われ、外側絶縁層２１Ｂ上とビアホール２５Ｈの内面とに無電解めっき膜（図示せず）が形成される。次いで、この無電解めっき膜上に、所定パターンのめっきレジスト４０が形成される（図９参照）。この際、めっきレジスト４０は、剥離フィルム１６の全体に外側から重ねられる。

（１２）電解めっき処理が行われ、電解めっきがビアホール２５Ｈ内に充填されてビア導体２５が形成されると共に、無電解めっき膜（図示せず）のうちめっきレジスト４０から露出している部分の上に電解めっき膜２２Ｄが形成される（図１０参照）。

（１３）めっきレジスト４０が除去されると共に、めっきレジスト４０の下方の無電解めっき膜（図示せず）が除去される。そして、残された電解めっき膜２２Ｄと無電解めっき膜により、絶縁層２１（外側絶縁層２１Ｂ）上に導電層２２が形成される（図１１参照）。このとき、外側絶縁層２１Ｂを挟んで隣り合う導電層２２同士が、ビア導体２５によって接続される。

（１４）上記した（９）～（１３）と同様の工程が繰り返され、コア基板１１から最も離れている内側絶縁層２１Ａ上の導電層２２の上に、外側絶縁層２１Ｂと導電層２２とが交互に所定の層数ずつ積層される（図１２参照）。また、積層方向で隣り合う導電層２２同士は、外側絶縁層２１Ｂに形成されるビア導体２５によって接続される。これにより、コア基板１１の第１面１１Ｆ上に、第１ビルドアップ部１５Ａが形成されると共に、コア基板１１の第２面１１Ｓ上に、第２ビルドアップ部１５Ｂが形成される。

（１５）図１３に示されるように、コア基板１１から表裏の両側で最も離れている最外の導電層２２上に（即ち、第１面１０Ｆ上と第２面１０Ｓ上とに）、それぞれ第１ソルダーレジスト層２７Ａと第２ソルダーレジスト層２７Ｂが積層される。

（１６）次いで、図１４に示されるように、第１ソルダーレジスト層２７Ａの所定箇所に、例えば、レーザー加工やフォトレジスト処理等により、開口部２９Ａが形成される。そして、第１面１０Ｆ側の最外の導電層２２のうち開口部２９Ａにより第１ソルダーレジスト層２７Ａから露出した部分でパッド２８Ａが形成される。また、第２ソルダーレジスト層２７Ｂのうち外縁部を除く部分全体が、例えば、レーザー加工やフォトレジスト処理等により除去され、露出領域３０が形成される。これにより、第２面１０Ｓ側の最外の導電層２２のパッド２８Ｂが露出する。

（１７）図１５に示されるように、第１面１０Ｆ上の第１ソルダーレジスト層２７Ａの上から（即ち、第１ビルドアップ部１５Ａの上から）、剥離フィルム１６の外縁部をなぞるように、レーザーが照射される。すると、コア基板１１の第１面１１Ｆの導電層２２を露出させる枠状凹部１７が形成される。詳細には、枠状凹部１７により、第１面１１Ｆの導電層２２において剥離フィルム１６の外縁部に下方から重なっていた枠状の部分が露出する。

（１８）第１ビルドアップ部１５Ａ及び剥離フィルム１６における、枠状凹部１７よりも内側に配置される部分が除去されて、第１ビルドアップ部１５Ａを貫通するキャビティ１９（図１参照）が形成される。すると、コア基板１１の第１面１１Ｆのうち枠状凹部１７よりも内側に配置されていた部分が露出して、第１面１１Ｆの導電層１２のパッド１８が露出する。

（１９）パッド１８に、例えば有機保護膜（ＯＳＰ）やＮｉ／Ｐｄ／Ａｕめっきの形成等の表面処理がなされる。以上により、配線板１０が完成する。

本実施形態の配線板１０の構造及び製造方法に関する説明は以上である。次に配線板１０の作用効果について説明する。本実施形態の配線板１０では、キャビティ１９が第１面１０Ｆに開口していて、第２面１０Ｓには、第２ソルダーレジスト層２７Ｂに覆われていない露出領域３０が、キャビティ１９の面積よりも大きい面積に亘って設けられている。これにより、露出領域３０が、キャビティ１９の面積よりも小さい場合（例えば第１面１０Ｆの開口部２９Ａと同様の大きさの場合）に比べて、配線板１０の反りを抑制することが可能となる。これは、例えば、第２ソルダーレジスト層２７Ｂが積層されていない露出領域３０が大きくなることで、温度変化による配線板１０の表裏の熱収縮（熱膨張）のバランスを良くすることが可能となるためと考えられる。詳細には、例えば、キャビティ１９が形成される第１ビルドアップ部１５Ａ側では、温度変化による収縮（膨張）が起きにくくなると考えられるが、第２ソルダーレジスト層２７Ｂが積層されていない露出領域３０の面積が大きくなることで、第２ビルドアップ部１５Ｂ側でも温度変化による収縮（膨張）が起きにくくなると考えられる。なお、露出領域３０の面積を調整することで、配線板１０の反りを調整することが可能となり、キャビティ１９内に電子部品等を実装する際の、半田付け作業を容易に行うことも可能となる。

本実施形態では、露出領域３０の少なくとも一部が、キャビティ１９を配線板１０の厚み方向に第２面１０Ｓへ投影した投影領域１９Ｘに含まれる。これにより、配線板１０の反りをより抑制することが可能となる。また、第２面１０Ｓの投影領域１９Ｘには、第２ソルダーレジスト層２７Ｂに覆われている部分が、第２ソルダーレジスト層２７Ｂに覆われていない部分（領域３０に含まれる部分）よりも狭く設けられている。これにより、配線板１０の反りをさらに抑制可能となる。なお、本実施形態では、第２面１０Ｓにおいて第２ソルダーレジスト層２７Ｂに覆われている範囲が、第１面１０Ｆにおいて第１ソルダーレジスト層２７Ａに覆われている範囲よりも狭くなっている。これにより、配線板１０の反りを抑制し易くすることが可能となる。

本実施形態では、第２ソルダーレジスト層２７Ｂが、第２面１０Ｓの外縁部のみを覆っているので、配線板１０の反りを一層抑制可能となる。また、第２ソルダーレジスト層２７Ｂが第２面１０Ｓの外縁部のみを覆うことで、キャビティ１９を、その投影領域１９Ｘの一部が露出領域３０に含まれるように配置することが容易となり、配線板１０の反りを抑制可能としつつキャビティの配置の自由度を高くすることが可能となる。また、第２ソルダーレジスト層２７Ｂが第２面１０Ｓの外縁部全体を覆うので、第２面１０Ｓを下にして配線板１０を載置する場合等に、配線板１０の設置を安定させ易くすることが可能となる。また、第２面１０Ｓを下にして配線板１０を載置する場合等には、第２面１０Ｓのうち露出領域３０に露出する導電部を、第２ソルダーレジスト層２７Ｂをスペーサのように使用することで保護することも可能となる。

［他の実施形態］
（１）第２面１０Ｓの投影領域１９Ｘの全体が、露出領域３０に含まれていてもよい（図１７（Ａ）及び図１７（Ｂ）参照）。

（２）第２ソルダーレジスト層２７Ｂが、第２面１０Ｓの外縁部以外を覆っていてもよい（図１７（Ｂ）参照）。この場合でも、第２面１０Ｓにおいて第２ソルダーレジスト層２７Ｂに覆われていない露出領域３０が、キャビティ１９の面積よりも大きい面積に亘って設けられていればよい。

（３）第２ソルダーレジスト層２７Ｂが、第２面１０Ｓの外縁部の一部のみを覆っていてもよい。例えば、第２ソルダーレジスト層２７Ｂが、長方形状の配線板１０において、第２面１０Ｓの外縁部の四隅部のみを覆っていてもよいし、第２面１０Ｓの四辺部の途中部分のみを覆っていてもよいし、第２面１０Ｓの三辺部のみを又は互いに対向する２辺部のみを覆っていてもよい。

（４）図１６に示されるように、第２ソルダーレジスト層２７Ｂに、キャビティ１９よりも面積の小さい開口部２９Ｂが形成され、この開口部２９Ｂにより、第２面１０Ｓ側の最外の導電層２２のパッド２８Ｂが露出していてもよい。開口部２９Ｂは、第２ソルダーレジスト層２７Ｂにより露出領域３０とは隔てられている。

（５）第２面１０Ｓにおける露出領域３０の周囲全体に、第２ソルダーレジスト層２７Ｂが設けられていなくてもよい。例えば、図１７（Ｂ）に示されるように、露出領域３０の端が第２面１０Ｓの端に配置され、第２面１０Ｓにおける露出領域３０の周囲の一部に第２ソルダーレジスト層２７Ｂが設けられずに、露出領域３０が配線板１０の側面に開放されていてもよい。図１７（Ｂ）の例では、第２面１０Ｓの一端から他端に向かう途中位置まで、露出領域３０が広がっている。

（６）上記実施形態では、キャビティ１９が、第１ビルドアップ部１５Ａを貫通していたが、キャビティ１９の深さが、第１ビルドアップ部１５Ａの厚み方向の途中までであってもよい。また、キャビティ１９が、第１ビルドアップ部１５Ａに複数設けられていてもよい。

（７）キャビティ１９は、一辺部が開放されていなくてもよく、例えば配線板１０の中心側に配置される場合等のように、四方から第１ビルドアップ部１５Ａに囲まれていてもよい。また、キャビティ１９は、配線板１０の隅部に配置されて、キャビティ１９の２辺部が開放されていてもよい。

（８）上記実施形態では、配線板１０にコア基板１１が設けられていたが、コア基板１１が設けられていなくてもよい。

（９）第１ビルドアップ部１５Ａの層数と第２ビルドアップ部１５Ｂの層数が同じでなくてもよい。

なお、本明細書及び図面には、特許請求の範囲に含まれる技術の具体例が開示されているが、特許請求の範囲に記載の技術は、これら具体例に限定されるものではなく、具体例を様々に変形、変更したものも含み、また、具体例から一部を単独で取り出したものも含む。

１０配線板
１０Ｆ第１面
１０Ｓ第２面
１１コア基板
１５Ａ第１ビルドアップ部
１５Ｂ第２ビルドアップ部
１８パッド
１９キャビティ
１９Ａ一辺部
２１絶縁層
２２導電層
２７Ａ第１ソルダーレジスト層
２７Ｂ第２ソルダーレジスト層
２８Ａパッド
２８Ｂパッド
２９Ａ開口部
３０露出領域

Claims

第１面と、前記第１面とは反対側の第２面とを備え、絶縁層と導電層が交互に積層されてなる積層部と、
前記第１面上に形成される第１ソルダーレジスト層と、
前記第２面上に形成される第２ソルダーレジスト層と、を有する配線板であって、
前記第１面には、電子部品を収容するために設けられるキャビティが形成され、
前記第２面には、前記キャビティの面積よりも大きい面積に亘って前記第２ソルダーレジスト層に覆われずに露出する露出領域が設けられている。
請求項１に記載の配線板であって、
前記露出領域の少なくとも一部は、前記キャビティを前記配線板の厚み方向に前記第２面へ投影した投影領域内に含まれる。
請求項２に記載の配線板であって、
前記投影領域には、前記第２ソルダーレジスト層に覆われている部分が、前記露出領域に含まれる部分よりも狭く設けられている。
請求項２又は３に記載の配線板であって、
前記キャビティの一辺部は、前記配線板の側面に開放され、
前記投影領域のうち、前記一辺部を前記厚み方向に前記第２面へ投影した部分のみが前記第２ソルダーレジスト層に覆われている。
請求項１から４の何れか１の請求項に記載の配線板であって、
前記第２ソルダーレジスト層は、前記第２面の外縁部のみを覆っている。
請求項５に記載の配線板であって、
前記第２ソルダーレジスト層は、前記第２面の外縁部全体を覆っている。
請求項１から６の何れか１の請求項に記載の配線板であって、
前記露出領域に露出する絶縁部の面積が、前記第１面のうち前記第１ソルダーレジスト層に覆われていない絶縁部の面積よりも、広い。
請求項１から７の何れか１の請求項に記載の配線板であって、
前記露出領域に露出する導電部の面積が、前記第１面のうち前記第１ソルダーレジスト層に覆われていない導電部の面積よりも、狭い。