KR20090067064A - 배선기판 및 그 제조방법 - Google Patents

배선기판 및 그 제조방법 Download PDF

Info

Publication number
KR20090067064A
KR20090067064A KR1020080129122A KR20080129122A KR20090067064A KR 20090067064 A KR20090067064 A KR 20090067064A KR 1020080129122 A KR1020080129122 A KR 1020080129122A KR 20080129122 A KR20080129122 A KR 20080129122A KR 20090067064 A KR20090067064 A KR 20090067064A
Authority
KR
South Korea
Prior art keywords
layer
wiring
core layer
wiring board
core
Prior art date
Application number
KR1020080129122A
Other languages
English (en)
Other versions
KR101452515B1 (ko
Inventor
토시유키 쿠라모치
Original Assignee
신코 덴키 코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신코 덴키 코교 가부시키가이샤 filed Critical 신코 덴키 코교 가부시키가이샤
Publication of KR20090067064A publication Critical patent/KR20090067064A/ko
Application granted granted Critical
Publication of KR101452515B1 publication Critical patent/KR101452515B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08JWORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/24Impregnating materials with prepolymers which can be polymerised in situ, e.g. manufacture of prepregs
    • C08J5/241Impregnating materials with prepolymers which can be polymerised in situ, e.g. manufacture of prepregs using inorganic fibres
    • C08J5/243Impregnating materials with prepolymers which can be polymerised in situ, e.g. manufacture of prepregs using inorganic fibres using carbon fibres
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

휨 등의 변형이 발생하는 것을 방지할 수 있거나 그 변형량을 대폭 저감하는 것이 가능한 배선기판 및 그 제조방법을 제공하여, 전자부품 실장공정에 있어서, 배선기판의 변형에 기인하여 발생하는 반송불량, 실장불량을 방지한다. 본 발명의 배선기판은, 코어층의 적어도 일면 측에, 당해 코어층과 열팽창율이 다른 한 층 또는 복수 층이 적층되고, 당해 적층된 층의 표면층 상에 복수의 전자부품이 실장되는 복수의 실장영역이 소정의 간격을 두고 형성되어 있는 배선기판이고, 상기 코어층이, 상기 실장영역마다, 또는 복수의 실장영역에 걸치는 실장영역군에 대응하여 분할되고, 더욱이 서로 인접하는 코어층과의 극간에는, 상기 적층된 층을 구성하는 절연재료가 충전되어 있다.
배선기판

Description

배선기판 및 그 제조방법{WIRING SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 배선기판 및 그 제조방법에 관한 것으로, 더 상세하게는, 변형방지 또는 변형량 저감이 가능한 다층구조의 배선기판 및 그 제조방법에 관한 것이다.
현재, 반도체 칩 등의 반도체 장치를 이용한 전자기기의 고성능화 및 소형화가 진행되고 있고, 이에 동반하여 반도체 장치도 고밀도화되어, 핀의 다수화(다(多)핀화) 및 소형화가 도모되고 있다. 이와 같이 다 핀화 및 소형화된 반도체 장치를 실장 가능하게 하는 기판으로서, 빌드업 법을 이용한 다층배선기판이 제공되어 있다.
이 종류의 다층배선기판은, 글래스포 동장적층판 등의 보강부재를 코어층으로 하고, 이 양면에 절연층과 배선층을 교호로 형성한 구조로 되어 있다(특허문헌 1참조). 도 11은, 이 종류의 다층배선기판(110)의 일 예의 개략적인 구성을 나타내는 단면도이다. 동 도면에 나타내는 바와 같이 다층배선기판(110)은, 쓰루홀(112)이 형성된 코어기판(111)의 양면에 절연층(113) 및 배선층(114)이 적층형성된 구성 으로 되어있다. 코어기판(111)의 상하에 형성되어 있는 배선층(114)은, 쓰루홀(112)에 의해 전기적으로 접속된 구성으로 되어있다.
[특허문헌 1] 특개 2000-261147호 공보
그런데, 다층배선기판으로 형성되는 실장기판의 박형화에 동반하는 강성의 저하에 의해, 반도체 디바이스 등의 전자부품이 당해 실장기판에 탑재된 때에 전자부품 및 다층배선기판 각각이 가지는 탄성체로서의 특성이 복합하여, 결과적으로 전자부품 실장 후의 배선기판에 변형이 생기는 경우가 있다.
배선기판에, 특히 휨 변형이 발생하면, 전자부품 실장공정 중의 설비 내에 있어서의 자동 기판반송 시에, 당해 변형을 원인으로 하는 반송불량이나 기판파괴 등의 장해가 발생할 수 있다. 반도체 패키지에 대하여 한층 더 소형화가 요청되고 있는 요즘, 배선기판의 두께가 얇아짐에 따라, 장해발생경향이 더욱더 현저하게 되고 있어, 기판두께의 박형화에 의한 전기적 성능의 향상 및 패키지ㆍ코스트의 감소 등을 도모하고자 하는 데에 장해로 되고 있다.
본 발명은, 상기 사정을 거울삼아 이루어진 것으로, 특히, 휨 등의 변형이 발생하는 것을 방지할 수 있거나 그 변형량을 대폭 저감하는 것이 가능한 배선기판 및 그 제조방법을 제공하여, 전자부품 실장공정에 있어서, 배선기판의 변형에 기인하여 발생하는 반송불량, 실장불량을 방지하는 것을 목적으로 한다.
본 발명은, 이하에 기재하는 바와 같은 해결수단에 의해서, 상기 과제를 해결한다.
본 발명에 관한 배선기판은, 극간이 형성된 코어층과, 절연층과 배선층을 가 지고, 상기 코어층의 적어도 일면에 형성되어 있고, 상기 코어층과는 열팽창율이 다른 적층을 포함하고, 전자부품이 탑재되는 복수의 실장영역이 서로 극간을 두고서 상기 적층에 마련되어 있고, 상기 코어층의 극간에는 상기 절연층과 동일재료인 절연부재가 충전되고, 상기 극간은 상기 복수의 실장영역 또는 1이상의 상기 실장영역을 포함하는 각 실장영역군을 둘러싸는 것을 특징으로 한다.
또한, 상기 절연부재와 대응하도록 홈부가 상기 적층에 마련되는 것을 특징으로 한다.
또한, 상기 절연부재와 상기 적층을 관통하도록 절입부와 구멍부 중의 적어도 하나가 형성되어 있는 것을 특징으로 한다.
또한, 상기 적층은 상기 코어층의 양면에 형성되어 있는 것을 특징으로 한다.
또한, 상기 코어층은 프리프레그 재로 형성되고, 상기 절연층은 수지 재로 형성되는 것을 특징으로 한다.
본 발명에 관한 배선기판의 제조방법은, 판체와, 상기 판체에 형성된 관통비아와, 상기 관통비아 중의 하나와 대응하도록 접속되며 상기 판체에 형성된 배선패턴을 가지는 코어층을 마련하는 공정과, 상기 각 배선패턴 또는 1이상의 배선패턴을 포함하는 배선패턴군을 둘러싸도록 상기 코어층에 극간을 형성하는 공정과, 상기 코어층을 상기 판체와는 다른 열팽창율을 가지는 절연부재에 배치하는 공정과, 상기 코어층을 덮으면서 상기 극간을 충전하도록 절연층을 형성하는 공정과, 상기 절연층에 배선층을 형성하고, 상기 절연층과 상기 배선층을 가지는 적층을 상기 코 어층에 형성하는 공정을 구비하는 것을 특징으로 한다.
또한, 상기 극간의 형성영역에 대응하도록 상기 적층에 홈부를 형성하는 공정을 더 포함하는 것을 특징으로 한다.
또한, 상기 극간의 형성영역에 대응하도록 절입부와 구멍부 중의 적어도 하나를 형성하는 공정을 더 포함하는 것을 특징으로 한다.
본 발명에 따르면, 일반적으로 고 강성인 코어층에 대하여, 인접 코어층 간의 극간에 상대적으로 저 강성인 절연층 형성재료에 의한 충전부가 마련되는 것에 의해, 배선기판에 발생하는 변형을 당해 부위가 흡수 또는 저감하는 작용이 생긴다. 그 결과, 배선기판에 변형이 발생하는 것의 방지, 또는 변형량의 저감이 가능하게 된다.
본 발명에 따르면, 홈부가 마련되어, 극간의 부위에서 기판두께가 감소되는 것에 의해, 당해 극간의 부위에서 강성을 저하시키는 것이 가능하여, 배선기판에 변형이 발생하는 것의 방지, 또는 변형량의 저감이 가능하게 된다.
본 발명에 따르면, 절입부 또는 구멍부가 마련되는 곳(개소)에 있어서는, 인접 코어층끼리가 잘려서 나뉘어진 상태로 되어, 배선기판을 변형형상으로 유지하려고 하는 작용이 생기게 하지 않거나 그와 같은 작용이 해방된다. 한편, 절입부 또는 구멍부가 마련되어 있지 않은 곳(개소)에 있어서는, 인접 코어층의 극간에 충전되는 절연층 형성재료에 응력집중이 생기고, 배선기판이 받는 중력 등에 의해, 기판형상이 평판상으로 되돌아가려고 하는 작용이 얻어지기 쉽게 되는 것에 의해, 배 선기판에 변형이 발생하는 것의 방지, 또는 변형량의 저감이 가능하게 된다.
본 발명에 따르면, 코어층이 실장영역마다 또는 복수의 실장영역에 걸치는 실장영역군에 대응하여 분할되고, 더욱이 서로 인접하는 코어층과의 극간에 표면층 또는 중간층을 구성하는 절연재료가 충전되어 있는 배선기판을 제조하는 것이 가능하게 된다.
본 발명에 따르면, 인접 코어층 간의 극간과 면직방향에 있어서 일치하는 위치의 표면에 홈부가 마련되어, 변형방지효과가 보다 현저한 배선기판을 얻는 것이 가능하게 된다.
본 발명에 따르면, 인접 코어층 간의 극간과 면직방향에 있어서 일치하는 위치에 절입부 또는 구멍부 중의 적어도 하나가 마련되어, 변형방지효과가 보다 현저한 배선기판을 얻는 것이 가능하게 된다.
이하, 도면을 참조하여, 본 발명의 실시형태에 대하여 상세하게 설명한다. 도 1은 본 발명의 실시형태에 관한 배선기판(1)의 예를 나타내는 개략도(평면도)이다. 도 2는 도 1의 배선기판(2)의 단면도(극간(9) 근방의 일부 확대도)이다. 도 3은 본 발명의 제 2 실시형태에 관한 배선기판(1)의 예를 나타내는 개략도(평면도)이다. 도 4는 도 3의 배선기판(1)의 단면도(극간(9)근방의 일부확대도)이다. 도 5는 본 발명의 제 3 실시형태에 관한 배선기판(1)의 예를 나타내는 개략도(평면도)이다. 도 6은 도 5의 배선기판(1)의 단면도(극간(9) 근방의 일부확대도)이다. 도 7은 도 5의 배선기판(1)의 변형예을 나타내는 개략도(평면도)이다. 도 8은 본 발명 의 실시형태에 관한 배선기판 1(특히 코어층(10))의 제조방법을 설명하는 설명도이다. 도 9는 본 발명의 실시형태에 관한 배선기판(1)의 제조방법에 의해 제조되는 배선기판(1)의 예를 나타내는 개략도이다. 또, 도면의 부호에 관하여, 부호 5는 부호 5a, 5b,ㆍㆍㆍ총칭으로서 사용한다(다른 부호에 대해서도 마찬가지).
배선기판(1)은 코어층(10)에 표면층(3)이 적층되어 형성된다. 여기서, 표면층(3)은 배선층이 적층된 절연층이고, 배선기판(1)의 표면을 형성하는 층으로서 적층된 것을 말한다. 또 표면층(3)은, 소정 위치가 솔더 레지스터(52,59)로 피복된다.
본 실시형태에 관한 배선기판(1)으로서, 도 2의 단면도(일부확대도)에 나타내는 바와 같이, 코어층(10)의 양면에 각각 중간층(4), 표면층(3)이 적층된 다층배선기판을 예로 하여 설명한다. 중간층(4)은 표면층(3)과 마찬가지로, 배선층이 적층된 절연층이고, 본 실시예에서는 상하에 한 층씩의 구성으로 하고 있지만, 필요에 따라 복수의 중간층(4)이 적층된다.
또, 배선기판(1)은 상기 구성에 한정되는 것이 아니고, 중간층(4)을 마련하지 않는 구성으로 하여도 좋고, 또한 코어층(10)의 일면측에만 적층되는 구성이어도 좋다.
배선기판(1)의 구성에 대하여 더 상세하게 설명하면, 코어층(10)의 상층으로서 배선층(11)이 적층되고, 배선층(11)의 상층으로서 절연층(12)이 적층된다. 더욱이 절연층(12)의 상층으로서 배선층(13)이 적층된다. 마찬가지로, 배선층(13)의 상층으로서 절연층(14)이 적층되고, 절연층(14)의 상층으로서 배선층(15)이 적층된 다. 또, 절연층(14) 및 배선층(15)의 소정위치가 솔더 레지스터(59)로 피복된다.
한편, 코어층(10)의 하층으로서 배선층(21)이 적층되고, 배선층(21)의 하층으로서 절연층(22)이 적층된다. 더욱이 절연층(22)의 하층으로서 배선층(23)이 적층된다. 마찬가지로, 배선층(23)의 하층으로서 절연층(24)이 적층되고, 절연층(24)의 하층으로서 배선층(25)이 적층된다. 또, 절연층(24) 및 배선층(25)의 소정위치가 솔더 레지스터(52)로 피복된다.
또, [배선층]이라는 용어는, 층간접속을 행하는 [비아]와 소정형상으로 형성된 [배선패턴]을 합하여 가리키는 것으로 한다. 배선층 13을 예로 들면, 부호 13a로 나타내어지는 비아와, 부호 13b로 나타내어지는 배선패턴을 구비한다.
여기서, 각 층을 형성하는 재료에 대하여 설명한다.
우선, 코어층(10)은, 일 예로서, 프리프레그(prepreg) 재를 이용하여 형성된다. 프리프레그 재로는, 카본, 글래스 등의 섬유보강재에 열경화성수지(에폭시계 수지등)를 함침시킨 성형용 재료이고, 열 경화 후의 강성이 일반적인 빌드업 수지 재료보다도 높은 특성을 가진다.
이어서, 표면층(3) 및 중간층(4)을 구성하는 절연층은, 일 예로서, 열경화성을 가지는 에폭시계의 빌드업 수지 재료를 이용하여 형성된다.
또한, 표면층(3) 및 중간층(4)을 구성하는 배선층은 일 예로서, 도전성 재료인 동(Cu)을 이용하여 형성된다.
이와 같이, 코어층과 표면층(또는 표면층 및 중간층)이, 열팽창율이 다른 재료에 의해 형성되는 것, 및 기판 그 자체의 박형화 등을 원인으로 하여, 제조된 배 선기판(1)에는 변형(특히, 휨)이 발생하는 문제가 발생할 수 있다.
여기서, 본 발명의 특징적 구성으로서, 도 1의 평면도에 나타내는 바와 같이, 코어층이, 전자부품이 실장되는 실장영역마다, 또는 복수의 실장영역에 걸치는 실장영역군에 대응하여 분할되어 있는 구성을 구비한다. 또, 도 1의 평면도는 다층으로 적층된 배선기판에 있어서, 각 구성요소의 면직방향(각 층의 면에 수직인 방향)의 상호 위치관계가 파악가능하도록 편의적으로 기재하였다.
일 예로서, 전자부품(2)의 실장영역은 도면 중의 부호 5로 나타내는 구형(矩形(직사각형))의 영역이다. 따라서, 코어층의 분할방법으로서, 예를 들어 5a ~ 5h와 같이 실장영역마다 대응시켜, 10a ~ 10h와 같이 코어층을 마련하여도 좋고, 또한, 예를 들어 네 곳의 실장영역에 걸쳐서 실장영역군으로 되는 6a ~ 6d에 각각 대응시켜, 10i ~ 10l과 같이 코어층을 마련하여도 좋고, 더욱이, 예를 들어 열여섯 곳의 실장영역에 걸쳐서 실장영역군으로 되는 7a ~ 7b에 각각 대응시켜, 10m, 10n과 같이 코어층을 마련하여도 좋다.
인접하는 하나의 코어층과 다른 코어층과의 사이는, 도 2의 단면도(일부확대도)에 나타내는 바와 같이, 극간(9)이 마련된다. 본 실시예에 있어서는, 극간(9)은 절연층(12)의 형성재료에 의해 충전되는 구성을 구비한다.
여기서, 극간(9)은, 완전히 코어층을 분단하는(나누는) 것이 아니라, 당해 극간(9)에 의해 복수의 실장영역마다 나뉘어진 코어층은, 소정 부분이 연결부(후술하는 분할공정에 의해 분할되지 않는 코어층 부분)에 의해 연결되어 있는 구성이다. 또, 극간(9)의 폭(면내(面內)방향(면을 따라 연장되는 방향)에서 인접 코어층 간의 간격)은 특히 한정되지 않고, 배선기판(1)의 두께 등에 상응하여 적절히 설정된다.
상기한 바와 같이 고 강성이 있는 코어층에 대하여, 인접 코어층과의 극간에 상대적으로 저 강성인 절연층 형성재료에 의한 충전부가 마련되는 것에 의해, 배선기판(1)에 철상(凸狀) 휨으로 대표되는 변형이 발생하는 것의 방지, 또는 변형량을 대폭적으로 저감하는 효과가 달성된다.
더욱이, 제 2 실시형태에 관한 배선기판(1)의 구성으로서, 도 3의 평면도에 나타내는 바와 같이, 표면층(3)은, 극간(9)의 면직방향에 있어서 일치하는 위치의 일부 또는 전부의 표면에, 홈부(溝部)(31)가 마련된다.
본 실시예에 있어서는, 극간(9)과 면직방향에 있어서 일치하는 위치의 전부에, 홈부(31)가 마련되는 구성으로 하였지만(도 3참조), 소정의 개소에만 마련되는 구성으로 하여도 좋다. 여기서, 도 3은, 설명을 위하여, 다른 크기의 코어층이 병존하는 편의적인 기재로 하였다.
또, 홈부(31)의 폭 및 깊이는 특히 한정되지 않고, 배선기판(1)의 두께 등에 상응하여 적절히 설정된다. 또한, 홈 형상도 특히 한정되지 않고, 형성방법에 따라, U자형, V자형 등 다양한 형상이 될 수 있다.
도 4의 단면도(일부 확대도)에 나타내는 바와 같이, 홈부(31)가 마련되는 것에 의해, 극간(9)의 부위에서 기판 두께가 감소된다. 이것에 의해, 당해 극간(9)에 충전되는 절연층 형성재료의 강성이, 제 1 실시형태의 구성과 비교하여, 더욱 저감된다. 그 때문에, 한층더, 배선기판(1)에 철상(凸狀) 휨으로 대표되는 변형이 발생 하는 것의 방지, 또는 변형량을 대폭적으로 저감하는 효과가 달성된다.
더욱이, 제 3 실시형태에 관한 배선기판(1)의 구성으로서, 도 5의 평면도에 나타내는 바와 같이, 당해 배선기판(1)에서, 극간(9)과 면직방향에 있어서 일치하는 위치의 일부에, 절입부(切入部)(잘려 들어간 부분)(33) 또는 구멍부(孔部)(35) 중의 적어도 하나가 마련된다. 또, 도 5는 설명을 위하여, 절입부(33) 및 구멍부(35) 모두가 마련되는 구성으로 도시하였다.
본 실시예에 있어서는, 극간(9)과 면직방향에 있어서 일치하는 위치의 일부, 더 구체적으로는, 배선기판(1)의 외연부로부터 각각 소정길이 잘려 들어간 위치까지, 절입부(33)가 마련되는 구성으로 하였다. 또한, 이것과 함께 또는 이것 대신에, 소정의 개소에 구멍부(35)(관통공)를 마련하는 구성으로 하여도 좋다. 구멍부(35)는 도 5에 나타내는 바와 같은 구형으로 한정되지 않고, 하나 또는 복수의 환공(丸孔)으로 구성하여도 좋다.
또, 절입부(33) 및 구멍부(35)의 면내방향에 있어 폭 및 길이는 특히 한정되지 않고, 배선기판(1)의 두께 등에 상응하여 적절히 설정된다.
도 6의 단면도(일부 확대도)에 나타내는 바와 같이, 절입부(33)가 마련되는 곳에 있어서는 인접 코어층끼리가 잘려 떨어진 상태로 되고, 배선기판을 변형형상으로 유지하려고 하는 작용을 생기게 하지 않거나 그와 같은 작용이 해방된다. 한편, 절입부(33)가 마련되어 있지 않은 곳에 있어서는, 인접 코어층 간의 극간(9)에 충전되는 절연층 형성재료에 응력집중이 생기고, 배선기판이 받는 중력 등에 의해, 기판형상이 평판상으로 되돌아가려고 하는 작용이 얻어지기 쉽게 된다.
이것들에 의해, 제 2 실시형태의 구성과 비교하여, 한층더, 배선기판(1)에 철상(凸狀) 휨으로 대표되는 변형이 발생하는 것의 방지, 또는 변형량을 대폭적으로 저감하는 효과가 달성된다.
한편, 도 7에 나타내는 변형예와 같이, 절입부(33)의 절입 개시부위의 모따기(각취(角取)) 가공을 행하는 것에 의해, 기판반송 시에 반송장치로의 걸림이 방지되고, 반송불량을 방지하는 것이 가능하게 된다. 더욱이, 배선기판(1)의 네 귀퉁이에 모따기(각취(角取)) 가공을 해 두면 한층 효과적이다.
또, 상기의 홈부, 절입부, 구멍부 중의 어느 두 개 또는 세 개를 조합하여 마련하는 구성으로 하여도 상관없다.
이어서, 도 8 ~ 도 10을 이용하여 본 발명에 관한 배선기판(1)의 제조방법에 대하여 설명한다. 여기서는, 코어층(10)의 양면에 각각 복수의 배선층 및 절연층이 적층되는 다층구조의 배선기판(1)을 예로 들어 설명한다. 또, 도 8 ~ 도 10에서 각각의 도면은 각 공정에서의 기판의 단면도이다.
배선기판(1)을 제조함에 있어서는, 먼저, 도 8(a)에 나타내는 한 장의 시트형상으로 이루어지는 코어재료(61)를 준비한다. 이 코어재료(61)는, 절연재료(62)의 상면에 동박(63), 하면에 동박(72)을 배설한 구성으로 되어 있다. 절연재료(62)는, 상기한 바와 같이 프리프레그 재 등에 의해 구성되어 있다.
이 코어재료(61) 상에는, 스크린 인쇄법, 감광성 수지 필름의 라미네이트, 혹은 도포법 등에 의해, 감광성 수지 재료로 이루어지는 포토 레지스터를 형성한다. 다음으로, 이 포토 레지스터에 대하여 마스크 패턴(미도시)을 개재하여 광선을 조사하여 노광시키는 것으로 패터닝을 행하여, 후술하는 비아(11a)의 형성위치에 개구부를 형성한다.
그리고, 이 패터닝된 포토 레지스터를 마스크로 하여 일면 측의 동박(본 실시예에서는 상면의 동박(63))에 에칭이 행하여진다. 그 후, 포토 레지스터를 박리하는 것에 의해, 도 8(b)에 나타내는 바와 같이, 비아(11a)의 형성위치에 레이저용 개구(64)가 형성된다.
이어서, 레이저용 개구(64)가 형성된 동박(63)을 마스크로 하여, 레이저 가공이 실시되어, 도 8(c)에 나타내어지는 바와 같이, 절연재료(62)에 대하여 비아용 개구(65)가 형성된다. 또는, 동박(63) 위로부터 직접 레이저 가공을 하여, 절연재료(62)에 대하여 비아용 개구(65)가 형성된다.
이 비아용 개구(65)의 표면에는, 무전해 동도금에 의해 도전 경로로 되는 시드층(미도시)이 형성된다. 이 시드층이 형성되면, 이어서 전해 동도금이 실시되어, 도 8(d)에 나타내는 바와 같이, 비아용 개구(65) 내에 비아(11a)가 형성된다.
이어서, 비아(11a)가 형성된 코어재료(61)의 양면 상에는, 스크린 인쇄법, 감광성 수지 필름의 라미네이트, 혹은 도포법 등에 의해 감광성 수지 재료로 이루어지는 포토 레지스터가 형성된다. 다음으로, 이 포토 레지스터에 대하여 마스크 패턴(미도시)을 개재하여 광선을 조사하여 노광시키는 것으로 패터닝을 행하고, 배선패턴(11b,21b)의 형성위치를 제외하고 포토 레지스터를 제거한다.
다음으로, 이 패터닝된 포토 레지스터를 마스크로 하여 동박(63)의 에칭이 행하여진다. 그 후, 포터 레지스터를 박리하는 것에 의해, 도 8(e)에 나타내는 바 와 같이, 비아(11a) 및 배선 패턴(11b)으로 이루어지는 배선층(11), 아울러, 비아(11a)에 접속된 배선패턴(21b)으로 이루어지는 배선층(21)이 형성되고, 이것에 의해 일체구조의 코어층(10)이 제조된다.
다음으로, 도 8(f)에 나타내는 바와 같이, 일체 구조의 코어층(10)을, 전자부품이 실장되는 실장영역마다, 또는 복수의 실장영역에 걸치는 실장영역군에 대응하여 소정의 크기로 분할하는 공정이 행하여진다. 본 실시예에 있어서는 블랭킹가공(타발가공)에 의해 분할을 행하지만, 절단가공을 이용하여도 상관없다.
이어서, 상기와 같이하여 분할된 코어층(10)을 코어로 하여, 그 양면에 각각 복수의 배선층 및 절연층이 적층되는 다층구조의 배선기판(1)을 제조하는 공정에 대하여 설명한다.
우선, 도 9(a)에 나타내는 바와 같이, 일 예로서 수지필름 등의 한 장의 시트형상으로 이루어지는 절연층(22)(제 1 절연층)을 준비한다. 또 절연층(22)은, 상기한 바와 같이 열경화성을 가지는 에폭시계의 빌드업 수지 재료 등에 의해 구성되어 있다.
이어서, 도 9(b)에 나타내는 바와 같이, 이 절연층(22)의 상면 소정위치에, 분할된 코어층(10)을 재치하는 공정을 행한다. 그 때, 필요에 상응하여 코어층(10)을 절연층(22)에 접착시킨다. 여기서, 코어층(10)의 재치방법으로서, 예를 들어, 전자부품을 배선기판에 실장하는 방법과 마찬가지의 수법에 의해 위치맞춤 및 재치를 행하는 방법이 고려된다.
이어서, 도 9(c)에 나타내는 바와 같이, 분할된 코어층(10)이 절연층(22)에 재치 또는 접착된 상태에 있어서, 당해 코어층(10) 및 인접하는 코어층 간의 극간(9)이 피복되도록 절연층(12)(제 2 절연층)을 형성하는 공정을 행한다. 일 예로서, 코어층(10)의 상면에, 열경화성 에폭시 수지 등의 도포나, 수지필름의 적층에 의해 절연층(12)(빌드업 층)을 형성한다.
연이어서, 절연층(22)에 적층되는 배선층(23) 및 절연층(12)에 적층되는 배선층(13)의 형성처리가 실시된다. 또, 하기 공정은 제조방법의 일 예를 나타내는데 지나지 않고, 예를 들어 전술한 코어층의 제조공정과 마찬가지의 방법, 즉 동박의 에칭 등의 방법을 이용하여 행하는 것도 당연히 가능하다.
또한, 이 이후의 공정에서는, 코어층(10)을 끼운 상하층에서 가공은 일괄적으로 행하여진다.
도 9(d)에 나타내는 바와 같이, 레이저 가공에 의해, 절연층(22)에서 비아(23a)의 형성위치에 비아용 개구(66)를, 절연층(12)에서 비아(13a)의 형성위치에 비아용 개구(67)을 각각 형성한다.
다음으로, 도금법을 이용하여 절연층(22,12)에 배선층(23,13)을 각각 적층형성한다. 즉, 절연층(22,12)의 비아용 개구(66,67)에 각각 비아(23a,13a)를 형성하는 것과 함께, 절연층(22,12)의 외측에 위치하는 면에 각각 배선패턴(23b,13b)을 형성한다. 이 때, 배선패턴(23b,13b)과 비아(23a,13a)는 각각 일체적으로 접속되어, 이것에 의해 배선층(23,13)이 형성된다.
구체적으로는, 절연층(22,12)의 외측에 위치하는 면에 무전해 도금으로 각각 시드층을 형성하고, 그 후에 포토 리소그라피법으로 배선패턴(11b,21b)의 형상에 각각 대응한 레지스터 패턴(미도시)을 형성한다. 다음으로, 이 레지스터 패턴을 마스크로 하여 전해 도금에 의해 동(Cu)을 석출시키고, 그 후에 레지스터 패턴 및 불필요한 시드층을 각각 제거한다. 이것에 의해 도 9(e)에 나타내는 바와 같이, 비아(23a) 및 배선패턴(23b)으로 이루어지는 배선층(23), 및 비아(13a) 및 배선패턴(13b)으로 이루어지는 배선층(13)이 형성된다.
상기한 바와 같이, 절연층(22,12) 및 배선층(23,13)이 형성되면, 이어서 절연층(24,14) 및 배선층(25,15)의 형성이 행하여진다. 또, 이 절연층(24,14) 및 배선층(25,15)의 형성은, 상기한 절연층(22,12) 및 배선층(23,13)의 형성방법과 동일하기 때문에, 그 설명은 생략하는 것으로 한다.
다음으로, 절연층(24,14)에 솔더 레지스터(52,59)를 스크린 인쇄법 등에 의해 형성한다. 다음으로, 이 솔더 레지스터(52,59)에 대하여 마스크 패턴(미도시)을 개재하여 광선을 조사하여 노광시키는 것으로 패터닝을 행하고, 개구부(68,69)를 형성한다. 이 개구부(68,69)의 형성위치는, 배선패턴(25b,15b)과 각각 대향하는 위치로 선정되어 있다. 따라서, 솔더 레지스터(52,59)가 형성된 상태에서, 배선패턴(25b,15b)은 각각 당해 개구부(68,69)로부터 노출된 상태로 된다. 또, 개구부(68,69)를 가지는 솔더 레지스터(52,59)는, 스크린 인쇄법에 의해, 에폭시 등의 열경화성 수지 재료를 인쇄하는 것에 의해 형성하여도 좋다.
상기한 일련의 공정을 실시하는 것에 의해, 도 10에 나타내는 배선기판(1)이 제조된다.
여기서, 배선기판(1)에 홈부(31)를 형성하는 공정에 대하여 설명한다. 일 예 로서, 다이싱 장치를 이용하여, 도 10에 나타내는 배선기판(1)의 소정위치에 절단까지 이르지 않는, 이른바 하프 다이싱 가공을 행하는 것으로, 배선기판(1)의 표면층(3)에 홈부(31)를 형성하는 것이 가능하게 된다.
또한, 다른 예로서, 전술한 솔더 레지스터 상에 개구부를 형성하는 방법과 마찬가지의 방법에 의해, 배선기판(1)의 표면층(3)에 홈부(31)를 형성하는 것도 가능하다.
이와 같이 하여, 도 3에 나타내는 홈부(31)를 구비하는 배선기판(1)이 제조된다.
이어서, 배선기판(1)에 절입부(33)를 형성하는 공정에 대하여 설명한다. 일 예로서, 다이싱 장치를 이용하여, 도 10에 나타내는 배선기판(1)의 외연부로부터 소정위치에 이르기까지 다이싱 가공을 행하는 것으로, 배선기판(1)에 절입부(33)를 형성하는 것이 가능하게 된다. 즉, 일반적으로 구형으로 형성되는 배선기판(1)의 외주연에 대하여 직각방향으로, 극간(9)을 따라서, 절입이 넣어진다.
한편, 배선기판(1)에 구멍부(35)를 형성하는 경우에는, 일 예로서, 드릴장치를 이용하여, 도 10에 나타내는 배선기판(1)의 소정위치에 드릴가공을 행하는 것으로, 배선기판(1)에 구멍부(35)를 형성하는 것이 가능하게 된다.
이와 같이 하여, 도 5에 나타내는 절입부(33) 및 구멍부(35)의 적어도 하나를 구비하는 배선기판(1)이 제조된다.
또, 상기한 다층구조의 배선기판(1)의 제조방법에서는, 도시의 편의상, 분할되어 인접하는 두 개의 코어층(10)으로부터 한 개의 배선기판(1)이 제조되는 순서 를 도시하여 설명하였지만, 실제는 이른바 다수개취(多數個取)가 행하여진다. 즉, 분할되어 인접하는 복수 개의 코어층(10) 상에 다수개의 배선기판(1)을 형성하고, 이것을 개편화하는 것에 의해, 개개의 배선기판(1)이 형성된다. 이것에 의해, 제조효율의 향상을 도모하는 것이 가능하다.
이상의 설명대로, 본 발명에 관한 배선기판 및 배선기판의 제조방법에 따르면, 특히, 배선기판에서 휨 등의 변형이 발생하는 것을 방지할 수 있거나 그 변형량을 대폭 저감하는 것이 가능하게 된다. 또한, 그와 같은 배선기판의 제조방법이 제공된다.
그 결과, 배선기판에 전자부품을 실장하는 제조공정에 있어서, 배선기판의 변형에 기인하여 발생하는 반송불량, 실장불량을 방지하는 것이 가능하게 된다.
또, 특히 휨 등의 변형이 생기기 쉬운 다층구조의 배선기판을 예로 하여 설명을 행하였지만, 이것에 한정되지 않고, 다른 배선기판 등에 본 발명을 적용하는 것도 물론 가능하다.
도 1은 본 발명의 실시형태에 관한 배선기판의 예를 나타내는 개략도이다.
도 2는 도 1의 배선기판의 단면도(일부 확대도)이다.
도 3은 본 발명의 제 2 실시형태에 관한 배선기판의 예를 나타내는 개략도이다.
도 4는 도 3의 배선기판의 단면도(일부 확대도)이다.
도 5는 본 발명의 제 3 실시형태에 관한 배선기판의 예를 나타내는 개략도이다.
도 6은 도 5의 배선기판의 단면도(일부 확대도)이다.
도 7은 도 5의 배선기판의 변형예를 나타내는 개략도(평면도)이다.
도 8은 본 발명의 실시형태에 관한 배선기판의 제조방법을 설명하는 설명도이다.
도 9는 본 발명의 실시형태에 관한 배선기판의 제조방법을 설명하는 설명도이다.
도 10은 본 발명의 실시형태에 관한 배선기판의 제조방법에 따라 제조되는 배선기판의 예를 나타내는 개략도이다.
도 11은 종래의 실시형태에 관한 배선기판의 예를 나타내는 개략도이다.
<부호의 설명>
1 배선기판
2 전자부품
3 표면층
4 중간층
5, 5a, 5b,ㆍㆍㆍ 전자부품의 실장영역
6a, 6b,ㆍㆍㆍ 전자부품의 실장영역군
7a, 7b 전자부품의 실장영역군
9 인접 코어층 간의 극간
10, 10a, 10b,ㆍㆍㆍ 코어층
11, 13, 15, 21, 23, 25 배선층
11a, 13a, 15a, 21a, 23a, 25a 비아
11b, 13b, 15b, 21b, 23b, 25b 배선패턴
12, 14, 22, 24 절연층
31 홈부(溝部)
33 절입부(切入部))
35 구멍부(孔部)
52, 59 솔더 레지스터

Claims (9)

  1. 극간이 형성된 코어층과,
    절연층과 배선층을 가지고, 상기 코어층의 적어도 일면에 형성되어 있고, 상기 코어층과는 열팽창율이 다른 적층을 포함하고,
    전자부품이 탑재되는 복수의 실장영역이 서로 극간을 두고서 상기 적층에 마련되어 있고,
    상기 코어층의 극간에는 상기 절연층과 동일재료인 절연부재가 충전되고, 상기 극간은 상기 복수의 실장영역 또는 1이상의 상기 실장영역을 포함하는 각 실장영역군을 둘러싸는 배선기판.
  2. 제 1 항에 있어서,
    상기 절연부재와 대응하도록 홈부가 상기 적층에 마련되어 있는 배선기판.
  3. 제 1 항에 있어서,
    상기 절연부재와 상기 적층을 관통하도록 절입부와 구멍부 중의 적어도 하나가 형성되어 있는 배선기판.
  4. 제 1 항에 있어서,
    상기 적층은 상기 코어층의 양면에 형성되어 있는 배선기판.
  5. 제 1 항에 있어서,
    상기 코어층은 프리프레그 재로 형성되고, 상기 절연층은 수지 재로 형성되는 배선기판.
  6. 청구항 1의 상기 배선기판과,
    상기 실장영역에 탑재된 전자부품을 포함하는 반도체 장치.
  7. 배선기판의 제조방법으로서,
    (a) 판체와, 상기 판체에 형성된 관통비아와, 상기 관통비아 중의 하나와 대응하도록 접속되며 상기 판체에 형성된 배선패턴을 가지는 코어층을 마련하는 공정과,
    (b) 상기 각 배선패턴 또는 1이상의 배선패턴을 포함하는 배선패턴군을 둘러싸도록 상기 코어층에 극간을 형성하는 공정과,
    (c) 상기 코어층을 상기 판체와는 다른 열팽창율을 가지는 절연부재에 배치하는 공정과,
    (d) 상기 코어층을 덮으면서 상기 극간을 충전하도록 절연층을 형성하는 공정과,
    (e) 상기 절연층에 배선층을 형성하고, 상기 절연층과 상기 배선층을 가지는 적층을 상기 코어층에 형성하는 공정을 포함하는 배선기판의 제조방법.
  8. 제 7 항에 있어서,
    (f) 상기 극간의 형성영역에 대응하도록 상기 적층에 홈부를 형성하는 공정을 더 포함하는 배선기판의 제조 방법.
  9. 제 7 항에 있어서,
    (g) 상기 극간의 형성영역에 대응하도록 절입부와 구멍부 중의 적어도 하나를 형성하는 공정을 더 포함하는 배선기판의 제조 방법.
KR1020080129122A 2007-12-19 2008-12-18 배선기판 및 그 제조방법 KR101452515B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007327499A JP5080234B2 (ja) 2007-12-19 2007-12-19 配線基板およびその製造方法
JPJP-P-2007-327499 2007-12-19

Publications (2)

Publication Number Publication Date
KR20090067064A true KR20090067064A (ko) 2009-06-24
KR101452515B1 KR101452515B1 (ko) 2014-10-21

Family

ID=40787243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080129122A KR101452515B1 (ko) 2007-12-19 2008-12-18 배선기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US8058562B2 (ko)
JP (1) JP5080234B2 (ko)
KR (1) KR101452515B1 (ko)
CN (1) CN101466208B (ko)
TW (1) TW200937603A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JP2012049219A (ja) * 2010-08-25 2012-03-08 Fujitsu Ltd 電子装置
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
TW201349976A (zh) * 2012-05-31 2013-12-01 Zhen Ding Technology Co Ltd 多層線路板之製作方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
CN103915987B (zh) * 2013-01-09 2016-09-07 永济新时速电机电器有限责任公司 保护隔离装置和igbt功率模块
CN103871907B (zh) * 2014-03-26 2017-04-12 华进半导体封装先导技术研发中心有限公司 一种超薄基板的制作工艺
KR20160014456A (ko) * 2014-07-29 2016-02-11 삼성전기주식회사 연성 인쇄회로기판 및 그 제조 방법
CN105722303B (zh) * 2014-12-04 2019-01-25 中山台光电子材料有限公司 多层印刷电路板
JP6711229B2 (ja) * 2016-09-30 2020-06-17 日亜化学工業株式会社 プリント基板の製造方法及び発光装置の製造方法
CN109803523B (zh) 2019-02-23 2021-01-29 华为技术有限公司 一种封装屏蔽结构及电子设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115151A (ja) * 1993-10-14 1995-05-02 Toshiba Corp 半導体装置及びその製造方法
JP2000261147A (ja) 1999-03-10 2000-09-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US6329603B1 (en) * 1999-04-07 2001-12-11 International Business Machines Corporation Low CTE power and ground planes
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2001298272A (ja) * 2000-04-13 2001-10-26 Nec Corp プリント基板
JP4129717B2 (ja) * 2001-05-30 2008-08-06 株式会社ルネサステクノロジ 半導体装置
JP2003133653A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 配線基板およびそれを用いた半導体装置の実装構造体
EP1491927B1 (en) * 2002-04-01 2013-02-27 Ibiden Co., Ltd. Ic chip mounting substrate, and ic chip mounting substrate manufacturing method
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
US7470990B2 (en) * 2004-03-31 2008-12-30 Endicott Interconnect Technologies, Inc. Low moisture absorptive circuitized substrate with reduced thermal expansion, method of making same, electrical assembly utilizing same, and information handling system utilizing same
JP2005340416A (ja) * 2004-05-26 2005-12-08 Sony Corp 基板の製造方法
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2006108460A (ja) * 2004-10-07 2006-04-20 Toshiba Corp 半導体装置及びその製造方法
JP2006315391A (ja) * 2005-04-12 2006-11-24 Hitachi Chem Co Ltd 積層板およびこれを用いたプリント配線板
KR100728755B1 (ko) * 2005-06-24 2007-06-19 삼성전기주식회사 범프를 이용한 인쇄회로기판 및 그 제조방법
JP4527045B2 (ja) * 2005-11-01 2010-08-18 日本メクトロン株式会社 ケーブル部を有する多層配線基板の製造方法
KR101025055B1 (ko) * 2005-12-01 2011-03-25 스미토모 베이클리트 컴퍼니 리미티드 프리프레그, 프리프레그의 제조 방법, 기판 및 반도체 장치
US7902660B1 (en) * 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
TWI328423B (en) * 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure
US8084692B2 (en) * 2007-10-25 2011-12-27 International Business Machines Corporation Reducing noise coupling in high speed digital systems

Also Published As

Publication number Publication date
JP2009152300A (ja) 2009-07-09
CN101466208A (zh) 2009-06-24
KR101452515B1 (ko) 2014-10-21
CN101466208B (zh) 2012-08-29
TW200937603A (en) 2009-09-01
US20090159316A1 (en) 2009-06-25
JP5080234B2 (ja) 2012-11-21
US8058562B2 (en) 2011-11-15

Similar Documents

Publication Publication Date Title
KR20090067064A (ko) 배선기판 및 그 제조방법
JP5826532B2 (ja) 半導体装置及びその製造方法
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
KR100521071B1 (ko) 플렉스 리지드 프린트 배선판 및 그 제조방법
JP4575071B2 (ja) 電子部品内蔵基板の製造方法
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
KR101025520B1 (ko) 다층 인쇄회로기판 제조방법
KR101548816B1 (ko) 인쇄회로기판 및 그 제조방법
KR20060048664A (ko) 전자 부품 내장 기판의 제조 방법
KR100722635B1 (ko) 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법
US8450617B2 (en) Multilayer wiring substrate
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
US10763031B2 (en) Method of manufacturing an inductor
US20150040389A1 (en) Method for manufacturing wiring board with built-in electronic component
US20030168249A1 (en) Wiring board and method for producing the same
KR20170002179A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
JP5302920B2 (ja) 多層配線基板の製造方法
KR20130074752A (ko) 다층 배선기판의 제조방법
JP3999784B2 (ja) 電子部品搭載基板の製造方法
US6582616B2 (en) Method for preparing ball grid array board
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR101154605B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20130065216A (ko) 다층 인쇄회로기판 및 그 제조방법
KR100388564B1 (ko) 고성능 비지에이 기판 및 이의 제조방법
TW202102074A (zh) 集合基板及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 5