KR100986829B1 - 반도체칩 및 이를 이용한 인쇄회로기판의 제조방법 - Google Patents

Abstract

반도체칩 및 이를 이용한 인쇄회로기판의 제조방법이 개시된다. (a) 범프가 형성된 면의 가장자리에 댐(dam)이 형성된 반도체칩을 준비하는 단계, (b) 관통홀이 형성된 코어기판의 일면에 테이프를 부착하는 단계, (c) 상기 관통홀의 내부에 노출된 상기 테이프에 상기 범프가 형성된 방향으로 상기 반도체칩을 부착하는 단계, (d) 상기 코어기판의 타면에 제1 절연층을 적층하는 단계, (e) 상기 코어기판의 일면의 테이프를 제거하는 단계, 및 (f) 상기 코어기판의 일면에 제 2절연층을 적층하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.

반도체칩, 코어기판, 테이프, 절연층

Description

반도체칩 및 이를 이용한 인쇄회로기판의 제조방법{manufacturing method of PCB}

본 발명은 반도체칩 및 이를 이용한 인쇄회로기판의 제조방법에 관한 것이다.

전자기기의 소형화에 따라 주요 부품 중에 하나인 인쇄회로기판의 수요는 날로 증가해 가고 있다.

인쇄회로기판의 제한된 면적을 효과적으로 활용하기 위하여, 반도체칩을 내장하는 기술이 지속적으로 발전하고 있다. 그 가운데, 차세대 다기능성 소형 패키지 기술의 일환으로써 부품 내장 기판의 개발이 주목 받고 있다.

한편, 인쇄회로기판에 내장되는 종래의 반도체칩(chip)은 재배선 공정 및 범프 형성 공정이 완료된 상태이다.

이러한 반도체칩을 인쇄회로기판에 내장할 경우, 반도체칩을 고정하기 위하여, 인쇄회로기판의 양면에 각각 별도의 공정으로 레진의 흐름성이 좋은 절연층을 적층하고 경화한다. 이때, 시차를 두고 절연층을 적층하는 과정에서 먼저 적층한 절연층의 레진의 일부가 반도체칩의 범프가 형성된 영역으로 침투한 뒤 경화된다. 이후, 다른 절연층을 범프가 형성된 반도체칩의 면으로 적층할 경우, 이미 경화된 절연층에 다시 절연층을 적층하는 부분과, 새로운 절연층만 적층되는 영역이 공존하게 된다.

그 결과, 반도체칩에서 범프가 형성된 면은 절연층의 높이가 균일하지 않게 된다. 이는 후에 레이져를 이용하여 절연층을 제거하여 범프를 오픈하는 과정에서 레이져의 강도를 조절하기에 어려움이 있다. 결과적으로, 레이져는 가장 두꺼운 두께의 절연층을 제거하기 위한 강도로 모든 범프를 오픈하여야 하며, 그 결과 오픈된 비아홀의 크기는 커지게되어 미세 공정을 실현할 수 없게 된다.

본 발명은 미세 비아를 형성할 수 있도록 해주는 반도체칩 및 이를이용한 인쇄회로기판의 제조방법을 제공하고자 한다.

본 발명의 일 측면에 따르면, (a) 범프가 형성된 면의 가장자리에 댐(dam)이 형성된 반도체칩을 준비하는 단계, (b) 관통홀이 형성된 코어기판의 일면에 테이프를 부착하는 단계, (c) 상기 관통홀의 내부에 노출된 상기 테이프에 상기 범프가 형성된 방향으로 상기 반도체칩을 부착하는 단계, (d) 상기 코어기판의 타면에 제1 절연층을 적층하는 단계, (e) 상기 코어기판의 일면의 테이프를 제거하는 단계, 및 (f) 상기 코어기판의 일면에 제 2절연층을 적층하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.

상기 (f) 단계 이후에, (g) 상기 제2 절연층의 일부를 제거하여 상기 범프를 오픈하는 단계를 더 포함할 수 있다.

상기 (g) 단계 이후에, 상기 제1 및 제2 절연층에 회로패턴을 형성하는 단계를 더 포함할 수 있다.

본 발명의 다른 측면은, 일면에 범프가 형성된 반도체칩에 있어서,

상기 일면의 가장자리에는 상기 범프를 내부에 포함되도록 하는 댐이 형성된 것을 특징으로 하는 반도체칩이 제공된다.

상기의 과제 해결 수단과 같이, 일면에 댐이 형성된 반도체칩을 인쇄회로기판에 내장할 경우, 반도체칩의 고정시 양면에 순차적으로 절연층을 적층하더라도 반도체칩의 범프의 상면에는 후에 적층한 절연층이 일정한 두께로 적층된다. 따라서, 범프 상면을 레이져로 오픈하기 용이하며, 미세한 비아를 형성할 수 있다.

이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 반도체칩 및 이를 이용한 인쇄회로기판의 제조방법의 실시예에 대하여 보다 상세하게 설명하도록 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 순서도이며, 도 2는 본 발명의 일 실시예에 따른 반도체칩의 사시도이며, 도 3내지 도 11은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 공정도이다. 도 2 내지 도 11을 참조하면, 코어기판(10), 절연층(11), 회로패턴(12, 19), 관통홀(13), 테이프(14), 반도체칩(15), 범프(151), 댐(152), 절연층(161, 162), 비아홀(17), 도금층(18)이 도시되어 있다.

도 2와 같이 본 실시예의 반도체칩(15)은 범프(151)가 형성된 일면에 댐(152)이 형성된 것을 특징으로 한다. 댐(152)은 반도체칩(15)의 범프(151)가 도금될 때, 동시에 도금으로 형성하는 것이 좋다.

댐(152)의 형성방법을 보다 상세히 설명하면, 우선, 반도체칩(15)은 재배선 공정을 거친 후 재배선을 보호하기 위하여 패시베이션층을 적층한다. 이후 범프(151)가 도금될 부분의 패시베이션층을 오픈한다. 이후, 반도체칩(15)의 일면에 UBM(under bump metallization)층을 적층한다. UBM층은 도금이 가능한 층으로, 시드층으로 사용될 수 있다. 종래에는 UBM층을 시드층으로 사용하여 범프(151)만 형성하였으나, 본 실시예는 UBM층을 이용하여 댐(152)을 추가적으로 형성하였다. 댐(152)의 위치는 범프(151)가 형성된 반도체칩(15)의 일면의 가장자리이다. 이때, 댐(152)의 내부에 범프(151)가 모두 포함되는 것이 좋다. 이하에서는 이상의 댐(152)이 형성된 반도체칩(15)을 이용하여 인쇄회로기판에 상기 반도체칩(15)을 내장하는 방법에 대해서 설명한다.

S11은 범프가 형성된 면의 가장자리에 댐(dam)이 형성된 반도체칩을 준비하는 단계이다. 본 단계에서 반도체칩(15)을 준비하는 단계는 이미 도2를 참조로 앞서 설명한 바이다.

S12는 관통홀이 형성된 코어기판의 일면에 테이프를 부착하는 단계로서, 도 3, 4, 5는 이에 상응하는 공정이다.

코어기판(10)은 반도체칩(15)이 내장될 기판으로서, 드릴링에 의하여 관통홀(13)이 형성되어 있다. 코어기판(10)은 절연층(11)의 양면에 회로패턴(12)이 형성된 자재를 사용할 수도 있다. 관통홀(13)은 반도체칩(15)이 내장될 수 있는 크기로 형성되는 것이 좋다.

도 4와 같이 관통홀(13)이 형성되면, 도 5과 같이 코어기판(10)의 일면에 테이프(14)를 부착한다.

S13은 상기 관통홀의 내부에 노출된 상기 테이프에 상기 범프가 형성된 방향으로 상기 반도체칩을 부착하는 단계로서, 도 6은 이에 상응하는 공정이다.

도 6과 같이 관통홀(13)의 내부에 노출된 테이프(14)에 반도체칩(15)을 부 착한다. 이때, 반도체칩(15)은 범프(151)가 형성된 면으로 부착한다. 이때, 범프(151)의 외곽에는 댐(152)이 형성되어 있으며, 반도체칩(15)을 테이프(14)에 부착시 댐(152)이 테이프(14)에 밀착되도록 부착되는 것이 좋다.

S14는 상기 코어기판의 타면에 제1 절연층을 적층하는 단계로서, 도 7은 이에 상응하는 공정이다. 제1 절연층은 본 실시예의 도 7의 절연층(161)으로 설명된다. 절연층(161)은 테이프(14)가 부착되지 않은 코어기판(10)의 타면에 적층한다. 절연층(161)에는 레진이 함유되어 있으며, 적층시 가압 가온하는 과정에서 레진은 관통홀(13)과 반도체칩(15)의 빈공간에 채워진다.

이때, 레진은 반도체칩(15)의 댐(152)에 의해서 범프(151) 쪽으로는 흘러들어가지 않게 된다.

S15는 상기 코어기판의 일면의 테이프를 제거하고, 제 2절연층을 적층하는 단계로서, 도 8은 이에 상응하는 공정이다. 본 실시예의 제2 절연층은 도 8의 절연층(162)에 해당한다.

테이프(14)를 제거하면, 반도체칩(15)의 범프(151)는 댐(152)에 의해서 보호되었기 때문에 먼저 적층한 절연층(161)이 커버되어 있지 않게 된다. 이렇게 범프(151)가 노출된 면에 새로운 절연층(162)를 커버하면, 모든 범프(151)는 나중에 적층한 절연층(162)으로만 커버되기 때문에 균일한 두께로 적층된다. 이렇게 범프(151)에 적층된 절연층(162)의 두께가 동일할 경우, 추후 공정에서 약한 강도의 레이져로 범프(151)를 조사하더라도, 모든 범프(151)가 완전히 오픈된다.

S16은 상기 제2 절연층의 일부를 제거하여 상기 범프를 오픈하는 단계로서, 도 9는 이에 상응하는 공정이다. 앞서 말한 바와 같이 레이져를 이용하여 범프(151)를 오픈한다. 오픈되면 비아홀(17)이 형성된다. 오픈된 비아홀(17)은 추후 도금되며, 이 비아홀(17)을 통하여 범프(151)는 회로패턴(19)과 전기적으로 연결된다.

S17은 상기 제1 및 제2 절연층에 회로패턴을 형성하는 단계로서, 도 10, 11은 이에 상응하는 공정이다. 절연층(161, 162)의 표면에 시드층을 적층하고, 도금층(18)을 적층한 뒤, 선택적으로 도금층(18)의 일부를 제거하면 회로패턴(19)이 형성된다.

회로패턴(19)을 형성하는 방법은 본 실시예와 같은 서브트렉티브(subtractive)공법을 사용할 수 있고. 세미에디티브(semiadditive) 공법을 사용할 수도 있다. 회로패턴(19)이 형성되면 인쇄회로기판(100)이 완성된다.

이상과 같이, 댐(152)이 형성된 반도체칩(15)을 인쇄회로기판(100)에 내장할 경우, 하나의 절연층(162)만으로 반도체칩(15)의 범프(151)를 커버할 수 있어 모든 범프에 균일한 두께로 절연층(162)을 적층할 수 있다. 결과적으로 추후 비아홀(17)을 형성하기 위한 레이져의 강도조절이 용이하다. 이는, 미세한 비아홀(17)로서 충 분히 범프(151)를 오픈시킬 수 있음을 의미한다. 비아홀(17)이 미세해짐에 따라서, 회로패턴(19)의 설계가 용이해진다.

상기에서는 본 발명의 바람직한 실시예에 대해 설명하였지만, 해당기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 순서도.

도 2는 본 발명의 일 실시예에 따른 반도체칩의 사시도.

도 3내지 도 11은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 공정도.

<도면의 주요부분에 대한 부호의 설명>

코어기판(10) 절연층(11)

회로패턴(12, 19) 관통홀(13)

테이프(14) 반도체칩(15)

범프(151) 댐(152)

절연층(161, 162) 비아홀(17)

도금층(18)

Claims (4)

1. (a) 범프가 형성된 면의 가장자리에 댐(dam)이 형성된 반도체칩을 준비하는 단계; - 이 때, 상기 범프와 상기 댐은 도금 공정을 통해 상기 반도체칩에 동시에 형성됨 -

   (b) 관통홀이 형성된 코어기판의 일면에 테이프를 부착하는 단계;

   (c) 상기 관통홀의 내부에 노출된 상기 테이프에 상기 범프가 형성된 방향으로 상기 반도체칩을 부착하는 단계;

   (d) 상기 코어기판의 타면에 제1 절연층을 적층하는 단계;

   (e) 상기 코어기판의 일면의 테이프를 제거하는 단계;

   (f) 상기 코어기판의 일면에 제 2절연층을 적층하는 단계; 및

   (g) 상기 제2 절연층의 일부를 제거하여 상기 범프를 오픈하는 단계를 포함하는 인쇄회로기판의 제조방법.
2. 삭제
3. 제1항에 있어서,

   상기 (g) 단계 이후에, 상기 제1 및 제2 절연층에 회로패턴을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
4. 삭제

Images