TW200915430A - Method for manufacturing a magnetic memory device and magnetic memory device - Google Patents

Description

200915430 六、發明說明： 【發明所屬之技術領域】 本發明有關於磁性記憶裝置之製造方法及其構造，特別有關 - 於可以減小記憶單元之特性變動之非揮發性磁性記憶裝置之 * 製造方法及其構造。 【先前技術】 在白 4 構 之 MRAM(magnetoresistance random access 《；memory，磁阻式隨機存取記憶器）中，在數位線和位元線間配 置有 TMR(Tunneling Magneto Resistance，穿隨磁阻）元件。 TMRtl件形成在佈線層之上，由絕緣層和包夾其而設之自由詹 和梢層構成。另外，TMR元件亦可稱為MT; (Magnet i c 了⑽狀丨i ng Junction，磁穿隧接面）元件。 在此種之MRAM巾，在層間絕緣膜形成有開口部，在其上例 如利㈣散法形成金屬層之後，使用CMp法使表面平坦化，在 G用以連接下層佈線和TMR元件之佈線層，形成連接之检塞。然 後更在佈線層之上，依序地疊層形成自由層、絕緣層和梢層。 [專利文獻1]曰本專利特開2000一277612號公報 【發明内容】 (發明所欲解決之問題） 在中’當使用CMP法使連接到佈線層之栓塞表面平坦 寺9間、、’邑緣獏之膜厚會產生變動。其結果是在每一個 兀件、數位線和自由層間之距離會變動，會有TMR元件之寫入 97128577 200915430 電流產生變動之問題。 另外，當在上部載置有TMR元件之佈線層表面，產生有微細 之粗糙之情況時’絕軸之膜料會有微細之_(針輕合： • naii co叩1ing)，TMR元件之寫入電流會有變動之問題。 . 糾，佈線狀表面之凹凸絲糙_料產生在與下層佈 線連接之開口部周邊。因此，當與未產生粗韃之情況比較，需 要使開口部和TMR元件間之距離變大，腿M之小型化會有困 〇 難。 另外’利錢散法形成輕層讀鱗，在開口部之角部使 佈線層之膜厚變薄。其結果是氧從該部份侵人到開口部下部， 腐姓開口部下部之祕，會討靠度降低之問題。 因此，本發明之目的是提供 以減小™^件之寫入電流之 雙動’ ^可讀和小型化之磁性記憶裝置之製造方法。 (解決問題之手段） 本發明是—種磁性記憶楚置之 八古ΤΜΡ _ μ Ik方法，该磁性記憶裝置包 該製造方法之特徵在於所具備之步驟包你 驟=?層之，在下層佈線層上蝴 在層_緣層形成.部之步驟，用來使下層 叫’以覆蓋層間絕緣廣和該開 θ、、’路 層之步驟· 如 i巧面之方式，形成障壁金屬 層之步驟，,趨人開㈣之方式，麵壁 之步驟；研磨步驟，使用障壁” θ /、金屬層 辟么居β u 制作^錢層’研磨除去隆 壁金屬層上之金屬層，形成包 ㈣除去Ρ爭 埋入到開口部之金屬層和障壁 97128577 200915430 金屬層之佈線層；和元件製作步驟，在佈線層上製作施元件。 另外’本發明是-種磁性記憶裝£，包含有TMR元件，立特 徵在於包含有：下層佈線層；層間絕緣層，設在下層佈線層之 -上；開口部’設在層間絕緣層，用來使下層佈線層露出丨佈線 -層，包含有覆蓋層間絕緣層和開口部内面之障壁金屬層，和埋 入開口部之金屬層；和™元件，被設在佈線層上，包含下部 磁性膜、隧道絕緣膜和上部磁性膜。 U (發明效果） 依照上狀方式，在本翻之雜減裝置之製造方法中， 可以提供能夠減小搬元件之寫入電流之變動，提高可靠度和 可以小型化之磁性記憶裝置。 另外，在本發明之磁性記憶袭置中，可以提供能夠減小徹 元件之寫人電流之_，和小魏之雖記憶裝置。 【實施方式】 ❹ 實施形態1. 圖1是本實施形態1之磁性記料置，具體地表示麵。 圖i⑷是麵之立體圖，哺號⑽表示全體，圖 電路圖。 〃 _100包含有碰元件50,元件5〇形成&_⑶ 出電極）20上’成為與佈線層20電氣連接。佈線層20電氣連 接到電晶體m。在道元件5G之下方設有數位線⑸。 另外，靈70件50亦連接到位元線32。位元線32和數位線 97128577 6 200915430 154被配置在大致正交之方向，利用在該等流動之電流所產生 之合成磁場，用來變化元件5G之自由層之磁場之方向。 圖2疋本實施形態1之MRAM100之剖視圖。 MRAM100包含矽基板1〇1。在矽基板1〇1設有電晶體IB .在電晶體115之上設有第1佈線層120。第i佈線層12〇包含 有由氧化矽構成之層間絕緣層121。在層間絕緣層121形成= 開口部，在其中埋入有由TiN/Ti構成之障壁金屬層丨以，和 (} 由鎢構成之接觸栓塞123。 在第1佈線層120之上，介由氮化稍構成之層間絕緣膜 125設有第2佈線層130。第2佈線層130包含有由氧化石夕構 成之層間絕緣層131。在層間絕緣層131形成有開口部，在其 中埋入有由TaN/Ta構成之障壁金屬層132，和由銅構成之接 觸栓塞133。 在第2佈線層130之上，介由層間絕緣膜135設有第3佈線 ϋ 層140。更在第3佈線層140之上，介由層間絕緣膜145設有 第4佈線層150。第3佈線層140、第4佈線層150分別包含 層間絕緣層141、151，在層間絕緣層141、151，分別介由障 壁金屬層142、152埋入有接觸栓塞143、153。在第4佈線層 150中，更形成有例如由銅構成之數位線（DL)154。 在第4佈線層150之上，介由層間絕緣膜155設有MRM之 記憶單元160 ’在記憶單元160之上，設有例如由銅構成之位 元線(BL)170。 97128577 7 200915430 其次’參照圖3絲詳細地酬__所含之姑單元 ⑽。圖3㈣删G所含之記憶單元_之_，在圖3 中其與圖2相同之it件符號表示相同或相當之部份。 -記憶單元16°包含例如由氧切構成之第i層間絕緣層n。 .在第1層間絕緣層Π中設有開口部15，在其中經由第（金屬 層（P章壁金屬層）21埋入有佈線層（栓塞)23。例如，第）金屬 層21由鶴構成、佈線層23由銅構成。以覆蓋第）金屬層21、 〇佈線層23之方式’設置例如由鶴構成之第2金屬層&由第 1金屬層21和第2金屬層22形成下部電極（引出線)2〇。 在下部電極20之上設有戰Wling㈣她―

ReSiStanCe)元件50。搬元件5〇由下部磁性臈（梢層）5卜上 部磁性膜（自由層）53和被該等包失之隨道絕緣膜52所構成。 構成TMR元件50之下部磁性膜51和上部磁性膜53，係㈣ 由坡莫合金（permalloy)系金屬等之強磁性體膜構成。另外， ϋ随道絕緣臈52係例如由氧化銘或Mg〇所構成，膜厚為1〇nm程 度。在上部磁性膜53之上，設有例如由鎢構成之上部電極6〇。 另外，以覆蓋下部電極20或TMR元件50之方式，設置例如 由氮化矽構成之層間絕緣膜13、由氧化矽構成之第2層間絕 緣層12。設在第2層間絕緣層〗2之上之障壁金屬171、金屬 層32成為位元線（见）170之一部份。障壁金屬例如由TaN /Ta構成，金屬層32例如由銅構成。 其次，使用圖4、5用來說明本實施形態之組之製造 97128577 8 200915430 方法。在圖4、5中，其與圖3相同之符號表示相同或相當之 部份。 在MRAM100之製造方法中，首先，在矽基板1〇1之上形成電 晶體115之後，依序地形成第1佈線層12〇、第2佈線層130、 第3佈線層140和第4佈線層150。至第4佈線層15〇為止之 製作係使用先前技術之製造方法。 然後，在第4佈線層15〇之上製作記憶單元16〇。記憶單元 (5 160之製作步驟包含以下之步驟卜12。 步驟1 ·圖4(a)疋第4佈線層150之上部之剖視圖。在層間 絕緣層151，介由F早壁金屬層152埋入接觸栓塞153。另外， 在層間絕緣層151介由障壁金屬層152形成數位線（dl)154。 步驟2 .如圖4(b)所示，在層間絕緣層151之上使用cvd法 等，依序地形成由氮化矽構成之層間絕緣膜155、由氧化矽構 成之第1層間絕緣層11。 ϋ 步驟3 :如圖4(c)所示，使用光刻法（ph〇t〇Uth〇graphic method)蝕刻第1層間絕緣層u、層間絕緣膜155，用來形成 開口部15 °在開口部15之底面使接觸栓塞153露出。 步驟4:如圖4(d)所示，形成第1金屬層（障壁金屬層）21。 在弟1金屬層（F早壁金屬層）21之形成時，例如使用cvd法等。 第1金屬層21由Ta或TaN，或Ta/TaN之多層構造構成，例 如以銅之CMP所使用之方法，由於使研磨金屬之表面氧化，機 械性變弱，而對如利用研磨布和研磨粒擦落之以化學反應為基 97128577 9 200915430 礎之CMP具有高耐性。另外，亦具有抑制從佈線層23擴散， 作為導電性之障壁金屬之功能。 步驟5 :如圖4(e)所示，在第1金屬層21之上，埋入利用 第1金屬層21形成之開口部15’，以此方式形成例如由銅構 成之佈線層（栓塞）23。在佈線層23之形成時，例如使用電鑛 法。佈線層23之材料除了銅之外，亦可以使用以化學作用為 基礎之CMP而可以除去之W、Ru、Pt、Al、Si(多晶Si)、Ti、 C ) TiN、Ni、Fe、Cr或該等之合金等。 步驟6:如圖4(f)所示’使用CMP法減小佈線層23之膜厚， 只在利用第1金屬層21形成之開口部15,中殘留佈線層23。 在該CMP步驟使用第1金屬層21作為阻播層。 具體而言，當佈線層23之材料使用銅，第丨金屬層（障壁金 屬層）21使用Ta/TaN之情況時（Cu —CMP)，要使該等之材料 間之選擇比變大時’例如使用Fujimi公司製之pL —71〇5作為 G水料，在轉速100rPm，施加壓力20kPa之條件下，進行研磨 至Ta路出。這時，因為與Ta/TaN之選擇比變高，所以要不 殘細之殘邊時，需要進行稍長之研磨（過度蚀刻）。當然，要 減小埋入之銅之佈線層23之上部凹陷量時，亦可以使施加壓 力下降到lOkPa地進行研磨。

々驟7.如® 4(g)所示，以覆蓋全面之方式利用⑽法等形 成第2金屬層22°第2金屬層22可以使用，例如，Ta或TaN， 對磁特性影響較小之NlFeCr，及CumbU 97128577 200915430

TiN、Fe、Cr等之導電性材料。 另外’在®步驟（步驟6)是使第i金屬層21之表面氧化 形成金魏化膜m但是要使⑽電阻變辦最好沒有金 屬氧化膜。 步驟8 :如圖5⑻所示，在第2金屬層^之上，依序地疊 層坡莫合金系金屬等之強磁性體膜、由氧化銘或咖構成之絕 緣膜、強磁性體膜和包含M之上部電極層，使用光刻技術、姓 刻技術進行随製作，形成由下部雜糊層）51、上部磁性 膜（自由層）53、和被包夾在鱗間之隧道絕_ 52所構成之 TMR元件50，和形成其上之上部電極6〇。 步驟9 :如圖5⑴所示，例如使用CVD法，以覆蓋全面之方 式形成氮化秒層。 步驟1〇 :如圖5(j)所示，使用光刻技術選擇性地氮化 矽層’用來形成層間絕緣膜13。 1 步驟川如圖5⑴所示，使用層間絕緣膜13作為_遮罩， 姓刻第2金屬層22、第1金屬層21和第j層間絕緣層u。該 敍刻亦可以在第i層_緣層U之上面停止，但是為能完^ 除去第1金屬層21之侧殘渣，而進行至第丨層間絕緣層^ 之途中才停止。在此處因為層間絕緣膜13可以以覆芸在撤 元件50之側面之狀態而侧第i金屬層21和第2金:層心 所以可以防止在TMR元件50之側面由於餘刻殘潰或抗钱劑等 之有機污染造成TMR元件50之特性劣化。 97128577 11 200915430 步驟12 :如圖5(1)所；… A a 1〇 形成由氧化矽構成之第2層間绍 緣層12。利用以上之步^ + 曰間絕 〜驟4記,It單元160。 最後蝕刻上部電極60上夕窜〇 工疋弟2層間絕緣層12、層間 13,用來作顏π部，例 Π ^ 】如引用電鍍法形成由TaN/T構 P早壁金屬171、由鋼構成 之 成之金屬層32(位元線），用來 MRAM100。 巾术义成 另外，在步驟3(圖, "甲’由於形成開口部15之蝕刻 件，會有開口部15之側壁+ & ^ 没+疋垂直而是成為傾斜之情況 6是開口部15之侧壁成為傾斜之情況時，記憶單元;:之: 2，在圖6中其與圖3相同之元件符號表示相同或相當之; 在本實施形態 MR_Q中’亦可以使用圖6所示之構造 之記憶單元⑽。在圖6之記憶單元⑽中，利用開口部b 之_步驟，使健部成為傾斜狀，成為在其中埋人有佈線芦 23之構造。湘此種方式，可⑽更高之平坦性形成佈線i 23之上面周緣部，和可以進—步地提高第丨金屬層2i之佈 線層23近旁之平坦性。 ’可以適用在圖11 或實施形態2之記 此種開口部15之侧壁成為傾斜狀之構造 所示之本實施形態1之其他之記憶單元26〇 憶單元360、460。 其次，說明本實施形態之MRAM100之特徵。 首先第1 ’圖7(a)是本實施形態i之_所含之徽元件 97128577 12 200915430 5〇之概略圖。另外’圖7(b)是本實施形態1之TMR元件50之 剖面之概略圖’圖7(e)是先前技術之之勤之概略圖。 (b)、（c)相當於（&)之A平面之剖面。 如圖7(b)所示，在本實施形態1之TMR元件50，佈線層23 之埋入步驟以使用g丨金屬層（障壁金屬層）21作為阻擔層之 CMP法進行。因此，第1金屬層21之表面成為平坦性極良好（來 知圖3)。因此’疊層在第1金屬層21之上之第2金屬層22、 下部磁性膜（梢層）5卜随道絕緣膜52，和上部磁性膜（自由 層）53亦成為平坦之膜。 與此相對地，在圖7(c)所示之先前技術之TMR元件，在具 有微細凹凸之下層佈線上形成TMRS件之各層。因此，下層佈 線之表面之粗糙會因而影響TMR元件之各層之平坦性。其結果 是如圖7(c)所示’啦絕賴52之臈厚會有變動，產生粗糙 (b/a)，產生被稱為釘耦合（圖中以箭頭表示）之不需要之磁力 線。 因此’在先前技術之TMR元件，如圖7(c)之右圖所示，應 當要對y軸（磁化軸）對稱之磁力線之磁滯產生移位。 在本實施形態之麵⑽中，如上述之方式，随道絕緣膜 52在底層之平坦性之變動範圍内，因為平坦地使厚度成為大 致疋’所以不會產生不需要之磁力線，磁力線之磁滞對;轴 (磁化軸）成為對稱。 第2,圖8是本實施形態之祖削〇之部份剖視圖。在 97128577 13 200915430 數位線（DL) 154之中心（圖8之剖視圖中之對角線之交點）和上 部磁性膜（自由層）53之中心之距離，會影響TMR元件之寫入 電流（寫入資訊用之必要的電流）之大小。 在本貫施形態之TMR元件，如上述之方式，第1金屬屏Μ 之作用是作為CMP步驟之阻擋層，而不減小第！層間絕緣層 11之膜厚。因此，數位線（DL)154之中心和上部磁性膜（自: 層）53之中心之距離，利用形成在其間之第丨金屬層2丨等之 膜厚可以正確地控制，大多不會有MRAM1〇〇所含之多個了他_ 件間之變動。因此，MRAM100所含之多個TMR元件之寫入電漭 可以成為大致一定之值。 < J丨心干隹記憶單 。下層佈線2〇之下 第3，圖9是從上看記憶單元之情況時之概略圖，是本 貝施开久悲之記憶単元，（b)是先前技術之記憶單元。 §Li «〇 元於下層佈線20之上，設有TMR元件50 部與佈線層23接合。 在圖9(a)所示之本實施形態之記憶單元中，佑昭u

使記憶旱元小型化。 與此相對地，在先前技術之記憶單元中， 在利用CMP處王里 97128577 14 200915430 形成佈線層23之步驟中，因為第1金屬層之上面亦被研 磨，所以在佈線層23之周圍之第丨金屬層21，形成表面具有 凹凸或粗糙之區域23a。因此，TMR元件50形成在區域23a上， 為能不會發生上述之釘耦合現象，需要使區域23a和TMR元件 50之間隔、區域23a和下層佈線2〇之端部之間隔，至少成為 △，如圖9(b)之下圖所示，要使記憶單元小型化會有困難。 第4’圖1〇是先前技術之做齒之佈線層23近旁之剖視圖。 在先前技術之製造步驟中，在製作第丨層間絕緣層u、層間 絕緣膜155之開口部15之後，使用濺散法形成第}金屬層（障 壁金屬層）2卜因此，如圖1()(a)所示，可以在開口部15之底 面角部成為第1金屬層21之薄的區域（弱點）。

其結果如圖1G⑹所示，通·點，例如來自由氧化石夕構成 之第2層間絕緣層12之氧’擴散到接觸栓塞153卜例如使 由銅構成之接觸栓塞153氧化。氧化之接觸检塞153體積合膨 脹’如圖竭所示’氧化銅等之氧化金屬層14形成在如 部15内，會造成電阻之增加或可靠度之降低。 與此相對地，在本實施形態之·麵，因為利用CVD法形 成第1金屬層，所以開口部15内之第i金屬層（障壁_ 層切之膜厚成為大致n會職弱點。㈣，不 化金屬層Η’可以防止電阻之增加或可靠度之降低。y 其次，說明麵1〇〇所使用之另一記 記憶單元2—，在圖llt，其與圖= 97128577 15 200915430 示相同或相當之部份。 在'^己匕單兀260，由鶴形成埋入到開口部15之佈線層223。 .·在元成佈線層223之CMP步驟，佈線層223被磨去 (dishing) +央部成為凹陷之凹部形狀。另外一方面，佈線 .層2金屬層22之表面成為平坦。其他之構造與圖 3所丁之。己L單元ι6◦相同。在此處之中央部凹陷之佈線層挪 亦可以由銅形成。 《 圖12 13疋剖視圖’用來表示包含記憶單元260之MRAM之 製造方法。在圖12、13中，其與圖4相同之符號表示相同或 相當之部份。 在此種MRAM100之製造方法中，與上述之製造方法同樣地， 首先，在石夕基板101之上形成電晶體115之後，依序地形成第 1佈線層120、第2佈線層13〇、第3佈線層14Q和第4佈線 層150。至第4佈_ 15Q之製作使耻前技術之製造方法。 〇 &後’在第4佈線層150之上製作記憶單元26〇。記憶單元 260之製作步驟包含以下之步驟1〜η。 步驟1 :進行上述之製造步驟丨〜6，如圖12⑷所示，在利 用CVD法等由第i金屬層21形成之開口部15，之中，例如埋 入由鎢構成之佈線層223。在第1金屬層（障壁金屬層）21之形 成時使用CVD法’在佈線層223之形成時使麟散法或⑽ 法。另外，第1金屬層21上之佈線層223之除去係利用以第 1金屬層21作為阻擔層之CMP法進行。鶴相較於銅在哪步 97128577 16 200915430 驟因為容易被研磨’所以如圖12(a)所示，佈線層223之表面 當與由銅形成之情況比㈣，巾錢旁成為凹陷形狀。 從第1金屬層⑽壁金屬層）21之表面，到凹部構造之佈線 層咖之底部’在第i金屬層21之法線方向之距離，較佳為 TMR το件50所含之隨道絕緣膜52之臈厚之鄕以下，更佳為 10%以下。隧道絕緣膜52之膜厚較佳為1()nm程度，所以該距 離成為1 nm程度。 當佈線層223之材料使用鎢（w —CMp)，第丨金屬層（障壁金 屬層）21使用Ta/TaN之情況，要使該等之材料間之選擇比變 大時’例如使用Cabot公司製之％—麵〇之標準之聚料，以 轉速lOOrpm，施加壓力30kPa之條件，進行研磨至 露出。這時為能使鶴之殘渣不殘留’需要進行稍長之研磨，為 能減小佈線層23之上部之凹陷量，需要使施加壓力下降地進 行研磨。 步驟2 :如圖12(b)所示，以覆蓋全面之方式形成第2金屬 層22。第2金屬層22可以使用，例如，Ta或Μ，對磁特性 影響較小之 NiFeCr，及 cu、W、Si、Ru、Pt、A1、Ti、TiN、

Fe、Cr等之導電性材料。在第2金屬層22之上面亦可以形成 與佈線層223凹陷對應之凹陷。 步驟3 :如圖12(c)所示，利用CMp步驟使第2金屬層以之 表面平坦化。在CMP步驟將轉速設定成比通常之研磨為高，將 施加壓力設定成較低。例如當第2金屬層22為Ta時，通常以 97128577 17 200915430 轉速lOOrpm、壓力2〇kPa之條件 俅仵進仃CMP，亦即，以轉速為 150〜20〇rpm、麼力為5〜歸a之條件進行哪。 另外’在第2金屬層22之®，亦可以使収高硬度之研 磨布。另外，因為很多情況表面之粗度會成為問題，所以所使 用之研磨粒，«氧化㈣㈤咖㈤㈣比氣相氧化石夕 系（fumed silica)好。 最近，因為在研磨之每一個步驟切換EPD之情況變多，所以 在不使產餅低m村在小至某雜度之凹陷之通常條 件進行CMP步驟，然後，以上述之條件進行高轉速、低壓研磨。、 經由進行此種CMP步驟，如圖陶所示，可以使第2金屬 層22之表面平坦化。 步驟4〜8:如圖12(d)所示’在第2金屬層22之上，在依序 地疊層坡莫合金系金屬等之強磁性體膜、由氧化銘或Mg0構成 之絕緣膜、強磁性體膜和上部電極層之後，經由進行鱼上述之 U圖5⑹〜⑴同樣之步驟（圖12(dH3⑴），用來獲得圖即） 所示之記憶單元260。 最後’餘刻上部電極60上之第2層間絕緣層12、層間絕緣 膜13 ’並製作開口部，形成例如由TaN/T構成之障壁金屬 Π1、由銅構成之金屬層32(位元線），用來完成_100。 在包含此種之記憶單元26〇之麵，可以獲得和包含上述 記憶單元160之圓同樣之特徵或效果。 實施形態2. 97128577 200915430 圖14以符號300表示全體，為本實施形態2之磁性記憶裝 置之剖視圖，具體而言表示STT-RAM(Spin Torque Transfer 一RAM ’旋轉力矩轉移隨機存取記憶器）之剖視圖。在圖μ中， 其與圖2相同之符號表示相同或相當之部份。 - STT —RAM300沒有數位線（DL)，在接觸栓塞153之上方設有 TMR元件50，除此之外成為與MRAM100相同之構造。 另外，在圖14之STT —RAM300是在接觸栓塞153之正上方 ()設有1'MR元件50，但是亦可以如圖2之MRAM100之方式，在 離開接觸栓塞153之位置’設置TMR元件50。 圖15是STT —RAM300之記憶單元360之剖視圖，其與圖3 相同之符號表示相同或相當之部份。在sn —RAM3〇〇，當利用 CVD法在開口部15形成第！金屬層21之後，將佈線層23埋 入到開口部，利用以第1金屬層21作為阻擋層之CMp法，形 成佈線層23。佈線層23例如由銅構成。 ϋ 在此種STT —RAM300中，佈線層23之表面成為與第！金屬 層21之大致同一平面。因此，形成在其上之第2金屬層a、 下部磁性膜（梢層）51、隧道絕緣膜52和上部磁性膜（自由 層）53亦成為平坦之膜，可以防止釘耦合之發生。 另外，因為可以在接觸栓塞153之正上方形成tmr元件5〇， 所以可以使記憶單元小型化。 另外，在第1金屬層（障壁金屬層）21之形成時，因為使用 CVD法，所以可以使第}金屬層21之膜厚成為大致一定，可 97128577 19 200915430 以防止上述之弱點之發生。 圖16是STT-RAM300所使用之另—記憶單元棚之剖視 圖。在圖财’其與圖U姻之符號表示相同或相當之部0份。 在記憶單元460，埋入到開口部15之佈線層如由鶴形成刀， 在中央部形成有凹狀之凹陷。另外一方面，佈線得挪上之第 2金屬層22之表面成為平坦。其他之構造與圖丨5所示之—土 單元360相同。 μ 另外，記憶單元460可以利用與MRAM100所含之記情單元 260大致相同之製造步驟而製作。 【圖式簡單說明】 圖1(a)及（b)是本實施形態1之做趙。 圖2是本實施形態1之mraM之剖視圖。 圖3是本實施形態1之記憶單元之剖視圖。 圖4(a)至（g)是本實施形態丨之做餚之製造步驟之剖視圖。 圖5(h)至（1)是本實施形態1之做趨之製造步驟之剖视圖 圖6是本實施形態1之另一記憶單元之剖視圖。 圖7(a)至（c)是TMR元件之概略圖。 圖8是本實施形態之MRAM100之部份剖視圖。 圖9(a)及（b)是從上看記憶單元之概略圖。 圖10(a)至（c)是先前技術之MRAM之佈線層近旁之剖視圖。 圖11是本實施形態1之另一記憶單元之剖視圖。 圖12(a)至（e)是本實施形態1之另一 MRAM之製造步驟之刊 97128577 20 200915430 視圖。 圖13(f)至（i)是本實施形態1之另一 MRAM之製造步驟之剖 視圖。 圖14是本實施形態2之STT —RAM之剖視圖。 圖15是本實施形態2之記憶單元之剖視圖。 圖16是本實施形態2之另一記憶單元之剖視圖。 【主要元件符號說明】 () 11 第1層間絕緣層 12 第2層間絕緣層 13 層間絕緣膜 14 氧化金屬層 15 開口部 15’ 開口部 20 佈線層（下部電極、下層佈線） Ο 21 第1金屬層（障壁金屬層） 22 第2金屬層 23 佈線層 23a 區域 32 位元線（BL) 50 TMR元件 51 下部磁性膜（梢層） 52 隧道絕緣膜 97128577 21 200915430 53 60 100 101 115 120 121 Ο 122 123 125 130 131 132 133 Ο 135 140 141 142 143 145 150 151 上部磁性膜 上部電極 MRAM 石夕基板 電晶體 第1佈線層 層間絕緣層 障壁金屬層 接觸栓塞 層間絕緣膜 第2佈線層 層間絕緣層 障壁金屬層 接觸栓塞 層間絕緣膜 第3佈線層 層間絕緣層 障壁金屬層 接觸栓塞 層間絕緣膜 第4佈線層 層間絕緣層 97128577 22 200915430 152 障壁金屬層 153 接觸栓塞 154 數位線（DL) 155 層間絕緣膜 160 記憶單元 170 位元線（BL) 171 障壁金屬 223 佈線層 260 記憶單元 300 STT-RAM 360 記憶單元 460 記憶單元 97128577

Claims (1)

1. 200915430 七、申請專利範圍： 1. 一種磁性記憶裝置之製造方法，該磁性記憶裝置包含有 TMR元件，該製造方法之特徵在於，其所具備之步驟包含有： 形成下層佈線層之步驟； 在該下層佈線層上形成層間絕緣層之步驟； 在該層間絕緣層形成用來使該下層佈線層露出的開口部之 步驟； 以覆蓋該層間絕緣層和該開口部内面之方式，形成障壁金屬 層之步驟； 以埋入該開口部之方式，在該障壁金屬層上形成金屬層之步 驟； 使用該障壁金屬層作為阻擔層，研磨除去該障壁金屬層上之 該金屬層，形成包含埋入到該開口部之金屬層和該障壁金屬層 之佈線層之研磨步驟；和 在該佈線層上製作TMR元件之元件製作步驟。 2. 如申請專利範圍第1項之磁性記憶裝置之製造方法，其 中， 在上述研磨步驟和上述元件製作步驟之間，包含有以覆蓋上 述障壁金屬層和上述佈線層之方式而形成第2金屬層之步驟。 3. 如申請專利範圍第1項之磁性記憶裝置之製造方法，其 中， 上述障壁金屬層利用CVD法形成。 97128577 24 200915430 4. 如申請專利範圍第1項之磁性記憶裝置之製造方法，其 中， 上述研磨步驟是利用CMP法減小該金屬層之膜厚，直至上述 金屬層之上面和上述障壁金屬層之表面成為大致同一平面之 步驟。 5. 如申請專利範圍第1項之磁性記憶裝置之製造方法，其 中’ 〇 上述金屬層由銅構成，上述障壁金屬層包含有Ta。 6. 種磁性把憶裝置，包含有TMR元件；如此之磁性記憶裝 置’其特徵在於，其包含有： 下層佈線層； 層間絕緣層，設在該下層佈線層之上； 開口部，設在該層間絕緣層，用來使該下層佈線層露出； 佈線層，包含有覆蓋該層間絕緣層和該開口部内面之障壁金 〇 屬層，和埋入到該開口部之金屬層；和 搬7L件’被設在該佈線層上，包含下部磁性膜、隨道絕緣 膜和上部磁性膜。

   ，叫π且，丹甲， 壁金屬層之表面和上述金屬層之表面在大致同 置’其中， &如申睛專利範圍第6項之磁性記憶裝 凹陷之凹部構 上述金屬層在該金屬層表面之中麵旁具有凹 97128577 25 200915430 造，從上述障壁金屬層之表面到該凹部構造之底部之法線方向 之距離，為上述TMR元件所含之上述隧道絕緣膜之膜厚之10 %以下。 9.如申請專利範圍第6項之磁性記憶裝置，其中， 上述TMR元件被設在上述金屬層之上方。

   97128577 26