CN104752605A

CN104752605A - 一种半导体器件的制造方法

Info

Publication number: CN104752605A
Application number: CN201310753993.5A
Authority: CN
Inventors: 曾贤成; 黄河; 李海艇; 侯飞凡
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2013-12-31
Filing date: 2013-12-31
Publication date: 2015-07-01

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底上形成有层间介电层，在层间介电层中形成有互连线；在半导体衬底上沉积形成保护层，并在保护层中形成底部电极；在半导体衬底上依次形成磁通道结材料层和具有磁通道结图案的光刻胶层；实施蚀刻，形成磁通道结。根据本发明，通过蚀刻形成磁通道结之后，由于保护层的阻隔，蚀刻残留物不会存留于互连线的顶部，确保器件具有良好的性能。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种改善形成磁通道结时实施的蚀刻所产生的蚀刻残留的方法。

背景技术

作为在电源断开时能够保持信息的非易失性存储器，利用磁性材料的磁化来记录信息的磁性随机存取存储器（MRAM）正逐渐引起关注，并且当前正在不断发展。

在MRAM中，电流流过基本上垂直的两种地址配线（字线和位线），并且通过由地址配线生成的电流感应磁场反转在地址配线的交点处的磁性存储元件的磁化层中的磁化来记录信息。当读取信息时，利用磁阻效应（MR效应），其中，阻抗根据磁性存储元件的存储层中的磁化方向而改变。

所述磁性存储元件中比较常见的是磁通道结（MTJ），采用现有技术形成磁通道结包括以下步骤：首先，如图1A所示，提供半导体衬底100，半导体衬底100中形成有单元阵列区和外围区，单元阵列区和外围区均形成有隔离结构101，隔离结构101将单元阵列区和外围区分割为多个不同的有源区，在有源区上形成有PMOS或NMOS，位于单元阵列区中的MOS的源极102、漏极103以及位于外围区中的MOS的源极102’、漏极103’为N+掺杂或P+掺杂，在位于单元阵列区中的MOS的栅极侧墙的下方形成有轻掺杂漏极（LDD）104，在位于外围区中的MOS的栅极侧墙的下方形成有轻掺杂漏极（LDD）104’，在源极、漏极以及栅极的顶部形成有自对准硅化物105，在位于半导体衬底100之上的第一层间介电层106中形成有第一接触107，第一接触107的底部连接自对准硅化物105，第一接触107的顶部连接形成于第二层间介电层109中的互连线110，在第二层间介电层109和第一层间介电层106之间形成有第一蚀刻停止层108，在第二层间介电层109和互连线110的顶部形成有自下而上层叠的底部电极材料层111、MTJ材料层112、第二蚀刻停止层113、硬掩膜层114、底部抗反射涂层（BARC层）115和具有MTJ图案的光刻胶层116；接着，如图1B所示，以光刻胶层116为掩膜，实施第一干法蚀刻，以依次蚀刻BARC层115、硬掩膜层114和第二蚀刻停止层113，去除光刻胶层116和BARC层115，再以硬掩膜层114和第二蚀刻停止层113为掩膜，实施第二干法蚀刻，以依次蚀刻MTJ材料层112和底部电极材料层111，去除硬掩膜层114和第二蚀刻停止层113。

实施上述工艺之后，由于经过蚀刻的MTJ材料层112和底部电极材料层111的底部宽度小于互连线110的顶部宽度，因此，上述蚀刻产生的蚀刻残留将会造成互连线110的顶部的颗粒污染，进而影响器件的性能。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有层间介电层，在所述层间介电层中形成有互连线；在所述半导体衬底上沉积形成保护层，并在所述保护层中形成底部电极；在所述半导体衬底上依次形成磁通道结材料层和具有磁通道结图案的光刻胶层；实施蚀刻，形成磁通道结。

进一步，所述保护层包括自下而上层叠的底层和顶层，所述底层的构成材料包括氮化硅或者具有低介电常数的材料，所述顶层的构成材料包括氧化物。

进一步，形成所述底部电极的步骤包括：在所述保护层上形成具有用于填充所述底部电极的构成材料的沟槽图案的光刻胶层；以所述光刻胶层为掩膜，实施干法蚀刻，在所述保护层中形成所述沟槽；采用灰化工艺去除所述光刻胶层；沉积形成底部电极材料层，以完全填充所述沟槽；执行化学机械研磨，研磨所述底部电极材料层直至露出所述保护层。

进一步，所述化学机械研磨的研磨液对所述底部电极材料层和所述保护层中的顶层具有相同的研磨选择性。

进一步，所述底部电极材料层的构成材料包括自下而上层叠的氮化钽和氮化钛、或者单层铝。

进一步，在所述磁通道结材料层和所述具有磁通道结图案的光刻胶层之间还形成有自下而上层叠的蚀刻停止层和硬掩膜层。

进一步，所述蚀刻包括：以所述具有磁通道结图案的光刻胶层为掩膜，以依次蚀刻所述硬掩膜层和所述蚀刻停止层的第一干法蚀刻；以经过所述第一干法蚀刻的硬掩膜层和蚀刻停止层为掩膜，以蚀刻所述磁通道结材料层的第二干法蚀刻。

进一步，实施所述第一干法蚀刻之后且实施所述第二干法蚀刻之前，采用灰化工艺去除所述具有磁通道结图案的光刻胶层。

根据本发明，通过蚀刻形成磁通道结之后，由于保护层的阻隔，蚀刻残留物不会存留于互连线的顶部，确保器件具有良好的性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1B为根据现有技术形成MTJ而依次实施的步骤所分别获得的器件的示意性剖面图；

图2A-图2G为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的改善形成磁通道结时实施的蚀刻所产生的蚀刻残留的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

[示例性实施例]

下面，参照图2A-图2G和图3来描述根据本发明示例性实施例的方法改善形成磁通道结时实施的蚀刻所产生的蚀刻残留的主要步骤。

参照图2A-图2G，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。

首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。在半导体衬底200中形成有隔离结构201，隔离结构201为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，隔离结构201为浅沟槽隔离结构。隔离结构201将形成在半导体衬底200中的单元阵列区和外围区分割为多个不同的有源区，在有源区上形成有PMOS或NMOS，位于单元阵列区中的MOS的源极202、漏极203以及位于外围区中的MOS的源极202’、漏极203’为N+掺杂或P+掺杂，在位于单元阵列区中的MOS的栅极侧墙的下方形成有轻掺杂漏极（LDD）204，在位于外围区中的MOS的栅极侧墙的下方形成有轻掺杂漏极（LDD）204’。在源极、漏极以及栅极的顶部形成有自对准硅化物205，在位于半导体衬底200之上的第一层间介电层206中形成有第一接触207，第一接触207的底部连接自对准硅化物205，第一接触207的顶部连接形成于第二层间介电层209中的互连线210，在第二层间介电层209和第一层间介电层206之间形成有第一蚀刻停止层208。

作为示例，所述MOS的栅极由自下而上层叠的栅极介电层和栅极材料层构成。栅极介电层的构成材料包括氧化物，例如二氧化硅（SiO₂）。栅极材料层的构成材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物包括氮化钛（TiN）；导电性金属氧化物包括氧化铱（IrO₂）；金属硅化物包括硅化钛（TiSi）。在本实施例中，栅极介电层的构成材料为二氧化硅，栅极材料层的构成材料为多晶硅。栅极介电层和栅极材料层的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。此外，作为示例，所述MOS的栅极侧墙包括至少氧化物层和/或氮化物层。

接下来，在半导体衬底200上沉积形成保护层，作为示例，在本实施例中，保护层包括自下而上层叠的底层211和顶层212，底层211的构成材料包括氮化硅或者具有低介电常数的材料，例如介电常数小于4.0的材料，顶层212的构成材料包括氧化物。

然后，在保护层上形成具有用于填充底部电极材料的沟槽图案的光刻胶层213。在本实施例中，采用旋涂、曝光、显影等工艺形成光刻胶层213。

接着，如图2B所示，在保护层中形成用于填充底部电极材料的沟槽214。形成沟槽214的工艺步骤包括：以光刻胶层213为掩膜，实施干法蚀刻，直至露出互连线210的顶部；采用灰化工艺去除光刻胶层213。

接着，如图2C所示，沉积形成底部电极材料层215，以完全填充沟槽214。在本实施例中，底部电极材料层215的构成材料包括自下而上层叠的氮化钽和氮化钛、或者单层铝等，如果底部电极材料层215的构成材料选用易于氧化的物质，则形成的氧化物必须易于去除。

接着，如图2D所示，执行化学机械研磨，研磨底部电极材料层215直至露出保护层。在本实施例中，采用的研磨液对底部电极材料层215和保护层中的顶层212具有相同的研磨选择性（即研磨液对二者具有相同的研磨速率），因此，在终止研磨之后，保护层中的顶层212被完全去除。

接着，如图2E所示，在半导体衬底200上依次形成MTJ材料层216、第二蚀刻停止层217、硬掩膜层218和具有MTJ图案的光刻胶层219。在本实施例中，MTJ材料层216由分别构成磁化固定层、存储层等的多层材料层组成，例如位于多层材料层的最下层的材料为Ta(4)，位于多层材料层的最上层的材料为Ta(101nm)，磁化固定层中的铁磁层以及存储层由从Fe、Ni和Co中选出的一种或两种以上的合金材料构成，另外，既可以包括诸如Nb、Zr、Gd、Ti、Ta、Mo、Mn、Cu、Ru等的过渡金属元素，也可以包括诸如Si、B、C的轻元素，同样，可以直接堆叠多种不同材料的膜（例如，Co60Fe20B20的层压膜）来形成磁化固定层中的铁磁层以及存储层；第二蚀刻停止层217的材料优选含碳的氮化硅，硬掩膜层218的材料优选具有孔隙的氧化硅（BD）；采用旋涂、曝光、显影等工艺形成光刻胶层219。

接着，如图2F所示，以光刻胶层219为掩膜，实施第一干法蚀刻，以依次蚀刻硬掩膜层218和第二蚀刻停止层217，直至露出MTJ材料层216。然后，采用灰化工艺去除光刻胶层219。

接着，如图2G所示，以经过第一干法蚀刻的硬掩膜层218和第二蚀刻停止层217为掩膜，实施第二干法蚀刻，以蚀刻MTJ材料层216，直至露出保护层中的底层211。

至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作。根据本发明，通过蚀刻形成MTJ之后，由于保护层的阻隔，蚀刻残留物不会存留于互连线210的顶部，确保器件具有良好的性能。

参照图3，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。

在步骤301中，提供半导体衬底，在半导体衬底上形成有层间介电层，在层间介电层中形成有互连线；

在步骤302中，在半导体衬底上沉积形成保护层，并在保护层中形成底部电极；

在步骤303中，在半导体衬底上依次形成磁通道结材料层和具有磁通道结图案的光刻胶层；

在步骤304中，实施蚀刻，形成磁通道结。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有层间介电层，在所述层间介电层中形成有互连线；

在所述半导体衬底上沉积形成保护层，并在所述保护层中形成底部电极；

在所述半导体衬底上依次形成磁通道结材料层和具有磁通道结图案的光刻胶层；

实施蚀刻，形成磁通道结。

2.根据权利要求1所述的方法，其特征在于，所述保护层包括自下而上层叠的底层和顶层，所述底层的构成材料包括氮化硅或者具有低介电常数的材料，所述顶层的构成材料包括氧化物。

3.根据权利要求2所述的方法，其特征在于，形成所述底部电极的步骤包括：在所述保护层上形成具有用于填充所述底部电极的构成材料的沟槽图案的光刻胶层；以所述光刻胶层为掩膜，实施干法蚀刻，在所述保护层中形成所述沟槽；采用灰化工艺去除所述光刻胶层；沉积形成底部电极材料层，以完全填充所述沟槽；执行化学机械研磨，研磨所述底部电极材料层直至露出所述保护层。

4.根据权利要求3所述的方法，其特征在于，所述化学机械研磨的研磨液对所述底部电极材料层和所述保护层中的顶层具有相同的研磨选择性。

5.根据权利要求3所述的方法，其特征在于，所述底部电极材料层的构成材料包括自下而上层叠的氮化钽和氮化钛、或者单层铝。

6.根据权利要求1所述的方法，其特征在于，在所述磁通道结材料层和所述具有磁通道结图案的光刻胶层之间还形成有自下而上层叠的蚀刻停止层和硬掩膜层。

7.根据权利要求6所述的方法，其特征在于，所述蚀刻包括：以所述具有磁通道结图案的光刻胶层为掩膜，以依次蚀刻所述硬掩膜层和所述蚀刻停止层的第一干法蚀刻；以经过所述第一干法蚀刻的硬掩膜层和蚀刻停止层为掩膜，以蚀刻所述磁通道结材料层的第二干法蚀刻。

8.根据权利要求7所述的方法，其特征在于，实施所述第一干法蚀刻之后且实施所述第二干法蚀刻之前，采用灰化工艺去除所述具有磁通道结图案的光刻胶层。