CN111816609A - 一种半导体器件中互连结构的加工方法 - Google Patents

一种半导体器件中互连结构的加工方法 Download PDF

Info

Publication number
CN111816609A
CN111816609A CN202010683457.2A CN202010683457A CN111816609A CN 111816609 A CN111816609 A CN 111816609A CN 202010683457 A CN202010683457 A CN 202010683457A CN 111816609 A CN111816609 A CN 111816609A
Authority
CN
China
Prior art keywords
contact hole
metal structure
metal
layer
nth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010683457.2A
Other languages
English (en)
Inventor
何世坤
金国栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hikstor Technology Co Ltd
Original Assignee
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hikstor Technology Co Ltd filed Critical Hikstor Technology Co Ltd
Priority to CN202010683457.2A priority Critical patent/CN111816609A/zh
Publication of CN111816609A publication Critical patent/CN111816609A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件中互连结构的加工方法，该加工方法包括：提供一衬底，该衬底上设置有第N金属层及沉积在第N金属层上的介电层；形成接触孔；在接触孔内沉积第一金属结构，且第一金属结构未填满接触孔；去除沉积在接触孔外以及接触孔侧壁上的第一金属结构；在接触孔内的第一金属结构上堆叠第二金属结构，且第二金属结构填满接触孔，进行第二金属结构CMP平坦化；在介电层上设置第N+1金属层或器件。在沉积第二金属结构后，采用CMP方法去除接触孔外的第二金属结构，无传统Cu工艺导致的凹陷，使得第二金属结构与后续器件或金属层的接触面较为平整。只需进行一次套准对位即可，提高整体良率，减少加工成本。

Description

一种半导体器件中互连结构的加工方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件中互连结构的加工方法。
背景技术
近年来，以磁性隧道结(Magnetic Tunnel Junctions，MTJ)作为基本存储单元的磁性随机存储器(Magnetic Random Access Memory，MRAM)被广泛看好，因其作为非易失性存储器具有诸多优点，比如高速读写、低功耗、可无限次擦写、大容量等等，有望作为下一代非易失性存储器。MRAM的核心器件MTJ是三明治结构，包括参考层、隧道势垒层、自由层。
在设置时，将磁性隧道结设置在一底电极上，底电极通过金属插塞与另一层金属层互连。现有技术中加工金属插塞以及底电极的方法为：参考图1a，首先在第一介电层1上开设一个第一接触孔2，并在第一接触孔2内填满一种金属材料，且为了使该金属材料填满第一接触孔2，通常会使金属材料溢出第一接触孔2，之后采用CMP(Chemical-MechanicalPolishing,化学机械抛光)方式去除溢出第一接触孔2外的金属材料，从而在第一接触孔2内形成一个金属插塞3；参考图1b，之后在该第一介电层1上再沉积第二介电层4；参考图1c，之后在第二介电层4上开设一个第二接触孔5；参考图1d，之后在第二接触孔5内填充另一种金属材料，同样为使该金属材料填满第二接触孔5，会先使金属材料填满并部分溢出第二接触孔5，之后采用CMP方式去除溢出第二接触孔5外的金属材料，从而形成底电极6。之后在底电极6上设置磁性隧道结。
采用上述的方式存在以下缺陷：首先，由于需要刻蚀两个接触孔，从而在采用光刻刻蚀时，需要进行两次套准对位，从而会产生两个套准误差。其次，由于分两次加工接触孔，且两个接触孔的尺寸不同，在加工过程中，需要两张不同的光罩，增加生产成本。另外，采用CMP方式去除溢出接触孔外的金属材料时，由于金属材料的硬度比介电层的硬度小，从而在接触孔处会过度刻蚀金属材料，从而使金属插塞3的上表面会出现向下凹陷的一个曲面，从而使金属插塞3的接触面与底电极6的接触面不是平面，而是一个下凹的曲面。在底电极6与金属插塞3之间的接触面为曲面时，设置在底电极6上的磁性隧道结的性能会受到影响，从而会影响磁性隧道结的正常工作。
发明内容
本发明提供了一种半导体器件中互连结构的加工方法，以简化互连结构的加工步骤，提高互连结构中的底电极与金属插塞之间接触面的平整性。
本发明提供了一种半导体器件中互连结构的加工方法，该互连结构用于连接由介电层绝缘隔离的第N金属层及第N+1金属层或器件，互连结构包括连接第N金属层及第N+1金属层或器件的接触孔、以及堆叠在接触孔内的第一金属结构和第二金属结构。该加工方法包括：提供一衬底，该衬底上设置有第N金属层及沉积在第N金属层上的介电层；在介电层上加工出所述接触孔；在接触孔内沉积一层阻挡层；在接触孔内沉积第一金属结构，且第一金属结构未填满接触孔；去除沉积在接触孔外以及接触孔侧壁上的第一金属结构；在接触孔内的第一金属结构上堆叠第二金属结构，且第二金属结构填满接触孔；采用CMP方法去除溢出接触孔外的第二金属结构；在介电层上设置第N+1金属层或器件。
在上述的方案中，通过采用在一个接触孔内先沉积第一金属结构，且第一金属结构未填满接触孔，之后去除沉积在接触孔外及接触孔侧壁上的第一金属结构，之后沉积第二金属结构。之后采用CMP方法去除沉积在接触孔外的第二金属结构，以获得金属插塞时，由于第二金属结构有选择灵活，从而使CMP平坦化时不会在第二金属结构表面形成凹陷，使得第二金属结构与后续器件或金属层的接触面较为平整。由于只需要刻蚀出一个接触孔，从而只需进行一次套准对位即可，从而减少对位次数，提高整体良率。只需一个光罩即可，从而减少加工成本。
在一个具体的实施方式中，第一金属结构未填满接触孔具体为：第一金属结构的高度为接触孔的高度的20％～80％，第二金属结构在孔内有足够的深度，可以防止第一金属结构(一般为Cu)扩散，导致电路可靠性问题。
在一个具体的实施方式中，器件为磁性隧道结，接触孔与磁性隧道结底部连接。
在一个具体的实施方式中，第二金属结构为与磁性隧道结连接的底电极，以提高磁性隧道结的性能。
在一个具体的实施方式中，第二金属结构的材料为Ti、TiN、Ta、TaN、W、Ru中的一种或者几种组合，以提高底电极的导电性能。
在一个具体的实施方式中，第一金属结构的材料为Cu、W、AL、Co、Ti或TiN，以提高金属插塞的导电性能。
在一个具体的实施方式中，在介电层上加工出接触孔具体为：采用光刻及刻蚀的方式在介电层上加工出接触孔，以便于加工接触孔。
在一个具体的实施方式中，阻挡层的材料为Ti、TiN、Ta、TaN或WN，以提高阻挡层的阻挡性能。
在一个具体的实施方式中，该加工方法还包括在接触孔内第一金属结构上堆叠第二金属结构之前，去除沉积在接触孔外的阻挡层。
在一个具体的实施方式中，该加工方法还包括在接触孔内的第一金属结构上堆叠第二金属结构之前，去除沉积在接触孔外及接触孔侧壁上的阻挡层。
在一个具体的实施方式中，去除沉积在接触孔外的阻挡层、以及去除沉积在接触孔外的第一金属结构具体为：采用CMP方法一起去除沉积在接触孔外的阻挡层及第一金属结构，从而提高效率。
在一个具体的实施方式中，由靠近第N金属层向远离第N层金属层方向上，接触孔的口径逐渐扩大，以便于在接触孔内填充第一金属结构及第二金属结构。
在一个具体的实施方式中，接触孔的孔壁与接触孔的轴线方向之间的夹角大于或等于5度，且小于或等于20度，以提高接触孔内的第一金属结构及第二金属结构与接触孔的孔壁之间的附着力。
附图说明
图1a为现有技术中的加工金属插塞及底电极过程中的一加工阶段的示意图；
图1b为现有技术中的加工金属插塞及底电极过程中的另一加工阶段的示意图；
图1c为现有技术中的加工金属插塞及底电极过程中的另一加工阶段的示意图；
图1d为现有技术中的加工金属插塞及底电极过程中的另一加工阶段的示意图；
图2为本发明实施例提供的一种加工互连结构的流程图；
图3为本发明实施例提供的一种加工互连结构过程中的一个加工阶段的示意图；
图4为本发明实施例提供的一种加工互连结构过程中的另一个加工阶段的示意图；
图5为本发明实施例提供的一种加工互连结构过程中的另一个加工阶段的示意图；
图6为本发明实施例提供的一种加工互连结构过程中的另一个加工阶段的示意图；
图7为本发明实施例提供的一种加工互连结构过程中的另一个加工阶段的示意图；
图8为本发明实施例提供的一种加工互连结构过程中的另一个加工阶段的示意图；
图9为本发明实施例提供的一种加工互连结构过程中的另一个加工阶段的示意图；
图10为本发明实施例提供的一种加工互连结构过程中的另一个加工阶段的示意图；
图11为本发明实施例提供的一种加工互连结构过程中的另一个加工阶段的示意图。
附图标记：
11-介质 12-第N+1金属层或器件 13-介电层
14-阻挡层 20-接触孔 21-第一金属结构
22-第二金属结构 30-光刻胶 40-第N金属层
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了方便理解本发明实施例提供的互连结构的加工方法，下面首先说明一下本发明实施例提供的互连结构的应用场景，该互连结构应用于半导体器件中，用于连接半导体器件中的不同金属层，使不同金属层之间能够导电互连。下面结合附图对该互连结构的加工方法进行详细的叙述。
参考图11，本发明实施例提供的互连结构用于连接由介电层13绝缘隔离的第N金属层11及第N+1金属层或器件12，互连结构包括连接第N金属层11及第N+1金属层或器件12的接触孔20、以及堆叠在接触孔20内的第一金属结构21和第二金属结构22。
参考图2，本发明实施例提供的互连结构的加工方法包括：
S10：提供一衬底，该衬底上设置有第N金属层40及与其同层的介质11，及沉积在第N金属层40上的介电层13；
S20：在介电层13上加工出所述接触孔20；
S30：在接触孔20内沉积一层阻挡层14；
S40：在接触孔20内沉积第一金属结构21，且第一金属结构21未填满接触孔20；
S50：去除沉积在接触孔20外以及接触孔20侧壁上的第一金属结构21；
S60：在接触孔20内的第一金属结构21上堆叠第二金属结构22，且第二金属结构22填满接触孔20；
S70：采用CMP方法去除溢出接触孔20外的第二金属结构22；
S80：在介电层13上设置第N+1金属层或器件12。
在上述的方案中，通过采用在一个接触孔20内先沉积第一金属结构21，且第一金属结构21未填满接触孔20，之后去除沉积在接触孔20外及接触孔20侧壁上的第一金属结构21，之后沉积第二金属结构22。与现有技术中采用刻蚀出两个接触孔，并分两次填充，分两次CMP的方式相比，本发明提供的方案中，在沉积第一金属结构21后，在采用CMP方法去除沉积在接触孔20外的第一金属结构21时，由于接触孔20内的第一金属结构21未填满接触孔20，从而使CMP不能够对接触孔20内第一金属结构21的上表面进行CMP，在此过程中，无需控制和优化凹陷，工艺简单效果好；第二次CMP对第二金属结构22进行抛光时，可选取合适的金属材料并完全避免抛光凹陷，使得表面平整。其次，本发明提供的方案中由于只需要刻蚀出一个接触孔20，从而只需进行一次套准对位即可，从而减少对位次数，提高整体良率。另外，由于只需进行刻蚀一次接触孔20，所以只需一个光罩即可，从而减少加工成本。下面结合附图对上述每个步骤的具体操作进行详细的介绍。
首先，参考图3，提供一衬底，在该衬底上设置有第N金属层40及与其同层的介质11、以及沉积在第N金属层40上的介电层13。其中，上述N具体可以为1、2、3等任意大于0的整数，以表示互连结构所连接的两个金属层的位置。在介电层13沉积在第N金属层40上时，可以使介电层13直接沉积在第N金属层40上；参考图3，也可以在介电层13与第N金属层40之间沉积一层阻挡层14。下面以在第N金属层40上沉积一层阻挡层14，介电层13沉积在该层阻挡层14上为例进行说明。
在具体使互连结构连接第N金属层11与第N+1金属层或器件12时，该互连结构可以用于半导体器件的存储区，具体的，参考图11，其一端可以与设置在第N金属层11下并连通的晶体管连接，另一端与存储区的器件连接。即接触孔20的一端与第N金属层11下的晶体管的源\漏极连接，另一端与存储区的器件连接，以便于互连半导体器件中存储区的不同金属层或金属层与器件。上述器件具体与不同类型的存储器有关，在存储器为MRAM时，器件为磁性隧道结，此时接触孔20与磁性隧道结底部连接，以便于向MRAM的存储区写入和读取数据。磁性隧道结的顶部与第N+1金属层连接。
在存储器为MRAM时，具体设置时，第二金属结构22可以为与磁性隧道结底部连接的底电极，以提高磁性隧道结的性能。在具体确定第二金属结构22的材料时，第二金属结构22的材料可以为Ti、TiN、Ta、TaN、W、Ru中的一种或者几种组合，以提高底电极的导电性能。其中，上述组合方式为现有技术中常规的用于作为底电极的材料组合。
此时，第一金属结构21可以为连接底电极及第N金属层11的金属插塞，以提高底电极与金属插塞之间接触面的平整性。第一金属结构21的材料可以为Cu、W、AL、Co、Ti或TiN，以提高金属插塞的导电性能。
其次，参考图4及图5，在介电层13上加工出所述接触孔20。可以采用光刻及刻蚀的方式在介电层13上加工出接触孔20，以便于加工接触孔20。具体的，参考图4，首先在介电层13上沉积一层光刻胶30；之后采用一具有接触孔20形状的光罩，照射光刻胶30，从而将接触孔的形状复制在光刻胶30上；之后采用刻蚀的方式在介电层13上刻蚀出接触孔20，从而将光罩上的图像转移到介电层13上。
在具体确定接触孔20的形状时，可以设置接触孔20的口径，由靠近第N金属层11向远离第N层金属层方向上，逐渐扩大，以便于在接触孔20内填充第一金属结构21及第二金属结构22。即接触孔20为一端大，一端小的喇叭形状。且在靠近第N金属层11处的口径较小，远离第N金属层11处的口径较大。在具体确定时，接触孔20的孔壁与接触孔20的轴线方向之间的夹角可以大于或等于5度，且小于或等于20度，以提高接触孔20内的第一金属结构21及第二金属结构22与接触孔20的孔壁之间的附着力。具体确定接触孔20的孔壁与接触孔20的轴线方向之间的夹角时，确定接触孔20的孔壁与接触孔20的轴线方向之间的夹角可以为5°、8°、10°、12°、15°、17°、20°等介于5°～20°之间的任意值。
接下来，参考图6，在接触孔20内沉积一层阻挡层14，以减少第一金属结构21中的原子向第N金属层11渗透。阻挡层14的材料可以为Ti、TiN、Ta、TaN或WN，以提高阻挡层14的阻挡性能。
接下来，参考图7，在接触孔20内沉积第一金属结构21，且第一金属结构21未填满接触孔20。具体的，第一金属结构21的高度可以为接触孔20的高度的20％～80％，以使接触孔20的第一金属结构21的平面较为平整。使第二金属结构22在孔内有足够的深度，可以防止第一金属结构21(一般为Cu)扩散，导致电路可靠性问题。在设置时，第一金属结构21的高度与接触孔20的高度之间的比值可以为20％、25％、30％、35％、40％、45％、50％、55％、60％、65％、70％、75％、80％等介于20％～80％之间的任意值。
接下来，去除沉积在接触孔20外以及接触孔20侧壁上的第一金属结构21。去除接触孔20外的第一金属结构21的方式可以采用CMP方法。另外，还可以去除沉积在接触孔20外的阻挡层14。此时，可以采用CMP方法一起去除沉积在接触孔20外的阻挡层14及第一金属结构21，从而提高效率。在采用CMP方法去除沉积在接触孔20外的第一金属结构21时，由于接触孔20内的第一金属结构21未填满接触孔20，从而使CMP不能够对接触孔20内第一金属结构21的上表面进行CMP，使接触孔20内的第一金属结构21的表面较为平整，从而使第一金属结构21与第二金属结构22之间的接触面较为平整。
在去除接触孔20的侧壁上的第一金属结构21时，参考图8，可以只去除接触孔20的侧壁上的第一金属结构21；还可以将接触孔20侧壁上的第一金属结构21以及阻挡层14都去除。
接下来，在接触孔20内的第一金属结构21上堆叠第二金属结构22，且第二金属结构22填满接触孔20。具体的，参考图9，在介电层13上沉积一层第二金属结构22，且第二金属结构22溢出接触孔20。
参考图10，之后去除溢出接触孔20外的第二金属结构22。具体去除接触孔20外的第二金属结构22的方式同样可以采用CMP方法去除溢出接触孔20外的第二金属结构22。采用CMP方法去除沉积在接触孔20外的第二金属结构22，以获得金属插塞时，由于第二金属结构22有选择灵活，从而使CMP平坦化时不会在第二金属结构22表面形成凹陷，使得第二金属结构22与后续器件或金属层的接触面较为平整。
接下来，参考图11，在介电层13上设置第N+1金属层或器件12。具体设置器件还是第N+1金属层，参考上述的描述，在此不再赘述。
通过采用在一个接触孔20内先沉积第一金属结构21，且第一金属结构21未填满接触孔20，之后去除沉积在接触孔20外及接触孔20侧壁上的第一金属结构21，之后沉积第二金属结构22。与现有技术中采用刻蚀出两个接触孔20，并分两次填充，分两次CMP的方式相比，本发明提供的方案中，在沉积第一金属结构21后，在采用CMP方法去除沉积在接触孔20外的第一金属结构21时，由于接触孔20内的第一金属结构21未填满接触孔20，从而使CMP不能够对接触孔20内第一金属结构21的上表面进行CMP，在此过程中，无需控制和优化凹陷，工艺简单效果好；采用CMP方法对第二金属结构22进行抛光时，可选取合适的金属材料并完全避免抛光凹陷，使得第二金属结构22与后续器件或金属层的接触面较为平整。其次，本发明提供的方案中由于只需要刻蚀出一个接触孔20，从而只需进行一次套准对位即可，从而减少对位次数，提高整体良率。另外，由于只需进行刻蚀一次接触孔20，所以只需一个光罩即可，从而减少加工成本。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (13)

1.一种半导体器件中互连结构的加工方法，所述互连结构用于连接由介电层绝缘隔离的第N金属层及第N+1金属层或器件，所述互连结构包括连接所述第N金属层及第N+1金属层或器件的接触孔、以及堆叠在所述接触孔内的第一金属结构和第二金属结构，其特征在于，所述加工方法包括：
提供衬底，所述衬底上设置有所述第N金属层及沉积在所述第N金属层上的所述介电层；
在所述介电层上加工出所述接触孔；
在所述接触孔内沉积一层阻挡层；
在所述接触孔内沉积所述第一金属结构，且所述第一金属结构未填满所述接触孔；
去除沉积在所述接触孔外以及接触孔侧壁上的第一金属结构；
在所述接触孔内的第一金属结构上堆叠所述第二金属结构，且所述第二金属结构填满所述接触孔；
采用CMP方法去除溢出所述接触孔外的第二金属结构；
在所述介电层上设置所述第N+1金属层或器件。
2.如权利要求1所述的加工方法，其特征在于，所述第一金属结构未填满所述接触孔具体为：
所述第一金属结构的高度为所述接触孔的高度的20％～80％。
3.如权利要求1所述的加工方法，其特征在于，所述器件为磁性隧道结，所述接触孔与所述磁性隧道结底部连接。
4.如权利要求3所述的加工方法，其特征在于，所述第二金属结构为与所述磁性隧道结连接的底电极。
5.如权利要求4所述的加工方法，其特征在于，所述第二金属结构的材料为Ti、TiN、Ta、TaN、W、Ru中的一种或者几种组合。
6.如权利要求5所述的加工方法，其特征在于，所述第一金属结构的材料为Cu、W、AL、Co、Ti或TiN。
7.如权利要求1所述的加工方法，其特征在于，所述在所述介电层上加工出所述接触孔具体为：
采用光刻及刻蚀的方式在所述介电层上加工出所述接触孔。
8.如权利要求1所述的加工方法，其特征在于，所述阻挡层的材料为Ti、TiN、Ta、TaN或WN。
9.如权利要求1所述的加工方法，其特征在于，还包括在所述接触孔内的第一金属结构上堆叠所述第二金属结构之前，去除沉积在所述接触孔外的阻挡层。
10.如权利要求1所述的加工方法，其特征在于，还包括在所述接触孔内的第一金属结构上堆叠所述第二金属结构之前，去除沉积在所述接触孔外及接触孔侧壁上的阻挡层。
11.如权利要求9或10所述的加工方法，其特征在于，所述去除沉积在所述接触孔外的阻挡层、及去除沉积在所述接触孔外的第一金属结构具体为：
采用CMP方法一起去除沉积在所述接触孔外的阻挡层及第一金属结构。
12.如权利要求1所述的加工方法，其特征在于，由靠近所述第N金属层向远离所述第N金属层方向上，所述接触孔的口径逐渐扩大。
13.如权利要求12所述的加工方法，其特征在于，所述接触孔的孔壁与所述接触孔的轴线方向之间的夹角大于或等于5度，且小于或等于20度。
CN202010683457.2A 2020-07-15 2020-07-15 一种半导体器件中互连结构的加工方法 Pending CN111816609A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010683457.2A CN111816609A (zh) 2020-07-15 2020-07-15 一种半导体器件中互连结构的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010683457.2A CN111816609A (zh) 2020-07-15 2020-07-15 一种半导体器件中互连结构的加工方法

Publications (1)

Publication Number Publication Date
CN111816609A true CN111816609A (zh) 2020-10-23

Family

ID=72866387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010683457.2A Pending CN111816609A (zh) 2020-07-15 2020-07-15 一种半导体器件中互连结构的加工方法

Country Status (1)

Country Link
CN (1) CN111816609A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060024950A1 (en) * 2004-08-02 2006-02-02 Suk-Hun Choi Methods of forming metal contact structures and methods of fabricating phase-change memory devices using the same
CN101364569A (zh) * 2007-08-07 2009-02-11 株式会社瑞萨科技 磁性存储器的制造方法及磁性存储器
CN107464758A (zh) * 2017-09-07 2017-12-12 上海华力微电子有限公司 一种半导体器件的形成方法
CN107946234A (zh) * 2017-11-20 2018-04-20 睿力集成电路有限公司 半导体互连结构及其制备方法
US20180226567A1 (en) * 2017-02-03 2018-08-09 SK Hynix Inc. Electronic device and method for fabricating the same
US20200119088A1 (en) * 2018-10-11 2020-04-16 International Business Machines Corporation Fabricating embedded magnetoresistive random access memory device with v shaped magnetic tunnel junction profile

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060024950A1 (en) * 2004-08-02 2006-02-02 Suk-Hun Choi Methods of forming metal contact structures and methods of fabricating phase-change memory devices using the same
CN101364569A (zh) * 2007-08-07 2009-02-11 株式会社瑞萨科技 磁性存储器的制造方法及磁性存储器
US20180226567A1 (en) * 2017-02-03 2018-08-09 SK Hynix Inc. Electronic device and method for fabricating the same
CN107464758A (zh) * 2017-09-07 2017-12-12 上海华力微电子有限公司 一种半导体器件的形成方法
CN107946234A (zh) * 2017-11-20 2018-04-20 睿力集成电路有限公司 半导体互连结构及其制备方法
US20200119088A1 (en) * 2018-10-11 2020-04-16 International Business Machines Corporation Fabricating embedded magnetoresistive random access memory device with v shaped magnetic tunnel junction profile

Similar Documents

Publication Publication Date Title
CN110957422B (zh) 用于制造存储器件的方法和集成电路
US6440753B1 (en) Metal hard mask for ILD RIE processing of semiconductor memory devices to prevent oxidation of conductive lines
US8552472B2 (en) Integrated circuit devices including vertical channel transistors with shield lines interposed between bit lines and methods of fabricating the same
US9379042B2 (en) Integrated circuit devices having through silicon via structures and methods of manufacturing the same
US9312476B2 (en) Magnetic memory
US10032780B2 (en) Semiconductor device including dummy metal
CN103066198B (zh) 一种新型的磁隧穿结器件及其制造方法
US8624300B2 (en) Contact integration for three-dimensional stacking semiconductor devices
KR101213885B1 (ko) 반도체 소자 및 반도체 셀
US9190404B2 (en) Semiconductor device and method of fabricating the same
JP2022019661A (ja) ３次元メモリデバイス及び方法
KR100747142B1 (ko) 에칭 단계 수가 감소된 이중 다마신 구조체에 ｍｒａｍ오프셋 셀을 제조하는 방법
US7462038B2 (en) Interconnection structure and method of manufacturing the same
US6680500B1 (en) Insulating cap layer and conductive cap layer for semiconductor devices with magnetic material layers
CN111564470A (zh) 一种三维阻变存储器及制造方法
CN111816609A (zh) 一种半导体器件中互连结构的加工方法
TWI779903B (zh) 具有含錳互連結構的半導體元件結構及其製備方法
US8883622B2 (en) Method of fabricating and semiconductor memory device using the same
CN113540026B (zh) 位线结构、其制作方法、半导体存储器及电子设备
US7800197B2 (en) Semiconductor device and method of fabricating the same
US20220157734A1 (en) Semiconductor device structure with conductive plugs of different aspect ratios and manganese-containing linling layer and method for preparing the same
CN112447900A (zh) 电极组件制备方法
CN113097380B (zh) Mram与其的制作方法
KR20080002057A (ko) 플래시 메모리 소자의 콘택 플러그 형성 방법
CN111668364B (zh) 一种磁存储器件的制备方法及磁存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination