TW200905862A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- TW200905862A TW200905862A TW097119764A TW97119764A TW200905862A TW 200905862 A TW200905862 A TW 200905862A TW 097119764 A TW097119764 A TW 097119764A TW 97119764 A TW97119764 A TW 97119764A TW 200905862 A TW200905862 A TW 200905862A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- wiring
- trench
- film
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000003990 capacitor Substances 0.000 claims abstract description 50
- 239000010410 layer Substances 0.000 claims description 71
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 8
- 239000004744 fabric Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 230000007935 neutral effect Effects 0.000 claims 1
- 239000011229 interlayer Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 241000064494 Diplobatis ommata Species 0.000 description 1
- 108010068370 Glutens Proteins 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005250 beta ray Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 235000021312 gluten Nutrition 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- UNASZPQZIFZUSI-UHFFFAOYSA-N methylidyneniobium Chemical compound [Nb]#C UNASZPQZIFZUSI-UHFFFAOYSA-N 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
200905862 九、發明說明： 【發明所屬之技術領域】 本發明係關於具有MIM(Metal-Insulator-Metal :金屬一 絕緣層一金屬）構造的電容元件之半導體裝置及其製造方 法。 【先前技術】 以下部電極及上部電極夾入絕緣性電容膜之構造（mim 構造）之電容元件（以下，稱為「MIM電容元件」），其電組 成份小，可高電容密度化，故特別在作為搭載於無線通訊 用系統LSI之電容元件受到矚目。 MIM電容元件’ 一般係以含A1(鋁)之金屬膜形成下部電 極及上部電極者，但為進-步達成電阻減低化，檢討在下 部電極的材料，使用導電性更高的Cu(銅），以取代仏 圖3係知用Cu作為下部電極材料之贿電容 剖面圖。 供八 1VX11V1 ^ 絕緣膜92而形成。含c # ，、涇由層間 法，而…： 下部電極93’藉由所謂的鑲嵌 法而埋攻於層間絕緣臈92表層部所形成之溝 人 %的表面係形成與層間絕緣膜％的表面大致 I電極 間絕、_的表面及下部電極93的表面：在該層 SiN(氮化矽）所構成 列如積層
TiN(氮化鈦）所構成，以俯視之，形成 係由例如 小的平板狀，並配f 、 下部電極93 94。 、下部電極93對向而夾著電容膜 131779.doc 200905862 電容膜94及上部電極95上’係積層層間絕緣膜％。在該 層間絕緣膜96 ’下部電極插座97與上部電極插座％係朝膜 厚方向貫通而設置。下部電極插座97進一步貫通電容膜 ’其下端連接下部電極93。上邻雷抗Λ。 上°卩電極插座98的下端係連 接上部電極95。 但是，搭載有該種構造之ΜΙΜ電容元件之半導體裝置 中’ ΜΙΜ電容元件在半導艚其虹 、 m „ 牛導體基板上佔有廣大面積，此係妨 礙小型化的原因之一。 r 【發明内容】 ^發明之目的在於提供半導體裝置及其製造方法，其可 這成鈿小MIM電容元件的佔有面積。 本發明-局面之半導體裳置係包含以下構件· . 積層於前述布線層上之絕缘 > ''' 曰， 下挖戶…、/ 緣層，將則迷絕緣層從其表面往 下挖所形成之溝；沿著前述溝之 極；沿著前述下部電極表面所…：形成之膜狀下部電 电炫衣命所形成之電容膜； 部電極對向而夹著前述電容膜之上部電極。^述下 二，在布線層上的絕緣層，溝係從絕緣層表面 ，下二 沿著溝内面’形成膜狀下部電極，且，著 邊下^電極表面，形成電容膜。接著，《者 部電極，盆仫七芏φ— 2 谷膜上s又置上 ”係夾者電谷膜而與下部電極 體裝置係具備以下部雷極乃μ加 错此，半導 咖電容元件。 °電極夹入電容臈之構造之 該㈣電容元件中，下部電極及 形成，下部電極與上部電極相對 八手：者溝内面而 之°卩分的面積（對向面 131779.doc 200905862 積)比溝的佔有面積大。因Λ，與具備平行平板 電極及上部電極之峨電容元件相比，以小的佔有面積 (平面尺仆可確保相同電容。藉此，可達成縮 ： 裝置之麵電容元件的佔有面積。 導體
前述布線層的表層部，在與前述溝對向之位置，也可埋 設㈣布線。接著，在前述絕緣層也可形成通孔，其俾貫 通雨述溝底面與前述接觸布線表面之間。此時，前述下部 電極不僅沿著前述溝内自，亦沿著前述通孔側面、 接觸布線表面之面向前述溝之部分。 错此’可達成進一步增加下部電極與上部電極之對向面 積’並進一步縮小麵電容元件的佔有面積（換言之，進 一步增加ΜΙΜ電容元件的電容）。此外，因下部電極與接 觸布線相接’故可達成經由該接觸布線而供電至下部電 才兩0 月J，上口 (3電極含有含銅之金屬’也可填滿前述溝。此 述下σ卩電極最好含有防止銅擴散至前述絕緣層之具 阻障性之材料。 3有3銅之金屬的上部電極可藉由所謂鎮嵌法，以填埋 配置有下部電極及電容膜之溝之方式而形成。含銅之金屬 構成上部電極時，Τ部電極具有防止銅擴散之阻障性，可 防止構成上部電極之金屬中的銅擴散至絕緣層。 ^外，前述布線層也可具備埋設其表層部之下層布線。 接者，前述半導體裝置也可具備上層彳、線，其係埋設於前 述絕緣層，並連接前述下層布線。 131779.doc 200905862 與下層布線之形成並行，可形成接觸布線。此外，與上 層布線之形成並行，可形成上部電極。換言之，與包含下 f布線及上層布線之布線構造之形成並行，可形成職電 -牛S]此’不需增加製造步驟數’可形成μ·電容元 件。 藉由下述之製造方法，可得到具有包含下層布線及上層 7線之布線構造的半導《置。亦即，料導體裝置之製 造方法係包含：在表層部埋設有接觸布線及下層布線之布 線層上積層絕緣層之步驟；溝形成步驟，其係將前述絕緣 〃表面向下挖，在與兩述接觸布線對向之位置形成第 溝，並在與丽述下層布線對向之位置形成第二溝；金屬 膜形成步驟，其係於前述溝形成步驟後，在前述第一溝及 前述第二溝之内面及前述絕緣層之表面上形成金屬膜；電 容㈣成步驟’其至少在前述第一溝内的前述金屬膜上形 成電容膜；在前述金屬膜上及前述電容膜上，使具導電性 的材料以填滿前述第一溝及前述第二溝之方式堆積，藉此 形成導電性材料層之步驟；及將前述第一溝外及前述^二 溝外的前述導電性材料層及前述金屬膜去除之步驟。 本發:月之上述之’或其他目的、特徵及效果，參照添附 圖面藉由以下所述實施形態的說明，即可明白。 【實施方式】 X下參照添附圖面，詳細說明本發明之實施开《熊。 圖1係模式表示本發明一實施形態之半導體褒置構造的 剖面圖。 I31779.doc 200905862 該半導體裝置1係具備以下構件：半導體基板（未圖 示）’其係構成半導體裝置之基體；及布線層2，其係形成 於半導體基板上。 半導體基板，例如係由矽基板所構成。在半導體基板的 表廣 4 ’ 製作 MOSFET(Metal Oxide Semiconductor Field
Effect Transistor :金屬氧化半導體場效應電晶體）等的功 能元件。 f
布線層2係具備第一絕緣膜3。該第一絕緣膜3的材料， 除了 Sl〇2(氧化矽）外，例如可列舉SiOC(添加有碳之碳化 矽）或SiOF(添加有氟之氧化矽）等的L〇w—k膜材料。 在第一絕緣膜3的表層部，溝u、12彼此相隔間隔而形 成。溝11、1 2内面係分別披覆阻障膜丨3、丨4。該阻障膜 13、14的材料，例如係使用Ta(鉅）及TaN(氮化鉅）等具針對 Cu擴放之阻ρ早性金屬材料。接著，以含之金屬（例如， Cu)填滿溝11、12。藉此，在溝n、12内分別形成接觸布 線15及下層布線16。接觸布線15及下層布線16的各表面， 係形成與第一絕緣膜3的表面大致一面。 在布線層2上，從布線層2側依序積層第-層間膜5、第 二絕緣膜6、第二層間膜7及第三絕緣膜8。第一層間膜$及 第二層間膜7的材料’可列舉具針對Cu擴散之阻障性之 SiC(反化石夕）。此外，第二絕緣膜6及第三絕緣膜8的材料， 可列舉與第—絕緣臈3相同的材料。 在包含第一層間膜5 二絕緣膜8之積層部， '第二絕緣膜6、第二層間膜7及第 形成電容元件用溝2丨、上層布線用 131779.doc 200905862 溝22及通孔23、24。 導 表 電谷元件用溝2 1係形成於與接 體基板表面相正交之方向）對向 面向下挖至第二絕緣臈6。 觸布線15上下方向（與半 之位置，從第三絕緣膜8 上層布線用溝22係形成於與下層布線丨^下方向 位置，從第三絕緣膜8表面向下挖至第二絕緣膜6。在：： 層布線用溝22與電容元件用溝21之間係相隔適當間隔：夢 此，確保上層布線用溝22與電容元件用糾之間的絕緣。曰 通孔23在接觸布線15與電容元件用溝21之間，貫通第一 層間膜5及第二絕緣臈6而形成。 通孔24在下層布線16與上層布線用溝22之間，貫通第一 層間膜5及第二絕緣膜6而形成。
沿著電容元件用溝21與通孔23内自，形成有含丁以或 TaN等金屬膜之下部電極25。該下部電極乃係在通孔η底 面與接觸布線15相接。此外，沿著下部電極25表面，形成 有含SiN或TaaO〆五氧化鈕）等介電材料之電容膜％。再 者，沿著電容膜26表面’形成有含丁a*TaN之阻障種晶膜 27。接著’在阻障種晶膜27上，藉由以含銅之金屬填滿電 谷元件用溝2 1及通孔23，形成上部電極28。藉此，半導體 裝置1係具備以下部電極25及上部電極28夾入電容臈26之 MIM構造的電容元件。 另一方面，沿著上層布線用溝22及通孔24内面，形成有 金屬膜29,其包含與下部電極25材料相同的材料。該金屬 膜29在通孔24底面與下層布線丨6相接。此外，沿著金屬膜 131779.doc -10· 200905862 29表面，形成有含Ta或TaN之阻障種晶膜3〇。接著，在阻 障種晶膜3G上，藉由以含銅之金屬填滿上層布線用溝似 通孔24，形成上部布線3 1。 圖2A〜2E係按步驟順序表示半導體裝置i之製造方法的 模式剖面圖。 首先，準備半導體基板，其在最表面具有第一絕緣膜 3。接著，如圖2A所示，首先，藉由光微影步驟及轴刻步 驟，在第-絕緣膜3表面形成溝"、12。其次，藉由濺射 法，在包含溝11、1 2内面之第一絕緣膜3表面上，形成含 阻障膜13、14之材料的膜。之後’藉由電鍍法，在含阻障 膜】3、Μ之材料的膜上形成電㈣，其包含接觸布線似 下層布線16的材料。該電鍍層係形成為可填滿溝u、以之 厚度。接著’藉由CMP(Chemical Mechanical Polishing: 化學機械研磨）法，將含阻障膜13、14之材料的膜及電鍍 層研磨，並將形成於該膜及電鍍層之溝u、12外的部分去 除。藉此，露出第一絕緣膜3表面，得到阻障膜13、14， 且付到具有與第一絕緣膜3表面大致一面的表面之接觸布 線1 5及下層布線16。 其次，如圖2B所示，藉由CVD(Chemical Vapor Deposition化學氣相沈積）法，在第一絕緣膜3(布線層二） 上，依序積層第-層間臈5、第二絕緣m 6、第二層間膜7 及第三絕緣膜8。接著，藉由重複光微影步驟及蝕刻步 驟’在包含第-層間膜5、第二絕緣膜6、帛二層間膜7及 第三絕緣膜8之積層部形成電容元件用溝21、上層布線用 131779.doc 200905862 溝22及通孔23、24。 之後，如圖2C所示，在第三絕緣臈8表面上，- 件用溝21、上層布線用溝22及通孔23、24内面上， 其全域’形成含下部電極25之材料的膜4卜此外，電 料膜41上，為覆蓋其全 42。爷算膛^成3電令臈26之材料的膜 "專膜41、42，例如可藉由㈣法形成。 接著’在膜42上，披覆電容元件用溝幻及其周邊部分， ^成光阻（未圖示）’其具有如同露出殘餘部分的開口圖
案:接著，將該光阻作為光罩，藉由將膜42敍刻，如圖2D 、在件用溝21及其周邊部分殘留膜Μ，並去 除該膜42的殘餘部分。 之後，如圖2E所示，藉由賤射法，形成含阻障種晶膜 27、30之材料的種晶臈43，卩完全覆蓋膜*卜^表面全 域。再者，藉由將該種晶削3作為種㈣之電解電鑛法， 在種晶膜43上形成電鍵層44，其係含上部電極28及上層布 線31之材料。該電鍍層係形成為可填滿電容元件用溝21、 上層布線用溝22及通孔23、24之厚度。接著，利用⑽ t研磨膜4 1 ' 42、種晶43及電錢層44 ’並將形成於該等 的電容元件用溝21及上層布線用溝22外之部分去除。藉 此，路出第三絕緣膜8表面，在電容元件用溝21形成下部 電極2 5電谷膜2 6、阻障種晶膜2 7及上部電極2 8，且在上 層布線用溝22形成金屬膜29、阻障種晶膜3〇及上層布線 3 1 ’可得到圖1所示之半導體裝置j。 β亥半導體裝置1中，電容元件用溝21係從第三絕緣膜8表 131779.doc •12· 200905862 面向下挖至第二絕緣膜6而形成。接著，，沿著電容元件用 溝21内面，形成膜狀的下部電極25，並沿著該下部電極^ 表面，形成電容臈26。該電容臈26上係設置上部電極28, 其係夹著電容膜26而與下部電極25對向。藉此，半導體裝 置】係具備以下部電極25及上部電極28夾入電容膜％之構 造的MIM電容元件。 該麵電容元件中，沿著電容元件用抑内面而形成下 部電極25及電容膜26，下部電極25與上部電極勒對向之 部分的面積(對向面積)係比電容元件用溝21的佔有面積 大。因此’與具備平行平板狀的下部電極及上部電極之 MIM電容元件相比，以小的佔有面積(平面尺寸），可確保 相同電容。藉此，可達成縮小半導體裝置之讀電容元件 的佔有面積。 本發明之實施形態係已詳細 本發明之技術内容之具體例， 例而作解釋，本發明之精神及 範圍。 說明’但該等只是用於明白 本發明並不侷限於該等具體 範圍只限於添附之申請專利 本申請案係對應2007年5月^ 干5月3 1日k出於日本國專利廳 特願 2〇〇7_14581〇號，本 > 4〒叫茱之王揭不，在此藉由援 而組入。 【圖式簡單說明】 圖1係模式表示本發明—垂私自t ^貝施形怨之+導體裝置構造 剖面圖。 圖2A係表不半導體裝置之製造步驟的模式剖面圖。 131779.doc 200905862 圖 圖2B係表示圖2A之其次步驟的模式剖面 圖2C係表示圖2B之其次步驟的模式剖面 圖2D係表示圖2C之其次步驟的模圖。 ^ 、oJ面圖。 圖2E係表示圖2〇之其次步驟的模 面圖。 圖3係模式表示以往之半導體裝置 丨丹适的与丨 【主要元件符號說明】 °』面 1 半導體裝置 2 布線層 5 第一層間臈（絕緣層） 6 第二絕緣膜（絕緣層） 7 第二層間膜（絕緣層） 8 第三絕緣膜（絕緣層） 15 接觸布線 16 下層布線 21 電容元件用溝（溝） 23 通孔 24 通孔 25 下部電極 26 電容膜 28 上部電極 29 金屬膜 31 上層布線 131779.doc
Claims (1)
- 200905862 十、申請專利範圍： 1. 一種半導體裝置，其包含： 布線層、 積層於前述布線層上之絕緣層、 將前述絕緣層自其表面往下挖所形成之溝、 沿前述溝之内面所形成之膜狀下部電極、 沿前述下部電極之表面所形成電容膜 '及 肖則述下部電極對向而夾著前述電容臈之上部電極。 2.如請求項丨之半導體裝置，其中 前述布線層的表層部，在與前述溝對向之位置埋設有 接觸布線， 緣層形成有通孔’其係貫通前述溝底面與前 述接觸布線表面之間， 電㈣沿著前述溝之内面、前述通孔之側面 及則述接觸布線表面之面向前述溝之 3·如請求们之半導體裝置，其中 4 ' 電極含有含銅之金屬’並填滿。 如明求項3之半導體褒置，里中 性=部電極含有防止銅擴散至前述絕緣層之具阻障 5·如：：項1至4中任-項之半導體裝置，其令 則迷布線層具備埋 推^ a 其表層部之下層布線， G含埋設於前述、^ ^ ^ ^ 上層布線。 零層並連接於别述下層布線之 I31779.doc 200905862 6. —種半導體裝置之製造方法，其包含： 在表層杳Μ里設有接觸布線及下層布線之布線層上積層 絕緣層之步驟； 溝形成步.驟，其係將前述絕緣層自其表面向下挖，在 與前述接觸布線對向之位置形成第一溝，並在與前述下 層布線對向之位置形成第二溝； 金屬膜形成步驟，其在前述溝形成步驟後，在前述第 一溝及前述第二溝之内面及前述絕緣層之表面上形成金 屬膜； 電容膜形成步驟’其至少在前述第一溝内之前述金屬 膜上形成電容膜； 在前述金屬膜上及前述電容膜上’使具導電性之材料 以填滿前述第一溝及前述第二溝之方式堆積，藉此形成 導電性材料層之步驟；及 將前述第一溝外及前述第二溝外之前述導電性材料層 及前述金屬膜去除之步驟。 131779.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007145810A JP2008300676A (ja) | 2007-05-31 | 2007-05-31 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200905862A true TW200905862A (en) | 2009-02-01 |
Family
ID=40106853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097119764A TW200905862A (en) | 2007-05-31 | 2008-05-28 | Semiconductor device and method of manufacturing the same |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8125050B2 (zh) |
| JP (1) | JP2008300676A (zh) |
| KR (1) | KR20080106066A (zh) |
| CN (1) | CN101315932B (zh) |
| TW (1) | TW200905862A (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420105B (zh) * | 2011-06-07 | 2013-09-11 | 上海华力微电子有限公司 | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 |
| CN102420174B (zh) * | 2011-06-07 | 2013-09-11 | 上海华力微电子有限公司 | 一种双大马士革工艺中通孔填充的方法 |
| US9276057B2 (en) * | 2014-01-27 | 2016-03-01 | United Microelectronics Corp. | Capacitor structure and method of manufacturing the same |
| CN105845668B (zh) * | 2015-01-17 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | Mim电容结构及其制作方法 |
| US10043863B2 (en) * | 2017-01-06 | 2018-08-07 | International Business Machines Corporation | Grated MIM capacitor to improve capacitance |
| CN108123043A (zh) * | 2017-12-20 | 2018-06-05 | 深圳迈辽技术转移中心有限公司 | Mim电容器及其制作方法 |
| JP7179634B2 (ja) * | 2019-02-07 | 2022-11-29 | 株式会社東芝 | コンデンサ及びコンデンサモジュール |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320244B1 (en) * | 1999-01-12 | 2001-11-20 | Agere Systems Guardian Corp. | Integrated circuit device having dual damascene capacitor |
| US6168991B1 (en) * | 1999-06-25 | 2001-01-02 | Lucent Technologies Inc. | DRAM capacitor including Cu plug and Ta barrier and method of forming |
| US6452251B1 (en) * | 2000-03-31 | 2002-09-17 | International Business Machines Corporation | Damascene metal capacitor |
| JP4671497B2 (ja) | 2000-12-15 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR20020055887A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 금속 배선 및 커패시터 제조 방법 |
| KR100358050B1 (ko) * | 2000-12-29 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 및 커패시터 제조 방법 |
| KR100531419B1 (ko) * | 2001-06-12 | 2005-11-28 | 주식회사 하이닉스반도체 | 반도체소자 및 그의 제조방법 |
| US6413815B1 (en) * | 2001-07-17 | 2002-07-02 | Macronix International Co., Ltd. | Method of forming a MIM capacitor |
| KR20030055797A (ko) * | 2001-12-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 장치의 커패시터 제조방법 |
| JP2004023033A (ja) * | 2002-06-20 | 2004-01-22 | Renesas Technology Corp | 半導体装置 |
| JP2004039724A (ja) * | 2002-07-01 | 2004-02-05 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4342226B2 (ja) * | 2002-08-08 | 2009-10-14 | 株式会社リコー | 半導体装置及びその製造方法 |
| KR100532455B1 (ko) * | 2003-07-29 | 2005-11-30 | 삼성전자주식회사 | Ｍｉｍ 커패시터 및 배선 구조를 포함하는 반도체 장치의제조 방법 |
| KR100641070B1 (ko) * | 2004-07-06 | 2006-10-31 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| KR101100765B1 (ko) * | 2004-12-01 | 2012-01-02 | 매그나칩 반도체 유한회사 | 엠아이엠 캐패시터 및 그 제조 방법 |
| KR100639000B1 (ko) * | 2005-12-19 | 2006-10-25 | 동부일렉트로닉스 주식회사 | 금속-절연체-금속 커패시터의 제조방법 |
| JP2007294514A (ja) * | 2006-04-21 | 2007-11-08 | Renesas Technology Corp | 半導体装置 |
-
2007
- 2007-05-31 JP JP2007145810A patent/JP2008300676A/ja active Pending
-
2008
- 2008-05-28 TW TW097119764A patent/TW200905862A/zh unknown
- 2008-05-28 CN CN2008101093296A patent/CN101315932B/zh active Active
- 2008-05-29 KR KR1020080050344A patent/KR20080106066A/ko not_active Application Discontinuation
- 2008-05-30 US US12/155,229 patent/US8125050B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8125050B2 (en) | 2012-02-28 |
| CN101315932B (zh) | 2011-12-28 |
| CN101315932A (zh) | 2008-12-03 |
| US20090032953A1 (en) | 2009-02-05 |
| JP2008300676A (ja) | 2008-12-11 |
| KR20080106066A (ko) | 2008-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101557840B1 (ko) | 평면 금속절연체금속 커패시터 및 수직 커패시터를 갖는 3차원 커패시터 구조의 제조 방법 | |
| US9293412B2 (en) | Graphene and metal interconnects with reduced contact resistance | |
| US9793340B2 (en) | Capacitor structure | |
| TWI297951B (en) | Improved interdigitated capacitive structure for an integrated circuit | |
| TW200905862A (en) | Semiconductor device and method of manufacturing the same | |
| CN102569250B (zh) | 高密度电容器及其电极引出方法 | |
| TW544738B (en) | Semiconductor having capacitor and method of producing the same | |
| KR100988446B1 (ko) | 캐패시터 구조 및 이를 듀얼 다마신 공정으로 제조하는 방법 | |
| TW201530727A (zh) | 具有改良電容的結構 | |
| US7906832B2 (en) | MIM capacitor structure having penetrating vias | |
| CN1242473C (zh) | 半导体器件及其制造方法 | |
| WO2012040734A2 (en) | Barrier layers | |
| CN101819922A (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| TW200910431A (en) | Semiconductor device and method for manufacturing the same | |
| TWI263304B (en) | Interconnection structure for IC metallization and method for fabricating the same | |
| US8779589B2 (en) | Liner layers for metal interconnects | |
| TW473922B (en) | Semiconductor device and method of manufacturing the same | |
| CN102420105A (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
| CN113471172B (zh) | 金属互连结构及其制备方法、半导体器件 | |
| TW200908289A (en) | Semiconductor device | |
| CN104022015A (zh) | Mim双电容器结构及其制造方法 | |
| TW591700B (en) | Capacitor structure and the fabrication method thereof | |
| TWI223404B (en) | Method of constructing stacked MIM capacitors embedded in Cu interconnects without additional process step | |
| CN114678345A (zh) | 半导体结构及其制备方法 | |
| KR100816227B1 (ko) | 반도체 장치 형성 방법 |