TW200839401A - Display device - Google Patents

Display device Download PDF

Info

Publication number
TW200839401A
TW200839401A TW096142729A TW96142729A TW200839401A TW 200839401 A TW200839401 A TW 200839401A TW 096142729 A TW096142729 A TW 096142729A TW 96142729 A TW96142729 A TW 96142729A TW 200839401 A TW200839401 A TW 200839401A
Authority
TW
Taiwan
Prior art keywords
region
transparent oxide
signal line
oxide layer
layer
Prior art date
Application number
TW096142729A
Other languages
English (en)
Other versions
TWI370312B (zh
Inventor
Tetsufumi Kawamura
Takeshi Sato
Mutsuko Hatano
Yoshiaki Toyota
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of TW200839401A publication Critical patent/TW200839401A/zh
Application granted granted Critical
Publication of TWI370312B publication Critical patent/TWI370312B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

200839401 九、發明說明： 【發明所屬之技術領域】 本發明係關於顯示裝置 體之顯示裝置。 且有關於各像素具備薄膜電晶
【先前技術】 例如主動矩陣型之液晶顯示裝置係將經由介以液晶 向配置之各基板中之一方基板之液晶側之面上，由延伸於 x方向且並排設置於y方向之間極信號線與延伸於y方向且 並排設置於X方向之源極信號線所包圍之區域，作為像素 區域」於此像素區域至少具備藉由來自該閘極信號線之信 號（掃描信號）所開啟之前述薄膜電晶體、及經由此 該薄膜電晶體而供給有來自前述源極信號線之f彡像信號之 像素電極而構成。 。後如述薄膜電晶體、閘極信號線、源極信號線及像 素電極等係藉由於基板上，以所需順序疊層利用光餘刻技 術之選擇蝕刻形成所需圖案之導電層、半導體層、絕緣膜 等來形成。 由此結構所組成之顯示裝置係要求減低利用光蝕刻技術 所進行之選擇蝕刻之步驟數，例如據知有一種對於形成於 基板上之半導體材料膜之特定區域賦予導電性，來加工為 薄膜電晶體之通道區域部、源極區域部及汲極區域部，並 且形成連接於該汲極區域部之像素電極之技術（參考專利 文獻1)。 [專利文獻1]曰本特開2003-50405號公報 126463.doc 200839401 【發明内容】 [發明所欲解決之問題] 然而’記載於上述專利文獻1之顯示裝置之源極信號線 係與刚述半導體材料膜個別地形成，其等之形成中，不可 避免地需要分別之選擇蝕刻步驟。 而且，前述源極信號線係由於其形成時之掩模對準之限 又口此難以與作為前述半導體材料膜之區域之一部分所 形成之像素電極以窄間隔來配置。因此，於提高像素之開 口率方面有其限度。 汗 本毛明之目的在於提供一種可減低製造工數之結構之顯 示裝置。 Μ 而且，本發明之其他目的在於提供一種謀求提高像素之 開口率之顯示裝置。 [解決問題之技術手段] 如下簡單5兒明本申請案中所揭示之發明中之代表者。 (υ根據本發明之顯示裝置之特徵為··例如於基板上之像 素區域，依序疊層有透明氧化物層、絕緣膜及導電層； 刚述ν電層具有連接於閘極信號線之薄膜電晶體之問極 電極； 前述透明氧化物層係至少前述間極電極正下方之通道區 域部除外之其他區域被導電體化，以該導電體化之部分構 成源極信號線、連接於該源極信號線之前述薄膜電晶體之 極區域部、像素電極及連接於該像素電極之前述薄膜電 晶體之汲極區域部。 126463.doc 200839401 為前提，前ί透月之顯不裝置之特徵為：例如以⑴之結構 極信號線、連ΪΓ化物層形成於像素區域全區；前述源 區域部、像… 钆，寻膘電日日體之源極 Λ 連接於该像素電極之前曰 之汲極區域邱在从、， 〜k存膜蛋日日體 形成。使_透明氧化物層選擇性地導電體化而 ()根據本發明之顯示裝之 Ο 為前提彳文為·例如以⑴之結構 j逑¥電層具有··對向電極， 膜上與像辛電榀i b ^ 其係由在珂述絕緣 豕言電極重璺而並排設置 同传鲈綠^ 吸数冤極所組成；及共 σ I、、 ，^、係將信號供給至該對向 电極之各電極。 ()根據本發明之顯示裝置之 為前槎，此、+、 彳文為·例如以（1)之結構 為引如則述絕緣膜形成於像素區域全區。 (5) 根據本發明之顯示裝置特 妹椹或乂切、 竹倣為例如：以前述（1)之 ……别棱，前述導電層係由金屬層組成。 (6) 根據本發明之顯示裝置之特 幺a植、 马·例如以（1)之結構 為刚k ’前述導電層係由IT〇膜組成。 (7) 根據本發明之顯示裝置之特徵 .馬·例如以（1)之結構 為刖棱，前述導電層係使形成於像素 a 、匕域王區之透明氧化 物層選擇性地導電體化而形成。 月虱化 (8) 根據本發明之顯示裝置之特徵 糸-Γ姐 马·例如以（1)之結構 為刖k，於前述透明氧化物層，在 、3、苦广1 則迹閘極電極正下方之 、、區域部與源極區域部及汲極 工# & 巧4各自之間形成有截 子/辰度比前述源極區域部及汲極區域部低 (9) 根據本發明之顯示裝置之特 / 品知、口P。 文為·例如以（1)之結構 126463.doc 200839401 於構成前述透明氧化物層之源極信號線之部分之 上層或下層形成有金屬層。 1刀之
Ud根：本：明之顯不裝置之特徵為：例如於基板上之 明氧化物層及金屬層將其任一層作為上層而 ^並於八上依序疊層有絕緣膜、導電層； 電極r導電層具有連接於間極信號線之薄膜電晶體之閘極 前述金屬層構成源極信號線； 前述透明氧化物層係至少前述閘極電極正下方之通道區 s部料之其他區域被導電體化，以該導電體化之部分構 成與前述源極信號線連接之薄膜電晶體之源極區域部、像 =電極及連接於該像素電極之前述薄膜電晶體之沒極區域 ⑴）根據本發明之顯示裝置之特徵為：例如於基板上之 像素區域’透明氧化物層及半導體層將其任一層作為上層 而形成，並於其上依序疊層有絕緣膜、導電層； 則述導電層包含連接於閘極信號線之薄膜電晶體之 電極； 前述透明氧化物層係至少於前述閘極電極正下方之通道 區域杨成有開口部或切口部並被導電體化，以該導電體 化之部分構成源極信號線、連接於該源極信號線之前述薄 ^電晶體之源極區域部、像素電極及連接於該像素電極之 月j述’專膜電晶體之、;及極區域部； 月』述半導體層形成於則述透明氧化物層之開口部或切口 126463.doc 200839401 部，並連接於前述源極區域部及汲極區域部。 ()^據本發明之顯示襄置之特徵為：例如以⑴）之結構 為=提’前述透明氧化物層形成於像素區域全區；前述源 極u線連接於該源極信號線之前述薄膜電晶體之源極 區域4冑素電極及連接於該像素電極之前述薄膜電晶體 之及極區域σΡ係使可述透明氧化物層選擇性地導電體化而 形成。
⑽根據本發明之顯示裝置之特徵為：例如以⑴）之結構 為前提’前述導電層具有：㈣電極，其係由在前述絕緣 膜上與像素電極重疊而並排設置之複數電極所組成；及共 同信號線，其係將信號供給至該對向電極之各電極。 (14^根據本發明之顯示裝置之特徵為：例如以（⑴之結構 為前提，前述絕緣膜形成於像素區域全區。 ⑴乂根據本發明之顯示裝置之特徵為：例如以⑼之結構 為前提，前述導電層係由金屬層組成。 (二:艮據本發明之顯示裝置之特徵為：例如以⑼之結構 為前提，前述導電層係由ΙΤ〇膜組成。 (17)根據本發明之顯示裝置之特徵為：例如以⑴）之結構 為前提’前述導電層係使形成於像素區域全區之透明氧化 物層選擇性地導電體化而形成。 (1 8)根據本發明之顯示裝置之转料 ^ 衣直冬特铽為：例如以（11)之結構 為前提，於前述透明氧化物層，在 牧則述閘極電極正下方之 部分與源極區域及汲極區域各自 、… 合目 < 間形成有載子濃度比前 述源極區域及汲極區域低之LDD區域部。 126463.doc -10- 200839401 (1 9)根據本發明之顯示裝詈 ^ 衣置之特彳政為··例如以（11)之結構 為前提，於構成前述透明負 a 边5虱化物層之源極信號線之部分之 上層或下層形成有金屬層。 此外’本發明不限於以上結構，於不脫離本發明之技術 思想之範圍内，可進行各種變更。 [發明之效果]
如此構成之顯示裝置可成為能減低製造工數之結構。而 且’可谋求提高像素之開口率。 【實施方式】 、下W用圖式來說明有關按照本發明之顯示裝置及其 製造方法之實施例。 <實施例1 > 圖1係表示形成於介以液晶顯示裝置之液晶而對向配置 之各基板中之一方基板SUB1之液晶側之面之液晶顯示區 域之電路之一實施例之結構圖。 於圖1中具有·源極#號線，其係延伸於^方向且並排 设置於X方向；及閘極信號線GL，其係與該源極信號線SL 絕緣，延伸於X方向且並排設置於y方向；由此等各信號線 包圍之矩形區域相當於像素之區域（圖中以點線框表示）。 藉此，各像素配置為矩陣狀，由此像素群構成前述液晶顯 不區域。 於各像素之區域’遍及其大部分形成有例如透明電極所 組成之像素電極PX ’此像素電極PX係經由薄膜電晶體丁FT 而與例如鄰接於圖中左侧之源極信號線SL連接。該薄膜電 126463.doc -11 - 200839401 晶體TFT係藉由复開啟、 八 關閉之驅動，來控制來自源極信 號線SL之信號對於像素電極ρχ之供給、非供給。 月）述薄膜|曰曰體TFT係由前述閉極信號線GL之延伸部所 形成之閘極電極GT配置於半導體層上方，成為稱作所謂 (Metal Insulator Semiconductor： 體-半導體）構造。 藉此’精由對於各閘極信號線GL分別依序供給信號（掃 描信號）’來開啟像素行之各像素之薄膜電晶體加，藉由 ο u啟之時序’來對於各源極信號線分別供給影像 信號’該影像信號之電磨會施加於前述像素行之各像素之 像素電極PX。 此外’本實施例所示之液晶顯示裝置係具有與前述基板 咖介以液晶配置之未圖示之其他基板，於此基板之液 晶側之面’形成各像素共通之對向電極，此對向電極係由 例如透月電極所構成，供給有對於供給至前述源極信號線 SL之信號（影像信號）成為基準之電壓所組成之信號。於前 述液晶，施加有藉由前述像素電極ρχ與對向電極之電位差 所產生之電場，該液晶之分子起作用。 圖2(a)係抽出圖1所示之各像素中之一像素所描繪之圖。 而且’圖2(b)為圖2(a)之b-b線之剖面圖。 於圖2中，源極信號線SL、薄膜電晶體TFT之源極區域 部ST、通道區域部CH(閘極電極G丁正下方之部分卜汲極 區域部DT及像素電極PX最初係由一體地形成之同一層之 第一透明氧化物層TOX1所形成。 126463.doc -12- 200839401 亦即，於該第一透明氧化物層TOXl，前述通道區域部 CH係作為載子濃度低且片電阻高之膜（半導體層）形成；源 極信號線SL、薄膜電晶體TFT之源極區域部ST、沒極區域 部DT及像素電極PX之形成區域係作為載子濃度高且片電 阻低之膜（導電體層）形成；此情況下，例如形成片電阻以 源極信號線SL、像素電極PX<源極區域部st、沒極區域部 DT<通道區域部CH之順序變高，或形成以源極信號線SL< 像素電極PX、源極區域部ST、汲極區域部DT<通道區域部 CH之順序變高均可。後者之情況時，像素電極ρχ較降低 載子濃度，會發揮不損及其透明度即可形成之效果。 由於如此構成之源極信號線SL及像素電極ρχ係藉由第 一透明氧化物層TOX1 —體地且以同一層形成，因此可將 其等之間隔（以圖中w表示）縮小至最小限度。若相較於以 個別步驟形成源極區域部ST與像素電極ρχ之情況，可消 除其等之間隔由於掩模對準之限度而變大之不便。藉此， 可製成謀求提高像素之開口率之結構。 閉極#號線GL及薄膜電晶體TFT之閘極電極gt係藉由 例如ITO (Indium Tin Oxide :氧化銦錫）或載子濃度高且電 阻低之ZnO等第二透明氧化物層τ〇χ2來一體地且以同一層 形成。此情況下，該閘極信號線GL及閘極電極GT不限於 如上述之透明氧化物層，亦可藉由例如金屬層來形成。因 為要進一步降低閘極信號線GL之電性阻抗之情況時，使 用相當於其之材料之金屬層係適當。 而且，則述第一透明氧化物層τ〇χι形成於基板81;扪表 126463.doc 200839401 面其上面由絕緣膜GI覆蓋，前述閘極電極GT介以前述 邑緣膜GI而配置於前述第一透明氧化物層τ〇χ丨之通道區 域部CH上方。前述絕緣膜GI作為薄膜電晶體TFT之閘極絕 緣膜而發揮作用。 如上述’則述第一透明氧化物層TOX1係區域地區分為 載子浪度局之區域與載子濃度低之區域，前者作為導電體 層，後者作為半導體層而形成。因此，說明前述液晶顯示 裝置之製造方法前，先說明有關於透明氧化物層τ〇χ，將 載子濃度咼之區域與低之區域區分並選擇性地形成之情況 之數個實施例。 圖3係表不於形成在基板sub 1上面之透明氧化物層τοχ 選擇性地形成載子濃度高之區域之情況之一實施例之圖。 於圖3(a)中，於基板SUB1上面形成透明氧化物層τοχ， 於該透明氧化物層TOX表面之區域中要提高載子濃度之區 域以外之區域’作為掩模而形成例如光阻劑膜pRT。 然後’於前述透明氧化物層TOX照射雷射光RL。作為此 雷射光RL宜利用例如KrF準分子雷射，但其他光源亦可。 藉此，從該光阻劑膜PRT露出之透明氧化物層τοχ之區域 可藉由該光被予以結晶改質，從而作為載子濃度經提高之 區域形成。 圖3(b)係表示於透明氧化物層τοχ，藉由光照射選擇性 地形成載子濃度局之區域之情況之其他實施例，與圖3(a) 之情況不同在於預先於透明氧化物層Τοχ表面形成絕緣膜 GI ’經由此絕緣膜GI而將雷射光rl照射於前述透明氧化 126463.doc -14- 200839401 物層TOX。 圖3(c)係表示於透明氧化物層TOX，藉由光照射選擇性 地形成載子濃度高之區域之情況之其他實施例，與圖3(b) 之情況不同在於透明氧化物層TOX被絕緣膜GI覆蓋，將形 成於此絕緣膜GI之一部分區域之例如電極TM及疊層於該 電極TM之光阻劑膜PRT作為掩模，將雷射光RL照射於前 述透明氧化物層TOX。 圖3(d)係表示於透明氧化物層TOX，藉由光照射選擇性 地形成載子濃度高之區域之情況之其他實施例，與圖3(c) 之情況不同在於除去用以形成圖3(c)之電極TM之光阻劑膜 PRT後，將前述電極TM作為掩模，將雷射光PL照射於前 述透明氧化物層TOX。 圖4係表示於形成在基板SUB1上面之透明氧化物層TOX 選擇性地形成載子濃度高之區域之情況之其他實施例之 圖。 ，於圖4(a)中，於基板SUB 1上面形成透明氧化物層TOX， ^ 於該透明氧化物層TOX表面之區域中要提高載子濃度之區 域以外之區域，作為掩模而形成例如光阻劑膜PRT。 然後，於前述透明氧化物層TOX，維持殘留有前述光阻 劑膜PRT並於還原氣氛下施加熱退火。 藉此，從該光阻劑膜PRT露出之透明氧化物層TOX之區 域係藉由該熱退火被予以結晶改質，從而作為載子濃度經 提高之區域形成。 圖4(b)係表示於透明氧化物層TOX藉由熱退火選擇性地 126463.doc -15· 200839401 形成載子濃度高之區域之情況之其他實施例，與圖4(a)之 情況不同在於，維持殘留有於透明氧化物層TOX表面選擇 性地形成之絕緣膜GI、及形成於此絕緣膜GI上面且選擇性 地形成該絕緣膜GI時所用之光阻劑膜PRT，並施加熱退 火。 圖4(c)係表示於透明氧化物層τοχ藉由熱退火選擇性地 形成載子濃度高之區域之情況之其他實施例，與圖4(b)之 情況不同在於，維持殘留有於透明氧化物層TOX表面選擇 性地形成之絕緣膜GI及電極TM之疊層體，及形成於此疊 層體上面且形成該電極TM及絕緣膜GI時所用之光阻劑膜 P RT ’並施加熱退火。 圖4(d)係表示於透明氧化物層τοχ藉由熱退火選擇性地 形成載子濃度高之區域之情況之其他實施例，與圖4(〇之 情況不同在於，於已除去形成在透明氧化物層Τοχ表面選 擇性地形成之絕緣膜GI及電極TM之疊層體時所用之光阻 劑膜PRT之狀態下施加熱退火。 圖5係表示於形成在基板sub 1上面之透明氧化物層τοχ 選擇性地形成載子濃度高之區域之情況之其他實施例之 圖。 於圖5(a)中’於基板SUB1上面形成透明氧化物層τοχ， 於該透明氧化物層TOX表面之區域中要提高載子濃度之區 域以外之區域’作為掩模而形成例如光阻劑膜pRT。 然後’於剷述透明氧化物層TOX注入雜質離子npi。作 為此雜質離子NPI係因應需要而使用η型或p型。 126463.doc -16 - 200839401 藉此，從該光阻劑膜PRT露出之透明氧化物層TOX之區 域係可藉由注入該雜質離子NPI來作為載子濃度經提高之 區域形成。 圖5(b)係表示於形成在基板SUB1上面之透明氧化物層 TOX，藉由雜質離子NPI之注入來形成載子濃度高之區域 之情況之其他實施例之圖。與圖5(a)之情況不同在於預先 於透明氧化物層TOX表面形成絕緣膜GI，經由此絕緣膜 GI，於前述透明氧化物層TOX進行雜質離子NPI之注入。 圖5(c)係表示於透明氧化物層TOX，藉由雜質離子NPI之 注入來形成載子濃度高之區域之情況之其他實施例，與圖 5(b)之情況不同在於透明氧化物層TOX被絕緣膜GI覆蓋， 將形成於此絕緣膜GI之一部分區域之例如電極TM及疊層 於該電極TM之光阻劑膜PRT作為掩模，於前述透明氧化物 層TOX進行雜質離子NPI之注入。 圖5(d)係表示於透明氧化物層TOX，藉由雜質離子NPI 之注入來形成載子濃度高之區域之情況之其他實施例，與 ‘圖5(c)之情況不同在於除去用以形成圖5(c)所示之電極TM 之光阻劑膜PRT後，將前述電極TM作為掩模，於前述透明 氧化物層TOX進行雜質離子NPI之注入。 圖6係表示於形成在基板SUB 1上面之透明氧化物層TOX 選擇性地形成載子濃度高之區域之情況之其他實施例之 圖。 於圖6(a)中，於基板SUB 1上面形成透明氧化物層TOX， 於該透明氧化物層TOX表面之區域中要提高載子濃度之區 126463.doc -17- 200839401 域以外之區域’作為掩模而形成例如光阻劑膜PRT。 然後’於從前述掩模露出之透明氧化物層Τοχ表面，堆 積由η型或p型雜質所組成之摻雜物原料dm。 並且’於前述透明氧化物層Τοχ進行雷射光rl之照射 (或熱退火）。作為此雷射光RL宜利用例如KrF準分子雷 射，但其他光源亦可。 藉此’從該光阻劑膜PRT露出之透明氧化物層TOX之區 f
域係被進行該摻雜物原料DM之擴散，可作為載子濃度經 提南之區域形成。 圖6(b)係表示於透明氧化物層τ〇χ，藉由摻雜物原料〇1^ 之擴散來形成載子濃度高之區域之情況之其他實施例，與 圖6(a)之炀況不同在於維持殘留有於透明氧化物層τοχ表 面選擇性地形成之絕緣膜GI、及形成於此絕緣膜GI上面且 k擇f生地开> 成该絕緣膜GI時所用之光阻劑膜prt，並進行 雷射光RL之照射（或熱退火）。 圖6(c)係表示於透明氧化物層τ〇χ，藉由摻雜物原料1)]^ 之擴政來形成載子濃度高之區域之情況之其他實施例，與 圖6(b)之情況不同在於維持殘留有於透明氧化物層τ〇χ表 面選，性地形成之絕緣膜GI及電極™之疊層體，及形成 於此$層體上面且形成該電極TM及絕緣膜時所用之光 阻劑膜PRT，並進行雷射光RL之照射（或熱退火）。
回（）係表示於透明氧化物層τ〇χ，藉由摻雜物原料DM 之擴散來形成載子濃度高之區域之情況之其他實施例，與 SI 6(c)之情況不同扃 > _ 126463.doc -18- 200839401 τοχ表面選擇性地形成之絕緣膜GI及電極ΤΜ之疊層體時 斤用之光阻HMPRT之狀態下，進行雷射光之照射（或 熱退火）。 接著’說明前述液晶顯示震置之製造方法，於該步驟 _ ’在透明乳化物層將載子濃度高之區域與低之區域區分 並選擇性地形成之情況時’亦可採用上述圖3〜圖6所示之 任-手法。於以下說明中，舉例說明藉由例如雷射光照射 之手法。 Γ、 圖8係表示液日日日顯示裝置之製造方法之-實施例之步驟 圖。於此，圖8所示之步驟係表示液晶顯示裝置之一像素 之步驟圖’於圖8左側所示之步驟圖相當於圖7之乙丄線之 處所於圖8右側所示之步驟圖相當於圖7之R_R線之處 所。此外，圖7所示之像素與圖2所示之像素相同。 而且於以下步驟中，一併表示薄膜電晶體TFT之通道 區域部CH之通往源極區域部饤及汲極區域部〇1之各側， 形成LDD區域部之情況。於此，LDD區域部係發揮作用如 ~ 與閘極電極GT間進行電場緩和。 以下，依步驟順序來說明。 * 步驟1. . 如圖8(a)所不，準備由例如玻璃所組成之基板SUB1，於 此基板SUB 1表面（液晶側之面），依序將由例如Zn〇等所組 成之尚電阻之第一透明氧化物層丁〇幻及由例如si〇2等所 組成之第一絕緣膜GI1依序成膜。於此，前述第一絕緣膜 GI1係於薄膜電晶體丁F丁之形成區域，作為其閘極絕緣膜 126463.doc •19- 200839401 而發揮作用。 步驟2. 形 定 、如圖8(b)所示，於前述第一絕緣膜GI1上面之全區， 成第一光阻劑膜pRTl，將筐 止咖七j 圖案。 將此弟一先阻劑膜PRT1形成特 之通道區域部及其兩旁之所謂LDD區域（電場緩和區域）之 形成區域較高，且於其以外之部分較低。 此具有高低差之第—光阻劑辭㈣係藉由使用例如遮 光、所謂半透光、透光之3階段所組成之透光量不同之掩
於此，被圖案化之第—光阻劑膜pRTi係形成於圖7之像 ”中應形成隸信號植、與此源極信麟SLit接之薄 膜電晶體TFT、與此薄膜電晶體啊連接之像素電極以之 £域’且形成具有二層之高i，即於前述薄膜電晶體TFT 模’將前述第一光阻劑膜PRT1感光來形成。此第一光阻劑 膜PRT1可藉由使用所謂半色調掩模或灰色調掩模之曝光來 形成。 然後，將如此形成之第一光阻劑膜pRT1作為掩模，依 序蝕刻從此掩模露出之第一絕緣膜GI1及此第一絕緣膜Gil 下層之第一透明氧化物層τ〇χι，使基板犯⑴之表面露 出。 如此’第一透明氧化物層T〇xi與第一絕緣膜gii之疊層 體係殘留於源極信號線SL、與此源極信號線认連接之薄 膜電晶體TFT、與此薄膜電晶體TFT連接之像素電極PX之 形成區域。 126463.doc -20- 200839401 步驟3. 如圖8⑷所示，藉由於底面方向，將前述第—光阻劑膜 PRT1之表面進行適當量之除去，以便於源極信號線SL、 與此源極信號線SL連接之薄膜電晶體TFT(其通道區域部及 LDD區域部之部分除外）、與此薄膜電晶體Tft連接之像素 電極ρχ之各形成區域，完全除去該第一光阻劑膜pRT/，' 僅使其殘留於前述薄膜電晶體TFT之通道區域部及ldd區 域部之形成區域。 然後，經由第一絕緣膜GI1，於第一透明氧化物層τ〇χι 照射例如雷射光RL，藉此以於該第一透明氧化物層丁〇幻 進行結晶改質。其用以於該第一透明氧化物層τ〇χι提高 載子濃度，謀求低電阻化。此情況下，於形成有前述第一 光阻劑膜PRT1之部分阻止雷射光RL之照射，維持該第一 光阻劑膜RLT1正下方之第一透明氧化物層τ〇χι之高電 阻。 由此，於源極信號線SL、與此源極信號線儿連接之薄 膜電晶體TFT(其通道區域部及LDD區域部之部分除外）、 與此薄膜電晶體TFT連接之像素電極卩又之各形成區域，提 门载子/辰度而進行導電體化，於前述薄膜電晶體TFT之通 道區域部分’維持載子濃度低之半導體而殘留。 步驟4. 如圖8(d)所示，完全除去前述第一光阻劑膜pRT1。 步騾5. 如圖8(e)所示，依序將由例如Si〇2所組成之第二絕緣膜 126463.doc -21 - 200839401 GI2、由例如ITO(Indium Tin Oxide :氧化銦錫）所組成之第 二透明氧化物層TOX2成膜。於此，前述第二絕緣膜GI2係 作為後述閘極信號線GL對於源極信號線SL之層間絕緣膜 而發揮作用。 步驟6. 如圖8(f)所示，於前述第二透明氧化物層TOX2上面形成 第二光阻劑膜PRT2，將此第二光阻劑膜PRT2形成特定圖 案。亦即，於閘極信號線GL、與此閘極信號線GL連接之 前述薄膜電晶體TFT之閘極電極GT之各形成區域，使前述 第二光阻劑膜殘留。於此，閘極電極GT之形成區域為薄 膜電晶體TFT之通道區域部正上方之部分，該通道區域兩 旁之LDD區域除外。 然後，蝕刻從此第二光阻劑膜PRT2露出之第二透明氧 化物層TOX2，藉由殘留之第二透明氧化物層TOX2來構成 前述閘極信號線GL及閘極電極GT。 並且，維持使前述第二光阻劑膜PRT2殘留，經由第二 絕緣膜GI2、第一絕緣膜GI1而於第一透明氧化物層TOX1 照射雷射光RL。 藉由此雷射光RL之照射，於薄膜電晶體TFT之通道區域 部CH兩旁之LDD區域LD提高載子濃度。此情況下，由於 在前述步驟3已提高載子濃度之第一透明氧化物層TOX1之 部分，亦進一步提高載子濃度，因此相對看來，前述LDD 區域LD係作為導電性較小之區域形成。 步驟7. 126463.doc •22- 200839401 如圖8(g)所示，凡全除去刖述第二光阻劑膜pRT2。其後 藉由於基板SUB1之表面形成未圖示之配向膜而結束。 如上述，基板SUB1之液晶側之面之液晶顯示區域能以 使用前述第-光阻_PRT1&f二光㈣之所謂2 光阻劑膜步驟來製造。 而且，第一光阻劑膜PRT1係分別作為第一透明氧化物 層TOX1及第-絕緣膜GI1之依序疊層體之選擇姓刻時之掩 模、及前述第-透明氧化物層T0X1之載子濃度高之區域 之選擇形成時之掩模來發揮作用，光微影技術之適用 次即可完成，可謀求大幅減少步驟。 圖9係表示前述液晶顯示裝置之製造方法之其他實施例 之步驟圖。圖9係與圖8相對應之圖，因此於圖9左側所示 之步驟圖相當於圖7之L_L線之處所，於圖9右側所示之步 驟圖相當於圖7之R-R線之處所。 以下，依步驟順序來說明。 步驟1. 如圖9⑷所不，準備基板SUB1，於此基板SUB 1表面（液 晶側之面）’依序將由例如Zn0等所組成之高電阻之第—透 明氧化物層丁〇幻及由例如Si〇2等所組成之第一絕緣膜Gn 依序成膜。 步驟2. 如圖9(b)所示，於前述第一絕緣膜Gn上面之全區，形 成第一光阻劑膜PRT1，將此第一光阻劑膜PRT1形成特^ 圖案。 126463.doc -23- 200839401 ； 被圖案化之第一光阻劑膜PRT1係形成於圖7之像 ’、中應I成/原極“號線SL、與此源極信號線儿連接之薄 膜電晶體TFT、與此薄膜電晶體TFT連接之像素電極PX之 7成區域’且形成具有二層之高低，即源極信號線此之 部分較低，且於其以外之部分較高。
^然後，將W述第一光阻劑膜PRT1作為掩模，依序蝕刻 L掩杈路出之第一絕緣膜GI1及此第一絕緣膜GI丨下層之 第透明氧化物層TOX1，使基板SUB1之表面露出。 匕第透明氧化物層TOX1與第一絕緣膜GI1之疊層 -系殘㊄於源極化就線SL、與此源極信號線儿連接之薄 膜電晶體丁FT、肖此薄膜電晶體TFT連接之像素電極ρχ之 形成區域。 步驟3. 如圖9(e)所示’藉由於底面方向’將前述第__光阻劑膜 PRT1之表面進行適#量之除去，讀於源極㈣線儿之 形成區域完全除去該第—光阻劑膜PRT1，僅使其殘留於前 述薄膜電晶體TFT之通道區域冑、鄰接於此通道區域部且 為源極信號線SL侧之LDD區域部、及像素電極ρχ之各形 成區域。 然後，經由第-絕緣膜gh，於第-透明氧化物層τ〇χι 照射例如雷射规，藉此以於該第-透明氧化物層Τ0Χ1 進行結晶改質。此情況下，於形成有前述第—光阻劑膜 PRTi之部分阻止雷射光RL之照射’該第—光阻劑膜^rti 正下方之第一透明氧化物層TOX1維持高電阻。 126463.doc -24- 200839401 步驟4· 如圖9(d)所示，完全除去前述第一光阻劑膜PRT1。 步驟5. 如圖9(e)所示，依序將由例如Si02所組成之第二絕緣膜 GI2、由例如ITO(Indium Tin Oxide :氧化銦錫）所組成之第 二透明氧化物層TOX2成膜。 步驟6. 如圖9(f)所示，於前述第二透明氧化物層TOX2上面形成 第二光阻劑膜PRT2，將此第二光阻劑膜PRT2形成特定圖 案。亦即，於閘極信號線GL、與此閘極信號線GL連接之 前述薄膜電晶體TFT之閘極電極GT之各形成區域，使前述 第二光阻劑膜PRT2殘留。於此，閘極電極GT之形成區域 為薄膜電晶體TFT之通道區域部正上方之部分，鄰接於該 通道區域部之源極信號線SL側之LDD區域LD除外。 然後，蝕刻從此第二光阻劑膜PRT2露出之第二透明氧 化物層TOX2，藉由殘留之第二透明氧化物層TOX2來構成 前述閘極信號線GL及閘極電極GT。 並且，維持使前述第二光阻劑膜PRT2殘留，經由第二 絕緣膜GI2、第一絕緣膜GI1而於第一透明氧化物層TOX1 照射雷射光RL。 藉由此雷射光RL之照射，於鄰接於薄膜電晶體TFT之通 道區域部之源極信號線SL側之LDD區域LD提高載子濃 度。此情況下，由於在前述步驟3已提高載子濃度之第一 透明氧化物層TOX1之部分，亦進一步提高載子濃度，因 126463.doc -25- 200839401 此相對看來， 成0 月’J述LDD區域LD係作為導電性較小之區域形 並且’於鄰接於薄臈電晶體TFT之通道區域部之像素電 極PX之部分’與源極信號机側之LDD區域LD之形成區 域相同’作為相對看來導電性較小之區域形成。像素電極 PX係基於由於作為與未圖示之其他電極（對向電極別產生 電場之電極來發揮作用，因此導電性較小亦可。然後，
Zn0等之第—透明氧化物層徹1若過於提高载子濃度會金 屬化而不再透明，於前述像素電極ρχ發揮可成為能維持透 明之程度之载子濃度之效果。 此外，於圖8、圖9所示之製造方法，在第一透明氧化物 層ΤΟΧ1形成載子濃度高之區域之情況時，舉出雷射光壯 之照射來作為一實施例’但如上述亦可利用圖3〜圖6所示 之方法或其他方法。 而且’於圖3〜圖6所示之方法中亦表示於透明氧化物層
τοχ表面未形成有絕緣膜〇之狀態下，進行雷射光rl之昭 射等之方法。因此，於圖8、圖9所示之製造方法中，適用 最初於未形成有絕緣膜GI之狀態下，於透明氧化物層τ〇χ 形成载子濃度高之區域，其後形成絕緣膜GI之步驟亦可。 並且’於圖8、圖9所示之步驟後，為了於陣列端之源極 信號線取得電性㈣，於接_需之陣歹㈣區域以外之區 域，將光阻劑料以直接描畫或掩模蒸鍍，並姓刻除去該 當之陣列端部分之絕緣膜，藉此無須増加光微影步驟/即 可實現製造。 126463.doc -26- 200839401 <實施例2> 圖ίο係表示按照本發明之顯示裝置之像素之結構之其他 實施例之俯視圖，其係與圖2(a)相對應之圖。 於圖10中，於遍及基板SUB1之表面全區形成之第一透 明氧化物層TOXii面之經區分之各區域，形成源極信號 線SL、連接於此源極信號線SL之薄膜電晶體tft、及連接 於此薄膜電晶體TFT之像素電極ρχ。 相較於圖2(a)之情況不同之結構係在於，於基板81；61表 面，在源極信號線SL、薄膜電晶體TFT、像素電極ρχ之形 成區域以外之區域，亦形成有載子濃度低之第一透明氧化 物層（實際上作為絕緣體而發揮作用）τ〇χι。亦即，形成於 基板SUB1之表面全區之第一透明氧化物層丁〇χι係成為選 擇性地未被蝕刻之結構。 即使是此情況，由於源極信號線SL及像素電極ρχ係藉 由第一透明氧化物層Τ0Χ1—體地且於同一層形成，因此 可將其等之間隔（以圖中w表示）縮小至最小限度，可製成 謀求提高像素之開口率之結構。 實施例1中，於圖8或圖9所示之製造方法，如此構成之 第一透明氧化物層τοχΗ系於形成第一光阻劑膜1^(11時， 如一般形成光阻劑膜即可，即使不形成被半曝光之有階差 之光阻劑膜，仍可發揮良好效果。 亦即，例如與圖8(c)所示之步驟相對應且表示圖1〇(幻之 b-b線之處所之步驟之圖1〇(b)所示，藉由第一光阻劑膜 PRT1來形成覆蓋薄臈電晶體TFT之通道區域部及其兩 126463.doc -27- 200839401 旁之LDD區域部LD之光阻劑膜，源極信1線SL、薄膜電 晶體TFT、覆蓋像素電極ρχ之形成區域以外之光阻劑膜， 其後若經過圖8所示之步驟即可。而且，於採用圖9所示之 製造方法之情況亦相同。 由此結構所組成之顯示裝置係發揮可減少面向液晶表面 之階差構造之效果。 〈實施例3>
圖11(a)係表示按照本發明之顯示裝置之像素之結構之其 他實施例之俯視圖’其係與圖7、圖1〇⑷相對應之圖。而 且，圖11(b)為圖U(a)之b_b線之剖面圖。 相車又於圖7、圖1 〇(a)之情況不同之結構係在於，主要之 源極信號線SL，為電性阻抗低之例如金屬層，與其他構件 獨立地形成。 ； 主要稱為源極信號線SL，係由於在該源極信號線 成有例如遍及全區豐層之第一透明氧化物層TO幻 所組成之源極信號線SL。 田亦即，於形成有前述源極信號線SL，之基板81181表面， 且層有圖7 1G所不之結構，圖7、1()所示之源極信號線儿 重疊於前述源極信號線SL，而形成。 相車乂於圖7 10之情況，由第一透明氧化物層TOX1構成 :源極信號線SL係於其下層，與金屬層所構成之前述源極 " 連接而形成’因此會發揮可大幅降低電性阻抗 之效果。 此情況下 於圖11中’由第一透明氧化物層TOX1組成 126463.doc •28- 200839401 之源極信號線SL及由金屬層組成之源極信號線弘係使其 等之中心軸一致，且使其等之寬度約略相同，但亦可構成 如使由金屬層組成之源極信號線s L之寬度比由第—透明氧 化物層TOX1組成之源極信號線儿之寬度小。因為如此可 使源極信號線作為全體充分地降低電性阻抗。 圖12係表示於基板SUB i表面形成前述源極信號線SL，之 情況之製造方法之步驟之步驟圖。 於圖中左側所描畫之步驟圖係表示圖11(a)2L_L線之剖 面圖，於右側所描畫之步驟圖係表示圖u(a)2R_R線之剖 面圖。 如圖12⑷所示，於基板犯⑴之表面全區形成金屬層 MT，於此金屬層Μτ表面，將已被圖案化之光阻劑膜 作為掩模來選擇蝕刻該金屬層MT，以便形成前述源極信 ^線 SLf。 接著，除去前述光阻劑膜PRT後，如圖12(b)所示，依序 疊層由例如ZnO所組成之第一透明氧化物層丁〇又1、及由例 如Si〇2所組成之絕緣膜gi。 此步驟相當於例如圖8(a)所示之步驟，其後，藉由經過 圖8(b)〜圖8(g)可完成圖n所示之結構。 上述實施例係遍及源極信號線SL，全區，疊層由第一透 明氧化物層ΤΟχι組成之源極信號線SL之結構。然而，不 限定於此’僅於源極信號線SL，之一部分疊層前述源極信 號線SL之結構亦可。例如僅於薄膜電晶體TFT附近之源極 仏號線SL’，疊層前述源極信號線SL之結構亦可。由於源 126463.doc -29- 200839401 極信號線SL*係由金屬層形成，因此以直太鱼 ，、+母即可充分降 低電性阻抗。 此情況下，例如圖13所示之圖案來形成前述第一透明氧 化物層TOX1及絕緣膜GI之依序疊層體，祚炎* «蔽作為其源極信號 線SL形成之部分僅止於薄膜電晶體τρτ之报士广 心小成區域附近來 構成。 <實施例4> 圖14(a)係表示按照本發明之顯示裝置之像素之結構之其 他實施例之俯視圖，其係與圖l1(a)相對應之圖。而且，圖 14(b)為圖14(a)之b-b線之剖面圖。 與圖U(a)之情況比較，同樣具有主要之源極信號線 SL'，但該源極信號線％，配置於前述源極信號線sl之上層 則與圖11(a)之情況不同。 即使是此情況，由於源極信號線SL，係由例如金屬層形 成，而且與第一透明氧化物層τ〇χι所組成之源極信號線 SL疊層形成，因此可大幅降低電性阻抗。 而且，於圖14中，由第一透明氧化物層7〇幻組成之源 極信號線SL及由金屬層組成之源極信號線儿係使其等之 中心軸一致，且使其等之寬度約略相同，但亦可構成如使 由金屬層組成之源極信號線SL之寬度比由第一透明氧化物 層T〇X1組成之源極信號線SL之寬度小。因為如此可使源 極#號線作為全體充分地降低電性阻抗。
圖1 5係表示前述液晶顯示裝置之像素之製造方法之一實 施例之步驟圖，圖中左侧所示之步驟圖係以圖14(a)iL_L 126463.doc -30- 200839401 線之剖面圖表示，圖中右侧之步驟圖係以圖14(a)之R-R線 之剖面圖表示。 以下，依步驟順序來說明。 步驟1. 如圖15(a)所示，準備基板SUB1，於此基板sum表面， 依序將由例如ZnO等所組成之高電阻之第一透明氧化物層 τοχι及由例如8丨〇2等所組成之第一絕緣膜gii依序成膜。 步驟2. 如圖15(b)所示，於前述第一絕緣膜Gn上面之全區，形 成第一光阻劑膜PRT1，將此第一光阻劑膜pRT1形成特定 圖案。 於此，被圖案化之第一光阻劑膜PRT1係形成於圖14(幻 所不之像素中應形成源極信號線SL、與此源極信號線sl 連接之薄膜電晶體TFT、與此薄膜電晶體TFT連接之像素 電極PX之各形成區域，且形成具有二層之高低，即前述薄 膜電θ曰體TFT之通道區域部及其兩旁之LDD區域部之形成 區域較高，且於其以外之部分較低。 然後，將前述第一光阻劑膜PRT1作為掩模，依序蝕刻 從此掩模路出之第一絕緣膜GI丨及此第一絕緣膜1下層之 第一透明氧化物層TOX1，使基板SUB1之表面露出。 如此，第一透明氧化物層T0X1與第一絕緣膜GI1之疊層 體係殘留於源極信號線SL、與此源極信號線乩連接之薄 膜電晶體TFT、與此薄膜電晶體TFT連接之像素電極pXi 形成區域。 126463.doc -31 - 200839401 步驟3. 如圖15(c)所示，藉由於底面方向，將前述第一光阻劑膜 PRT1之表面進行適當量之除去，以便使該第一光阻劑膜 PRT1僅殘留於薄膜電晶體TFT之通道區域部及其兩旁之 LDD區域部之形成區域。 f 然後，經由第一絕緣膜GI1，於第一透明氧化物層丁〇幻 照射例如雷射光RL，藉此以於該第一透明氧化物層τ〇χι 進行結晶改質，提高載子濃度。此情況下，於形成有前述 第一光阻劑膜PRT1之部分阻止雷射光RL之照射，該第一 光阻劑膜PRT1正下方之第一透明氧化物層τ〇χι維持高電 阻。 步驟4. 如圖15(d)所示，完全除去前述第一光阻劑膜pRTi。 步驟5. 圖15〇)所不，於基板SUB1表面形成第二光阻劑膜 PRT2」將該第二光阻劑膜PRT2圖案化，藉此形成於形成 源極信號線SL之部分被除去且於其他部分殘留之第 劑膜PRT2。 然後’選擇㈣從該第二光阻劑膜pRT2露出之前述第 一絕緣膜GI1，使前述第-透明氧化物層T〇Xl經結晶改質 之部分（源極信號線SL之部分）露呈。 、 並且， 鍍金屬， 於前述第 維持則述第二光阻劑膜PRT2殘留，從並上方蒸 =離該第二光阻劑膜PRT2。即稱為所謂剝離法: -透明氧化物層则經結晶改質之部分(源極信 126463.doc -32 - 200839401 號線SL之部分）形成有金屬層MT。此金屬層MT相當於疊 層在源極信號線SL而形成之源極信號線SL’。 步驟6. 如圖15(f)所示，除去前述第二光阻劑膜PRT2，依序形 成由例如Si02所組成之第二絕緣膜GI2、及由例如ΙΤΟ膜所 組成之第二透明氧化物層TOX2。 步驟7. 如圖15(g)所示，於基板SUB1表面形成第三光阻劑膜 PRT3，將該第三光阻劑膜PRT3圖案化，藉此形成於形成 閘極信號線GL及薄膜電晶體TFT之閘極電極GT之部分殘 留之第三光阻劑膜PRT3。 然後，將第三光阻劑膜PRT3作為掩模，選擇蝕刻從此 掩模露出之前述第二透明氧化物層TOX2，使其下層之第 二絕緣膜GI2露呈。 並且，維持前述第三光阻劑膜PRT3殘留，經由前述第 二絕緣膜GI2，於第一透明氧化物層TOX1照射雷射光RL。 藉此，於閘極電極GT正下方之薄膜電晶體TFT之通道區域 部與前述源極信號線SL’間之區域，形成經結晶改質之 LDD區域部LD。因此，此步驟中藉由雷射光RL所進行之 結晶改質，必須使其改質程度較前述步驟3中藉由雷射光 RL所進行之結晶改質小。 步驟8. 如圖15(h)所示，除去前述第三光阻劑膜PRT3。 圖1 6係表示前述液晶顯示裝置之像素之製造方法之其他 126463.doc -33- 200839401 實施例之步驟圖，圖中左側之步驟圖係以圖14(a)之L-L線 之剖面圖表示，圖中右側之步驟圖係以圖14(a)2R_R線之 剖面圖表示。 以下，依步驟順序來說明。 步驟1. 如圖16(a)所示，準備基板SIJB1，於此基板SUB1表面， 依序將由例如Zn0等所組成之高電阻之第一透明氧化物層 TOX1及由例如8丨〇2等所組成之第一絕緣膜Gn依序成膜。 步驟2. 如圖16(b)所示，於前述第一絕緣膜GI1上面之全區，形 成第一光阻劑膜PRT1，將此第一光阻劑膜prt1b成特定 圖案。 於此，被圖案化之第一光阻劑膜PRT1係形成於圖14(約 所示之像素中應形成源極信號線SL、與此源極信號線sl 連接之薄膜電晶體TFT、與此薄膜電晶體TFT連接之像素 電極PX之各形成區域，且形成具有二層之高低，即前述薄 膜電晶體TFT之通道區域部及其兩旁2LDD區域部之形成 區域較高，且於其以外之部分較低。 然後，將前述第一光阻劑膜PRT1作為掩模，依序蝕刻 從此掩模露出之第一絕緣膜GI1及此第一絕緣膜Gn下層之 第一透明氧化物層TOX1，使基板SUB1之表面露出。 如此，第一透明氧化物層ΤΟχι與第一絕緣膜GI1之疊層 體係殘留於源極信號線SL、與此源極信號線儿連接之薄 膜電晶體TFT、與此薄膜電晶體TFT連接之像素電極ρχ2 126463.doc • 34 - 200839401 部分。 步驟3. 如圖16(c)所示，藉由於底面方向，將前述第一光阻劑膜 PRT1之表面進行適當量之除去，以便使該第一光阻劑膜 PRT1僅殘留於薄膜電晶體TFT之通道區域部及其兩旁之 LDD區域部之形成區域。 然後，經由第一絕緣膜GI1，於第一透明氧化物層丁〇χι 照射雷射光RL，藉此以於該第一透明氧化物層1〇}〇進行 結晶改質，提高載子濃度。此情況下，於形成有前述第一 光阻劑膜PRT1之部分阻止雷射光RL之照射，該第一光阻 劑膜PRT1正下方之第一透明氧化物層τ〇χι維持高電阻。 其後’進一步將前述第一光阻劑膜PRT1作為掩模來除 去前述第一絕緣膜GI1。 步驟4. 如圖l6(d)所示，於基板SUB1之表面全區蒸鍍金屬，形 成金屬層MT。 步驟5. 如圖16(e)所示，於基板§1131之表面全區形成第二光阻 劑膜PRT2，將該第二光阻劑膜pRT2圖案化，於源極信號 線SL之形成區域使第二光阻劑膜pRT2殘留。 然後’將此第二光阻劑膜1>1172作為掩模，選擇蝕刻從 此掩模露出之前述金屬層“丁。 並且’除去前述第二光阻劑膜PRT2，將殘留之前述金 屬層MT構成作為源極信號線SL，。 126463.doc -35- 200839401 步驟6. 如圖16(f)所示’依序形成由例如Si〇2所組成之第二絕緣 膜GI2、及由例如IT〇膜所組成之第二透明氧化物層 ΤΟΧ2。 9 步驟7. 如圖16(g)所示，於基板叩⑴表面形成第三光阻劑膜 PRT3，將該第三光阻劑膜PRT3圖案化，藉此形成於形成 閘極信號線GL及薄膜電晶體TFT之閘極電極GT之部分殘 留之第三光阻劑膜PRT3。 然後，將第三光阻劑膜PRT3作為掩模，選擇蝕刻從此 掩模露出之前述第二透明氧化物層τ〇χ2，使其下層之第 二絕緣膜GI2露呈。 並且，維持前述第三光阻劑膜pRT3殘留，經由前述第 :絕緣膜GI2，於第一透明氧化物層TOX1照射雷射光RL。 藉此，於閘極電極GT正下方之薄膜電晶體TFT之通道區域 部與前述源極信號線SL，間之區域，形成經結晶改質之 聽區域部1^。因此，此步驟中藉由雷射光LD所進行之 、、口日曰改貝，必須使其改質程度較前述步驟3中藉由雷射光 LD所進行之結晶改質小。 步驟8. 如圖16(h)所不，除去前述第三光阻劑膜。 <實施例5> 圖17⑷係表示按照本發明之顯示裝置之像素之結構之其 他實施例之俯視圖。而且，圖17⑻為圖17⑷之b_b線之剖 126463.doc 36 200839401 面圖。 圖1 7所示之像素係構成如於基板suB !之液晶側之像素 區域，具有像素電極PX、及與此像素電極ρχ間產生電場 之對向電極CT。 像素電極PX係經由薄膜電晶體TFT而從源極信號線乩供 給有影像信號之結構，約略與上述實施例所示之結構相 同0 月ίι述對向電極ct係於前述像素電極ρχ，經由絕緣膜（例 如第一絕緣膜）而與該像素電極卩又重疊配置，並且作為由 並排設置之許多電極所組成之梳齒狀電極而構成。 此外，此對向電極CT係於其各電極之途中部，與約略 與刖述閘極U虎線GL呈平行地布線之共同信號線CL成為 -體而形成，經由該共同信號線CL，對於影像信號為基準 之基準電壓施加於前述梳齒狀電極。 而且，與前述共同信號線CL呈一體之梳齒狀電極係盘 前述閘極信號線GL為同層，例如於該閘極信號線虹形成 時同時形成。 於如此構成之像素經由未圖示之配向膜配置之液晶分 子’係藉由前述像素電極PX與對向電極CT間產生之電^ 來起作用。 然後，此情況下之像素之結構係於該像素電極Px中， 遍及其王區被予以結晶改質（或雜質摻雜）而導體化。 於其製造中，例如利用實施例1之圖8所示之方法來進行 源極信號線SL之結晶改質（或雜質摻雜），同時並進行像素 126463.doc -37- 200839401 電極ρχ之結晶改質（或柄 ^ a ^ f ^ 、—、貝摻雜）之情況時，像素電極係遍 及其全區被予以結晶改質（或雜質摻雜卜 遍 然而’不限定於此社 所示，於傻If , 、 f，例如與圖17(b)相對應之圖18 被予以結晶改質之情，兄^對向電極CTi τ方之區域未 施例!之圖9所示之方法之：、。：像素之製造中利用例如實 ..^ ^ 龙已形成之對向電極CT成為掩 拉’形成圖1 8所示之結構。 古此外’於此情況下，會發生㈣除像素電極ρχ在共同 L號線CL下方其載子濃度亦變低，於像素電極π内難以 達到電位之不便之情況。 月兄下如圖19所不，使與對向電極CT 一體化形成 之共同信號線CL位於像素區域之周邊側，亦即藉由作為於 對向電極C τ之-端部使該共同信號線c L結合之圖案形 成’來謀求像素電極PX之有效利用。 <實施例6> 圖20(a)係表示按照本發明之顯示裝置之像素之結構之其 他實施例之俯視圖，其表示形成於基板SUB1之面之2個之 各透明氧化物層中形成於上層之第二透明氧化物層τ〇χ2 係形成於像素之區域全區，於其一部分形成有閘極信號線 GL及閘極電極GT。而且，圖2〇(b)為圖2〇(a)ib_b線之剖 面圖。 开y成於基板SUB 1之面之2個之各透明氧化物層tqxi， T〇X2中，形成於下層之第一透明氧化物層TOX1形成於像 126463.doc -38- 200839401 素之區域全區，於其一部分形成有源極信號線SL、連接於 此源極信號線SL之薄臈電晶體TFT、及連接於此薄膜電晶 體TFT之像素電極ρχ。 於此第透明氧化物層TOX1，前述源極信號線SL、薄 膜電晶體TFT、像素電極ρχ以外之區域為未結晶改質（或 雜質摻雜）之區域（絕緣區域）。由此，此第一透明氧化物層 ΤΟΧ1係作為未形成有階差之平坦層而構成。 、 而且，於此第一透明氧化物層ΤΟΧ1上面，第二透明氧 ^ 化物層Τ〇Χ2介以絕緣膜GI而形成於像素之區域全區，於 其一部分形成有閘極信號線GL及連接於此閘極信號線 之閘極電極GT。亦即，於此第二透明氧化物層τ〇χ2，前 述閘極#號線GL、閘極電極GT以外之區域為未結晶改質 (或雜質摻雜）而充分確保透明性之區域。因此，此第二透 明氧化物層TOX2亦作為未形成有階差之平坦層而構成。 由於如此構成之顯示裝置可藉由形成於像素之區域全區 t 之第一透明氧化物層TOX1、絕緣膜GI及第二透明氧化物 層TOX2之依序疊層體，來形成源極信號線乩、閘極信號 線GL、薄膜電晶體TFT及像素電極ρχ，因此可製成能避免 - 表面階差產生之結構。 • 而且，圖21係表示按照本發明之顯示裝置之像素之結構 之其他實施例之俯視圖，其係與圖2〇(a)相對應之圖。 圖2 1係表示於基板SUB 1具備對向電極CT及與此對向電 極CT連接之共同信號線CL，此等對向電極CT及共同信號 線CL形成於圖2〇(a)所示之第二透明氧化物層τ〇χ2之一部 126463.doc -39- 200839401 分0 於形成於基板SUB 1表面之第二透明氧化物層τ〇χ2選擇 f生地進4亍結晶改質（或雜質接雜），形成閘極信號線沉、閉 極電極GT，以及前述對向電極„ '共同信號線cl。 於如此構成之顯示裝置，亦可製程能避免基板81；扪表 面之階差產生之結構。 <實施例7>
(J ^22係表示於基板SUB1表面配置為陣列狀之各像素之 一實施例之俯視圖，其係與圖丨相對應之圖。 相車乂於圖1之情況不同之結構係在於薄膜電晶體TF 丁， 其半導體層sc從例如閘極電極GT之兩旁突出形成。此半 V體層SC係與構成源極信號線SL及像素電極ρχ等之第一 透明氧化物層TOX1個別地形成。 圖23⑷❹示抽A前述各像素中之一像素放大表示之 圖，於圖23(b)表示其b_b線之剖面圖。 。圖23(b)中，於基板犯⑴表面，薄膜電晶體之源極 區域部st與汲極區域部DT係物理性地分離配置。 别述源極區域部ST係作為源極信號線儿之延伸部形 成，前述汲極區域部0丁係作為像素電極PX之延伸部形 成，此等均藉由例如摻雜有雜質之211〇或1丁〇等之透明導 電膜所組成之第-透明氧化物層TQX1來形成。 亦即’刖述第一透明氧化物層τ〇χι係形成於源極信號 、、、 乍為此源極#號線认之延伸部之薄膜電晶體TFT之 源極區域部s τ 像素電極PX、及作為此像素電極PX之延 126463.doc 200839401 伸部之薄膜電晶體TFT之汲極區域部之各形成區域，並且 作為於薄膜電晶體TFT之通道區域部形成有切口部之圖案 而構成。 然後，於前述源極區域部ST與汲極區域部DT間，半導 體層SC於其一端與前述源極區域部ST重疊，於另一端與 前述汲極區域部DT重疊而配置。位於源極區域部ST與汲 極區域部DT間之前述半導體層sc係作為薄膜電晶體打丁之 通道區域部CH而發揮作用。 於如此形成之基板SUB 1表面，覆蓋前述源極信號線 SL、源極區域部ST、半導體層sc、汲極區域部dt、像素 電極PX等來形成絕緣膜⑺，於此絕緣膜GI上面，重疊於 則述半導體層SC之通道區域來形成閘極電極GT。此閘極 電極GT係作為閘極信號線GL之延伸部構成。 圖25係表示前述顯示裝置之製造方法之一實施例之步驟 圖。 ;此圖2 5所示之步驟係表示液晶顯示區域之一像素之 步驟圖，圖25左側所示之步驟圖相當於圖23所示之像素之 圖中L_L之處所，圖25右側所示之步驟圖相當於圖23所示 、圖中R-R之處所。此外，圖24所示之像素係與圖 23(a)所示之像素相同。 以下，依步驟順序來說明。 步驟1. y如圖25(a)所示，準備基板SUB1，於此基板SUB1表面， 形成例如推雜有雜 作有雜質之Zn0所組成之第一透明氧化物層 126463.doc 41 200839401 TOXl 〇 步驟2. 如圖25(b)所示，於基板SUB1表面形成第一光阻劑膜 PRT1將此圖案化來使源極信號線SL、作為此源極信號 線SL之延伸部之薄膜電晶體丁FT之源極區域部ST '像素電 極px、作為此像素電極PX之延伸部之薄膜電晶體TFT之汲 極區域部DT之形成區域之第一光阻劑膜pRT1殘留。 然後，將殘留之第一光阻劑膜pRT1作為掩模，選擇蝕 刻伙此掩楔露出之第一透明氧化物層τ〇χι。藉此形成源 極信號線SL、薄膜電晶體TFT之源極區域部st、像素電極 PX及薄膜電晶體TFT之汲極區域部D丁。 步驟3. 如圖25(c)所示，除去前述第一光阻劑膜pRh。 步驟4. 如圖25(d)所示，於基板SUB1表面形成第三光阻劑膜 pRT2，將此圖案化，藉此使前述源極區域部㈣沒極區 立域部DT之分離部、源極區域部訂之前述分離部側之前端 部、，孔以使沒極區域部DT之前述分離部側之前端部露 出之第二光阻劑膜PRT2殘留。 然後’於基板SUB1表面，形成摻雜有本徵或低濃度之 雜質之例如Zn0所組成之第二透明氧化物層τ〇χ2。 步驟5. 如圖25(e)所示，藉由除去前述第二光阻劑膜於 "、極區域部ST與汲極區域部DT之分離部，選擇性地形成 126463.doc -42- 200839401 一端與前述源極區域部st重疊，另一端與前述汲極區域部 D T重疊配置之第二透明氧化物層τ 〇 χ 2。藉由所謂剝離法 來形成。此第二透明氧化物層Τ0Χ2係作為薄膜電晶體tft 之半導體層SC而構成。 步驟6. 如圖25⑴所示，於基板SUB1表面依序形成由例如si〇2 膜所組成之絕緣膜GI、及由例如ITO膜所組成之第三透明 氧化物層TOX3。 刖述絕緣膜GI係作為後述閘極信號線gl對於薄膜電晶 體TFT之閘極絕緣膜及前述源極信號線儿之層間絕緣膜來 發揮作用。 此外，薄膜電晶體TFT之閘極絕緣膜亦可藉由於步驟4 中，預先形成疊層於薄膜電晶體TFT之半導體層之絕緣膜 來形成。 步驟7. 如圖25(g)所示，於基板SUB1表面形成第三光阻劑膜 PRT3，將此圖案化，藉此使閘極電極GT及連接於此閘極 電極GT之閘極信號線GL之形成區域之第三光阻劑膜pRT3 殘留。 然後，將殘留之第三光阻劑膜PRT3作為掩模，選擇蝕 刻從此掩模露出之第三透明氧化物層τ〇χ3。藉此形成閘 極電極GT及閘極信號線GL。 步驟8. 如圖25(h)所示’除去第三光阻劑膜pRT3。 126463.doc -43- 200839401 圖26(a)係表示按照本發明之顯示裝置之像素之其他實施 例之俯視圖，其係與圖23(a)相對應之圖。而且，於圖 22(b)表示圖26(a)之b-b線之剖面圖。 相較於圖23之情況不同之結構係在於作為薄膜電晶體 TFT之通道區域部發揮作用之半導體層sc，此半導體層sc 不僅疊層於薄膜電晶體TFT之通道區域部，亦疊層於源極 信號線SL、薄膜電晶體TFT之源極區域部ST及汲極區域部 DT、像素電極ρχ上方而形成。 圖27係表示前述顯示裝置之製造方法之一實施例之步驟 圖。 於此’圖27所示之步驟係表示液晶顯示區域之一像素之 步驟圖，圖27左側所示之步驟圖相當於圖26(a)所示之像素 之圖中L-L之處所，圖27右侧所示之步驟圖相當於圖26(a) 所示之像素之圖中R-R之處所。 以下，依步驟順序來說明。 步驟1. 如圖27(a)所示，準備基板SUB1，於此基板SUB1表面， 形成例如摻雜有雜質之Zn0所組成之第一透明氧化物層 TOX1。 步驟2. 如圖27(b)所示，於基板SUB1表面形成第一光阻劑膜 PRT1，將此圖案化來使於形成有薄膜電晶體^丁之半導體 層SC之區域開孔之第一光阻劑膜prti殘留。 然後，將殘留之第一光阻劑膜PRT1作為掩模，選擇蝕 126463.doc -44 - 200839401 刻從此掩模露出之第一透明氧化物層TOX1。 步驟3. 如圖27(c)所示，除去前述第一光阻劑膜PRT1。 步驟4. 如圖27(d)所示，於基板SUB1表面形成摻雜有本徵或低 濃度之雜質之例如ZnO所組成之第二透明氧化物層TOX2。 此第二透明氧化物層TOX2係於前述第一透明氧化物層 TOX1被選擇蝕刻之部分，作為薄膜電晶體TFT之半導體層 SC來發揮作用。 步驟5. 如圖27(e)所示，於基板SUB1表面形成第二光阻劑膜 PRT2，將此圖案化，藉此使源極信號線SL、薄膜電晶體 TFT之源極區域部ST、通道區域部CH、汲極區域部DT及 像素電極PX之形成區域之第二光阻劑膜PRT2殘留。 然後，將殘留之第二光阻劑膜PRT2作為掩模，選擇蝕 刻從此掩模露出之第一透明氧化物層TOX1。 步驟6. 如圖27(f)所示，除去前述第二光阻劑膜PRT2。藉此， 於基板SUB 1表面形成有構成源極信號線SL、作為此源極 信號線SL之延伸部構成之薄膜電晶體TFT之源極區域部 ST、像素電極PX、作為此像素電極PX之延伸部構成之薄 膜電晶體TFT之汲極區域部DT之第一透明氧化物層 TOX1，以及於薄膜電晶體TFT之半導體層SC之形成區域 (設有前述第一透明氧化物層TOX1之開口之部分）、前述第 126463.doc -45- 200839401 一透明氧化物層TOX1上方之區域，形成第二透明氧化物 層 TOX2。 步驟7. 如圖27(g)所示，於基板SUB1表面依序形成由例如Si02 膜所組成之絕緣膜GI、及由例如ITO膜所組成之第三透明 氧化物層TOX3。 前述絕緣膜GI係作為後述閘極信號線GL對於薄膜電晶 體TFT之閘極絕緣膜及前述源極信號線SL之層間絕緣膜來 發揮作用。 步驟8. 如圖27(h)所示，於基板SUB1表面形成第三光阻劑膜 PRT3，將此圖案化，藉此使閘極電極GT及連接於此閘極 電極GT之閘極信號線GL之形成區域之第三光阻劑膜PRT3 殘留。 然後，將殘留之第三光阻劑膜PRT3作為掩模，選擇蝕 刻從此掩模露出之第三透明氧化物層TOX3。藉此形成閘 極電極GT及閘極信號線GL。 步驟9. 如圖27(i)所示，除去第三光阻劑膜PRT3。 圖26所示之像素之結構係將構成薄膜電晶體TFT之通道 區域部之半導體層SC，配置於構成源極信號線SL、薄膜 電晶體TFT之源極區域部ST及汲極區域部DT、像素電極 PX之透明氧化物層之上層之結構。然而，使此等層之位置 關係相反，將構成薄膜電晶體TFT之通道區域部之半導體 126463.doc -46- 200839401 SC配置於構成源極信號線SL、薄膜電晶體tft之源極 區域部ST及汲極區域部DT、像素電極PX之透明氧化物層 之下層之結構亦可。 乍為到中返之步驟’於圖28表示如此構成之像素之製造 方法之一實施例。 以下，依步驟順序來說明。 步驟1. 如圖28(a)所示，準備基板suBl，於此基板SUB1表面， 依序形成由例如Zn〇所組成之第一透明氧化物層τ〇χι，進 一步形成例如摻雜有雜質之Ζη〇所組成之第二透明氧化物 層 ΤΟΧ2。 步驟2. 如圖28(b)所示，於基板SUB1表面形成第一光阻劑膜 PRTi，將此第一光阻劑膜pRT1圖案化來使其殘留於源極 h號線SL、作為此源極信號線儿之延伸部之薄膜電晶體 TFT之源極區域部ST、薄膜電晶體TFT之通道區域部cH、 像素電極PX、作為此像素電極ρχ之延伸部之薄膜電晶體 TFT之汲極區域部DT之形成區域，且於薄膜電晶體TFT之 通道區域部CH之形成區域，形成厚度比其他部分小之第 一光阻劑膜PRT1。 然後，將殘留之第一光阻劑膜pRT1作為掩模，選擇蝕 刻從此掩模露出之第二透明氧化物層τ〇χ2，進一步選擇 姓刻其下層之第一透明氧化物層ΤΟΧ1。 步驟3. 126463.doc -47- 200839401 如圖28(c)所示，藉由於底面方向，將前述第一光阻劑膜 則之表面進行適當量之除去，以便使薄膜電晶體㈣之 通道區域部之形成區域之第二透明氧化物層TOX2表面露 呈於，、他#分則使第一光阻劑膜PRT1殘留。 然後’將殘留之第一光阻劑膜pRT1作為掩模，選擇蝕 刻薄膜電日日體TFT之通道區域部之形成區域之第二透明氧 化物層TOX2 ’使其下層之第一透明氧化物層表面露 呈。
G 步驟4. 如圖28⑷所不’除去前述第-光阻劑膜PRT1。然後， 其後之步驟則經過圖27(g)至⑴而結束。 圖29(a)係表示按照本發明之顯示裝置之像素之結構之其 他實施例之俯視圖，其係與圖26(a)相對應之圖。 相較於圖26之情況不同之結構係在於，作為薄膜電晶體 TFT之半導體層sc形成之第二透明氧化物層τ〇χ2不僅止 於該薄膜電晶體TFT之通道區域部CH之附近部，亦遍及像 素區域全區形成。 而且，於圖29中，第一透明氧化物層τ〇χι係形成於源 極#唬線SL、作為此源極信號線SL之延伸部形成之薄膜 電晶體TFT之源極區域部ST、像素電極Ρχ、作為像素電極 PX之延伸部形成之薄膜電晶體TFT之汲極區域部DT之各形 成區域。 圖30係表示前述顯示裝置之製造方法之一實施例之步驟 圖0 126463.doc -48- 200839401
右側所示之步驟圖相當於圖 則述像素之步驟圖，於圖30左側所示 (a)之像素之圖中L-L之處所，於圖30 I當於圖29(a)之像素之圖中R-R之處 以下，依步驟順序來說明。 步驟1.
層 TOX1。 於此基板SUB1表面， -成之第一透明氧化物 步驟2. 囷（b)所示，於基板SUB 1表面形成第一光阻劑膜 PRT1藉由將此圖案化，來使第—光阻劑膜pm殘留於 源極仏號線SL、作為此源極信號線SL之延伸部構成之薄 膜電晶體TFT之源極區域部ST、像素電極PX、作為此像素 電極ρχ之延伸部構成之薄膜電晶體TF丁之汲極區域部之 形成區域。 然後’將殘留之第一光阻劑膜PRT1作為掩模，選擇蝕 刻從此掩模露出之前述第一透明氧化物層TOX1。 步驟3. 如圖30(c)所示，除去第一光阻劑膜pRT1。 步驟4. 如圖30(d)所示，於基板SUB1表面，依序形成摻雜有本 徵或低濃度之雜質之例如Zn0所組成之半導體層sc、由例 如Si〇2膜所組成之絕緣膜GI。 126463.doc -49- 200839401 前述半導體層SC係於薄膜電晶體TFT之形成區域作為其 半導體層而發揮作用，前述絕緣膜GI係作為後述閘極信號 線GL對於薄膜電晶體TFT之閘極絕緣膜及前述源極信號線 SL之層間絕緣膜來發揮作用。 其後’於基板SUB1表面形成由例*ΙΤ〇所組成之第二透 明氧化物層TOX2。 步驟5. 如圖30(e)所示，於基板SUB1表面形成第二光阻劑膜 PRT2，將此圖案化，藉此使閘極電極GT及連接於此閘極 電極GT之閘極信號線GL之形成區域之第二光阻劑膜pRT2 殘留。 然後’將殘留之第二光阻劑膜PRT2作為掩模，選擇钱 刻k此掩模露出之第二透明氧化物層τ〇χ2。藉此形成閘 極電極GT及閘極信號線gl。 步驟6. 如圖30(f)所示，除去第二光阻劑膜pRT2。 〈實施例8> 圖3 1 (a)係表示按照本發明之顯示裝置之像素之結構之其 他實施例之俯視圖’其係與圖23⑷相對應之圖。而且，圖 31(b)為圖31(a)之b-b線之剖面圖。 相較於圖23之情況不同之結構係在於，與透明氧化物層 所形成之源極信號線SL44設置新源極信號線儿，。 亦P源極彳έ旒線SL’形成於例如金屬層所構成之基板 SUB 1表面。 126463.doc -50- 200839401 然後’於如此形成有源極信號線SL，之基板SUB 1表面， 形成圖23所示之結構，於該源極信號線SL，重疊前述源極 信號線SL。 藉由如此構成，可獲得包含金屬層之多層構造之源極信 號線，可大幅降低該源極信號線之電性阻抗。 圖32係將如此構成之顯示裝置之製造方法之一實施例表 不到中途步驟之步驟圖，其表示圖31(a)之πιχπ_πιχΐ]^^ 之剖面圖。
首先，如圖32(a)所示，準備基板SUB1，於此基板SUB1 之表面全區形成金屬層MT，於此金屬層Μτ表面形成光阻 劑膜PRT，將此圖案化，於形成源極信號線儿，之區域殘留 光阻劑膜PRT。 然後，將此光阻劑膜PRT作為掩模，選擇蝕刻從此掩模 露出之前述金屬層MT。 接著’如圖32(b)所示，除去前述光阻劑膜PRT，於基板 SUB1表面，形成例如摻雜有雜f之⑽所組成之透明氧化 物層TOX。此透明氧化物層τ〇χ之形成相當於圖25⑷之步 驟，其後藉由經過圖25(b)〜圖25⑻之步驟，可完成圖川斤 示之像素。 圖31所示之結構係遍及金屬層所組成之源極信號線儿, 之長度方向之約略全區，疊層有透明氧化物層之源極信號 線SL之結構。然而，透明氧化物層之源極信號線乩不須 k及原極u線SL之約略全長來形成，例如僅於薄膜電 晶體啊之附近部形成亦可。因為即使於此結構，仍可降 126463.doc 200839401 低源極信號線之電性阻抗。 而且，圖3 1所示之結構係將金屬層所組成之源極信號線 SL’形成於透明氧化物層之源極信號線SL之下層。然而， 將至屬層所組成之源極#丨虎線SL’形成於透明氧化物層之 源極信號線SL之上層亦可。 圖33係表示將該源極信號線sl，形成於源極信號線几之 上層之障况之一實施例之結構圖，其與圖3 1相對應而描 畫。 ~ <實施例9> 圖34(a)係表示按照本發明之顯示裝置之像素之結構之其 他實施例之俯視圖，其係與圖23(a)相對應之圖。而且，圖 34(b)為圖34(a)之b-b線之剖面圖。 相較於圖23(a)之情況不同之結構係在於，於基板SUB1 表面具備：對向電極CT，其係與前述像素電極ρχ間產生 電琢，及共同k號線CL，其係用以對於該對向電極， 供給具有對於影像信號為基準之電壓之信號。 該對向電極CT係介以絕緣膜GI來對於像素電極ρχ重 疊，由互相並排設置之許多電極群構成，與共同信號線（：1^ 成為一體而形成。 而且，對向電極CT及共同信號線CL係與例如閘極信號 線GL形成於相同層。 並且’對向電極CT及共同信號線CL亦可由金屬層構 成，而且例如圖21所示，於遍及像素全區形成之透明氧化 、閘極jg號線GL(閘極電極GT) —同選擇性地形成 126463.doc -52- 200839401 而且如與圖34(b)相對應之圖35所示，於前述絕緣臈 GI與像素電極PX間，介有例如未摻雜雜質之透明氧化物 層TOX(ND)亦可。此透明氧化物層T〇x(ND)係例如於薄臈 電晶體TFT之形成區域，作為半導體層％而發揮作用，避 免選擇性地除去並遍及像素之區域形成。 <實施例10>
圖36係表不於基板SUB1形成有上述結構之像素（未圖 不），並且由搭載於該基板SUB1之閘極信號驅動電路v來 進行對於各閘極信號線(3乙之掃描信號之供給，並藉由搭 載於忒基板SUB1之源極信號驅動電路…來進行對於各源 極信號線SL之影像信號之供給。 前述閘極信號線GL亦可藉由錳、鉻、鎢、鋁、銅、 鈦、鎳、鈕、銀、鋅或其他金屬之單膜、其等之合金膜、 其等之疊層膜、其等與IT0或Zn〇等之透明氧化物層之疊 層膜來構成。 1 而且 _ ^明錢物層及金屬層之多層構造來構成源極 U線SL之情況時’作為前述金屬層亦可藉由短、絡、 鶴、鋁、銅、鈦、鎳、组、銀、辞或其他金屬之單膜、其 等之疊層膜、其等之合金膜來構成。 、/、 此外’於圖36並未圖示，於基板犯㈣成與像素電極 px間產生電場之對向電極以之情況時，該對向電極π或 對於此對向電極以供給信號之共同信號線CL亦可藉由 錳、絡、嫣、銘、銅、鈦、鎳、钽、銀、鋅或其他金；之 126463.doc •53- 200839401 單膜、其等之疊層膜、其等之合金膜、其等與ITO或Zno 等之透明氧化物層之疊層膜來構成。 此外，除了 一般之玻璃基板以外，前述基板SUB亦可作 為例如合成樹脂或不錢鋼等所組成之可挽性基板來構成。 由於使用可於低溫成膜之材料，故於基板SUB 1之材料可 使用合成樹脂。 上述顯示裝置及其製造方法當然可適用於穿透型、反射 型 '半穿透型、IPS型或IPS-Pro型之各液晶顯示裝置，亦 可適用於有機EL顯示裝置等其他顯示裝置。此係由於各像 素分別具備薄膜電晶體而進行主動矩陣驅動之顯示裝置具 有相同之問題。 上述各實施例分別單獨或組合使用均可。此係由於可單 獨或相乘地發揮各實施例之效果。 【圖式簡單說明】 圖1係表示形成於介以液晶顯示裝置之液晶而對向配置 之各基板中之一方基板之液晶側之面之液晶顯示區域之電 路之一實施例之結構圖。 圖2(a)、（b)係表示圖丨所示之各像素中之一像素之結構 之一實施例之圖。 圖3(a)〜(d)係表示於形成在基板上面之透明氧化物層選 擇性地形成載子濃度高之區域之情況之一實施例之圖。 圖4(a)〜(d)係表示於形成在基板上面之透明氧化物層選 擇性地形成載子濃度高之區域之情況之其他 實施例之圖。 圖5(a)〜（d)係表示於形成在基板上面之透明氧化物層選 126463.doc -54- 200839401 幵v成載子濃度高之區域之情況之其他實施例之圖。 田（d)係表不於形成在基板上面之透明氧化物層選 擇丨生地幵/成載子濃度高之區域之情況之其他實施例之圖。 圖係表不圖8所示之步驟圖之剖面處所之像素之視 圖。 u =8(a) (g)係、表示具有圖7所示之像素之液晶顯示裝置之 製造方法之一實施例之步驟圖。 ，圖9⑷〜(g)係表示具有圖7所示之像素之液晶顯示裝置之 製造方法之其他實施例之步驟圖。 圖i〇(a)、（b)係表示按照本發明之顯示裝置之像素之結 構之其他實施例之俯視圖。 圖11⑷、(b)係表示按照本發明之顯示裝置之像素之結 構之其他實施例之俯視圖。 圖12(a)、（b)係表示由圖u所示之金屬層所組成之源極 k號線之製造方法之一實施例之步驟圖。 圖13係表示_所示之像素之結構之改變例之說明圖。 圖14⑷、（b)係表示按照本發明之顯示裝置之像素之結 構之其他實施例之俯視圖。 圖15⑷〜(h)係表示具有圖14所示之像素之液晶顯示裝置 之製造方法之一實施例之步驟圖。 圖16⑷〜⑻係表示具有圖14所示之像素之液晶顯示裝置 之製造方法之其他實施例之步驟圖。 圖17⑷、（b)係表示按照本發明之顯示裝置之像素之其 他實施例之結構圖。 126463.doc -55- 200839401 圖1 8係表示按照本發明之顯示裝置之像素之其他實施例 之結構圖。 圖19係表示按照本發明之顯示裝置之像素之其他實施例 之結構圖。 圖20(a)、（b)係表示按照本發明之顯示裝置之像素之其 他實施例之結構圖。 圖21係表示按照本發明之顯示裝置之像素之其他實施例 之結構圖。 、
圖2 2係表示形成於介以液晶顯示裝置之〉夜晶而對向配置 之各基板中之-方基板之液晶侧之面之液晶顯示區域之電 路之一實施例之結構圖。 圖23(a)、（b)係表示圖22所示之各像素中之一像 構之一實施例之圖。 /、 μ 圖24係表示圖25所示之步驟圖之剖面處所之、 圖。 I之俯視 =⑷’係表示具有圖24所示之像素之液晶顯示裝置 之1每方法之一實施例之步驟圖。 1 圖26(a) (b)係表示按照本發明之顯示裝置 他實施例之結構圖。 ’、之其 二 =):(:係表示具有圖26所示之像素之顯示裳 k方法之實施例之步驟圖。 、 圖28⑷〜⑷係表^有圖26所示 造方法之其他實施例之步驟圖。 心裝置之製 圖⑷（b)係表示按照本發明之顯示裝置之像素之其 126463.doc -56- 200839401 他實施例之結構圖。 圖30⑷〜(f)係表示具有圖29所示之像素之顯示裝置之製 造方法之一實施例之步驟圖。 圖31(a)、（b)係表示按照本發明 奴η < -貝不裝置之像素之其 他實施例之結構圖。 之顯示裝置之 圖32(a)、（b)係表示具有圖31所示之像素 製造方法之步驟圖。 圖33係表示按照本發明顧
私月弋顯不裝置之像素之其他實施例 之結構圖。 圖34⑷、（b)係表示按照本發明之顯示裝置之像素之其 他實施例之結構圖。 圖35係表示按照本發明之顯示裝置之像素之其他實施例 之結構圖。 圖3 6係表示於按照本發明之顯示裝置中在基板搭載有信 號驅動電路之說明圖。 【主要元件符號說明】 SUB1 基板 SL，SL， 源極信號線 GL 閘極信號線 GT 閘極電極 TFT 薄膜電晶體 ST 源極區域部 DT 汲極區域部 CH 通道區域部 126463.doc -57- 200839401 LD LDD區域部 PX 像素電極 GI 絕緣膜 PRT 光阻劑膜 RL 雷射光 TOX 透明氧化物層 TM 金屬層 NPI 雜質離子 DM 摻雜物原料 CT 對向電極 CL 共同信號線 SC 半導體層 V 閘極信號驅動電路 He 源極信號驅動電路 126463.doc -58-

Claims (1)

  1. 200839401 十、申請專利範圍： 1 · 一種顯示裝置，其特徵為： 於基板上之像素區域，依库晶爲士 伋序$層有透明氧化物層、絕 緣膜及導電層； 别述導電層包含連接於閘極彳 疋饮、阄位彳0唬線之薄膜電晶體之閘 極電極； - 冑述透明氧化物層係至少前述閘極電極正下方之通道 區域部除外之其他區域被導電體化，以該導電體化之部 (' :構成源極信號線、連接於該源極信號線之前述薄膜電 晶體之源極區域部、像素電極及連接於該像素電極之前 述薄膜電晶體之汲極區域部。 2.如請求項丨之顯示裝置，其中前述透明氧化物層形成於 像2區域全區；前述源極信號線、連接於該源極信號線 之剷述薄膜電晶體之源極區域部、像素電極及連接於該 像素電極之前述薄膜電晶體之汲極區域部係使前述透明 氧化物層選擇性地導電體化而形成。 3·如請求項1之顯示裝置，其中前述導電層包含··對向電 極，其係由在前述絕緣膜上與像素電極重疊而並排設置 . 之複數電極所組成；及共同信號線，其係將信號供給至 該對向電極之各電極。 4·如請求項丨之顯示裝置，其中前述絕緣膜形成於像素區 域全區。 5·如凊求項1之顯示裝置，其中前述導電層係由金屬層組 成0 126463.doc 200839401 6.如明求項i之顯不裝置，其中前述導電層係由汀〇膜組 成。 7·如=求項i之顯不裝置，其中前述導電層係使形成於像 素區域王區之透明氧化物層選擇性地導電體化而形成。 8·如明求項1之顯不裝置，其中於前述透明氧化物層，在 前述閘極電極正下方之通道區域部與源極區域部及汲極 區域α卩各自之間形成有載子濃度比前述源極區域部及汲 極區域部低之LDD區域部。 9·如請求項丨之顯示裝置，其中於構成前述透明氧化物層 之源極信號線之部分之上層或下層形成有金屬層。 10· —種顯示裝置，其特徵為： 於基板上之像素區域，透明氧化物層及金屬層將其任 層作為上層而形成，並於其上依序疊層有絕緣膜、導 電層； 月J述導電層包含連接於閘極信號線之薄膜電晶體之閘 極電極； 前述金屬層構成源極信號線； 前述透明氧化物層係至少前述閘極電極正下方之通道 區域部除外之其他區域被導電體化，以該導電體化之部 分構成與前述源極信號線連接之薄膜電晶體之源極區域 部、像素電極及連接於該像素電極之前述薄膜電晶體之 汲極區域部。 11· 一種顯示裝置，其特徵為： 於基板上之像素區域，透明氧化物層及半導體層將其 126463.doc 200839401 任一層作為上層㈣成，並於其上依序疊 導電層； ％膜 )述V電層包含連接於閘極信號線之薄膜 極電極； < 、月:述透明氧化物層係至少於前述閘極電極正下方之通 道區域部形成有開口部或切σ部並被導電體化，以該導 電體化之。ρ分構成源極信號線、連接於該源極信號線之 『 前述薄膜電晶體之源極區域部、像素電極及連接於該像 、素電極之前述薄膜電晶體之汲極區域部； 前述半導體層形成於前述透明氧化物層之開口部或切 口部，並連接於前述源極區域部及汲極區域部。 12.如請求項丨丨之顯示裝置，其中前述透明氧化物層形成於 像素區域全區；前述源極信號線、連接於該源極信號線 之鈿述薄膜電晶體之源極區域部、像素電極及連接於該 像素電極之前述薄膜電晶體之沒極區域部係使前述透明 氧化物層選擇性地導電體化而形成。 13·如請求項11之顯示裝置，其中前述導電層包含：對向電 極，其係由在前述絕緣膜上與像素電極重疊而並排設置 之複數電極所組成；及共同信號線，其係將信號供給至 該對向電極之各電極。 14·如請求項11之顯示裝置，其中前述絕緣膜形成於像素區 域全區。 15·如請求項11之顯示裝置，其中前述導電層係由金屬層組 成0 126463.doc 200839401 16·如明求項11之顯示裝置，其中前述導電層係由ITO膜組 成0 17.如请求項u之顯示裝置，其中前述導電層係使形成於像 素區域全區之透明氧化物層選擇性地導電體化而形成。 18·如明求之顯示裝置，其中於前述透明氧化物層，在 月J述閘極電極正下方之部分與源極區域及汲極區域各自 之間形成有載子濃度比前述源極區域及汲極區域低之 LDD區域部。
    19. 如請求項11之顯示裝置，其 之源極信號線之部分之上層 中於構成前述透明氧化物層 或下層形成有金屬層。 1 126463.doc
TW096142729A 2007-01-16 2007-11-12 Display device TW200839401A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007006570A JP5111867B2 (ja) 2007-01-16 2007-01-16 表示装置

Publications (2)

Publication Number Publication Date
TW200839401A true TW200839401A (en) 2008-10-01
TWI370312B TWI370312B (zh) 2012-08-11

Family

ID=39301275

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096142729A TW200839401A (en) 2007-01-16 2007-11-12 Display device

Country Status (7)

Country Link
US (4) US8242505B2 (zh)
EP (1) EP1947695B1 (zh)
JP (1) JP5111867B2 (zh)
KR (1) KR101454919B1 (zh)
CN (1) CN101226311B (zh)
AT (1) ATE518253T1 (zh)
TW (1) TW200839401A (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
JP2010108957A (ja) * 2008-10-28 2010-05-13 Hitachi Displays Ltd 表示装置およびその製造方法
KR101510900B1 (ko) * 2008-12-04 2015-04-10 엘지디스플레이 주식회사 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법
JP4844627B2 (ja) * 2008-12-24 2011-12-28 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR102049472B1 (ko) * 2010-02-19 2019-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102148196B (zh) * 2010-04-26 2013-07-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
WO2011142371A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012073942A1 (ja) * 2010-12-01 2012-06-07 シャープ株式会社 半導体装置およびその製造方法
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
FR2981090B1 (fr) * 2011-10-10 2014-03-14 Commissariat Energie Atomique Procede de preparation d'oxyde de zinc zno de type p ou de znmgo de type p.
CN102629585B (zh) 2011-11-17 2014-07-23 京东方科技集团股份有限公司 一种显示装置、薄膜晶体管、阵列基板及其制造方法
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6148024B2 (ja) * 2012-02-09 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
CN102629590B (zh) * 2012-02-23 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
TWI477867B (zh) * 2012-07-16 2015-03-21 E Ink Holdings Inc 畫素結構及其製造方法
KR102101863B1 (ko) * 2013-01-07 2020-04-21 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비하는 표시 장치
JP2014132621A (ja) * 2013-01-07 2014-07-17 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
KR102040812B1 (ko) * 2013-02-12 2019-11-06 삼성디스플레이 주식회사 액정 표시 장치
KR102054000B1 (ko) * 2013-09-11 2019-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법
KR102345617B1 (ko) * 2014-01-13 2022-01-03 삼성디스플레이 주식회사 표시패널
CN103746013B (zh) * 2014-01-20 2016-03-30 瑞德兴阳新能源技术有限公司 一种石墨烯太阳能电池及其制备方法
CN103746014B (zh) * 2014-01-20 2016-03-30 瑞德兴阳新能源技术有限公司 一种ito栅线太阳能电池及其制备方法
WO2016093122A1 (ja) * 2014-12-09 2016-06-16 シャープ株式会社 表示パネル用基板の製造方法
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
WO2016204227A1 (ja) * 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
EP3136446A1 (en) * 2015-08-28 2017-03-01 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Tft device and manufacturing method
JP2017075982A (ja) * 2015-10-13 2017-04-20 株式会社ジャパンディスプレイ 表示装置
WO2018100466A1 (en) * 2016-11-30 2018-06-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN108039353B (zh) * 2017-12-26 2020-07-21 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN110224003B (zh) * 2018-03-01 2023-06-09 天马日本株式会社 显示装置
JP6753986B2 (ja) * 2019-07-04 2020-09-09 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145247A (ja) 1985-12-19 1987-06-29 Nec Corp フオトマスク
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3259119B2 (ja) 1994-06-28 2002-02-25 富士通株式会社 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法
JPH09269503A (ja) * 1996-03-29 1997-10-14 Toshiba Corp 液晶表示装置
JPH09318975A (ja) * 1996-05-30 1997-12-12 Nec Corp 薄膜電界効果型トランジスタ素子アレイおよびその製造 方法
JP2001076885A (ja) * 1999-09-02 2001-03-23 Auto Network Gijutsu Kenkyusho:Kk 有機ｅｌ表示デバイスにおける透明配線の抵抗値調節方法
JP3617458B2 (ja) 2000-02-18 2005-02-02 セイコーエプソン株式会社 表示装置用基板、液晶装置及び電子機器
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002319682A (ja) * 2002-01-04 2002-10-31 Japan Science & Technology Corp トランジスタ及び半導体装置
JP4141309B2 (ja) * 2003-04-15 2008-08-27 シャープ株式会社 半導体装置およびその製造方法
US6960497B2 (en) 2003-06-25 2005-11-01 Chunghwa Picture Tubes, Ltd. Method for forming pi-type assistant electrode
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
TWI374544B (en) * 2006-11-13 2012-10-11 Au Optronics Corp Thin film transistor array substrates and fbricating method thereof
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
EP3236504A1 (en) * 2009-06-30 2017-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20190000365A (ko) * 2010-02-26 2019-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101854421B1 (ko) * 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
US20140106490A1 (en) 2014-04-17
JP2008175842A (ja) 2008-07-31
EP1947695A3 (en) 2010-05-19
CN101226311A (zh) 2008-07-23
TWI370312B (zh) 2012-08-11
US8802511B2 (en) 2014-08-12
EP1947695B1 (en) 2011-07-27
US10068932B2 (en) 2018-09-04
CN101226311B (zh) 2012-12-12
US8629451B2 (en) 2014-01-14
KR101454919B1 (ko) 2014-10-27
US20140248748A1 (en) 2014-09-04
KR20080067562A (ko) 2008-07-21
US20080169469A1 (en) 2008-07-17
EP1947695A2 (en) 2008-07-23
US20120261668A1 (en) 2012-10-18
ATE518253T1 (de) 2011-08-15
JP5111867B2 (ja) 2013-01-09
US8242505B2 (en) 2012-08-14

Similar Documents

Publication Publication Date Title
TW200839401A (en) Display device
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN102176098B (zh) 像素结构及其制作方法
TWI420669B (zh) 薄膜電晶體（ｔｆｔ）陣列基板，包含該基板之液晶顯示器，以及ｔｆｔ陣列基板之製造方法
KR101112547B1 (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
CN102983141B (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
US8878186B2 (en) Semiconductor device and display apparatus
TW200820445A (en) Display device and method of manufacturing the display device
JP2009099887A (ja) 表示装置
KR20170120238A (ko) 표시 장치 및 그 제조 방법
TW200402887A (en) Thin film transistor array panel including storage electrode
US6498087B2 (en) Method of increasing the conductivity of a transparent conductive layer
KR20080076459A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
US9954015B2 (en) Method of manufacturing thin film transistor array substrate
CN106462015A (zh) 液晶显示装置及其制造方法
CN1862789B (zh) 包括多层薄膜的薄膜晶体管阵列面板以及制造该面板的方法
CN209747524U (zh) 薄膜晶体管和显示面板
KR101631616B1 (ko) 박막 트랜지스터 및 그 제조방법
JPWO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP2011181607A (ja) 表示装置および表示装置の製造方法
KR20060026201A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20170041962A (ko) 박막 트랜지스터 표시판의 제조 방법 및 박막 트랜지스터 표시판
KR101209052B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
CN112271185A (zh) 阵列基板及其制备方法
KR20050019278A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법