TW200830541A - 2T NOR-type non-volatile memory cell array and method of processing data of 2T NOR-type non-volatile memory - Google Patents

Description

200830541 九、發明說明： 【發明所屬之技術領域】 呼^ ^ 式非揮發性記憶體，尤其涉及-可在小 憶㈣，以及一種該 閃記憶體、一電子擦除式 (OTP)記憶體等等。 L體（EEPR0M)、一一次性舄入 【先前技術】 體的式!I揮發性記贿中—個例子的—nor快閃記憶 :U 夬閃δ己拖體的一單元被編程時，使用一埶載子注 入方法，並且當在單元内被編程㈣被 ； #^m(F〇wler-N〇rdheim^ ^ 」丨电貝的勢翌，進而被注入至該浮閘内。 除非發生外部變化，注入至浮閘的電子被介電質 ί體於設置在所述浮閘上部的控制閘電極的一 ίΐΐ 電荷(例如電子)的材料，可使用一設置在閉電卸 200830541 質。如上面所描述地，類似於電荷在浮閘内被加速的情況，在此 情況中，該儲存電晶體的閾值電壓被改變。 所述FN-穿隧為Fowiier和Nordheim所發現的物理現象。在 此現，中’當-高電壓載人至包含—介電質在其間的兩個電極 上，亚且在該介電質處形成一高電場，穿過該介電質的一隧道雷 =，電場的-指數函數增加。在一 N0R結構中-匕被匕ί =内，-約為-9V的電壓載入至控制閘電極，且一約為+8V的電 ί載電極，從而透過將電子隧穿至體區域而擦除該此電 是二巧^貧體穿隧方绛執行擦除操作時，因為一偏壓未戴 的-擴區域或者汲電極擴散區域上，則該單元 以擦除隔離在洋閘内電子的FN穿隧方 .古的雪 ^ 成的!以接j-位元線上的數百單元所組 ^時，—相應位元線======時；漏電流 體同時擦除成百數千個單元，穩 200830541 閾值電壓根本不可能，而且當執 有-穩定的干擾。在此，加作時’該些閾值電壓具 不產生過分擦除的單元。^稍術必較顺制，以至於 因為所述IT NOR㈣記鐘存在 門

NOR快閃記憶體不能同時擦個除^，則該iT 擦除塊。因此，問題在於捧除兮此二u:必須一次擦除一個 體的塊擦除日約為G.5秒 閃記憶 的，-雙電晶體⑻單元和—秒。相反 電晶體而不存在上面所述的擦除:二=體由於一選擇 而塊和整個晶片能夠在十^b ’擦除速度增加’進 線電陣 =編程或讀取一單元時’同一個位元 的其他單元的汲電極接線端上， 現象_=ί μ找料且可導致麵⑽變化。此 :! (:士 f常。操二 V數至百二 f旦〒的早兀的數量受到限制。由於同時編程的單元的 。由於IT NOR單元的熱載子注入方法的大電流特性，很難在 W單元上顧雜载子注人方法。尤其是，#操作電流很大時， 很難將一位兀線電壓透過一選擇電晶體傳遞至一儲存電晶體。 利用一大電流和一高電壓的操作方法所存在的問題是很難減 小單元的尺寸且微加工不能簡單地進行。 200830541 【發明内容】 本發明提供—雙電日日日體（2T)而以非揮發㈣ ，其包括-選擇電晶體和—包括—電荷儲存 介電質的儲存電晶體。 包何健存 本發明也提供能夠透過利用小電流和小功率 雙電晶體(2T)NOR式非“性記 體單^^包括含至—==!

儲存電晶體的一單元。該選擇電晶體包括一連、一綠A ti ί信閘電極接_。該·電晶‘括-連 剩下一端的接線端’其另—個接線端連接至一 二源本閘電極上載入一控制電壓。當執行 =-負偏壓載人至選擇電晶體和儲存電晶體的體區域，且= 體的閘電極區域和體區域之間提供—浮閘或者-電荷儲ί 根據本發明的另一方面，提供一雙電晶體（ :;ί;;Γ法。該方法包括在具有-選擇』晶二-㉝ 德體内儲存資料，該選擇電晶體具有載入一第一電壓vd 括"Γ接線端和载入一選擇信號的一閘電極，將一儲存電晶體的一 f VS，而其㈣極載人—蝴域，麟讀取或擦除所儲 ^巧。在該NQR式記憶體的資料處理方法中，在該選擇電晶 j姻存電晶體的體區域内提供—第三電壓，並且使用一熱載 批1丨么ί法。在此，可以改變第一電壓、第二電壓、第三電壓和 乜制k號中的一個或多個。 【實施方式】 以下配合圖式及兀件符號對本發明的實施方式做更詳細的說 200830541 明，俾使熟習該項技術領域者在研讀本說明書後能據以實施。 目1係為本發明中-雙電晶體(2T) N0R式快閃記憶體 陣列的電路圖。 在此，所述雙電晶體（2T) N0R式快閃記憶體單元可以用於 如一電子擦除式唯讀記憶體（eeprom)---次性寫入（0TP) 記憶體等類賴另-辦揮發性記憶體單元的_單元陣列上。 參考圖1 ’所述雙電晶體（2T) N0R式㈣記憶體單元陣列

Uii晶體17和一儲存電晶體19。該選擇電晶體17的 === 至-位元^ VD且選擇電晶體17的一閑電極15 、過一子線13载入一迤擇信號.VSQ。該儲存 以區域載入-逆向偏壓^曰體17和儲存電晶體19的一共有體 在儲存電晶體19的控制閘電極25和溝道 :荷儲存浮閘或一電荷儲存介電質27。在此，‘荷儲“介電子質； 或多2氧化物層和-個或多個氮化‘的材料组 (0N0)^- 選擇jL的閘介電質使用-氧化石夕層。圖i中， ‘擇私晶體17的閘介電質和儲存雷曰駚 θ M τ 或者不同。麸而，作體的閘介電質彼此相同 儲存g質 擇％晶體17的閘介電質，可以使用電荷 為了方便本發明的描述，圖丨中斛少 存電晶體19都為NSMOS電曰曰曰體。勺選擇電晶體17和儲 體不侷限於N型MOS電晶體。 …、、而，所述兩個M0S電晶 圖2說明圖1所示需要在2τ舰式快閃記憶體單元内儲存 200830541 資料的偏置條件。 VSG^壓^^ 一，號 細芬ΐ=:==丄; 運接至该位几線的-對應單元的 :以的以，的閘電極上^ 至&編騎賴電平載入 存電ip顧級，1 了在儲 第-電丄:電:電:=，情況如下。 電愿電平範圍自3V至9V，=外’選擇信號彻的 至9V，第二電壓vs的電電壓電平範圍自-3V VB的電壓電平範圍自_4V至〇v。 至3V，而第三電|

在此’控制信號VCG的電麼雷早 的原始電壓電平Vi至—胸千了以自—關在-3V至3V 變，用於編程資料。此音味為 的最終電堡電平Vf改 ^號VCG观始· Α躲目在f侧 至9v的-電壓。例如，合兮 固在細終電堡電平的〇v 為6V，則控制信號彻田的f =最終電壓設定 平，逐漸增大，最後具有具有取初的ον的電壓電 後’在所述N0R記憶體單元陣甩列内儲存眘粗y 所儲存資料的操作，以及—偏置情況表=存貝，輒或擦除 畲執行編程操作時，所^ σ Θ 2進行描述。 —、 王π---电 後流向源電極端 啟，以至，㈣鱗“體開 ，。在溝道區域，

VS 仕&擇％晶體上载人的閘 200830541 购編並充分 端和源電極端之間形成一; 電極 體的浮閘區域或電荷儲存介電^"…後的电子注人至儲存電晶 電子^效體區域，則-熱 供^流的漏電流的比率敎，以ϊ 通常，田^線卿的電壓電平也能夠減小。 (1T)單元^列^方去It提供至—現有技術中的單電晶體 接而不透過===== 將所述逆向健方法在以至於問題在於 =明’每—個單元的選擇電ΐ日體自- 電壓二= 上的電壓以及捭徂；电日日體的溝道電流與提供至閘電極 透過在—特定程度上額成關。因此， 閑電極電壓彻，溝道電的源電極電壓以及減少控制 魏’透過將載入至控制閘電極上的電壓調節到低於一最終 12 200830541 編程閾值電壓值、編程電流能夠__非 VC*G的% L ^且^狗間推移漸漸飽和至控制閘電極電壓 mur程度。純，#該㈣峨極賴在編程操 1後1加時’更多的熱载子再—次更快地注入 'f私何儲存"電質。因此，透過重複該步驟直至垆得一目 愁形式的混合形式傭^ ，電極上的原始電麵平vi和最終賴^ 該原始閘電極電壓Vi可以適當‘制， 由於，剩电流沒有產生，進而問題出在一原始編程内。 在此，载入至儲存電晶體的控制閘電的 ==用=广目標之内的-編程操二=t: =丁叮。=，/吏用十倍或者數百毫微安（nA)的極小的汲^ 的少許微秒的編ia;間 2;，…者位元ΐ)為=篇 :】何泵電路的功耗的前提下同 = $ 不能同時編程。通常，8電流的限制而 13 200830541 線 電流消耗在具有大約4V或少於4V的一位 + / 上，從而數千單元能夠同時編程。 、、、兒壓的每一位元 因此，所述編程操作能約在一極快資料田 述NAND單元使用FN穿隨進作編程，從而 ^度^執行。所 程資料寫入速度提高。根據本•發== ΐίΐίίί =N等級内執行高速編程操作。 壓vb或者改變控制電壓VCG而進程m逆向偏壓電 的優勢魏能夠利用小消耗電流和低電^執行月在_作中 Ν47_以列對以二具:透選過 ϊ 流和低:壓，注入編程方法而編程。因众 有枯ΐ由庙田執订i扁程操作時一操作電壓降低。特別地，當如現 大d用方法時，一閑電極的電屢或一單元的位元線 =、、〇马18V，而載入至一擴散區域的電壓大 =㈡被用請R記憶體單元陣= 散區域^電壓降低謂或者^^ V $者更）’而載入至擴 至一 操作時，所述閘電極電自-低電壓增大 於執行ir;祚堊3，少於少許微安（μΑ)的極小編程電流用 電流:以被\\至數ΐ毫的增長率，該編程 陣列弟=對Ϊ本發明中具有選擇電晶體結構的N0R記憶體單元 以乃#: 2現有技術中的N0R單元内的過度擦除、位元線干擾、 及，兀線漏電流的問題都能夠解決。

处=應用使用小電流和低電壓的方法，—週邊電路的面積 夠與現有技射的NA肋·記髓和-現有技術中的NOR 14 200830541 f 體相比明顯地縮減。通常，電路面積與鼎以夬閃記憶體 敗而^ 3 6^/〇。因此，透過利用小電流和低電壓的方法縮減電 路面，，可以有效地縮減晶片的尺寸。 口口一第五」應用利用小電流和低電壓的熱載子注入方法 ，從而一 見有技術中的2T醜0職比明顯地縮減，而 N0R_記舰登記_、單元尺寸仍然 可以在2T早几結構中實現。 著地ίΐ微電流和低電壓的效應，能夠顯 的穿通和急變恢復，以及縮減在溝道寬度方向 強。、灵> ~ 々尺寸。因此，優勢在於單元的可量測性顯著增 選擇ί ί了料，該位元線⑼， 適wm 和源⑽3VS鱗於不11定狀態，一

VCG =广另外，-====== f ίί价該控制間電壓VCG或者體電壓VB可以在擦崎 〇 發明的單元陣列内執行讀取操作時，自 .〕V至2V的電壓载入至位元線奶，而自1V至 曰 ^選擇，晶體_電極電壓VSG從而超過位 |载^ =至5V的電壓載人至控制閘電極VCG，— 自 ，極vs，而自_3V至ov的電顧入至體vb ^ 原 值應用攸而使一漏電流流過擦除的單元。二 進行編程操作所以存在—定量時一 200830541 壓並且多電乎之間的差額讀出後用以讀取資料。 如上所述，當貧料儲存在本發明N〇R記憶體單元内，或 =存料ΐ者擦除該資料時’利用一小電流和-低電壓； 2作:i穩定的高速讀取和寫人操作可關時進行。 早7G可減上的優勢透過選擇f晶體職，由於電路區域 容編積，並且透過提高單絲可量測性可以 以對圭:r，並非企圖據 ㈣_或敎，聽括在本發明意圖 16 200830541 【圖式簡單說明】 ，1，為說明本發明中一雙電晶體（2T) NOR式非揮發性快閃記 憶體單元陣列的電路圖；以及 、" 圖2係為說明圖1中一雙電晶體（2Τ) NOR式非揮發性快閃圮情 g單元内需要儲存資料或者讀取或者擦除儲存的資料的一 '偏置^ 【主要元件符號說明】 11 位元線

13 字線 15 選擇閘電極 17 選擇電晶體 19 儲存電晶體 21 體 23 25 27 29 源電極 控制閘電極 =存浮閉或者介電質

VD

麵線電壓） 線電壓） vs第二電壓（共源極 VCG控制信號 仰第三電塵（逆向偏壓電壓)

Claims (1)

1. 200830541 十、申請專利範圍： 其具有—連接至—位元_接線端和-載入 ^廷擇45虎的閘電極接線端；以及 一儲ίί晶ί另ΐί、ΐ 一連接至該綱晶體的另-端的接 入-控^壓，連接至—公共源_線，而—閘電極載 其中區ΐίϊΓ編程選擇電晶體和儲存電晶體的體 ^次上载入一延向偏壓電壓，並且在儲 2如由^之贿供—浮閑或者—電荷儲存介電質。曰日_ 〇〇 ΐ 所述之2τ黯式記憶體單元_，其 氮化物==由或包 氧化物層的材料組成。3四面體非曰曰貝石反和-個或多個 元陣列，其 儿此〜， 貝馬〇N(虱化物-氮化物）層、一每 館存介電_介電質為一單一氧化物層或與電荷 5. ^種n式^揮發性記憶體處理資料的方法，該記情體包 ΐ桎其具有一接線端載入-第-電壓二； 电極其載入一运擇信號VSG、一 曰 閘 晶體的另-端，而該另二曰端载又f ί:ίϊ 一第，其ϊ入一控制信號vcg，該方法包含S £域，透過使用一熱载子注入方法在館存電晶 18 200830541 <亚且讀取或雜所_的資料。 .如申請專利範圍第5項所述之方法，甘 :該第三電壓的-個或多個電伞、中、，該第一電壓、該第 電平在操作過程中變化。 平’以及控制信號的電壓 7· ^申請專利範圍第5項所述之方法 ， - 儲存電晶體為Ν型電晶體且次极、/、中，‘該每擇電晶體和 第一電壓的電壓電平的範目自^'破儲存於儲存電晶體時，該 * ^ 3V ^ 9V , 5亥第二電壓的電>1電平範圍自〇;、讀電平細自-3V至9V， | 電平範圍自_4V至 〇νΓ…V|3v ’且該第三電壓的電壓 8. ^申請專麵齡7彻私方法 1 龟平可以在一原始電壓電 一 Z、中’该控制信號的電壓 間改變用以儲存資料。 攻终電壓電平Vf的範圍之 9·如申請專利範圍第8項所 範圍自-3VS3V，而該最終電壓二平二：’該原始電壓電平的 10·如申請專利範圍第5項 私千的乾圍自0V至卿。 晶體内的資料被讀取時，兮 ^二其中，當儲存於該儲存電 DV’該選擇信號的才電壓電=的電壓電平範圍自〇.5V 的電壓電平範圍自〇v至5V千兮^自jV至5V ’該控制信號 n而該第三電壓的電騎補圍自^—么壓的輯電平為⑽， u·如申請專利範圍第5項戶至猶。 體的f料娜除’轉_賴#ϋΑ’/轉於姆I存電晶 浮動狀態，該控制信號的_=== 選擇信號處於 脚。 ^亥弟二電壓的電壓電平範園自ov= 12·如申請專利範圍第u項所 -信號和該第三電壓在—原始^ 中」-個或多個控制 圍内變化，從而擦除儲存^ :千1 一I終電壓電平的範 以如㈣專#_第]2項^f =，體内的資科。 八/、中’該控制信號的該 19 200830541 原始電壓電平為0V，而該最終電壓電平的範圍自-4V至-10V， 以及 其中，該第三電壓的該原始電壓電平範圍自一電壓Vcc (—非 揮發性記憶體電路的電源電壓）至10V，且該最終電壓 電平的範圍自8V至20V。 14.如申請專利範圍第12項所述之方法，其中，當該控制信號的 該原始電壓電平的範圍自-16V至-8V時，該第三電壓為0V。