TW200830380A - Method for manufacturing silicon carbide semiconductor device - Google Patents

Method for manufacturing silicon carbide semiconductor device Download PDF

Info

Publication number
TW200830380A
TW200830380A TW096131255A TW96131255A TW200830380A TW 200830380 A TW200830380 A TW 200830380A TW 096131255 A TW096131255 A TW 096131255A TW 96131255 A TW96131255 A TW 96131255A TW 200830380 A TW200830380 A TW 200830380A
Authority
TW
Taiwan
Prior art keywords
layer
film
sic
semiconductor device
type
Prior art date
Application number
TW096131255A
Other languages
English (en)
Inventor
Kazuhiro Fujikawa
Takeyoshi Masuda
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW200830380A publication Critical patent/TW200830380A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

200830380 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種碳化矽半導體裝置之製造方法，尤其 是關於一種可於不受碳污染之狀態下，穩定且抑制由階梯 群聚（step bunching)造成之表面粗糙的Sic半導體裝置之製 造方法。 【先前技術】 碳化矽（SiC)與矽（Si)相比，其禁帶寬約大2〜3倍，擊穿 電壓約大10倍，熱導率約大3倍，具有Si所不具有之特 陡。業者期望，將有效運用該等特性而使用Sic單晶之 半v體裝置’應用於打破近年來使用有以之Si半導體裝置 之物理極限的功率裝置或者於高溫下運作之抗環境裝置等 中。 例如於專利文獻〗（日本專利特開2001_68428號公報）中， 揭示有此種Sic半導體裝置之製造方法的一例。以下，參
照圖14〜圖18，對專利文獻1中所揭示之Sic半導體裝置之 製造方法的一例加以說明。 首先如圖14之模式剖面圖所示，於偏離（〇〇〇1)以面8。
^ η型纽挪單晶構成之基礎層〗〇1上，使由i 4H-SiC f曰曰構成之猫日日層1()2進行羞晶成長，並於該蠢晶層ι〇2上 猎由熱解氧化而形成氧化膜丨〇3。 其次，如圖之模式剖面圖所示，於氧化膜1〇3之表面 上形成經圖案化之総㈣4後，以緩衝氫氟酸去除自光 阻膜104路出之氧化膜1()3，使蟲晶層⑽之表面露出。 123742.doc 200830380 繼而，如圖16之模式剖面圖所示，於室溫下，對露出的 羞晶層102之表面進行硼離子1〇5之離子植入，於蠢晶層 102之表面上形成雜質區域1〇7。 其後，藉由〇2電漿灰化而去除光阻膜104，並以緩衝氫 氟酸完全去除氧化膜103。繼而，如圖17之模式剖面圖所 示’藉由使用有甲烷之ECR-CVD法，於磊晶層1〇2之表面 上形成厚度約為1〇〇 nm之類鑽碳薄膜106。 繼而，於氬氣環境中，於1700。〇下進行30分鐘退火，使 經離子植入之蝴活化。 其後，如圖18之模式剖面圖所示，藉由〇2電漿灰化來去 除類鑽碳薄膜106。 根據此種專利文獻1之Sic半導體裝置之製造方法，可抑 制由去除類鑽碳薄臈1〇6後的磊晶層1〇2之表面的階梯群聚 造成之表面粗糖。 專利文獻1:日本專利特開2001-68428號公報 【發明内容】 發明所欲解決之問題 然而，於上述專利文獻丨之sic半導體裝置之製造方法 中，有時無法完全去除類鑽碳薄膜1〇6，於無法完全去除 類鑽碳薄膜1G6之情形時，有sic半導體裝置被碳所污染之 問題。 〆 又，於上述專利文獻1之Sic半導體裝置之製造方法中， 、、易$成在度適當之類鑽碳薄膜106，於類鑽碳薄膜106 …度車乂低之軸形時，有無法充分抑制由階梯群聚造成之表 123742.doc 200830380 面粗糙的問題。 鑒於上述情況，本發明之目的在於提供一種可於不受碳 污染之狀態下，穩定且抑制由階梯群聚造成之表面粗糖的 Sic半導體裝置之製造方法。 解決問題之技術手段 本發明係-種Sic半導體裝置之製造方法，其包括：於 s i C單晶表面之至少一部分將摻雜劑進行離子植入的步 驟；於離子植入後之Sic單晶表面上形成^膜的步驟；及 將形成有Si膜之Sic單晶加熱至Si膜之炫融溫度以上之溫度 的㈣。根據該方法，可不受碳污染而穩定地抑制由階梯 群聚造成之表面粗糙，製造Sic半導體裝置。 又，本發明係一種Sic半導體裝置之製造方法，其包 括：於Sic單晶表面之至少一部分將摻雜劑進行離子植入 的步驟，將離子植人；fa 1 了離卞植入後之SlC早晶加熱至使藉由離子植入 而植入之摻雜劑活化之溫度以上之溫度的步驟；於加熱後 之slC单晶表面上形㈣膜的步驟；及將形成有si膜之沉 早晶加熱=膜之溶融溫度以上之溫度的步驟。根據該方 法，可不受碳污染而穩定地抑制由階梯群聚造成之表面粗 糙，製造Sic半導體裝置。 又’本發明係一種Sic半導體裝置之製造方法，其包 括：於Sic單晶表面之至少—部分將摻雜劑進行離子植入 2步^於離子植人後之Sic單晶表面上形成以媒的步 '、：將形成有Si膜之Sic單晶加熱至Si臈之熔融溫度以上 之皿度’且使藉由離子植入而植入之摻雜劑活化之溫度以 123742.doc 200830380 上之溫度的步驟。根據該方法，可不受碳污染而穩定地且 抑制由階梯群聚造成之表面粗輪，更有效地製造Sic半導 體裴置。 發明之效果 本發明可提供一種可不受碳污染而穩定地抑制由階梯群 聚這成之表面粗糙的Sic半導體裝置之製造方法。 因此，根據本發明，可抑制起因於表面粗糙之載子捕
獲、茂漏通道或電場集中等產生，故可製造可靠性提高之
SiC半導體裝置。 【實施方式】 以下，對本發明之實施形態加以說明。再者，於本發明 之圖例中，同—參照符號表示同—部分或相當部分。 (實施形態1) 例的 歹把圖1〜圖12，對作為SiC半導體裝置之 接口 ！場效電晶體之製造方法之一例加以說明。 首先如圖1之杈式剖面圖所示，於由Sic單晶構成 之Sic基板丨上’以如下順序，使例如由p型sic單晶構成之 P-型SiC層2進行磊晶成長作為第i之第i導電型SiC層，使 =如由η型SiC單晶構成之㈣批層3進行蟲晶成長作為第2 ¥電型SlC層’以及使例如由卩型沉單晶構成之㈣证層* 進=晶成長作為第2之第！導電型训層。此處，將P-型 1曰2之載子濃度設^為低於P型SiC層4之載子濃度。 =如圖2之模式剖面圖所示，於卿…之表面上 形成於特定區域具有開口部3〇a之離子植入阻止膜h，於 123742.doc 200830380 自其開口部3〇a露出之p型SiC層4之表面上離子插 黧η荆4叫工離千植入例如磷 乡雜劑之離子。藉此，於？型81€:層4 型摻雜劑之錐；姑 > 广丄 衣曲上形成η 5a。1之離子植人區域6。其後，去除離子植入阻止膜 、而如圖3之模式剖面圖所示，於P型Sic層4之表面 =形成在細型摻雜劑離子之離子植人區域6不日同:域 :有開口部鳩之離子植入阻止㈣，於自其開口部鳩】 :P型：C層4之表面上，離子植入例如鋁等p型摻雜劑之 σ藉此於1>型81(：層4之表面上形成Ρ型摻雜劑之離子 區域7其後，去除離子植入阻止膜5 b。
繼而，例如於氬氣等惰性氣體環境下，將η型沉層 型SlC層4加熱（活化退火）至使藉由離子植入而植入之摻雜 之脈度以上之溫度（例如，15⑽。c以上且⑽以 下）’藉此如圖4之模式剖面圖所示，n型摻雜劑之離子植 區或6成為毛揮11型層功能之n+層&，p型摻雜劑之離子 植入區域7成為發揮P型層功能之P+層7a。 …、而如圖4之模式剖面圖所示，於活化退火後之μ層
6a、P +層7心型批層4之表面上，產生由階梯群聚造I 之表面粗才造。 因此’編而》如圖5夕T -T- Γ-ι _ 口 5之模式剖面圖所示，於n+層6a、p+ 層7aAp5L SiC層4之表面上，例如以賤鍛法形成㈣8，於 例如氬氣等惰性氣體環境下，將Si膜8以及形成有Si膜8之 n+層6a、P+層以及？型81(：層4加熱至以膜8之熔融溫度以上 之溫度（例如’130(TC以上且17〇(rc以下）。藉此利用炫 123742.doc •10- 200830380 融之 S i 膜 8 ’ 使 n+ j® p 曰6 p+層7a&P型Sic層4之表面進行重 、、且如圖6之拉式剖面圖所示，將以層6a、吋層7&及？型 SiC層4之表面重組為臺階狀之自由表面…般認為，該重 組係由溶融之_ 8將Si供給至層6a、P+層滅p型SiC層 4之表面，且由n+層6a、P+層7a&p型SiC層4供給碳，於n+ 層卞層7心型沉層4表面上使Sic進行重組。 ’、後如圖7之核式剖面圖所示，藉由浸潰於確氣酸等 • _ ’而去除n+層6a、P+層7a及P型Sic層4表面上之Si膜8。 繼而，於氧氣環境下，藉由將P型SiC層4之表面於例如 1150 C下加熱90分鐘’而如圖8之模式剖面圖所示，於 層6^P +層〜及㈣沉層仏表面上形成犧牲氧化膜卜繼 而’藉由使其浸潰於魏酸等中，而去心+層以卞層^ 及P型SiC層4表面上之犧牲氧化膜9。藉此，可去除於上述 步驟中所生成之n+層6a、p+層〜及p型训層4之表面附近 的損害。 • 、繼而’於氧氣環境下，藉由將層6m7a〜Mic 層4之表面於例如！鳩。CT加熱4()分鐘，而如圖9之模式剖 面圖所示’於n+層6a、P+層型SiC層4之表面上形成 場氧化膜1 0。 其後，利用光微影技術，於場氧化膜10之一部分上設置 複數個開口部，且如圖10之模式剖面圖所示，使奸層“之 表面或对層7a之表面自場氧化膜〗〇之各個開口部露出曰。 繼而’如圖11之模式剖面圖所示’利用舉離等，分別於 #層&之表面上及p+pa之表面上’形成例如含有錄之歐 I23742.doc 200830380 姆電極 11a、lib、lle。 其後’如圖l2之模式剖面圖所示，用舉離等，於歐姆 電極11a上形成例如含有銘之源極電極l2a，於歐姆電極
Ub上形成例如含有鋁之閘極電極m，且於歐姆電極山 上形成例如含有鋁之汲極電極12c。 繼而，藉由將形成源極電極12a、閘極電極12b及汲極電 極12c後之晶圓分割為各個元件，而獲得作為SiC半導體裝
置之接合型場效電晶體。 於如此所得之接合型場效電晶體之製造步驟中，因未使 用類鑽碳薄膜，故接合型場效電晶體不受碳污染。 .又’於如此所得之接合型場效電晶冑中，可藉由利用有 Si膜之表面重組’來穩定且抑制由階梯群聚造成之表面粗 縫°因此’於該接合型場效電晶體中，可抑制由表面粗糖 引起之載子捕€、洩漏通道或電場”等的產[故可提 高接合型場效電晶體之可靠性。 (實施形態2) 以下’對S!C半導體裝置之一例即接合型場效電晶體 製造方法的其他一例加以說明。本實施形態之特徵為， -個步驟中，進行活化退火及使用有Si膜之PMSic層表 重組0 θ又 之 於 面 首先，如圖i〜圖3所示，於Sic基板ljL，以如下順序使 P-型SiC層2、η型SiC層认㈣说層4進行蟲晶成長，夢由 離子植入，於p型SiC層4表面之一部分上形成η型推雜狀 離子植入區域6及ρ型摻雜劑之離子植入區域7，其後，至 123742.doc -12- 200830380 去除離子植入阻止膜5b之步驟為止，與實施形態1相同。 繼而’如圖13之模式剖面圖所示，以例如濺鍍法於^型 摻雜劑之離子植入區域6、ρ型摻雜劑之離子植入區域7及ρ 型SiC層4之表面上形成Si膜8。 繼而，於例如氬氣等惰性氣體環境下，將以膜8以及形 成有Si膜8之離子植入區域6、離子植入區域以匸層 4 ,加熱至Si膜8之熔融溫度以上的溫度且為使藉由離子植 入而植入之摻雜劑活化之溫度以上的溫度。此處，可將si 膜8以及形成有si膜8之離子植入區域6、離子植入區域7及 P型SiC層4，例如加熱至1500。〇以上且1800°C以下之溫 度。 藉此’進行藉由離子植入而植入之摻雜劑的活化以及利 用有溶融Si膜8的p型SiC層4之表面重組，抑制活化退火後 之P型SiC層4表面上由階梯群聚造成之表面粗糙的產生， 例如圖6所示，p型SiC層4之表面成為臺階狀之自由表面， 並且η型摻雜劑之離子植入區域6成為發揮η型層功能之n+ 層6a’ p型摻雜劑之離子植入區域7成為發揮p型層功能之 P +層 7a。 其後’藉由進行與如圖7〜圖12所示之實施形態1相同之 步驟’而獲得作為SiC半導體裝置之接合型場效電晶體。 於本實施形態中，可於一個步驟中進行活化退火以及使 用有Si膜之SiC單晶表面重組，因此可更有效地製造siC半 導體裝置。其他說明與實施形態1相同。 實施例 123742.doc -13 - 200830380 首先，利用 CVD (Chemical Vap〇r Dep〇siti〇n，化學氣相 沈積）法’於自由p型4H_Sic單晶構成之Sic基板之（〇〇〇i)si 面偏離8之表面上，以如下順序，使由㈣纽训單晶構 成之P-型Sic層（層厚·· 10叫，載子濃度：lxi〇16 cm_3)、 由η型4H-SiC單晶構成之nsSi(^ (層厚：〇 4 ，載子濃 ，.：2χ1〇丨7 cm-3)以及由ps4H_Sic單晶構成之ρ型層（層 厚.0.3 μηι，載子濃度：2xl〇i7 cm-3)進行磊晶成長。 齄而’利用EB (Electron Beam ’電子束）蒸鍍法，於p型
SiC層之表面上將鋁膜蒸鍍至3 μιη之厚度。繼而，利用光 微影技術’將為於特定區域具有開口部而經圖案化之光阻 膜形成於該銘膜上。繼而’以濕蚀刻法來餘刻自該開口部 露出之銘膜，使ρ型Sic層之表面自上述開口部露出。其 後’藉由完全去除光阻膜，而形成包含在特定區域具有開 口部之鋁膜的離子植入阻止膜。 繼而’於上述離子植人阻止膜之開口部，離子植入η型 摻雜丨劑即叙離子。此處，以5G〜3GGkeV之加速能量、 1 10 cm之劑罝植入磷離子。繼而，離子植入後，以濕 蝕刻法完全去除離子植入阻止膜。 … 、麕而，利用EB蒸鑛法，於鱗離子植入區域及p型训層 之表面上再切_蒸鍍至3 _之厚度。繼而，紐 影技術，將為在盥上述η π部不π^ ^ 你一上述開口部不同之部位具有開口部而經 圖案化之光阻料成於該#g膜上。繼而，#由濕钕刻法來 餘刻自該開口部露出之銘膜，使P型SiC層之表面自該開口 邛路出。其後’藉由完全去除光阻膜，而形成包含在與磷 123742.doc -14- 200830380 離子植入區域不同之部位具有開口部之含有紹膜的離子植 入阻止膜。 繼而，於上述離子植入阻止膜之開口部，離子植入p型 摻雜劑即鋁之離子。此處，以4〇〜3〇〇 keV之加速能量、 4xl014 cm·2之劑量植入鋁離子。繼而，離子植入後，藉由 濕钱刻法而完全去除離子植入阻止膜。 繼而，於氬氣環境下，將上述離子植入後之磷離子植入 區域、銘離子植入區域及p，Sic層加熱至15〇(rc〜18〇〇t： 之溫度來進行活化退火，藉此分別使經離子植入之磷及鋁 活化，磷離子植入區域成為#層，鋁離子植入區域成為 層。 繼而’利用濺鍍法，以〇· ；1 μπι之厚度，於活化退火後之 η+層、Ρ +層及ρ型SiC層表面上形成以膜。繼而，於氬氣環 士兄下，將Si膜以及形成有Si膜之n+層、p+層及p型SiC層加 熱至1300°C〜1700°C之溫度，藉此來進行n+層、p+層及p型 SiC層表面之重組，使n+層、p+層及p型Sic層之表面，自 因活化退火後之階梯群聚而造成之表面粗糙狀態成為臺階 狀自由表面狀態。繼而，於n+層、p+層及p型sic層之表面 重組後’藉由浸潰於硝氟酸中而完全去除si膜。 繼而’於氧氣環境下，藉由將去除Si膜後之n+層、P+層 及p型SiC層之表面於ii5〇°C下加熱90分鐘，而於n+層、p+ 層及P型SiC層之表面上形成犧牲氧化膜。繼而，藉由浸潰 於确氟酸中，而去除n+層、p+層及pSSic層表面上之犧牲 氧化膜。 123742.doc -15- 200830380 H於氧氣環境下，藉由將去除犧牲氧化膜後之n+ 層、P+層及p型Sic層之表面於13〇〇。。下加熱4〇分鐘，而於 n+層' p+層及卩型從層之表面上形成場氧化膜。 、而利用光微影技術，於場氧化膜之一部分上設置複 數個開口口p ’使n+層之表面或p+之表面自場氧化膜之各個 ，P疼出。.而，利用EB蒸鍍法，於場氧化膜、n+層 及p層之表面上蒸鏟厚度為G1㈣之錄膜。繼而，藉由舉 離而去除經蒸鍍之鎳膜之—部分後，於氬氣環境下，於 1000 C下it仃2分鐘熱處理，藉此於上十層之表面上及对層 之表面上分別形成含有鎳膜之歐姆電極。 其後’利用光微影技術，形成在與上述歐姆電極之形成 部位對應之部位具有開口部之光賴。繼而，利細蒸鍵 法，於該光阻膜之整個面上蒸鑛厚度為1.5 _之銘膜。 ~而藉由以舉離來去除經蒸鍍之銘膜之一部分，而於 n+層表面上之歐姆電極上形成源極電極或汲極電極，且於 P+層表面上之歐姆電極上形成閘極電極。 而#1由將形成有源極電極、閘極電極及没極電極之 晶圓分割為各個元件’而獲得作為Sic半導體裝置之接合 型場效電晶體。 確認本實施例中所得之接合型場效電晶體，可於不受碳 污染之狀態下’抑制由階梯群聚造成之表面粗糙。因此， -般認為’本實施财所得之接合型場效電晶體，可降低 由表面粗糙引起之载子捕獲、线漏通道或電場集中等的產 生，因此可靠性較高。 123742.doc -16 - 200830380 可認為此次所揭示之實施形態及實施例係於所有方面之 例示，並無特別限定。本發明之範圍並非上述之說明，而 是由申請專利範圍所揭示，且包括與申請專利範圍同等之 含義及範圍内之所有變更。 產業上之可利用性 根據本發明，可提供一種可於不受碳污染之狀態下，穩 疋且抑制由階梯群聚造成之表面粗糙的Sic半導體裝置之 製造方法。 【圖式簡單說明】 圖1係用以對本發明之Sic半導體裝置製造方法之一例的 製造步驟之一部分加以圖解的模式剖面圖。 圖2係用以對本發明之Sic半導體裝置製造方法之一例的 製造步驟之一部分加以圖解的模式剖面圖。 圖3係用以對本發明之Sic半導體裝置製造方法之一例的 製造步驟之一部分加以圖解的模式剖面圖。 圖4係用以對本發明之Sic半導體裝置製造方法之一例的 製造步驟之一部分加以圖解的模式剖面圖。 圖5係用以對本發明之Sic半導體裝置製造方法之一例的 製造步驟之一部分加以圖解的模式剖面圖。 圖6係用以對本發明之Sic半導體裝置製造方法之一例的 製造步驟之一部分加以圖解的模式剖面圖。 圖7係用以對本發明之Sic半導體裝置製造方法之一例的 製造步驟之一部分加以圖解的模式剖面圖。 圖8係用以對本發明之s i c半導體裝置製造方法之一例的 123742.doc •17· 200830380 製造步驟之一部分加以圖解的模式剖面圖。 圖9係用以對本發明之SiC半導體裝置製造方法之一例的 製造步驟之一部分加以圖解的模式剖面圖。 圖10係用以對本發明之SiC半導體裝置製造方法之一例 的製造步驟之一部分加以圖解的模式剖面圖。 圖11係用以對本發明之Sic半導體裝置製造方法之一例 的製造步驟之一部分加以圖解的模式剖面圖。
圖12係用以對本發明之Sic半導體裝置製造方法之一例 的製造步驟之一部分加以圖解的模式剖面圖。 圖13係用以對本發明之Sic半導體裝置製造方法之其他 一例的製造步驟之一部分加以圖解的模式剖面圖。 圖14係用以對先前之Sic半導體裝置製造方法之一例的 製造步驟之一部分加以圖解的模式剖面圖。 圖15係用以對先前之Sic半導體裝置製造方法之一例的 製造步驟之一部分加以圖解的模式剖面圖。 圖16係用以冑先前之Sic半導體裝置製造方法之一例的 製造步驟之一部分加以圖解的模式剖面圖。 圖17係用以對先前之Sic半導體裝置製造方法之一例的 製造步驟之一部分加以圖解的模式剖面圖。 圖18係用以對先前之Sic半導體裝置製造方法之一例的 製造步驟之一部分加以圖解的模式剖面圖。 【主要元件符號說明】 1 Sic基板 2 p-型SiC層 123742.doc -18- 200830380
3 n型SiC層 4 P型SiC層 5 a，5 b 離子植入阻止膜 6, 7 離子植入區域 6a n+層 7a p+層 8 Si膜 9 犧牲氧化膜 10 場氧化膜 11a，11b，11c 歐姆電極 12a 源極電極 12b 間極電極 12c 汲極電極 30a，30b 開口部 101 基礎層 102 蠢晶層 103 氧化膜 104 光阻膜 105 硼離子 106 類鑽碳薄膜 107 雜質區域 123742.doc -19-

Claims (1)

  1. 200830380 十、申請專利範圍： 1 · 一種碳化矽半導體裝置之製造方法，其包括： 於碳化矽單晶（4)表面之至少一部分將摻雜劑進行離子 植入的步驟； 於上述離子植入後之碳化矽單晶（4)表面上形成矽膜 ‘ (8)的步驟；及 . 將形成有上述矽膜（8)之碳化矽單晶（4)加熱至上述矽 膜（8)之熔融溫度以上之溫度的步驟。 ® 2. —種碳化矽半導體裝置之製造方法，其包括： 於碳化矽單晶（4)表面之至少一部分將摻雜劑進行離子 植入的步驟； 將上述離子植入後之碳化矽單晶（4)加熱至使藉由上述 離子植入而植入之摻雜劑活化之溫度以上之溫度的步 驟； 於上述加熱後之碳化矽單晶（4)表面上形成矽膜（8)的 . 步驟；及 W 將形成有上述矽膜（8)之碳化矽單晶（4)加熱至上述矽 膜（8)之熔融溫度以上之溫度的步驟。 " 3. —種碳化矽半導體裝置之製造方法，其包括： . 於碳化矽單晶（4)表面之至少一部分將摻雜劑進行離子 植入的步驟； 於上述離子植入後之碳化矽單晶（4)之表面上形成矽膜 (8)的步驟；及 將形成有上述矽膜（8)之碳化矽單晶（4)加熱至上述矽 123742.doc 200830380 膜（8)之熔融溫度以上之溫度，且使藉由上述離子植入而 植入之摻雜劑活化之溫度以上之溫度的步驟。 123742.doc -2
TW096131255A 2006-10-30 2007-08-23 Method for manufacturing silicon carbide semiconductor device TW200830380A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006294355A JP2008112834A (ja) 2006-10-30 2006-10-30 炭化ケイ素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW200830380A true TW200830380A (en) 2008-07-16

Family

ID=39343979

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096131255A TW200830380A (en) 2006-10-30 2007-08-23 Method for manufacturing silicon carbide semiconductor device

Country Status (8)

Country Link
US (1) US7867882B2 (zh)
EP (1) EP2096669A4 (zh)
JP (1) JP2008112834A (zh)
KR (1) KR20090082350A (zh)
CN (1) CN101536162B (zh)
CA (1) CA2667247A1 (zh)
TW (1) TW200830380A (zh)
WO (1) WO2008053628A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5406279B2 (ja) * 2009-03-26 2014-02-05 キヤノンアネルバ株式会社 基板処理方法および結晶性炭化ケイ素（ＳｉＣ）基板の製造方法
JP5436046B2 (ja) * 2009-05-27 2014-03-05 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5343889B2 (ja) * 2010-02-19 2013-11-13 株式会社デンソー 炭化珪素基板の製造方法
JP6406080B2 (ja) * 2015-03-17 2018-10-17 豊田合成株式会社 半導体装置の製造方法
CN105140111A (zh) * 2015-08-11 2015-12-09 中国科学院半导体研究所 消除碳化硅外延面穿通缺陷的方法
CN105002563B (zh) * 2015-08-11 2017-10-24 中国科学院半导体研究所 碳化硅外延层区域掺杂的方法
CN105140106B (zh) * 2015-08-11 2018-04-20 中国科学院半导体研究所 一种在零偏角衬底上外延碳化硅的方法
CN108807157A (zh) * 2018-06-15 2018-11-13 江苏矽导集成科技有限公司 一种用于碳化硅的低损伤离子注入方法及注入掩膜结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3721588B2 (ja) 1994-10-04 2005-11-30 富士電機デバイステクノロジー株式会社 炭化けい素半導体素子の製造方法
JP3944970B2 (ja) * 1997-10-27 2007-07-18 富士電機デバイステクノロジー株式会社 炭化けい素半導体素子の製造方法
JP3956487B2 (ja) * 1998-06-22 2007-08-08 富士電機デバイステクノロジー株式会社 炭化けい素半導体素子の製造方法
JP3760688B2 (ja) 1999-08-26 2006-03-29 富士電機ホールディングス株式会社 炭化けい素半導体素子の製造方法
JP2004172556A (ja) * 2002-11-22 2004-06-17 Toyota Motor Corp 半導体素子及びその製造方法
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4775102B2 (ja) 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP2096669A1 (en) 2009-09-02
WO2008053628A1 (fr) 2008-05-08
US20100035411A1 (en) 2010-02-11
JP2008112834A (ja) 2008-05-15
US7867882B2 (en) 2011-01-11
CA2667247A1 (en) 2008-05-08
CN101536162A (zh) 2009-09-16
KR20090082350A (ko) 2009-07-30
EP2096669A4 (en) 2009-11-18
CN101536162B (zh) 2011-02-09

Similar Documents

Publication Publication Date Title
TW200830380A (en) Method for manufacturing silicon carbide semiconductor device
JP3760688B2 (ja) 炭化けい素半導体素子の製造方法
JP5482107B2 (ja) 炭化珪素半導体装置の製造方法
US8178949B2 (en) Bipolar semiconductor device, method for producing the same, and method for controlling Zener voltage
JP5845714B2 (ja) 炭化珪素半導体装置の製造方法
JP2009542005A5 (zh)
JP5408248B2 (ja) 炭化珪素半導体装置およびその製造方法
JP4449814B2 (ja) 炭化けい素半導体素子の製造方法
JP2011114028A (ja) ＳｉＣ半導体装置とその製造方法
JP2013120822A (ja) 半導体装置の製造方法
WO2010024243A1 (ja) バイポーラ型半導体装置およびその製造方法
JP2019534553A (ja) 炭化珪素上に絶縁層を製造する方法及び半導体装置
JP2013084844A (ja) 炭化珪素半導体装置及びその製造方法
JP2011091125A (ja) 炭化珪素半導体装置及びその製造方法
JP2008004726A (ja) 半導体素子およびその製造方法
TW200937631A (en) Semiconductor device and method for manufacturing semiconductor device
JP2005005578A (ja) 半導体装置およびその製造方法
JP2009266981A (ja) トレンチゲート型半導体装置およびその製造方法
JP3856729B2 (ja) 半導体装置およびその製造方法
JP7238847B2 (ja) 半導体素子の製造方法
JP2013058587A (ja) 半導体素子の製造方法
JP2012104746A (ja) 炭化珪素半導体装置およびその製造方法
US20210296467A1 (en) Method for manufacturing semiconductor device
JP4526243B2 (ja) シリコンカーバイド半導体装置の製造方法
JP2008053487A (ja) 半導体装置およびその製造方法