TW200807568A - Finfet/trigate stress-memorization method - Google Patents

Finfet/trigate stress-memorization method Download PDF

Info

Publication number
TW200807568A
TW200807568A TW096112636A TW96112636A TW200807568A TW 200807568 A TW200807568 A TW 200807568A TW 096112636 A TW096112636 A TW 096112636A TW 96112636 A TW96112636 A TW 96112636A TW 200807568 A TW200807568 A TW 200807568A
Authority
TW
Taiwan
Prior art keywords
gate
forming
layer
fin
protective layer
Prior art date
Application number
TW096112636A
Other languages
English (en)
Inventor
Brent A Anderson
Andres Bryant
Edward J Nowak
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200807568A publication Critical patent/TW200807568A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

200807568 九、發明說明： 【發明所屬之技術領域】 、本發_實施例-般係關於場效電晶體的應力記憶 法’尤其是關於鰭式或是三閘場效電晶體的應力記憶法。 【先前技術】 馨 電荷載子穿過金氧半導體場效電晶體（MOSEFET) 的通道區域的遷移率直接影響效能。載子的遷移率尤其影 響，荷或電流量，也就是以電子或電洞的形式流過通道的 數量。減少載子遷移率可以減少特定電晶體的轉換速度。 減少載子遷移率也可以減少開和關狀態之間的差異，因此 可以增加對雜訊的敏感度。不同的技術曾被用來改善在這 些元件中的電荷載子遷移率。 舉例來說’平面互補式金屬氧化半導體（CMOS)元 • 件就可以受惠於已知的應力記憶技術所增加的遷移率。這 個技術使用通道區域的機械應力控制，來增強在 (p-FETs)的電洞遷移率以及在nsFETs (n_FETs)的電 子遷移率。在通道區域的單軸拉伸應變（平行於 向）增加了電子遷料並且減少電洞遷料，而在通道區 域的單軸壓縮應變（平行於電流的方向）增加了電洞遷移 率並減少電子遷移率。 尤其是參照第1圖，這個技術開始於平面FET結構200 6 200807568 。FET 200包含設置在晶圓矽層中的源極/汲極區域220之間 的通道區域230，也包括在通道區域230上的多晶矽閘極 210 (1〇2,參考第2a圖）。在形成FET 200的閘極210和源 極/汲極區域220之後，經過適當選擇的應變層250就沉積在 FET結構上（106，參考第2c圖）。舉例來說，壓縮應變層 可以沉積在p-FET上，而拉伸應變層可以沉積在η-FET上。 不論是在形成應變層250之前或之後，都可以進行非 晶化植入步驟以非晶化源極/汲極區域220和閘極多晶石夕 210兩者的矽（104，參考第2b圖）。快速熱退火步驟可以 用來再結晶石夕源極/沒極區域220以及多晶石夕閘極21 〇，使得 應變層250的應變分別「被記憶」在源極/汲極區域22〇和閘 極210的矽和多晶矽中。藉由將拉伸或是壓縮應變導入源 極/汲極區域和閘極中，類似的應變可以施加在通道區域 230 (108)。此外，應變層250可以被移除（11〇)，並且在 晶圓表面沉積第二應變層，以獲得只有單純沉積應變薄膜 • 的優點（112)。 、 然而，這個應力記憶技術無法直接地適用於非平面 FETs (例如，雙閘極即丁3，譬如鰭sFETs或是三閘即^ )。因此目前需要適用於非平面FETs的應力記憶技術。 【發明内容】 有鍍於此，本發明揭露了適用於形成一或多個非平面 200807568 場效電晶體（FETs)，例如鰭式場效電晶體（finFETs)以 及三閘FETs，的應力記憶技術的實施例。這個技術在非平 面FET的多晶矽閘極電極中導入選擇的應變，以施加類似 的應變到FET通道區域，以藉此最佳化;pet的效能，並同 時保護半導體鰭片的源極/汲極區域。尤其，保護帽蓋層形 成在鰭片的源極/汲極區域的上表面上，以在接下來的非晶 化離子植入步驟中保護這些區域。鰭片在植入步驟中被進 一步地保護，因為離子束在和鰭片平行的一平面導向閘極 並且與垂直軸傾斜。因此對鰭片的非晶化以及損害就被限 制住。在植入步驟（可以在形成應變層之前或之後進行） 之後，就進行再結晶退火使得應變層的應變「被記憶」在 多晶碎閘極中。 特別的疋，在本發明的一個實施例中，非平面( 例如fmFET或三閘FET)係形成在基板上。非平面fet可 以包含-半m則，其巾祕/汲極區域在相對的兩端， 而通道區域則設置在源極/没極區域之間的鰭片中央。fet 也可以包括一閘極在相鄰於通道區域之鰭片之上。 保護層（例如，Si〇2或_4)係形成在半導體韓片的 上表壯。根據所形成的FET型式，倾層可以在形成閉 極’或之後形成。舉例來說，如果非平酬了是如聊 或閘fet其巾之—，職保可以在_之後形成 ’使付保護層只形成在_/祕區域上方，而不會在通道 8 200807568 區域的上方。然而如果非平面FET是fmFET，保護層也可 以在閘極之前形成，使得保護層可以位在源極/汲極區域和 通道區域的上方。 如同在傳統的應力記憶技術中，離子被植入以非晶化 閘極。然而本發明於此所揭露的實施例提供了一種新的技 術來植入離子以進一步地避免對鰭片的損害，以及限制鰭 片的源極/汲極區域的非晶化。尤其是，非晶化離子植入步 驟將離子束在和則平行的平面導向閘極，並且以非垂直 角度（也就是讓離子束與垂直軸傾斜）將離子導向到基板 。在鰭片上表面的保護層避免離子穿過源極/汲極的上表面 植入。此外，藉由將離子沿著和鰭片相同的平面導向以及 將離子束無錄傾斜，可以讓離子導人_的相對侧壁 =不會進到鰭片的相對侧壁。因此就可以避傾於韓片 的損害以及對源極/汲極區域的完全非晶化。 接下來在祕上形成騎的應變層。在鮮植入步驟 、口應=層的軸之後，就進行熱退火步驟以再結晶間極， ^及體鰭片上可能在離子植人步驟中被非晶化的區 二。两所述’、這個再結晶步驟使得應變層的應變「被記 S區域上的多晶石夕_中’並因此施加類似的應 雙至鰭片的通道區域中。 變声。在再結晶步驟之後，可以移除應 二贫β夕矛' 交層後，可以選擇性地在FET結構上 一疋閘極上’形成第二應變層，以進-步加強FET通 9 200807568 道區域的應變。 在本方法的另一個實施例中，複數個非平面FETs形成 在相同的基板上。非平面FETs可以各包含一半導體鰭片， 其中具有源極/汲極區域位在相對的兩端，以及一通道區域 設置在源極/汲極區域之間的鰭片中央。FETs也可以每個都 包括一閘極在相鄰於通道區域的縛片上。更進一步地，每 馨 個FETs的鰭片可以位向相同方向或是不同的方向。 保護層（例如，Si〇2或S^N4層）係同時形成在每個鰭 片的上表面上。根據使用本發明的方法所形成的FETS的型 式，保護層可以在閘極形成之前或之後形成。舉例來說， 如果非平面FETs是finFETs或是三閘FETs其中之一，那麼 保護層可以在閘極之後形成，使得保護層只形成在源才亟" 汲極區域上方，而不會在通道區域的上方。然而，如果非 藝平面FETs是finFETs，保護層也可以在閘極之前形成，使得 保護層可以位在源極/汲極區域和通道區域的上方。 如同在傳統的應力記憶技術中，離子被植入每個閘極 中。尤其是，非晶化離子植入步驟將離子在與包括該些鰭 片的平面呈平行的平面導向閘極（也就是將離子束導;)曰 ，亚且以非垂直角度（也就是讓離子束與垂直軸傾斜）的 方向導向基板來達成。 10 200807568 舉例來沉，如果鰭片（例如，第—和第二半導體縛片 i j位向乂目_方向，離子就可關時植人_ (例如， 寿4 F甲1極）’以同時非晶化兩個閘極。換言之，離 子束在平行於兩個半導體則的平面導向閘極。此外，離 子束也可以非垂直肖度（例如介於大約爾度）導向基 ，^角度可《預先決定使得植人步驟不會被基板上的任何 八它特徵（例如，被其他閘極、其他元件等）阻擋。 、在鰭#上絲上的賴層戦離子料雜/汲極區 域的上表面植入。此外，藉由將離子束導成和鰭片相同的 平面方向以及傾斜軒束，離子被導人.的相對侧壁中 ’而不是進到H片的相對侧壁中。如此一來，就可以避免 對鰭片的損害以及H片的源極/汲極區域的完全非晶化。 此外，如果鰭片（例如，第一和第二半導體鰭片）位 向不同的方向，非晶化離子植入步驟可以使用遮罩/步進步 驟來，成。舉例來說，第二半導體則和雜可以被遮住 ★。接著離子可以植人第—閘極。尤其，離子可以導成一束 離子束在與第一半導體鰭片平行的第一平面導向第一閘 ，。離子也可以第一非垂直角（例如介於大約50和80度） 導向基板。角度可以預先決定使得植入步驟不會被基板上 的任何其他特徵（例如遮罩、其他元件等）阻擋。在第一 鰭片上表面上的保護層避免離子穿過源極/汲極區域植入 。此外，藉由將離子導成和第一鰭片同平面並傾斜離子束 200807568 ，而不是第一半導體 ，離子尤其可以導向第一閘極的侧壁 鰭片的侧壁。
在第雜被非晶化後，接著除掉第二半導體籍片和 閘極的遮罩’並遮住第—半導體鰭片和_。接著重複植 2驟。也就是將離子植人第二_。離子尤其被導成離 子束’在和第二半導賴片平行的第二平面導向第二閘極 。離子也可以第二錢直角度（例如介於大觸和8〇度） ¥向基板。角度可以預先決定使得植入步驟不會被基板的 任何其它舰崎（例如鮮、其他元件等）。在第二半 導體鯖片上表面上的職層避免離子穿過雜/汲極區域 植入。此外，藉鱗離子導在和第二鰭片相_平面，以 及傾斜離子束，離子被導向第二_的侧壁，而不是第二 半導體鰭片的侧^。因此，可以避免對於則的損害以及 源極/汲極區域完全非晶化。 適西的應變層接著形成在所有的閘極上。舉例來說， 如果所有要形成的FETS是p廉ETs，就可以沉積一壓縮應 ft：層（例如壓縮氮化層）。如果所有要形成的航岐讀 FETs ’就可以沉積一拉伸應變層（例如拉伸氮化層）。如 果⑽抓和p-FETs兩著都要形成在相同基板上，就可以使 用傳統的技細在基板上形成雙應魏，使得p_FETs以雙 應，層的_部份覆蓋，而n_FETs以雙雜層的拉伸部分 覆蓋。熟知相關技術者可以了解，較佳在非晶化閘極之後 12 200807568 再形成應變層，但應魏也可以在非晶化多晶賴極之前 在離子植入步驟和形成應變層兩個步驟之後，就進行 ^退火製程以再結晶閘極（例如第一和第二閘極），以及 f離子植入步驟中已經被非晶化的半導體鰭片的部份區 V 就是第-和第二半導體鰭片的部份區域）。如前所 述這個再結晶步驟使得應變層的應變「被記憶」在多晶 夕閘極中，因此施加類似的應變進入在閘極下面的鰭片中 的通道區域中。 ▲於再結晶步驟之後，可以移除應變層並且形成另一個 應變層於FET結構上，以進一步加強每個FETs的通道區域 中的應變。 本發明的實施例的各個方面可以藉由之後的詳細描 述以及圖式更加地體會以及了解。細必須了解接下來的 描述指出本發明的較佳實施例以及报多特定的細節，僅是 為了祝明而非關。可以在不雜本發賴精神下在本發 明的實施例的細中進行很多更動以及修改，而本發明的 實施例包括所有這些修改。 【實施方式】 本發明之具體實施例及各種特點和優點將參考非限 13 200807568 制性的實施例來做更完整的說明，並藉由所附的圖式以及 接下來詳細描述做說明。請注意在圖式中所顯示的特點並 非照比例繪製。關於習知的組件以及製程技術的描述都將 省略，以免對於本發明的實施例不必要的混淆。此處所使 用的範例都只是為了說明本發明的實施例所可以實施的 方式，並進一步地讓熟知相關技彳軒者可以實施本發明的實 施例。因此這些範例並非用來限制本發明的實施例的範圍 Ο 如前所述，不同的技術，包括前述並在第丨圖的流程 圖中所示範的應力記憶技術，都被用來改善在平面元件， 例如平面互補式金屬氧化半導體（CM〇s)元件，中的電 射載子的遷移率。很不幸地，這個應力記憶技術沒辦法直 接地轉用到非平面FETs，例如雙閘極FETs (也就是鰭式 FETs)或是三閘FETs。 尤其，一併參考第3a-b圖，非平面FETs 300具有位在 半導體鰭片305相對端點的源極/汲極區域32〇以及設置在 鰭片305中央及源極/汲極區域320之間的通道區域33〇的電 晶體’例如鰭式場效電晶體（fmFETs)以及三閘FETs。閘 極310形成於鰭片3〇5上並相鄰於通道區域32〇 (也就是在 鰭片中央區域的上表面以及相對的侧壁上）。 對於fmFET，鰭片305很薄（例如，閘極31〇長度的大 14 200807568 約四分之-或更少）以確保通道區域·為完全 __，也確輪财害驗通奴應，娜臨界^ 的變異以及額外的汲極漏電流。因此，相鄰於通道 的閘極310提供了二維場效應（也就是在籍片相對兩 所具有的場效應）。 ^ ^對於三赃腿，鰭片305則較厚以提供三維場效 也就是在鰭片相對的兩邊以及在鰭片的上表面所具有的 場效應），卻又夠薄使得通道區域33〇可以維持完全/空乏（ 例如，鰭片的寬高比介於3:2和2:3之間的範圍）。三維場效 應相較於平面電晶體，可崎到更大__流以及^ 短通道特性。 " 這樣的非平面FETs 300的通道區域33〇可因應力記憶 而有利地·載子遷料。然而，前述並在第丨圖中所顯 示的應力記憶技術並不適用於非平面FETs3〇〇，因為在非 平面FET (例如，flnFET或三閘咖）中的半導體鰭片3〇5 非常易碎，而且在多晶矽閘極31〇以離子植入步驟1〇4中被 非晶化時容易損壞。此外，植入步驟1〇4可以非晶化縛片 305的源極/汲極區域320，使得再結晶鰭片3〇5的步驟1〇8 可能變得困難’因為鰭片305並非整體結晶結構的_部分 有鑑於此，此處所描述者為適用於形成一或多個非平 15 200807568 面場效電晶體（FETs)，例如鰭式場效電晶體（finFETs) 和二閘FETs，的應力記憶技術之具體實施例。該技術包括 在非平面FET的多晶矽閘極電極施加選定的應變，以施加 類似的應變至FET通道區域，來最佳化FET的效能，同時 保護半導體鰭片的源極/汲極區域。尤其是對於每個FET而 言’保護帽蓋層形成在鰭片的源極/汲極區域的上表面上， 以在接下來的非晶化離子植入步驟保護這些區域。鰭片可 以在植入步驟中被進一步保護，因為離子束在平行於鰭片 的平面導向閘極，並且與垂直軸傾斜。如此一來，可以限 制對鰭片的非晶化以及損害。在植入步驟（可以在應變層 形成之前或之後發生）之後，就進行再結晶退火使得應變 層的應變「被記憶」在多晶矽閘極中。 請參照第4圖，更特別地，在本發明的一個實施例中
半V體非平面FET結構（例如βηρΕΤ結構或是三閘FET 、、、。構其中之一）係形成在基板仙丨上。特別地，半導體鰭 片505可以被形成以及設置在11型或是❹型朽必^丁或是三閘 FET^500 (凊見第5_6圖）其中之一中。鰭片5〇5可以石夕形成 ’亚且可以軸具有雜/祕區域52()在相制兩端，以 及具有设置在源極/汲極區域之間的通道區域53()。源極/ 汲極區域 P型FET其巾之-。此外，包括閘極介電層和多日⑽閘極導 體的閑極別可以形成相鄰於韓片505的通道區域530 (例 士閘極510係形成在鰭片5〇5的上表面上以及中央區域的 16 200807568 相對侧壁）。 保護層550形成在半導體鰭片5〇5的上表面5〇6上，以 覆蓋源極/汲極區域520(401)。舉例而言，保護層55〇可以 藉由沉積氧化層（例如Si〇2)或氮化層（例如Si3N4)來形 成， _ 依照使用本發明的方法所形成的FET型式（例如， fmFET或三閘FET)，保護層可以在閘極形成(4〇3_4〇4)之前 或之後形成。尤其是，如果非平面FET 500是fmFET或三 閘FET其中之一，那麼保護層550可以在閘極51〇之後形成 使付保瘦層550只有位在源極/汲極區域52〇的上方，而不 會在通道區域503的上方。然而，若非平面fet 500是 fmFET，保護層550可以在閘極510之前形成，使得保護層 550位在源極/汲極區域520和通道區域530兩者的上方。因 為finFET在通道區域的相對兩邊產生場效應，而不是在上 瞻表面’所以finFET通道區域的上表面上的保護層不會干擾 FET的效能。 和傳統的應力記憶技術（請參考與第1圖相關的敘述 )一樣，離子被植入閘極510以非晶化閘極510(406)。也就 是說’離子使用電場以加速至所需的能量，並且導成一束 離子束570朝向閘極510的表面（請參考第6圖）。離子的能 里决疋了植入的深度’因此這個能量可以預先決定以確保 17 200807568 乡晶石夕閘極510會在植入步驟中完全被非晶化。然而此處 所揭露的方法的實施例提供了一種新的技術來植入離子 以進一步避免鰭片505的損害，並且限制鰭片5〇5的源極/ 汲極區域520的非晶化。尤其是，非晶化離子植入步驟(4〇6) 係藉由將離子在平行包含鰭片5〇5平面的平面555導向閘 極510，並將離子以非垂直角度（也就是將離子束57〇與垂 直軸傾斜）導向基板來達成。在鰭片5〇5的上表面5〇6上的 • 保護層550避免離子穿過源極/汲極區域520的上表面被植 入。此外，藉由將離子束570導向和鰭片相同的平面555中 以及傾斜離子束，離子可以被導向閘極的相對侧壁511， 而不是進到鰭片505的相對侧壁5〇7。如此就可以避免對鰭 片505的損害以及對鰭片5〇5的源極/汲極區域52〇的完全非 晶化。 接著在FET結構500的上面，尤其是閘極51〇上（41〇 參考第7圖）’形成適當的應變層560。舉例來說，壓縮 應變層（例如壓縮氮化層）可以沉積於在p-FET上，或是 拉伸應變層（例如拉伸氮化層）可以沉積於在n-FET上。 熟知相關技術者可以了解，雖然較佳是在閘極多晶矽被非 晶化之後才形成應變層，應變層也可以在非晶化多晶石夕閘 極前形成。 在離子植入步驟406和形成應變層410兩個步驟之後 ，就進行熱退火步驟以再結晶閘極51〇以及在離子植入步 18 200807568 驟412中被非晶化的半導體鰭片505的部份區域。如前所述 ，這個再結晶步驟會導致應變層560的應變「被記憶」在 通道區域530上方的多晶矽閘極51〇中，因此在鰭片505的 通道區域530施加了類似的應變。於再結晶步驟之後，可 以移除應變層550 (414)。 選擇性地，在移除第一應變層550 (步驟414)之後， • 可以在FET結構5〇〇上，尤其是在閘極510之上形成第二應 變層，以進一步強化通道區域53〇的應變（416)。 一旦所需要的應變被施加在FET 500的通道區域530 上，就可以進行傳統的製造步驟以完成FET結構500。 參照第8圖，在本方法的另一個實施例中，複數個非 平面FETs (例如複數個frnFETs或三閘FETs )係使用傳統 的製造技術形成在基板上（8〇1)。FETs可以形成使其位向 相同的方向（請參考第9和1〇圖中的FETs 900a-b)或是不 同的方向（請參考第12圖中的FETs 1200a-b) (802)。尤其 ’半導體鰭片905a-b、1205a-b (也就是第一和第二半導體 鰭片）係形成在基板90卜1201上，並設置於p型及/或n型 fmFETs或三閘FETs 900a-b、1200a-b之中。半導體鰭片 900a-b、1200a-b可以矽形成，而且可以形成具有源極\汲極 &域920a-b、1220a-b在相對的兩端，及通道區域930a-b、 1230a-b設置在源極\没極區域92〇a_b、1220a-b之間的中央 19 200807568
區域。每個鰭片905a-b、1205a-b的源極\汲極區域920a-b、 1220a-b以及通道區域930a-b、1230a-b可以因η型或p型FET 而適當地摻雜。 在鰭片形成之後，包括閘極介電層和多晶矽閘極導體 的閘極910a-b、1210a-b係形成以相鄰於每個鰭片9〇5a_b、 l2〇5a-b的通道區域930a-b、1230a-b。舉例來說，第一閘極 910a、1210a可以形成以相鄰於第一鰭片905a、12〇5a的第 一通道區域930a、1230a (也就是在第一半導體鰭片中央 的上表面以及相對的侧壁）。第二閘極91〇b、121〇b也可以 同時形成以相鄰於第二半導體鰭片9〇5b、i2〇5b的第二通 道區域930b、1230b (也就是在第二半導體韓片中央^ 二上表面以及第二相對的側壁）。 、
m9〇5a七、職七的上表面上，覆蓋於源極/沒極區 域920a-b、1220a-b的上方⑽）。舉例來說， 補仏點的上絲906a上，㈣二保護層9鄉_ - +導體鰭㈣5b的相對端點的上表猶你上 弟 層(例如嶋)可以藉由沉 = 兄 )或氮化層（例如SigHO來形成。 ^如^02 依照使財發日⑽权所軸_平㈣式的場效 20 200807568 電晶體（例如fmFETs或三閘FETs)，保護層（例如層95〇a-b )可以在閘極形成之前或之後形成（803-804)。舉例來說 ，如果非平面FETs是fmFETs或三閘FETs其中之一，那麼 保濩層可以在閘極之後形成，使得保護層只有位在源極/ 汲極區域的上方，而不會在通道區域的上方。然而若非平 面FET是finFETs，保護層可以在閘極之前形成，使得保護 層位在鰭片的源極/汲極區域和通道區域兩者的上方。 和傳統的應力記憶技術一樣，離子被植入每一個閘極 以非晶化閘極910a-b、1210a_b (806)。也就是說，離子使 用電場以加速至所需的能量，並且導成一束離子束朝向閘 極的表面。離子的能量決定了植入的深度，因此這個能量 可以預先決定以確保多晶石夕閘極會在植入步驟中完全被 非晶化。然而，此處所揭露的方法的實施例提供了 一種新 的技術來植入離子以進一步避免鰭片的損害，並且限制鰭 片的源極/汲極區域的非晶化。非晶化離子植入步驟獅尤 其是將離子在平行包含鰭片平面的平面中導向閘極（8〇7 )，並將離子以非垂直角度（也就是相對垂直軸傾斜離子 束）導向基板（808)來達成。 舉例來就’請參考第9-11圖，如果鰭片（例如第一和 =二半導體鰭片905a-b)係位向相同的方向，離子可以同 時被植入間極（例如第一和第二閘細㈣），以同時非晶 化兩個閘極91〇a-b。換句話說，離子束97〇在與兩個半導體 21 200807568 鰭片905a-b平行的平面955被導向閘極91〇a_b (8〇7，參照 第10圖）。此外，離子束97〇也被以非垂直角度98〇 (例如 大約50和80度之間）導向基板901 (808，參考第11圖 角度980可以預先決定，使得植入步驟不會被基板上的任
何其他特徵所阻擋（例如第丨丨圖所示的其他閘極、其他元 件等等）。 N • 在鰭片905a七的上表面上的保護層避免離子穿過源極 /汲極區域92〇a_b的上表面被植入。此外，藉由將離子束97〇 導向和鰭片905a-b相同的平面，以及將離子束97〇傾斜，離 子被^"進閘極91〇a-b的相對侧壁911a-b中，而不是進到鰭 片905a-b的相對側壁9〇7a-b中。如此一來，就可以避免對 鰭片905a-b的損害以及對鰭片9〇5a七的源極/汲極區域 920a-b的完全非晶化。 _ 此外，請參考第1L14圖，如果鰭片（例如第一和第二 半導體鰭片1205a-b)位向不同的方向（例如鋸齒的圖案） ，非晶化離子植入步驟（806)可以使用遮罩/步進的步驟 來達成。舉例來說，第二半導體鰭片2205b和閘極12i〇b可 以被遮住（例如第13圖中的遮罩129〇b)。接著離子可以被 植入第一閘極121〇a。尤其是，離子可以導成離子束127如 在平行於第一半導體鰭片1205a的第一平面1255a導向第 一閘極1210a (807)。離子可以第一非垂直角128〇a (例如 介於大約50和80度）導向基板1201。角度i28〇a可以預先 22 200807568 决疋，使彳于植入步驟不會被基板上的任何其他特徵所阻撞 (例如圖中所示的遮罩1290b、其他元件等）。在第一鳍片 1205a的上表面上的保護層125〇a避免離子穿過源極/汲極 區域1220a被植入。此外，藉由將離子導向和第一鰭片 1205a相同的平面1255a並且傾斜離子束1270a，離子特別被 導向第一閘極1210a的侧壁1211a，而不是朝向第一半導體 鰭片1205a的侧壁1207a。 在第一閘極1210a被非晶化之後，第二半導體鰭片 1205b和閘極的遮罩被移除，而第一半導體鰭片12〇5a和閘 極被遮住（參考第14圖中的遮罩1290a)。接著重覆植入步 驟。也就是將離子植入第二閘極12i〇b。尤其是，離子被 導成離子束1270b，以平行於第二半導體鰭片12〇5b的第二 平面1255b導向第二閘極1210b。離子也以非垂直角度 1280b(例如介於大約50和80度）導向基板12〇1。角度128〇b 可以預先決定，使得植入步驟不會被基板上的任何其他特 徵（例如圖中所示的遮罩1290a、其他元件等）所阻擔。 在第二鰭片1205b的上表面上的保護層1250b避免離子穿 過源極/没極區域1220b被植入。此外，藉由將離子導成和 弟二鰭片1205b相同的平面1255b並且傾斜離子束1270b， 離子特別被導向第二閘極1210b的侧壁1211b，而不是朝向 弟'一半^^體縛片1205b的側壁1207a。如此一來，可以避免 對鰭片1205a-b的損害以及對鰭片I205a-b的源極/汲極區域 1220a-b的完全非晶化。 23 200807568 適當的應變層可以接著被形成於所有的閘極（810) 上（參考第15圖中在FETs900a-b的閘極910a-b上的應變層 960)。特別地是，如果所有將要形成的!^丁8 9〇〇a-bgpS FETs，那麼就可以沉積一壓縮應變層960 (例如壓縮氮化 層）。但是，如果所有將要形成的1^丁8 9〇〇a-b為η型FETs ，那麼就可以沉積一拉伸應變層960 (例如拉伸氮化層）。 如果n-FETs 900a和p-FETs 900b要形成在相同的基板上，就 可以使用傳統的技術形成雙應變層於基板上，使得n_FETs 900a被雙應變層960的拉伸部分961a所覆蓋，而p-FETs 900b被雙應變層960的壓縮部份961b所覆蓋。熟知相關技 術者可以暸解應變層960,較佳地係在閘極9i〇a_b非晶化之 後形成，應變層960也可以在步驟806之非晶化多晶矽閘極 之前形成。 在離子植入步驟（806)和應變層形成（810)的步驟 之後，就進行熱退火步驟以再結晶閘極（即第一和第二閘 極）’以及在離子植入步驟（812)中可能被非晶化的半導 體鰭片的部份區域（即第—和第二半導體鰭片的部份區域 如前所述，這個再結晶步驟使得應變層的應變「被記 憶」在多晶石夕閘極中，並因而將類似的應變施加在閘極下 面的鰭片中的通道區域中。 於再結晶步驟之後，應變層可以被移除（814)，而且 24 200807568 另一個應變層可以選擇性地形成在FET結構上，以進一步 強化每個FETs的通道區域中的應變（816)。 一旦所需要的應變已經施加在FETs 90〇a-b、120(k_b 的通道區域930a-b、1230a_tUi，就可以進行傳統的製程步 驟以完成FET結構（818)。 因此，前面所揭露的是適用於形成一或多個非平面 FETs (例如：fmFETs或三閘FETs)的應力記憶技術的實 施例。該技術在非平面FET的多晶矽閘極電極中引致選定 的應變，以施加類似的應變至FET的通道區域，因而最佳 化FET的效能，並且同時保護半導體鰭片的源極/汲極區域 。特別地是，對每個FET而言，保護帽蓋層係形成在鰭片 的源極/汲極區域的上表面上，以在接下來的非晶化離子植 入步驟中保護這些區域。這些鰭片可以在植入步驟中被進 一步保濩，因為離子束以在和鰭片平行的平面以相對於垂 直軸傾斜的方式導向閘極。因此限制了對鰭片的非晶化以 及損害。在植入步驟（可以在應變層形成之前或之後進行 )之後，就進行再結晶退火，使得應變層的應變「被記憶 」在多晶矽閘極中。藉著根據本發明的方法所形成的非平 面FETs ’、可以增加FET的驅動電流，以導致電路延遲的減 少以及/或能量消耗的減少。根據本發明的方法所形成的非 平面FETs可以進一步地應用以減少電路密度，並因而減少 製造的成本，因為可以在電路中加人較少_片以達到相 25 200807568 同的轉換速率
關於特定實施的描述清楚的顯示本發明的特 以在不悖離本發明的精神1Γ，應用現有的 及"雍田二-或疋使用於不同的應用。因此，這樣的修改以 ，二該、被視為所揭露的實施例所均等的範圍以及涵 # θ ΛΑ。清注意此處所使用的語法或是術語都是為了說明 二二而非用以限制本發明。因此熟知__者可以了 的實施例可以在所_中請專娜_精神以 及辄圍中進行修改以實行。 【圖式簡單說明】 一本發明的實施例將可藉由詳細的描述並參考下列的 圖示得到清楚的了解： 弟1圖係說明應力記憶技術的示意圖； 第2 a- C圖係說明根據第1圖的方法部分完成的平面 FET200的示意圖； 第3 a_b圖分別為說明例示的非平面FET 3 〇 〇的剖面圖\ 以及上視圖； 第4圖係說明本發明的方法的一實施例的流程圖； 第5圖係根據第4圖的方法所形成部分完成的非平面 FET500的示意圖； 第6圖係根據第4圖的方法所形成的部分完成的非平 面FET 500的示意圖； 第7圖係根據第4圖的方法所形成的部分完成的非平 26 200807568 面FET 500的示意圖； 第8圖係說明本發明的方法的另一實施例的流程圖； 第9圖係根據第8圖的方法所形成的複數個部分完成 的非平面FET900a-b的示意圖； 第10圖係根據第8圖的方法所形成的複數個部分完成 的非平面FET900a-b的示意圖； 第11圖係根據第8圖的方法所形成的複數個部分完成 的非平面FET900a-b的示意圖； 第12圖係根據第8圖的方法所形成的複數個部分完成 的非平面FET 1200a-b的示意圖； 、第13-14圖係根據第8圖的方法所形成的複數個部分完 成的非平面FET1200a-b的示意圖·， 第15圖係根據第8圖的方法所形成的複數個完成 的非平面FET 900a-b的示意圖 0 【主要元件符號說明】 200 :平面 FET 330 :通道區域 210 ·多晶砍閘極 401 ·基板 220 ·源極/>及極區域 500 :非平面FET 230 =通道區域 503 :通道區域 250 :應變層 505 :半導體鰭片 300 :非平面FETs 506 ·上表面 3〇5 半導體鰭片 507 :側壁 310 ·閑才亟 510 :閘極 320 ·源極/>及極區域 511 :側壁 27 200807568
520 :源極/汲極區域 530 :通道區域 550 :保護層 555 :平面 560 :應變層 570 :離子束
900a-b ： FET 901 ··基板 905a-b :半導體鰭片 906a-b :上表面 907a-b :側壁 910a-b :閘極 911a-b :側壁 920a-b :源極\汲極區域 930a-b :通道區域 950a-b :保護層 955 :平面 960 :應變層 961a :拉伸部分 961b :壓縮部份 970 :離子束 980 :角度 1200a-b ： FET 1201 :基板 1205a-b :半導體鰭片 1207a-b :侧壁 1210a-b :閘極 1211a-b :側壁 1220a-b ··源極\汲極區域 1230a-b :通道區域 1250a«b :保護層 1255a-b :平面 1270a-b :離子束 1280a-b :角度 1290a-b :遮罩 28

Claims (1)

  1. 200807568 十、申請專利範圍·· 1. -種形成-場效電晶_方法，該方法包含： 形成一閘極於一半導體H jy . 、身 聪一曰片之一上表面及相對的侧壁上 ’並相鄰於該,鰭片之一通道區域· 形成-保護層於該鰭片之源極級極區域上方之該上表面 上； 植入離子至該閘極以非晶化該閑極，其中該植入步驟包含
    1該離子在與該則平行之_平面並以—非垂 閘極； 形成一應變層於該閘極上；以及 進行一熱退火製程以再結晶該閘極。 2.如申請專利範圍第i項所述之方法，其中該形成該應變層之 步驟包含以下其中之-:形成—拉伸氮⑽，及—壓縮氮化層 3.如申請專利範圍第i項所述之方法，其中該形成該應變層之 步驟包含町其中之在雜人該離子之後形成該應變層， 以及在該植入該離子之前形成該應變層。 4·如，請專利範圍第1項所述之方法，其巾該場效電晶體係一 鰭式場效電晶體喝且其找形成該倾層之步驟包含以下其 中之一 ··在該形成該閘極之後形成該保護層，使得該保護層僅 形成在該源極/汲極區域之上，以及在該形成該閘極之前形成 29 200807568 該保漢層’使彳于該保護層均形成在該源極/没極區域以及該通 道區域^。 5·，申請專利範圍第1項所述之方法，其中該場效電晶體係三 閘場效電晶體，而且其巾該形成該保護層之步驟包含在該形成 該閘極之後形成該保護層，使得該保護層僅形成在該源極級 極區域之上。 6· 一種形成一場效電晶體之方法，包含： 形成一閘極於一半導體鮪片之一上表面及相對的侧壁上 ，並相鄰於該鰭片之一通道區域； 形成一保護層於在該鰭片之源極/汲極區域上方之該上表 面上； 鍵植^離子至該閘極中以非晶化該閘極，其中該離子在與該 -曰片平行之一平面並以一非垂直角度導向該閘極； 形成一第一應變層於該閘極上； 進行一熱退火製程以再結晶該閘極； 移除該第一應變層；以及 形成一第二應變層於該閘極上。 展如^月專利範圍第6項所述之方法，其中該形成該第一應變 运及忒形成該第二應變層之步驟各包含形成以下其中之一 一 拉伸氮化層及一壓縮氮化層。 、 · 30 200807568 8·如申請專利範圍第6項所述之方法，其中該形成該第一應變 層之步驟包含以下其中之一：在該植入該離子之後形成該第一 應變層’以及在植入該離子之前形成該第一應變層。 9·如申請專利範圍第6項所述之方法，其中該場效電晶體係一 鰭式場效電晶體，而且其中該形成該保護層之步驟包含以下其 中之一 ··在該形成該閘極之後形成該保護層，使得該保護層僅 形成在該源極/汲極區域之上，以及在該形成該閘極之前形成 該保護層，使_倾層均軸在該_級極區域以及該通 道區域之上。 1一〇·如申明專利範圍第6項所述之方法，其中該場效電晶體係 三閘場效電晶體’而且其中該形成該保之步含在該形 成該閘極之伽成魏護層’使得雜護層僅碱在該源極/ >及極區域之F。
    11· 一種形成複數個場效電晶體之方法，包含： 形成一弟一閘極於一第一丰篆雜此u Ms . i w k 千蛉體鮪片之一第一上表面以 及弟-相·繼上，並姆於辦— ，以及形成-第二閘極於一第一丰‘:曰片#、、£域 及第二相對的上，並相體㈣之—第二上表面以 • 邻州於5亥弟二鰭片之一第二通道區域 9 形成一保護層於該第一鰭片 外墙 μ主二L ” 乃之弟一源極/汲極區域上方之 该弟一上表面上，以及該第二鈇 *曰月之第二源極/没極區域上方 200807568 之該第二上表面上； 第一 雜及該第二驗中明時非晶化該 第-半钟射雜碌㈣含觸離子在與該 預 ΐ之====彻㈣恤-平面並以一 角度ν向該弟一閘極及該第二閘極； 形成一應變層於該第-閘極及該第二閘極上；以及 進仃-熱退火製独再結晶該第—祕及該第二閉極。 ，其_成該應變層 V 1 π成以下其中之—：—拉伸氮化層、—雙應變氮化 層、以及一壓縮氮化層。 i·如申4專她圍第丨丨項所述之方法，其巾該場效電晶體係 .、、、曰式場效電紐，而且其巾該軸該保護層之步驟包含以下其 中之·在該形成該第一閘極及該第二閘極之後形成該保護層 ’以及在該形成該第—祕及該第二閘極之前形成該保護層。 1 一4·如申凊專利範圍第η項所述之方法，其中該場效電晶體係 二閘場效電晶體，而且其中該形成該保護層之步驟包含在該形 成該第一閘極及該第二閘極之後形成該保護層。 15·如申請專利範圍第η項所述之方法，其中該預設角度的範 圍係大約50至80度之間。 32 200807568 16· —種形成複數個場效電晶體之方法，包含· 形成一第-閘極於-第-半導體綠片之—第—上表面以 及第-相對的侧壁上，並相鄰於該第1片之一第一通道區域 ’以及形成-第二閘極於-第二半導體糾之—第二上表面以 及第二相對的侧壁上’並相祕該第二鰭片之—第:通道區域 9 上 形成-保護層於第-源極/没極區域上方之該第一上表面 ，以及於苐^一源極/没極區域上方之該第-上表面上· 植入離子至該第-閘極以非晶化該第Γ閘極，^該植入 步驟包含將該離子在與該第-半導體鰭片平行之—第面 並以一弟一非垂直角度導向該第一閘極； 植入離子至該第二閘極以非晶化該第二間極，其中該植入 步驟包含將該離子在與該第二半導體鰭片平行之—第二平面 並以一弟二非垂直角度導向該第二閘極； 形成-應變層於該第-閘極及該第二閘極上；以及 進打-熱敎齡以再結晶該第—雜及該第二閉極。 17·如申請專利範圍第16項所述之方法，進一步包含在將該離 子植入該第-閘極之前，遮住該第二鰭片以及該第二間極，·以 及在將該離子植人該第二馳之前，遮住該第—鰭片以及該第 一閘極。 18.如申請專利範圍第16項所述之方法，進一步包含決定該第 角度及《亥第一角度，以石雀保該第—閉極之該植入以及該第二 33 200807568 閘極之該植入沒有被擋住。 19. 如申請專利範圍第16項所述之方*，其中該形成該應變層 之步驟包含形成以下其中之—：_拉伸氮化層、—雙應變氮化 層、以及一壓縮氮化層。 20. 如申請專利範圍第16項所述之方法，其中若是該場效電晶 體係鰭式場效電晶體，則該保護層可以在該形成該第一閘極和 該第二閘極之前或之後形成，而且其中若是該場效電晶體係三 閘場效電晶體，該保護層只可以在該形成該第一閘極和該第二 閘極之後形成。
    34
TW096112636A 2006-04-21 2007-04-11 Finfet/trigate stress-memorization method TW200807568A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/379,581 US7341902B2 (en) 2006-04-21 2006-04-21 Finfet/trigate stress-memorization method

Publications (1)

Publication Number Publication Date
TW200807568A true TW200807568A (en) 2008-02-01

Family

ID=38619987

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096112636A TW200807568A (en) 2006-04-21 2007-04-11 Finfet/trigate stress-memorization method

Country Status (3)

Country Link
US (1) US7341902B2 (zh)
CN (1) CN100505188C (zh)
TW (1) TW200807568A (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7678630B2 (en) * 2006-02-15 2010-03-16 Infineon Technologies Ag Strained semiconductor device and method of making same
EP1892765A1 (en) * 2006-08-23 2008-02-27 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for doping a fin-based semiconductor device
JP2009054705A (ja) * 2007-08-24 2009-03-12 Toshiba Corp 半導体基板、半導体装置およびその製造方法
US7902005B2 (en) * 2007-11-02 2011-03-08 Infineon Technologies Ag Method for fabricating a fin-shaped semiconductor structure and a fin-shaped semiconductor structure
US20090152626A1 (en) * 2007-12-18 2009-06-18 Texas Instruments Incorporated Super Halo Formation Using a Reverse Flow for Halo Implants
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8124487B2 (en) * 2008-12-22 2012-02-28 Varian Semiconductor Equipment Associates, Inc. Method for enhancing tensile stress and source/drain activation using Si:C
US8969969B2 (en) * 2009-03-20 2015-03-03 International Business Machines Corporation High threshold voltage NMOS transistors for low power IC technology
US8039349B2 (en) * 2009-07-30 2011-10-18 Globalfoundries Inc. Methods for fabricating non-planar semiconductor devices having stress memory
US20110147804A1 (en) * 2009-12-23 2011-06-23 Rishabh Mehandru Drive current enhancement in tri-gate MOSFETS by introduction of compressive metal gate stress using ion implantation
US8709928B2 (en) * 2010-01-19 2014-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor fin device and method for forming the same using high tilt angle implant
US8729627B2 (en) * 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US9461169B2 (en) * 2010-05-28 2016-10-04 Globalfoundries Inc. Device and method for fabricating thin semiconductor channel and buried strain memorization layer
CN101969047B (zh) * 2010-08-12 2014-02-12 电子科技大学 用于制备应变沟道cmos的等效应变记忆方法
US8551845B2 (en) 2010-09-21 2013-10-08 International Business Machines Corporation Structure and method for increasing strain in a device
US8748272B2 (en) 2011-01-14 2014-06-10 Institute of Microelectronics, Chinese Academy of Sciences Method of introducing strain into channel and device manufactured by using the method
CN102593001B (zh) * 2011-01-14 2015-01-14 中国科学院微电子研究所 向沟道中引入应变的方法和使用该方法制作的器件
JP5271372B2 (ja) * 2011-03-18 2013-08-21 株式会社東芝 半導体装置の製造方法
CN102983104B (zh) * 2011-09-07 2015-10-21 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法
CN103021827B (zh) * 2011-09-27 2015-07-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应管、cmos鳍式场效应管的形成方法
US8697523B2 (en) 2012-02-06 2014-04-15 International Business Machines Corporation Integration of SMT in replacement gate FINFET process flow
US20130237026A1 (en) * 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Finfet device having a strained region
CN103515231B (zh) * 2012-06-20 2016-12-07 中芯国际集成电路制造(上海)有限公司 FinFET制造方法
CN103779281A (zh) * 2012-10-19 2014-05-07 德州仪器公司 制作晶体管的方法
CN103839822B (zh) * 2012-11-27 2017-08-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
EP2741320B1 (en) 2012-12-05 2020-06-17 IMEC vzw Manufacturing method of a finfet device with dual-strained channels
DE102013106539B4 (de) * 2013-03-12 2020-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren zur Verifikation eines Layouts für Polysilizium-Zellrandstrukturen in FinFET-Standardzellen
CN104517839A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种鳍形场效晶体管结构及其制作方法
US9252271B2 (en) * 2013-11-27 2016-02-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making
US9373512B2 (en) 2013-12-03 2016-06-21 GlobalFoundries, Inc. Apparatus and method for laser heating and ion implantation
JP6361180B2 (ja) * 2014-03-10 2018-07-25 富士通セミコンダクター株式会社 半導体装置の製造方法
CN105097536A (zh) * 2014-05-12 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
TWI633451B (zh) * 2014-06-04 2018-08-21 聯華電子股份有限公司 平面設計至非平面設計之轉換方法
US9577100B2 (en) 2014-06-16 2017-02-21 Globalfoundries Inc. FinFET and nanowire semiconductor devices with suspended channel regions and gate structures surrounding the suspended channel regions
CN105784743B (zh) * 2014-12-24 2019-02-15 中芯国际集成电路制造(上海)有限公司 栅氧化层失效分析方法
CN104900528B (zh) * 2015-04-13 2018-06-22 上海华力微电子有限公司 一种利用应力记忆技术制造FinFET结构的方法
US9431521B1 (en) 2015-09-18 2016-08-30 International Business Machines Corporation Stress memorization technique for strain coupling enhancement in bulk finFET device
KR102385567B1 (ko) 2017-08-29 2022-04-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN109599338B (zh) * 2017-09-30 2022-04-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2019132863A1 (en) 2017-12-26 2019-07-04 Intel Corporation Stacked transistors with contact last
CN111133584A (zh) * 2018-01-12 2020-05-08 英特尔公司 改进沟道应力的隔离壁应力源结构及其制造方法
US11430814B2 (en) 2018-03-05 2022-08-30 Intel Corporation Metallization structures for stacked device connectivity and their methods of fabrication
KR102414957B1 (ko) 2018-06-15 2022-06-29 삼성전자주식회사 반도체 장치의 제조 방법
US11450571B2 (en) * 2018-09-27 2022-09-20 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413802B1 (en) 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6593181B2 (en) 2001-04-20 2003-07-15 International Business Machines Corporation Tailored insulator properties for devices
JP2003229568A (ja) 2002-02-04 2003-08-15 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6774015B1 (en) 2002-12-19 2004-08-10 International Business Machines Corporation Strained silicon-on-insulator (SSOI) and method to form the same
CN1320641C (zh) * 2002-12-19 2007-06-06 国际商业机器公司 形成隔离层的方法和鳍片场效应晶体管
KR100521382B1 (ko) * 2003-06-30 2005-10-12 삼성전자주식회사 핀 전계효과 트랜지스터 제조 방법
US6916694B2 (en) 2003-08-28 2005-07-12 International Business Machines Corporation Strained silicon-channel MOSFET using a damascene gate process
US6951783B2 (en) * 2003-10-28 2005-10-04 Freescale Semiconductor, Inc. Confined spacers for double gate transistor semiconductor fabrication process
US8008724B2 (en) 2003-10-30 2011-08-30 International Business Machines Corporation Structure and method to enhance both nFET and pFET performance using different kinds of stressed layers

Also Published As

Publication number Publication date
US7341902B2 (en) 2008-03-11
US20070249130A1 (en) 2007-10-25
CN100505188C (zh) 2009-06-24
CN101060085A (zh) 2007-10-24

Similar Documents

Publication Publication Date Title
TW200807568A (en) Finfet/trigate stress-memorization method
US7906814B2 (en) Fin field effect transistor having low leakage current and method of manufacturing the FinFET
US7449753B2 (en) Write margin improvement for SRAM cells with SiGe stressors
US8039843B2 (en) Semiconductor wafer, semiconductor device and method of fabricating the same
US7547947B2 (en) SRAM cell
CN100378957C (zh) 半导体结构以及形成半导体晶体管的方法
US8916928B2 (en) Threshold voltage adjustment in a fin transistor by corner implantation
US8247275B2 (en) Strain engineering in three-dimensional transistors based on globally strained semiconductor base layers
CN107958873B (zh) 鳍式场效应管及其形成方法
US20160293734A1 (en) Forming punch-through stopper regions in finfet devices
US20050272190A1 (en) Methods of fabricating fin field-effect transistors having silicide gate electrodes and related devices
US20150041858A1 (en) 3d transistor channel mobility enhancement
US20120025312A1 (en) Strain Engineering in Three-Dimensional Transistors Based on a Strained Channel Semiconductor Material
JP2006522488A (ja) Ｆｉｎｆｅｔデバイス中の構造を形成する方法
US20110027978A1 (en) Methods for fabricating non-planar semiconductor devices having stress memory
CN108122976B (zh) 半导体结构及其形成方法、以及sram
US20150270399A1 (en) Semiconductor structure and method for manufacturing the same
WO2013040833A1 (zh) Sram单元及其制作方法
US20150137235A1 (en) Finfet semiconductor device having local buried oxide
CN102569395A (zh) 半导体器件及其形成方法
TWI805947B (zh) 水平gaa奈米線及奈米平板電晶體
CN103378129B (zh) 一种半导体结构及其制造方法
US10714477B2 (en) SiGe p-channel tri-gate transistor based on bulk silicon and fabrication method thereof
WO2013040835A1 (zh) Sram单元及其制作方法
CN109087859A (zh) 一种半导体器件的制造方法