CN104517839A - 一种鳍形场效晶体管结构及其制作方法 - Google Patents
一种鳍形场效晶体管结构及其制作方法 Download PDFInfo
- Publication number
- CN104517839A CN104517839A CN201310450978.3A CN201310450978A CN104517839A CN 104517839 A CN104517839 A CN 104517839A CN 201310450978 A CN201310450978 A CN 201310450978A CN 104517839 A CN104517839 A CN 104517839A
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- shaped
- semiconductor structure
- shaped semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title abstract description 33
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 46
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 239000000377 silicon dioxide Substances 0.000 claims description 23
- 235000012239 silicon dioxide Nutrition 0.000 claims description 22
- 239000007772 electrode material Substances 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 abstract description 3
- 239000000243 solution Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/62—Fin field-effect transistors [FinFET]
- H10D30/6212—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
- H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种鳍形场效晶体管结构及其制作方法，所述制作方法包括：1）于半导体衬底表面形成具有间隔排列的刻蚀窗口的掩膜层；2）藉由所述刻蚀窗口于所述半导体衬底中刻蚀出至少一个顶部截面为矩形、底部截面为梯形的鳍形半导体结构；3）去除所述掩膜层，并于所述鳍形半导体结构表面形成介质层；4）于所述鳍形半导体结构表面沉积高应力SiN层，使所述鳍形半导体结构产生应力；5）去除所述高应力SiN层。本发明通过两次刻蚀于硅衬底中刻蚀出顶部为矩形、底部为梯形的鳍形半导体结构，并通过高应力的SiN层使所述鳍形半导体结构具有应力，可以有效提高鳍形场效晶体管的性能。本发明方法简单，与现有的CMOS工艺兼容，容易实现产业化。
Description
技术领域
本发明涉及一种半导体结构及其制作方法，特别是涉及一种鳍形场效晶体管结构及其制作方法。
背景技术
在摩尔定律和等比例缩小的原则下，当今集成电路器件尺寸越来越小，集成电路工艺不断进化，场效应晶体管（Field Effect Transistor，FET）的沟道长度不断减小。沟道长度不断减小，可以实现器件面积不断减小，这样相同面积的晶圆上可以生产出更多晶片，从而可以降低晶片成本。一般工艺的特征尺寸即最小沟道长度，例如，28nm工艺是指其场效应晶体管的最小沟道长度为28nm。当工艺进化到28nm以下时，平面工艺越来越难制造，原因在于当沟道长度太小时，器件的漏极和源极间的漏电越来越大，以致漏电程度大到无法制作逻辑电路的程度。
为了解决上述的技术问题，英特尔宣布下一代22nm将采用三栅（TRI-GATE）结构，TRI-GATE晶体管其实质就是FINFET晶体管(Fin-Field-effect-transistor，鳍式场效应晶体管)，与以往的平面晶体管不同，FINFET是3D晶体管，相当于平面晶体管形成的反型层立起来，FINFET工作在全耗尽模式(Full-depleted mode)下，即由栅包围的FIN工作状态将FIN体内的载流子全部耗尽；由于FIN是立体的，其栅宽是FIN的2倍FIN的高度加上FIN的宽度(W=2Hsi+Wsi)，相对同样尺寸的平面晶体管可以缩小栅的宽度，从而进一步缩小了晶体管的面积；FINFET相对平面晶体管，减小了亚阈值的漏电流，从而降低了晶体管的功耗；由于FINFET有以上这些优点，所以现在对于FINFET的工艺制备研究非常重要。正是由于这个原因，因此，在传统的场效应晶体管的基础上，发明设计出FINFET来减小更小沟道的器件漏电问题。
随着半导体工业前进到追求更大器件密度、更高性能和更低成本的纳米技术工艺节点，在鳍式场效应晶体管(FinFET)器件的发展中导致制造和设计的双重挑战。尽管现有的FinFET器件以及制造FinFET器件的方法通常足以应对它们的预期目的，但它们还不能在所有方面都完全满足。如现有的FinFET常用的是从衬底中通过一次干法或一次湿法刻蚀形成的，这种FinFET结构单一，很难满足逐步提高的性能要求。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种鳍形场效晶体管结构及其制作方法，用于解决现有技术中鳍形场效晶体管结构的种种问题。
为实现上述目的及其他相关目的，本发明提供一种鳍形场效晶体管结构的制作方法，至少包括以下步骤：
1）提供半导体衬底，于所述半导体衬底表面形成具有间隔排列的刻蚀窗口的掩膜层；
2）藉由所述刻蚀窗口于所述半导体衬底中刻蚀出至少一个顶部截面为矩形、底部截面为梯形的鳍形半导体结构；
3）去除所述掩膜层，并于所述鳍形半导体结构表面形成介质层；
4）于所述鳍形半导体结构表面沉积高应力SiN层，使所述鳍形半导体结构产生应力；
5）去除所述高应力SiN层。
作为本发明的鳍形场效晶体管结构的制作方法的一种优选方案，所述半导体衬底为硅衬底或绝缘体上硅衬底。
作为本发明的鳍形场效晶体管结构的制作方法的一种优选方案，步骤2）包括以下步骤：
2-1）藉由所述刻蚀窗口采用干法刻蚀法于所述半导体衬底中刻蚀出矩形沟槽；
2-2）采用湿法腐蚀对所述矩形沟槽底部的半导体衬底进行腐蚀，形成倒梯形沟槽，藉由所述矩形沟槽及倒梯形沟槽将所述半导体衬底隔出至少一个顶部截面为矩形、底部截面为梯形的鳍形半导体结构。
作为本发明的鳍形场效晶体管结构的制作方法的一种优选方案，步骤3）去除所述掩膜层后还包括对所述鳍形半导体结构注入C或N的步骤，注入能量为0.3KeV～1.5keV，注入剂量为1e19/cm3～1e21/cm3。
作为本发明的鳍形场效晶体管结构的制作方法的一种优选方案，步骤3）所述的介质层的材料为二氧化硅。
作为本发明的鳍形场效晶体管结构的制作方法的一种优选方案，步骤4）所述的高应力SiN层的厚度为20nm～50nm，应力为0.7GP～2GP。
作为本发明的鳍形场效晶体管结构的制作方法的一种优选方案，步骤5）以后还包括步骤：
6-1）去除所述鳍形半导体结构表面的介质层；
6-2）于所述鳍形半导体结构表面形成二氧化硅层。
进一步地，还包括步骤6-3）于所述二氧化硅层表面形成栅电极材料层。
本发明还提供一种鳍形场效晶体管结构，所述鳍形场效晶体管结构包括至少一个鳍形半导体结构，所述鳍形半导体结构至少具有截面为矩形的顶部以及截面为梯形的底部。
作为本发明的鳍形场效晶体管结构的一种优选方案，所述鳍形半导体结构为具有应力的鳍形半导体结构。
作为本发明的鳍形场效晶体管结构的一种优选方案，所述鳍形半导体结构掺杂有浓度为1e19/cm3～1e21/cm3的C或N。
作为本发明的鳍形场效晶体管结构的一种优选方案，所述鳍形半导体结构表面还结合有二氧化硅层。
作为本发明的鳍形场效晶体管结构的一种优选方案，所述二氧化硅层表面还结合有栅电极材料层。
如上所述，本发明提供一种鳍形场效晶体管结构及其制作方法，所述制作方法包括步骤：1）提供一半导体衬底，于所述半导体衬底表面形成具有间隔排列的刻蚀窗口的掩膜层；2）藉由所述刻蚀窗口于所述半导体衬底中刻蚀出至少一个顶部截面为矩形、底部截面为梯形的鳍形半导体结构；3）去除所述掩膜层，并于所述鳍形半导体结构表面形成介质层；4）于所述鳍形半导体结构表面沉积高应力SiN层，使所述鳍形半导体结构产生应力；5）去除所述高应力SiN层。本发明通过两次刻蚀于硅衬底中刻蚀出顶部为矩形、底部为梯形的鳍形半导体结构，并通过高应力的SiN层使所述鳍形半导体结构具有应力，可以有效提高鳍形场效晶体管的性能。本发明方法简单，与现有的CMOS工艺兼容，容易实现产业化。
附图说明
图1显示为本发明的鳍形场效晶体管结构的制作方法各步骤的流程示意图。
图2～12显示为本发明的鳍形场效晶体管结构的制作方法各步骤所呈现的结构示意图。
元件标号说明
半导体衬底 101
掩膜层 102
矩形沟槽 103
倒梯形沟槽 104
鳍形半导体结构 105
介质层 106
高应力SiN层 107
二氧化硅层 108
栅电极材料层 109
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图12所示，本实施例提供一种鳍形场效晶体管结构的制作方法，至少包括以下步骤：
如图1～图3所示，首先进行步骤1）S11，提供一半导体衬底101，于所述半导体衬底101表面形成具有间隔排列的刻蚀窗口的掩膜层102。
作为示例，所述半导体衬底101为硅衬底或绝缘体上硅衬底。在本实施例中，所述半导体衬底101为绝缘体上硅衬底SOI，所述绝缘体上硅衬底包括底层硅、埋氧层及顶层硅。
作为示例，所述掩膜层102为二氧化硅、氮化硅等硬掩膜层102。
具体地，先采用热氧化法或化学气相沉积法于SOI衬底的顶层硅表面制作一层二氧化硅层，然后采用光刻工艺于所述二氧化硅层中刻蚀出多个间隔排列的刻蚀窗口103，形后续干法刻蚀或湿法腐蚀工艺的掩膜层102。
如图1及图4～图5所示，然后进行步骤2）S12，藉由各该刻蚀窗口于所述半导体衬底101中刻蚀出至少一个顶部截面为矩形、底部截面为梯形的鳍形半导体结构105。
作为示例，包括以下步骤：
2-1）藉由各该刻蚀窗口采用干法刻蚀法于所述半导体衬底101中刻蚀出矩形沟槽103。在本实施例中，所述干法刻蚀可以为ICP刻蚀法等。
2-2）采用湿法腐蚀对各该矩形沟槽103底部的半导体衬底101进行腐蚀，形成倒梯形沟槽104，藉由所述矩形沟槽103及倒梯形沟槽104将所述半导体衬底101隔出至少一个顶部截面为矩形、底部截面为梯形的鳍形半导体结构105。
如图1及图6～图7所示，接着进行步骤3）S13，去除所述掩膜层102，并于各该鳍形半导体结构105表面形成介质层106。
具体地，采用HF（氢氟酸）溶液去除所述掩膜层102（其材料为二氧化硅）。
作为示例，去除所述掩膜层102后，还包括对各该鳍形半导体结构105注入C或N的步骤，注入能量为0.3KeV～1.5keV，注入剂量为1e19/cm3～1e21/cm3。通过注入C或者N可以提高后续工艺中，各该鳍形半导体结构105应力的稳定性。
作为示例，所述介质层106的材料为二氧化硅，具体地，采用热氧化法于各该鳍形半导体结构105表面形成二氧化硅介质层。
如图1及图8所示，然后进行步骤4）S14，于各该鳍形半导体结构105表面沉积高应力SiN层107，使各该鳍形半导体结构105产生应力。
作为示例，具体地，采用化学气相沉积法于各该鳍形半导体结构105表面沉积高应力SiN层107，所述高应力SiN层107的厚度为20nm～50nm，应力为0.7GP～2GP。
如图1～图9所示，接着进行步骤5）S15，去除所述高应力SiN层107。去除所述高应力SiN层107后，各该鳍形半导体结构105产生应力会被保存下来，可以大大提高各该鳍形半导体结构105的性能，从而提高最终的鳍形场效晶体管的性能。
具体地，采用HF（氢氟酸）溶液去除所述高应力SiN层107。
如图10～图12所示，作为示例，步骤5）S15以后还包括步骤：
如图10所示，首先进行步骤6-1），去除各该鳍形半导体结构105表面的介质层106。
如图11所示，然后进行步骤6-2），于各该鳍形半导体结构105表面形成二氧化硅层108。由于所述介质层106可能存在较大量的缺陷，因而，在本步骤先去除所述介质层106，然后再重新形成一层新的二氧化硅层108作为栅氧层，可以有效提高最终器件的质量。
如图12所示，最后进行步骤6-3），于所述二氧化硅层108表面形成栅电极材料层109。
作为示例，所述栅电极材料可以为多晶硅、金属等。在本实施例中，所述栅电极材料层109采用多晶硅层。
如图12所示，本发明还提供一种鳍形场效晶体管结构，所述鳍形场效晶体管结构包括至少一个鳍形半导体结构105，各该鳍形半导体结构105至少具有截面为矩形的顶部以及截面为梯形的底部。
作为示例，各该鳍形半导体结构105形成于绝缘体上硅衬底的顶层硅中。在本实施例中，各该鳍形半导体结构105相隔排列于所述绝缘体上硅衬底的埋氧层表面。
作为示例，所述鳍形半导体结构105为具有应力的鳍形半导体结构105。
作为示例，所述鳍形半导体结构105掺杂有浓度为1e19/cm3～1e21/cm3的C或N，C或N的掺杂可以保证各该鳍形半导体结构105应力的稳定性。
作为示例，所述鳍形半导体结构105表面还结合有二氧化硅层108。
进一步地，所述二氧化硅层108表面还结合有栅电极材料层109。在本实施例中，所述栅电极材料层109为多晶硅层。
综上所述，本发明提供一种鳍形场效晶体管结构及其制作方法，所述制作方法包括步骤：1）提供一半导体衬底101，于所述半导体衬底101表面形成具有间隔排列的刻蚀窗口的掩膜层102；2）藉由所述刻蚀窗口于所述半导体衬底101中刻蚀出至少一个顶部截面为矩形、底部截面为梯形的鳍形半导体结构105；3）去除所述掩膜层102，并于所述鳍形半导体结构105表面形成介质层106；4）于所述鳍形半导体结构105表面沉积高应力SiN层107，使所述鳍形半导体结构105产生应力；5）去除所述高应力SiN层107。本发明通过两次刻蚀于硅衬底中刻蚀出顶部为矩形、底部为梯形的鳍形半导体结构，并通过高应力的SiN层使所述鳍形半导体结构具有应力，可以有效提高鳍形场效晶体管的性能。本发明方法简单，与现有的CMOS工艺兼容，容易实现产业化。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种鳍形场效晶体管结构的制作方法，其特征在于，至少包括以下步骤：
1）提供半导体衬底，于所述半导体衬底表面形成具有间隔排列的刻蚀窗口的掩膜层；
2）藉由所述刻蚀窗口于所述半导体衬底中刻蚀出至少一个顶部截面为矩形、底部截面为梯形的鳍形半导体结构；
3）去除所述掩膜层，并于所述鳍形半导体结构表面形成介质层；
4）于所述鳍形半导体结构表面沉积高应力SiN层，使所述鳍形半导体结构产生应力；
5）去除所述高应力SiN层。
2.根据权利要求1所述的鳍形场效晶体管结构的制作方法，其特征在于：所述半导体衬底为硅衬底或绝缘体上硅衬底。
3.根据权利要求1所述的鳍形场效晶体管结构的制作方法，其特征在于：步骤2）包括以下步骤：
2-1）藉由所述刻蚀窗口采用干法刻蚀法于所述半导体衬底中刻蚀出矩形沟槽；
2-2）采用湿法腐蚀对所述矩形沟槽底部的半导体衬底进行腐蚀，形成倒梯形沟槽，藉由所述矩形沟槽及倒梯形沟槽将所述半导体衬底隔出至少一个顶部截面为矩形、底部截面为梯形的鳍形半导体结构。
4.根据权利要求1所述的鳍形场效晶体管结构的制作方法，其特征在于：步骤3）去除所述掩膜层后还包括对所述鳍形半导体结构注入C或N的步骤，注入能量为0.3KeV～1.5keV，注入剂量为1e19/cm3～1e21/cm3。
5.根据权利要求1所述的鳍形场效晶体管结构的制作方法，其特征在于：步骤3）所述的介质层的材料为二氧化硅。
6.根据权利要求1所述的鳍形场效晶体管结构的制作方法，其特征在于：步骤4）所述的高应力SiN层的厚度为20nm～50nm，应力为0.7GP～2GP。
7.根据权利要求1所述的鳍形场效晶体管结构的制作方法，其特征在于：步骤5）以后还包括步骤：
6-1）去除所述鳍形半导体结构表面的介质层；
6-2）于所述鳍形半导体结构表面形成二氧化硅层。
8.根据权利要求7所述的鳍形场效晶体管结构的制作方法，其特征在于：还包括步骤6-3）于所述二氧化硅层表面形成栅电极材料层。
9.一种鳍形场效晶体管结构，其特征在于，所述鳍形场效晶体管结构包括至少一个鳍形半导体结构，所述鳍形半导体结构至少具有截面为矩形的顶部以及截面为梯形的底部。
10.根据权利要求9所述的鳍形场效晶体管结构，其特征在于：所述鳍形半导体结构为具有应力的鳍形半导体结构。
11.根据权利要求9所述的鳍形场效晶体管结构，其特征在于：所述鳍形半导体结构掺杂有浓度为1e19/cm3～1e21/cm3的C或N。
12.根据权利要求9所述的鳍形场效晶体管结构，其特征在于：所述鳍形半导体结构表面还结合有二氧化硅层。
13.根据权利要求12所述的鳍形场效晶体管结构，其特征在于：所述二氧化硅层表面还结合有栅电极材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310450978.3A CN104517839A (zh) | 2013-09-27 | 2013-09-27 | 一种鳍形场效晶体管结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310450978.3A CN104517839A (zh) | 2013-09-27 | 2013-09-27 | 一种鳍形场效晶体管结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104517839A true CN104517839A (zh) | 2015-04-15 |
Family
ID=52792968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310450978.3A Pending CN104517839A (zh) | 2013-09-27 | 2013-09-27 | 一种鳍形场效晶体管结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104517839A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633159A (zh) * | 2015-05-13 | 2016-06-01 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105762186A (zh) * | 2014-12-17 | 2016-07-13 | 中国科学院微电子研究所 | 鳍式场效应晶体管、鳍结构及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100505188C (zh) * | 2006-04-21 | 2009-06-24 | 国际商业机器公司 | 形成场效应晶体管的方法 |
| CN103296085A (zh) * | 2012-02-29 | 2013-09-11 | 台湾积体电路制造股份有限公司 | 鳍轮廓结构及其制造方法 |
| US20130237026A1 (en) * | 2012-03-09 | 2013-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Finfet device having a strained region |
-
2013
- 2013-09-27 CN CN201310450978.3A patent/CN104517839A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100505188C (zh) * | 2006-04-21 | 2009-06-24 | 国际商业机器公司 | 形成场效应晶体管的方法 |
| CN103296085A (zh) * | 2012-02-29 | 2013-09-11 | 台湾积体电路制造股份有限公司 | 鳍轮廓结构及其制造方法 |
| US20130237026A1 (en) * | 2012-03-09 | 2013-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Finfet device having a strained region |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105762186A (zh) * | 2014-12-17 | 2016-07-13 | 中国科学院微电子研究所 | 鳍式场效应晶体管、鳍结构及其制造方法 |
| CN105633159A (zh) * | 2015-05-13 | 2016-06-01 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180097090A1 (en) | Fin field-effct transistor | |
| CN103187439B (zh) | 半导体结构及其形成方法、cmos及其形成方法 | |
| CN103956338B (zh) | 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法 | |
| CN107958873A (zh) | 鳍式场效应管及其形成方法 | |
| CN103311123B (zh) | 半导体器件制造方法 | |
| CN102832133B (zh) | 在体硅上制备独立双栅FinFET的方法 | |
| KR20130129867A (ko) | 대안적인 채널 물질들로 핀펫 디바이스들을 형성하는 방법 | |
| CN104752211A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104425594B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US9076870B2 (en) | Method for forming fin-shaped structure | |
| CN104425607B (zh) | 无结晶体管及其制作方法 | |
| CN111200011B (zh) | 半导体器件及其形成方法 | |
| CN104637814B (zh) | 一种鳍式场效应晶体管及其制备方法 | |
| CN108807179B (zh) | 半导体结构及其形成方法 | |
| CN102832135A (zh) | 锗、三五族半导体材料衬底上制备FinFET的方法 | |
| CN103681275B (zh) | 一种具有高度可控鳍片的半导体器件以及制备方法 | |
| CN105023846A (zh) | 在金属栅极线端中具有t形的器件和制造半导体器件的方法 | |
| CN104517839A (zh) | 一种鳍形场效晶体管结构及其制作方法 | |
| CN104347416B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104425606B (zh) | 隧穿场效应晶体管及其形成方法 | |
| CN106098783A (zh) | 一种低功耗鳍式场效应晶体管及其制备方法 | |
| CN102983073A (zh) | 小尺寸鳍形结构的制造方法 | |
| CN103871885B (zh) | 鳍式场效应晶体管的制作方法 | |
| CN109244072B (zh) | 半导体器件结构及其制作方法 | |
| CN105161419B (zh) | 鳍式场效应管基体制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150415 |