TW200529444A - Light-emitting device and method for manufacturing the same - Google Patents

Light-emitting device and method for manufacturing the same Download PDF

Info

Publication number
TW200529444A
TW200529444A TW093134742A TW93134742A TW200529444A TW 200529444 A TW200529444 A TW 200529444A TW 093134742 A TW093134742 A TW 093134742A TW 93134742 A TW93134742 A TW 93134742A TW 200529444 A TW200529444 A TW 200529444A
Authority
TW
Taiwan
Prior art keywords
semiconductor film
gate electrode
film
island
film transistor
Prior art date
Application number
TW093134742A
Other languages
English (en)
Other versions
TWI355079B (en
Inventor
Osamu Nakamura
Gen Fujii
Fuminori Tateishi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200529444A publication Critical patent/TW200529444A/zh
Application granted granted Critical
Publication of TWI355079B publication Critical patent/TWI355079B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/162—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using laser ablation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Description

200529444 (1) 九、發明說明 【發明所屬之技術領域】 本發明係有關一種發光裝置，其包含一形成於一大尺 寸玻璃基底上之主動元件（諸如晶體）、及一種其製造方 v 法。 【先前技術】 傳統上，已知一種所謂主動矩陣驅動系統之顯示面板 · ，其係由一位於玻璃基底上之薄膜電晶體（於下文中稱爲 '' TFT 〃 ）所構成。此主動矩陣顯示面板係藉由一使用光 罩之曝光步驟以圖案化各個薄膜而被製造，類似於一半導 體積體電路之製造技術。 迄今，已利用一種製造方法，用以從一母玻璃基底切 開複數顯示面板並有效地大量生產。用於製造顯示面板之 母玻璃基底的尺寸係增加自早期]9 9 0年代中之第一代的 300 mm x400 mm 或 2000 年之第四代的 730 mm x920 mm β 。再者，亦已開發出製造方法以致其可從一基底獲得大量 的顯示面板。 當一玻璃基底或一顯示面板之尺寸較小時，可藉由使 用光微影設備而相當輕易地執行圖案化處理。然而，隨著 ，基底尺寸增大，一顯示面板之整個表面無法藉由一次地 執行曝光處理而被同時地執行。因此，一種用以曝光一基 鼻 底之整個表面的方法已被開發爲一曝光處理。（例如，對 一基底連續曝光以連接諸如一佈線之元件的邊緣而不致於 β 200529444 (2) 元件間之邊界上中斷）。此方法係之執行包含：藉由將一 其中塗敷有光抗蝕劑之區劃分爲複數區塊、執行一曝光處 m 理於每一預定的區塊上、及藉由依序地重複之（例如，參 考案1 :日本專利公開編號H e i 1卜3 2 6 9 5 1 )。 ‘ 【發明內容】 然而，於第五代中一玻璃基底被進一步放大至1 0 0 0 mm xl200 mm之尺寸；以及於下一代中確信有1500 mm X φ 1 8 0 0 m m或更大之尺寸。然而，藉由習知的圖案化方法難 以用良好的生產率及低的成本來製造一顯示面板。換言之 ，當藉由上述連續曝光以執行多次的曝光處理時，處理時 間會增加。需要可觀的投資以開發一種可以處理大尺寸玻 璃基底之光微影設備。 此外，有一問題在於浪費材料成本以及產生大量流出 物’在一種用以形成各種型式之薄膜於一基底之整個表面 上及錯由飽刻而移除薄膜以留下一微小區的方法中。 · 本發明係有鑑於此一問題而產生。本發明之一目的係 提供一種發光裝置，藉此可增進一材料之使用的效率並可 簡化製造步驟、以及一種其製造方法。 依據本發明之一型態，藉由一種能夠選擇性地形成一 圖案之方法以形成至少一或更多用以製造一顯示面板所需 的圖案，g者如一用以形成一佈線或一電極之導電層或者_ 用以形成一所欲圖案之遮罩。有利用一種微滴排出方法（ * 根據其系統而稱爲一噴墨方法）以當作能夠選擇性地形成 w - 6 200529444 (3) 一圖案之方法，此微滴排出方法可藉由選擇性地排出其具 有供一特定目的而備製之成分的微滴以形成一導電層或_ 絕緣層及一所欲圖案。 一顯示裝置可藉由使用一微滴排出方法而被形成。& 顯示裝置中，一 TFT被連接至一發光元件，其中係於電 極之間配置其產生光放射之一有機材料或一含有有機材料 與無機材料之混合物的媒介，亦即，場致發光（稱之爲 EL)，依據本發明之一型態。 一種依據本發明之一型態的發光裝置包含至少一第_ 薄腠電晶體及一第二薄膜電晶體於每一像素中。第一薄膜 電晶體及第二薄膜電晶體包含一閘極電極，其含有一導電 材料；一閘極絕緣層，其係形成於閘極電極上；一半導體 膜’其係形成於閘極絕緣層上；及一源極佈線和一汲極佈 線，其係形成於半導體膜上。於發光裝置中，第一薄膜電 晶體之源極佈線與汲極佈線之一被連接至第二薄膜電晶體 之閘極電極，而半導體膜不突出自（不延伸超過）閘極絕 緣層之一邊緣。 一種依據本發明之一型態的發光裝置包含至少一第一 薄膜電晶體及一第二薄膜電晶體於每一像素中。第一薄膜 电日日體及第二薄膜電晶體包含一閘極電極，其含有一導電 材料，一閘極絕緣層，其係形成於閘極電極上；一半導體 膜’其係形成於閘極絕緣層上；及一源極佈線和一汲極佈 線，其係形成於半導體膜上。於發光裝置中，第一薄膜電 晶體之源極佈線與汲極佈線之一被連接至第二薄膜電晶體 200529444 (4) 之閘極電極’而半導體膜之一邊緣係對齊與鬧極絕緣層之 一邊緣。 一種依據本發明之一型態的發光裝置包含至少一切換 薄膜電晶體及一驅動薄膜電晶體於每一像素中。切換薄膜 “ 電晶體包含一第一閘極電極，其係由一導電材料所製；一 第一島狀閘極絕緣層，其係接觸與第一閘極電極；一第一 島狀半導體膜’其係接觸與第一闊極絕緣層；一包含一導 電性型式雜質之第二半導體膜，其係接觸與第一半導體層鲁 ;及一源極佈線和一汲極佈線，其係接觸與包含一導電性 型式雑質之弟一半導體fe ;而驅動薄膜電晶體包含一第二 閘極電極’其係由導電材料所製；一第二島狀閘極絕緣層 ’其係接觸與第二閘極電極；及一第三島狀半導體膜，其 係接觸與第二閘極絕緣層。於發光裝置中，第二閘極電極 之一部分被暴露，切換薄膜電晶體之一源極佈線及一汲極 佈線被連接至驅動薄膜電晶體之閘極電極，而切換薄膜電 晶體及驅動薄膜電晶體之第一半導體膜或第三半導體膜的 鲁 一邊緣不突出自第一閘極絕緣層或第二閘極絕緣層之一邊 緣。 一種依據本發明之一型態的發光裝置包含至少一切換 薄膜電晶體及一驅動薄膜電晶體於每一像素中。切換薄膜 電晶體包含一第一閘極電極，其係由一導電材料所製；一 第一島狀閘極絕緣層，其係接觸與第一閘極電極；一第一 島狀半導體膜’其係接觸與第一閘極絕緣層；·一包含一導 · 電性型式雜質之第二半導體膜，其係接觸與第一半導體層 * (5) (5)200529444 ;及一源極佈線和一汲極佈線，其係接觸與包含一導電性 型式雜質之弟一半導體膜；而驅動薄膜電晶體包含一第二 * 閘極電極，其係由導電材料所製；一第二島狀閘極絕緣層 ，其係接觸與第二閘極電極；及一第三島狀半導體膜，其 < 係接觸與第二閘極絕緣層。於發光裝置中，第二閘極電極 之一部分被暴露，切換薄膜電晶體的源極佈線與汲極佈線 之一被連接至驅動薄膜電晶體之閘極電極，而切換薄膜電 晶體及驅動薄膜電晶體之第一半導體膜或第三半導體膜的 φ 一邊緣係對齊與第一閘極絕緣層或第二閘極絕緣層之一邊 緣。 一種依據本發明之一型態的發光裝置包含至少一第一 薄膜電晶體及一第二薄膜電晶體於每一像素中。第一薄膜 電晶體及弟一薄膜電晶體包含一基礎膜；一含有一導電材 料之閘極電極，其係接觸與基礎膜；一閘極絕緣層，其係 形成於閘極電極上；一半導體膜，其係形成於閘極絕緣層 上；及一源極佈線和一汲極佈線，其係形成於半導體膜上 · 。於發光裝置中，第一薄膜電晶體之源極佈線與汲極佈線 之一被連接至第二薄膜電晶體之閘極電極，而半導體膜不 突出自閘極絕緣層之一邊緣。 一種依據本發明之一型態的發光裝置包含一第一薄膜 電晶體及一第二薄膜電晶體於每一像素中。第一薄膜電晶 體及第二薄膜電晶體包含一基礎膜；一含有一導電材料之 閘極電極，其係接觸與基礎膜；一閘極絕緣層，其係形成 · 於閘極電極上；一半導體膜’其係形成於聞極絕緣層上； . -9 - 200529444 (6) 及一源極佈線和一汲極佈線’其係形成於半導體膜上。於 發光裝置中，第一薄膜電晶體之源極佈線與汲極佈線之一 被連接至第二薄膜電晶體之閘極電極，而半導體膜之一邊 # 緣係對齊與閘極絕緣層之一邊緣。 ~ 一·種依據本發明之一型態的發光裝置包含一切換薄膜 電晶體及一驅動薄膜電晶體於每一像素中。切換薄膜電晶 體包含一基礎膜；一由一導電材料所製之第一閘極電極， 其係接觸與基礎膜；一第一島狀閘極絕緣層，其係接觸與 φ 第一閘極電極；一第一島狀半導體膜，其係接觸與第一聞 極絕緣層；一包含一導電性型式雜質之第二半導體膜，其 係接觸與第一半導體層；及一源極佈線和一汲極佈線，其 係接觸與包含一導電性型式雜質之第二半導體膜；而驅動 薄膜電晶體包含一基礎膜；一由導電材料所製之第二閘極 電極，其係接觸與基礎膜；一第二島狀閘極絕緣層，其係 接觸與第二閘極電極；及一第三島狀半導體膜，其係接觸 與第二閘極絕緣層。於發光裝置中，第二閘極電極之一部 馨 分被暴露’切換薄膜電晶體的源極佈線與汲極佈線之一被 連接至驅動薄膜電晶體之閘極電極，而切換薄膜電晶體及 驅動薄膜電晶體之第一半導體膜或第三半導體膜的一邊緣 不突出自桌一閘極絕緣層或第二閘極絕緣層之一邊緣。 一種依據本發明之一型態的發光裝置包含一切換薄膜 電晶體及一驅動薄膜電晶體於每一像素中。切換薄膜電晶 體包含一基礎膜；一由一導電材料所製之第一閘極電極， · 其係接觸與基礎膜；一第一島狀閘極絕緣層，其係接觸與 - -10- (7) (7)200529444 第一閘極電極；一第一島狀半導體膜，其係接觸與第一閘 極絕緣層；一包含一導電性型式雜質之第二半導體膜，其 係接觸與第一半導體層；及一源極佈線和一汲極佈線，其 係接觸與包含一導電性型式雜質之第二半導體膜；而驅動 · 薄膜電晶體包含一基礎膜；一由導電材料所製之第二閘極 電極’其係接觸與基礎膜；一第二島狀閘極絕緣層，其係 接觸與第二閘極電極；及一第三島狀半導體膜，其係接觸 與第二閘極絕緣層。於發光裝置中，第二閘極電極之一部 鲁 分被暴露，切換薄膜電晶體的源極佈線與汲極佈線之一被 連接至驅動薄膜電晶體之第二閘極電極，而切換薄膜電晶 體及驅動薄膜電晶體之第一半導體膜或第三半導體膜的一 邊緣係對齊與第一閘極絕緣層或第二閘極絕緣層之一邊緣 〇 於依據本發明之一型態的發光裝置中，一保護膜被形 成於半導體膜、第一半導體膜、或第三半導體膜之上。 ―種製造一依據本發明之一型態的發光裝置之方法包 · 含下列步驟：藉由一微滴排出方法以形成一閘極電極於一 具有一絕緣表面之基底上或者於一具有一暴露至一預處理 之基礎表面的基底上；形成一閘極絕緣層及一半導體膜於 閘極電極之上；藉由一微滴排出方法以形成一第一遮罩於 半導體膜之上；連續地以第一遮罩蝕刻半導體膜及閘極絕 緣層；移除第一遮罩；形成一保護層於半導體膜之上；形 成一包含一導電性型式雜質之半導體膜；藉由一微滴排出 ‘ 方法以形成一源極佈線和一汲極佈線；及藉由以源極和汲 · -11 - 200529444 (8) 極佈線爲一第二遮罩而蝕刻保護層上之包含一導電性型式 雜質的半導體膜。 一種製造一具有一切換薄膜電晶體及一驅動薄膜電晶 體於每一像素中之發光裝置（依據本發明之一型態）的方 法包含下列步驟：藉由一微滴排出方法以形成一切換薄膜 電晶體之一閘極電極及一驅動薄膜電晶體之一閘極電極於 一具有一絕緣表面之基底上或者於一具有一暴露至一預處 理之基礎表面的基底上；形成一閘極絕緣層及一半導體膜 於切換薄膜電晶體之閘極電極上及驅動薄膜電晶體之閘極 電極上；藉由一微滴排出方法以形成一第一遮罩於半導體 膜之上；連續地以第一遮罩蝕刻半導體膜及閘極絕緣層以 暴露驅動薄膜電晶體的閘極電極之一部分；移除第一遮罩 ;形成一保護層於半導體膜之上；形成一包含一導電性型 式雜質之半導體膜；藉由一微滴排出方法以形成一源極佈 線和一汲極佈線，並同時，連接至少源極佈線與汲極佈線 之一至驅動薄膜電晶體之閘極電極；及藉由以源極佈線和 汲極佈線爲一第二遮罩而蝕刻保護層上之包含一導電性型 式雜質的半導體膜。 形成閘極絕緣層及半導體膜於切換薄膜電晶體及驅動 薄膜電晶體之閘極電極上的步驟最好是藉由一使用電漿之 氣相生長方法（電漿CVD )或一濺射方法以被連續地執 行而不暴露至空氣。 閘極絕緣層係藉由依序地疊層一第一氮化矽膜、一氧 化矽膜及一第二氮化矽膜而被形成。因此，閘極絕緣層可 -12 - 200529444 Ο) 防止一閘極電極之氧化並形成一適當介面，以一半導體膜 被形成於聞極絕緣層之上。 如上所述，一用以圖案化一閘極絕緣層及一半導體膜 之遮罩係藉由一微滴排出方法而被形成，且半導體膜及閘 ‘ 極絕緣層被連續地蝕刻，依據本發明之一型態。 一種製造一依據本發明之一型態的發光裝置之方法包 含下列步驟：藉由一微滴排出方法以形成一閘極電極於一 具有一絕緣表面之基底上或者於一具有一暴露至一預處理 φ 之基礎表面的基底上；形成一基礎膜於閘極電極上以當作 一預處理；形成一閘極絕緣層及一半導體膜於基礎膜上； 藉由一微滴排出方法以形成一第一遮罩於半導體膜之上； 連續地以第一遮罩蝕刻半導體膜及閘極絕緣層；移除第一 遮罩；形成一保護層於半導體膜之上；形成一包含一導電 性型式雜質之半導體膜；藉由一微滴排出方法以形成·一源 極佈線和一汲極佈線；及藉由以源極佈線和汲極佈線爲一 第二遮罩而蝕刻保護層上之包含一導電性型式雜質的半導 φ 體膜。 --種製造一具有一切換薄膜電晶體及一驅動薄膜電晶 體於每一像素中之發光裝置（依據本發明之一型態）的方 法包含下列步驟：藉由一微滴排出方法以形成一切換薄膜 電晶體之一閘極電極及一驅動薄膜電晶體之一閘極電極於 一具有一絕緣表面之基底上或者於一具有一暴露至一預處 理之基礎表面的基底上；形成一基礎膜於切換薄膜電晶體 ’ 之閘極電極上及驅動薄膜電晶體之閘極電極上以當作一預 . - 13- 200529444 (10) 處理；形成一閘極絕緣層及一半導體膜於基礎膜上；藉由 一微滴排出方法以形成一第一遮罩於半導體膜之上；連續 地以第一遮罩蝕刻半導體膜及閘極絕緣層以暴露驅動薄膜 電晶體的閘極電極之一部分；移除第一遮罩；形成一保護 層於半導體膜之上；形成一包含一導電性型式雜質之半導 體膜；藉由一微滴排出方法以形成一源極佈線和一汲極佈 線，並同時，連接至少源極佈線與汲極佈線之一至驅動薄 膜電晶體之閘極電極；及藉由以源極佈線和汲極佈線爲一 第一遮罩而蝕刻保護層上之包含一導電性型式雜質的半導 體膜。 在形成閘極絕緣層及半導體膜於基礎膜上的步驟中， 最好是其閘極絕緣層及半導體膜係藉由一使用電發之氣相 生長方法（電漿CVD )或一濺射方法以被連續地執行而 不暴露至大氣。 閘極絕緣層係藉由依序地疊層一第一氮化砂膜、_胃 化矽膜及一第二氮化矽膜而被形成。因此，閘極絕緣層可 防止一閘極電極之氧化並形成一適當介面，以~半導||膜 被形成於閘極絕緣層之上。 如上所述，一用以圖案化一閘極絕緣層及一半導體膜 之遮罩係藉由一微滴排出方法而被形成，且半導體膜及闊 極絕緣層被連續地|虫刻。 依據本發明，一閘極電極及一佈線係藉由〜微滴排出 方法而被形成，且Ag或Cu可被使用於導電材料。同時 ’亦可使用一含有Ag或Cu之合金或Ag及， μ咳 < 一暨層 -14 - 200529444 (11) 。一氮化矽膜或一氧氮化矽膜被形成以接觸與閘極電極或 佈線之頂部表面，藉此防止由於氧化之惡化。可使用Au 考 ，W，或A1爲導電材料。 於本發明中，半導體膜（其爲TF T之一主要部分） ％ 亦可被形成自一含有氫及鹵素（且具有晶體結構）之半非 晶半導體。因此，一僅包含一 n通道型薄膜電晶體之驅動 器電路可被提供。換言之，得以形成一驅動器電路於一基 底上，藉由使用一TFT，其中係使用一含有氫及鹵素（且馨 具有晶體結構）之半導體爲一半導體膜且其能夠以1至 1 5 cm2 / V · sec cm2之電場效移動率而操作。 依據本發明之一型態，一佈線或一遮罩之圖案化可由 一微滴排出方法所直接地執行。因此，可獲得一薄膜電晶 體，其係使得材料之使用的效率增進且製造步驟簡化；且 可獲得使用此薄膜電晶體之一顯示裝置。 用於一 EL顯示之一主動矩陣系統需具有選擇一特定 及提供一必要顯示資訊之功能、及於—框週期期間使電流 鲁 流至一發光元件之功能。需要一用以供應電流至一發光元 件之驅動薄膜電晶體及一切換薄膜電晶體以同時達成兩種 功能。需要一接觸部分，因爲切換薄膜電晶體應被電連接 至驅動薄膜電晶體。依據本發明，藉由一微滴排出方法以 形成一將被用於圖案化閘極絕緣層及半導體膜之遮罩，且 半導體膜及聞極絕緣層被連續地蝕刻。因此，驅動薄膜電 晶體之一閘極電極被暴露且可輕易地具有一與切換薄膜電 · 晶體之源極和汲極佈線的接點。 · -15- 200529444 (12) 【實施方式】 將參考圖形以g羊細地解釋本發明之實施例標 其各圖形中之相同參考數字係代表相同的部件， 複其解釋於以下說明中。此外，應瞭解那些熟悉 人士將淸楚明白各種改變及修飾，除非這些改變 離本發明之內容及範圍。因此，本發明不應被解 於以下實施例模式中的描述。 圖1顯示依據本發明之一 E L顯示面板的一 頂部視圖。一像素部分1 0 1 (其中像素1 02被配 陣）、一掃瞄線輸入終端1 0 3、及一信號線輸入 被形成於一具有一絕緣表面之基底1 0 0上。像素 依據各種標準而被提供。XGA之像素數目可爲 X 3 ( RGB ) ，UXGA之像素數目可爲 1 600 x1 RGB)，而全規格高畫質之像素數目可爲1920 (RGB) 〇 像素1 02被配置於一矩陣，藉由使一延伸自 入終端1 03之掃瞄線交錯與一延伸自信號線輸Λ 之信號線。一用以控制與信號線之一連接狀態的 體（於下文中，亦稱爲 ''切換薄膜電晶體〃或'' 〃）及一用以控制流入一發光元件之電流的薄膜 於下文中，亦稱爲 ''驅動薄膜電晶體〃或''驅動 被提供給每一像素1 02，且驅動薄膜電晶體被串 式。注意 而將不重 此項技術 及修飾背 讀爲僅限 •結構之一 :置爲一矩 終端104 之數目可 1024x768 200x3 ( X 1 0 8 0 X 3 掃瞄線輸 終端104 薄膜電晶 切換T F Τ 電晶體（ TFT〃 ) 聯至發光
元件 -16- 200529444 (13) -TFT包含一半導體層、一閘極絕緣層、及一閘極 電極層爲其主組件。亦包含一佈線層，其被連接至半導體 膜中所形成之一源極及汲極區。已知的T F T之結構包含 一頂部閘極型（其中一半導體層、一閘極絕緣層、及一閘 極電極層被配置自一基底側）、一底部閘極型（其中一閘 極電極、一閘極絕緣層、及一半導體膜被配置自一基底側 )、等等。然而，任一結構可被利用於本發明。 用以形成半導體膜之材料可使用：一非晶半導體（於 下文中亦稱爲'' AS 〃），其係由一種使用一半導體材料 氣體（以矽烷及鍺烷爲典型）之氣相生長方法或濺射方法 所製造；一多晶半導體，其係藉由利用光能或熱能以結晶 化非晶半導體而被形成；一半非晶半導體（亦稱爲微晶體 ’且於下文中亦稱爲'' S A S 〃 ） ，·等等。 S A S係一種半導體，其具有介於非晶結構與結晶結構 (包含單晶及多晶）間之中間結構。此爲一種半導體，其 具有一第三狀態（其以無能量而言是穩定的），且其中包 含~具有短範圍順序及晶格扭曲之結晶區。於膜中之一區 的至少一部分中可觀察到從0.5 nm至20 nm之一結晶區 。當含有矽爲主成分時，拉曼（Raman)頻譜被偏移至 5 2 0 cnr 1以下之較低頻率側。於X射線繞射中觀察到其將 由矽之一晶格所造成之（Π 1 )或（2 2 0 )的繞射峰値。至 少]原子％或更多之氫或鹵素被含入爲一懸蕩鍵之一中和 劑。S AS係藉由執行電輝放電分解（電漿CVD )於一砂 化物氣體上而被執行。除了 S i Η 4之外，§】· η 6，s i H 2 C ] 2 , -17 - 200529444 (14) S i H C】3，S i F 4等等亦可被使用爲矽化物氣體。此外，G e F 4 可被混合。此矽化物氣體可被稀釋以Η 2或Η 2與H e，A r ，Kr，及Ne之一或更多稀有氣體元素。稀釋比率範圍係 從2倍至1 0 0 0倍。壓力範圍約從〇 . 1 p a至1 3 3 P a，而功 率範圍係從1 MHz至120 MHz，最好是從13 MHz至60 MHz。一基底加熱溫度可爲300 °C或更低。希望其一大氣 構成雜質（諸如氧、氮、或碳）係ιχ1〇2〇原子/公分3 或更少以當作膜中之一雜質元素；明確地，氧濃度係5 X 1〇]9原子/公分3或更少，最好是lxl〇19原子/公分3 或更少。 圖1顯示一 E L顯示面板之結構，其控制一信號以被 輸入至一掃猫線及一信號線，藉由一外部驅動器電路。再 者，一驅動器1C ]05及106可被安裝於一基底1〇〇上， 藉由如圖2中所示之C Ο G (玻璃上晶片）。驅動器IC s可 被形成於單一結晶半導體基底上，或者可被形成自一具有 一 TFT於一玻璃基底上之電路。 當一設於一像素中之T F T係形成自一 S A S時，一掃 瞄線驅動器電路1 0 7可被整合地形成於基底1 〇 〇上，如圖 3中所示。參考數字1 0 8代表一保護二極體。 圖2 5顯示一種用以形成圖案之微滴排出設備的一模 式。一微滴排出單元I 4 〇 3之各頭部1 4 0 5被個別地連接至 一控制單元1 4 0 7。一事先編程之圖案係使用一電腦1 4 ] 0 而可被描繪以控制單元]4 0 7之控制。例如，描繪一圖案 之時序可根據--形成於一基底]40 0上之標記]4 ] 1而被決 - 18- 200529444 (15) 定。此外，一參考點可根據基底1 400之一邊緣爲參考而 被固定。參考點係由一成像機構1 4 04 (諸如CCD )所檢 測，且電腦1 4 1 0識別一由一影像處理機構1 4 0 9所轉變之 一數位信號，以產生一控制信號，且控制信號被傳送至控 制單元1 4 0 7。當然，一待被形成於基底1 4 0 0上之圖案的 資訊被儲存於一儲存媒體1 4 0 8中。控制信號係根據該資 訊而可被傳送至控制機構1 407，而因此，微滴排出單元 1 4 0 3之各頭部1 4 0 5可被獨立地控制。此刻，已經發展出 一種設備，其可單獨地以一頭部來排出一金屬、一有機材 料、及一無機材料，隨著個別以一噴墨頭（諸如EL )以 排出RGB。於廣泛地排出一層間絕緣膜之情況下，可藉 由使用相同材料來描繪多數薄的線，以利增進產量。依據 圖2 5中所示之一微滴排出設備，一其中微滴排出單元 1 4 0 3之頭部1 405所被配置的長度係等於一基底1 400之 寬度。然而，微滴排出設備可藉由重複地掃瞄至一具有較 其中頭部]4〇5所被配置之長度更寬闊之寬度的大尺寸基 底而形成一圖案。 接下來，於下文中解釋使用此一微滴排出設備以製造 一 E L顯示面板之步驟。 [實施例模式1 ] 於實施例模式1中解釋一種用以製造一通道保護型 TFT之方法。 圖4A顯示一藉由一微滴排出方法以形成一閘極電極 -19 - 200529444 (16) 、及一連接至閘極電極之閘極佈線的步驟。注意其圖4A 係槪略地顯示一縱向橫斷面結構’而圖8係顯示相應於其 a - b，c一 d及e— f之平面結構，這些圖形可被同時參考 ^ 〇 一種具有可抵擋製造步驟之處理溫度的熱抗性之塑膠 基底' 或其他基底可被使用於基底1 0 0，除了非鹼性玻璃 基底（諸如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或以熔化 方法或漂浮方法所製造的鋁矽酸鹽玻璃）、及陶瓷基底之 φ 外。亦可使用一種半導體基底（諸如單晶矽）、一種基底 ，其中一金屬基底（諸如不銹鋼）之一表面係設有一絕緣 層。 一形成自諸如鈦（Ti )、鎢（W )、鉻（Cr )、鉅（ T a )、鎳（N i )、或鉬（Μ 〇 )等金屬材料、其氧化物、 光觸媒等等的基礎膜2 0 1最好是係藉由一機射方法、一蒸 發方法、或一微滴排出方法而被形成於基底1 〇 〇上。基礎 膜2 0 1可被形成以具有〇 . 〇 1 n m至1 〇 ^ m之膜厚度；然而 _ ’並無需爲一層結構因爲其可被形成爲極細。注意此基礎 膜2 0 1係被提供以形成具有良好黏合之閘極電極。當獲得 足夠的黏合時，閘極電極可藉由一微滴排出方法而被直接 地开成於基底1 0 0上，無須形成基礎膜2 〇 1。另一方面， 可執行一大氣電漿處理。不限定於此步驟，於其中一導電 層係錯由一微滴排出方法而被形成在一有機層、一無機層 金屬層等上之情況下’或者於其中一有機層、一無機 -層、一金屬層等係由微滴排出方法而被形成在一導電層上 ， - 20、 200529444 (17) 之情況下，可執行相同的處理以增進與導電層之黏 一閘極佈線2 0 1、及閘極電極2 0 3和2 0 4被形 礎膜20 1上，藉由以一微滴排出方法來排出一含有 料之成分。含有諸如 Ag (銀）、Au (金）、（:u ( W (鎢）、或A1 (鋁）等金屬之粒子爲主要素的成 使用爲用以形成這些層的導電材料。此外，亦可使 要含有塗敷以Ag之Cu粒子、或使用Ni (鎳）或 鎳硼）爲緩衝層之粒子的成分。明確地，閘極佈線 低電阻的。因此，最好是使用一種成分，其中金、 銅之任一係溶解或分散於一溶劑中，而更理想地， 具低電阻之銀或銅以考量一特定的電阻値。另一方 ‘使用銀及銅之疊層。可使用銅來電鍍其已被極薄地 銀以成爲較寬的佈線，因爲銀是很貴的。塗敷之銀 係粗糙且易於被電鍍的。作爲電鍍方法，有一種將 泡入一電鍍溶液中之方法、一種使一電鍍溶液流動 底上方之方法，等等。當使用銀及銅時，可額外地 障蔽層以當作對抗雜質之方式。可將鎳硼（N i B ) 障蔽層以及一氮化矽膜。其表面可藉由鎳硼而被平 溶劑係相應於酯類（諸如丁基醋酸鹽）；酒精類（ 丙基酒精）；有機溶劑（諸如丙酮）；等等。藉由 劑之密、度及加入一表面活化劑等等以適當地調整表 及黏稠度。 一用於微滴排出方法之噴嘴的直徑被設定於從 /」m至]〇 〇 " m之範圍（較佳爲，3 〇 β m或更小） 合。 成於基 導電材 銅）、 分可被 用一主 NiB ( 最好是 銀、或 可使用 面，可 塗敷之 的表面 基底浸 於一基 提供一 使用於 坦化。 諸如異 調整溶 面張力 0.02 ，而從 -21 - 200529444 (18) 噴嘴排出之成分的排出量被設定於0 ·0 0 1 p1至1 0 0 p1之 範圍（更理想的，】〇 p1或更少）。有兩種型式··依需求 型及連續型，可使用其任一型。再者，有一種使用轉移性 質之壓電系統，其係藉由施加電壓至一壓電材料 '及一種 · 加熱系統，其藉由一設於噴嘴中之加熱器以煮沸一成分並 排出該成分以供一噴嘴被使用於一微滴排出方法’可使用 其任一種。最好是其介於一物件與噴嘴的排出口間之距離 盡可能的接近，以利滴出微滴於一所欲的位置上，其最好 參 是被設定於從0.1 mm至3 mm之範圍（更佳爲，1 mm或 更少）。於保持相對距離下，任一噴嘴或物件移動，而因 此，描繪一所欲的圖案。可執行一電漿處理於物件之一表 面上，在排出一成分之前。此係因爲可獲得一優點：即物 體之一表面於執行電漿處理時會變爲親水的或疏液的。例 如，其對於純水變爲親水的而其對於一溶解有酒精之膏變 爲疏液的。 排出一成分之步驟可被執行於低壓力之下。此係因爲 φ 成分之一溶劑被揮發直到成分因其被排出而附著至一物件 上爲止。因此，後續烘烤及乾燥之步驟可被省略或執行以 較短的時間。在排出成分之後，乾燥及烘烤之任一或兩步 驟被執行，藉由雷射光之照射、快速熱退火、加熱熔爐等 於大氣壓力或低壓力之下。乾燥及烘烤之兩步驟均爲加熱 處理之步驟。例如，乾燥被執行於1 〇 〇 °c 3分鐘而烘烤 被執行於2 0 0 °C至3 5 0 °C之溫度1 5至1 2 0分鐘。烘烤及乾 ▲ 燥之步驟具有各不相同的目的，且各需要不同的溫度及時 . -22- 200529444 (19) 間。爲了理想地執行乾燥及烘烤之步驟，一基底可被加熱 ，其溫度被設爲從loot至8 0 0 °c (最好是，從200 °C至 3 5 0 °C之溫度），取決於一基底之材料等等。透過此步驟 > ，一成分中之溶劑被蒸發或者分散劑被化學地移除，而邊 · 界中之樹脂硬化及收縮，藉此加速熔化及熔接。其被執行 於氧氣體、氮氣體、或空氣之下。然而，此步驟最好是被 執行於一氧氣體之下，其中一分解或分散一金屬元素之溶 劑被輕易地移除。 φ 一連續波或脈衝氣體雷射或固態雷射可被使用於雷射 光之照射。有一種當作氣體雷射之準分子雷射，以及有一 種當作固態雷射之使用摻有c r，N d等之晶體（諸如Y a G 或YV04)的雷射。最好是使用一連續波雷射‘，考量其雷 射光吸收性。此外，亦可使用一種結合連續振盪及脈衝振 盪之雷射照射的所謂混合方法。然而，藉由雷射光之照射 的熱處理可被快速地執行於數微秒至數十秒，根據一基底 之熱抗性。快速熱退火（RTA )係藉由快速地供熱數微秒 φ 至數分鐘而被執行，藉由於惰性氣體下使用一鹵素燈、一 紅外線燈（其係從紫外線光發出光線至紅外線光）等等快 速地升溫。此處理被快速地執行；因此，實質上，僅有一 最上表面之一薄膜可被加熱，而因此，有其較低層不受影 響之優點。 在形成閘極佈線2 0 2、閘極電極2 0 3及2 0 4之後，希 望執行下列兩步驟之一，以利其被暴露於表面之基礎月旲 2 01的處理。 · -23- 200529444 (20) 第一方法係藉由使基礎膜2 0 1隔絕而不重疊與閘極佈 線2 02、閘極電極2 03及204以形成一絕緣層205的步驟 (圖4 B )。換言之，未重疊與閘極佈線2 0 2、閘極電極 2 03及2 04之基礎膜201被氧化及絕緣。於藉由以此方式 · 氧化而絕緣基礎膜2 0 1的情況下’基礎膜2 0 1最好是被形 成以具有從〇 . 〇 1 n m至1 0 n m之膜厚度，以致其可被輕易 地氧化。注意其任一暴露至氧氣體之方法或熱處理均可被 使用爲氧化方法。 φ 第二方法係蝕刻及移除基礎膜2 0 1之步驟，其係使用 閘極佈線202、閘極電極203及204爲一遮罩。於使用此 步驟之情況下，對於基礎膜1之膜厚度並無限制。 接下來，藉由使用一電漿CVD方法或濺射方法而形 成一具有單層結構或疊層結構之閘極絕緣層2 06 (圖4C ) 。作爲一明確較佳的模式，一由氮化矽所製之絕緣層2 0 7 、一由氧化矽所製之絕緣層2 0 8、及一由氮化矽所製之絕 緣層209的三層疊層體被形成爲閘極絕緣層。注意一稀有 鲁 氣體（諸如氬）可被含入·一反應氣體中且混入一待被形成 之絕緣層中，以利形成一於低沈積溫度下具有少量閘極漏 電流的緊密絕緣層。由於氧化所致之惡化可被避免，藉由 從氮化矽或氧氮化矽形成一第一層以接觸與閘極佈線2 〇 2 、閘極電極203及204。鎳硼（NiB )被使用於第一層， 以利接觸與閘極佈線2 0 2、閘極電極2 0 3及2 0 4。因此， 表面可被平坦化。 - 接下來，一半導體膜2 ] 0被形成。半導體膜2 1 0被形 ， -24 - 200529444 (21) 成自一以氣相生長方法（藉由使用一典型爲矽烷或鍺烷之 半導體材料）或濺射方法所製造之AS或S AS。可使用電 漿CVD方法或熱CVD方法爲氣相生長方法。 於使用電漿CVD方法之情況下，一 AS被形成自 ~ SiH4，其爲一半導體材料氣體或SiH4與H2之混合氣體。 當SiH4被稀釋與H2以3倍至I 〇〇〇倍來製造一混合氣體 時或當Si2H6被稀釋與GeF4以致其Si2H6: GeF4之一氣體 流率係從20至40 : 0.9時，則可獲得一 SAS，其Si成分 · 比率爲 8 0 %以上。明確地，後者爲較佳的情況，因爲半 導體膜2 1 0可具有自一與基礎膜之介面的結晶性。 一遮罩21 1被形成在一相應於閘極電極2 03及204之 位置上，藉由選擇性地排出一成分於半導體膜2 1 0上。一 選自環氧樹脂、丙稀酸樹脂、酚樹脂、酚醛淸漆（ ac )樹脂、密胺樹脂及氨基鉀酸酯樹脂的族群之一 的樹脂材料被用於遮罩2 I 1。同時遮罩2 1 ]係藉由使用一 有機材料（諸如苯環丁烯、聚對二甲苯基、閃焰（flare ) · '或發光聚醯亞胺）·，一從聚合作用所製之化合物材料（ 諸如矽氧烷基聚合物）；一含有水溶性同元聚合物及水溶 性異量分子聚合物之成分材料；等等之微滴排出方法而被 幵^成。另一方面，可使用一種含有光敏感劑之商用抗蝕劑 材料。例如，可使用一典型的正型抗蝕劑，其中酚醛淸漆 樹脂、當作一光敏感劑之萘酚酷d i a z i d e化合物等被溶解‘ 或分散以一已知的溶劑；及一負型抗蝕劑，其中基礎樹脂 ’ 、diphe]]y]sijanedi〇]、酸產生劑等被溶解或分散以一已知 _ - 25 - 200529444 (22) 的溶劑。於使用任一此等材料時，係藉由調整溶劑之密度 或加入一表面活化劑等等以適當地調整表面張力及黏稠度 〇 閘極絕緣層206及半導體膜21〇係使用遮罩21丨而被 齡刻（圖5 A )。因此，半導體膜被形成以致其一邊緣並 未突出自（不超過）閘極絕緣層之一邊緣。另一方面，可 稱爲其半導體膜被形成以致其一邊緣被對齊至閘極絕緣層 之一邊緣。換言之’邊緣筆直地存在。可應用電漿蝕刻或 濕式餓刻於蝕刻步驟。電漿蝕刻適於處理大尺寸基底。使 用一蝕刻氣體（其係至少選自CF4、NF3等之一以當作一 氟基的氣體及eh、BCh等以當作一氯基的氣體），而He ，Ar等之任一可被適當地加入。此外，當大氣壓力排出 之一蝕刻步驟被應用時，亦得以進行一局部排出程序。接 著’遮罩2 1 1被移除，且一保護層2 i 2係由一微滴排出方 法而被形成於·φ導體膜2 1 〇上。保護層2 1 2係·一絕緣層， 且可被形成自一無機絕緣材料，諸如氧化矽、氮化矽、氧 氮化矽、氧化鋁、氮化鋁、氧氮化鋁；丙烯酸；甲基丙烯 酸；或其衍生物；抗熱高聚合物（高分子重量）材料，諸 如聚醯亞胺、芳香聚醯胺、或聚苯並咪唑；無機矽氧烷（ 包含S i — Ο - S i鍵），於從矽、氧、及氫所製的化合物之 間’其係藉由使用一矽氧烷材料爲起始材料而被形成；或 者一有機砂氧院絕緣材料，其中5夕上之氫係由一有機族群 (諸如甲基或苯基）所取代。當保護層被形成自一材料（ 諸如光敏感丙稀酸或光敏感聚醯亞胺）時，其爲較佳的因 -26- 200529444 (23) 爲其側面具有一種形狀，其中一彎曲半徑係連續地改變且 上層中之一薄膜被形成而無中斷。因此保護層具有確保介 面上之淸潔度以及防止半導體膜2 1 0被有機材料、金屬、 水蒸氣等所污染的功能。保護層亦具有作爲層間膜之一作 -用。 保護層2 1 2可藉由下列方法而形成。最初，一絕緣層 (諸如氧化矽、氮化矽、或氧氮化矽）係由電發CVD而 被形成於半導體膜2 1 0上。接著，保護層2〗2係藉由一微鲁 滴排出方法而被形成且保護層2 1 2被使用爲一遮罩以利執 订一触刻步驟。因此’絕緣層係位於保護層2 1 2底下，而 一保護層可被形成自絕緣層與一砂氧院基材料等之一疊層 〇 ’ 接下來，η型半導體膜213被形成。n型半導體膜 2 ] 3可藉由使用矽烷氣體或磷化氫氣體而被形成，且可被 形成以AS或SAS。一包含導電材料之成分係藉由一微滴 排出方法而被選擇性地排出以形成一源極及汲極佈線2 ] 4 · (圖5 A )。作爲用以形成佈線之導電材料，可使一種主 要含有一金屬粒子（諸如銀、金、銅、鎢、或鋁）之成分 。銀與銅等之一疊層可被使用。發光氧化銦錫（I τ 0 )、 ϊ τ S 0 (包含氧化銦錫及氧化矽）、有機銦、有機錫、氧 化鋅、氮化鈦，等等可被結合。 η型半導體膜2 ] 3係藉由使用源極及汲極佈線2 ] 4爲 遮罩而被蝕刻以形成η型半導體膜2 1 5及2 1 6，以供形成 · 一源極及汲極區（圖5 Β )。可應用電漿蝕刻或濕式蝕刻 - - 27- 200529444 (24) 於蝕刻步驟。電漿蝕刻適於處理大尺寸基底。使用一蝕刻 氣體（其係至少選自CF4、NF3等之一以當作一氟基的氣 體及Cl2、BC12等以當作一氯基的氣體），而He，Αι*等 ‘ 之任一可被適當地加入。此外，當大氣壓力排出之一蝕刻 j 步驟被應用時，亦得以進行一局部排出程序。接著，由氮 化矽或氧氮化矽所製之一鈍化層2 1 7被形成於整個表面上 〇 一層間膜2 1 8係藉由一微滴排出方法而被形成於整個 φ 區’除了 一電連接與源極及汲極佈線2 1 4的部分之外（圖 6A)。另一方面，層間膜218可藉由一微滴排出方法而 被僅形成於一佈線部分，除了電連接與源極及汲極佈線 2 1 4的部分之外，以當作另一方法。此層間膜，係一絕緣層 且可被形成自一無機絕緣材料，諸如氧化矽、氮化矽、氧 氮化矽、氧化鋁、氮化鋁、氧氮化鋁，等等；丙烯酸、甲 基丙烯酸、及其衍生物；抗熱高聚合物（高分子重量）材 料’諸如聚醯亞胺、芳香聚醯胺 '或聚苯並咪唑；無機矽 鲁 氧院（包含S i - 〇 - S i鍵），於從矽、氧、及氫所製的化 合物之間，其係藉由使用一矽氧烷材料爲起始材料而被形 成’或者一有機矽氧烷絕緣材料，其中矽上之氫係由一有 機族群（諸如甲基或苯基）所取代。當層間膜2〗8被形成 自一光敏感材料或一非光敏感材料（諸如丙稀酸或聚醯亞 胺）時，其爲較佳的因爲其側面具有一種形狀，其中一彎 曲半徑係連續地改變且上層中之一薄膜被形成而無中斷。 ， 接Ί、來’ 一通孔2 1 9係使用層間膜2 18爲遮罩而藉由 . >28- 200529444 (25) 一蝕刻步驟以被形成於鈍化層2 1 7之一部分中，而配置於 其下層中之源極及汲極佈線2 1 4被部分地暴露。可應用電 漿蝕刻或濕式蝕刻於蝕刻步驟。電漿蝕刻適於處理大尺寸 ' 基底。使用一蝕刻氣體（其係至少選自 CF4、NF3等之一 -以當作一氟基的氣體及〇：12、3(：12等以當作一氯基的氣體 )，而H e，Ar等之任一可被適當地加入。此外，當大氣 壓力排出之一餓刻步驟被應用時，亦得以進行一局部排出 程序；因此，無須形成一遮罩於一基底之整個表面上。 φ 同時，層間膜2 1 8係藉由一旋塗方法或一浸泡方法而 被形成於基底之一整個表面上，且接著一通孔2 1 9係藉由 一蝕刻步驟等而被形成。作爲用以形成通孔2 1 9之方法， 可利用下列步驟。起初，基底之整個表面被塗敷以一耦合 劑（包含諸如氟烷基矽烷之氟化物）、一液體排斥劑（包 含諸如CHF3等之氟化物）以當作一液體排斥劑處理，在 形成層間膜2 1 8之前。接著，一遮罩材料被塗敷至一部分 以形成一通孔，而液體排斥劑（其係於除了設有遮罩之部 φ 分以外的一·部分中）係藉由 〇 2灰化等而被移除。遮罩被 移除，且層間膜2 1 8被塗敷至基底之整個表面，藉由一旋 塗方法、一浸泡方法或一微滴排出方法。因爲層間膜2 1 8 未被形成於液體排斥部分上，所以一通孔2 1 9係由形成之 層間膜2 1 8所形成而當作一·遮罩。當液體排斥劑係以一微 滴排出設備而被選擇性地塗敷僅至一通道之一部分時，則 無須形成遮罩、移除液體排斥劑及移除遮罩等步驟。 ~ 一第一電極2 2 0被形成以被電連接至源極及汲極佈線 - -29 - 200529444 (26) 2 ] 4 °第一電極2 2 0係藉由一濺射方法而被形成自氧化銦 錫（ITO )、含氧化矽之氧化銦錫（ITSO )、氧化鋅（ ZnO ) ’等等。更理想地，含氧化矽之氧化銦錫被使用以 一濺射方法，藉由使用一靶，其中2重量％至10重量％ 之氧化矽被含入IT0中。此外，可使用一含有氧化矽之氧 化物導電材料，其中2重量％至2〇重量％之氧化鋅（ ZnO )被混合與氧化銦（於下文中，亦稱爲'、IZ〇〃 ）。 一遮罩22 1可藉由選擇性地排出一成分而被形成於第 一電極220上。遮罩221係使用一種樹脂材料，諸如環氧 樹脂、丙稀酸樹脂、酚樹脂、酚醛淸漆（llovolac )樹脂 、密胺樹脂及氨基鉀酸酯樹脂。同時遮罩2 2 1係藉由使用 一有機材料（諸如苯環丁烯、聚對二甲苯基‘、閃焰（fiare )、或發光聚醯亞胺）；一從聚合作用所製之化合物材料 (諸如矽氧烷基聚合物）；一含有水溶性同元聚合物及水 溶性異量分子聚合物之成分材料；等等之微滴排出方法而 被形成。以及同時，可使用一種含有光敏感劑之商用抗蝕 劑材料。例如，可使用一典型的正型抗蝕劑，其中酚醛淸 漆樹fl自、當作一光敏感劑之奈@分d i a z i d e化合物等被溶 解或分散以一已知的溶劑；及一負型抗蝕劑，其中基礎樹 月旨、diphenylsiBnediol、酸產生劑等被溶解或分散以一已 知的溶劑。於使用任一此等材料時，係藉由調整溶劑之密 度或加入一表面活化劑等等以適當地調整表面張力及黏稠 度。 第一電極2 2 0係藉由使用遮罩2 2 ]而被蝕刻，且接著 200529444 (27) ，遮罩221被移除（圖6D )。可應用電漿蝕刻或濕式蝕 刻於蝕刻步驟。電漿蝕刻適於處理大尺寸基底。使用一蝕 刻氣體（其係至少選自 cf4、nf3等之一以當作一氟基的 Λ 氣體及ci2 ' BC12等以當作一氯基的氣體），而He，Ar ， 等之任一可被適當地加入。此外，當大氣壓力排出之一蝕 刻步驟被應用時，亦得以進行一局部排出程序。 第一電極220可藉由選擇性地排出一含有導電材料之 成分以電連接與源極及汲極佈線2 1 4而被形成，藉由一微 φ 滴排出方法。於製造一傳輸型EL顯示面板之情況下，第 一電極220可使用一成分，其含有氧化銦錫（ITO)、含 氧化矽之氧化銦錫（ITSO )、氧化鋅（ZnO )、氧化錫（ S η 0 2 )，等等。接著，預定的圖案可被形成自此一成分且 一像素電極可藉由烘烤而被形成。另一方面，於其中所產 生之光被發射至基底1 〇〇之相反側的結構之情況下，亦即 ，一反射型EL顯示面板，則可使用一主要包含一金屬粒 子（諸如金 '銀、銅、鎢、或鋁）之成分。 _ 一絕緣層2 2 2係藉由微滴排出方法而被形成以覆蓋已 蝕刻之第一電極的邊緣。此絕緣層222可被形成自一無機 絕緣材料，諸如氧化矽、氮化矽、氧氮化矽、氧化鋁、氮 化鋁、氧氮化鋁，等等；丙烯酸、甲基丙烯酸、及其衍生 物；抗熱高聚合物（高分子重量）材料，諸如聚醯亞胺、. 芳香聚醯胺、或聚苯並咪唑；無機矽氧烷（包含S i — 〇 -S i鍵），於從矽、氧、及氫所製的化合物之間，其係藉 · 由使用一矽氧烷材料爲起始材料而被形成；或者一有機矽 . -31 - 200529444 (28)
緣層，且 其中矽上之氫係由一有機族群（諸如甲基 2 2 2被形成自一光敏感材料 (諸如丙稀酸或聚醯亞胺）時，其爲較 ，其中一彎曲半徑係連續地 @ +之〜薄膜被形成而無中斷。此外，有關絕緣 ^ $ ϋ由〜旋塗方法或一浸泡方法而整個地形成絕 &可*藉由〜蝕刻步驟以形成一圖案。 透過上述步驟，完成一 EL顯示面板之一 TFT基底其 φ 中一底部閘極型（亦稱爲一反交錯型式）TFT及第一電極 被連接於基底1 〇 〇上。 在形成一 EL層223之前，於大氣壓力下200。(：之一 冑m S被執行以移除絕緣層222中或其表面上所吸收之濕 氣。此外’熱處理被執行於2 0 0 °C至4 0 0 °C之溫度，最好 是從2 5 0 °C至3 5 0。(：於低壓力下。最好是藉由一真空蒸發 方法或一微滴排出方法以形成E L層2 2 3於低壓力下而不 暴露至空氣。 0 此外’可額外地執行表面處理，藉由暴露第一電極 220之表面至氧電漿或以紫外線光照射之。一第二電極 2 24被形成於EL層2 2 3上以形成一發光元件，藉由一濺 射方法或一微滴排出方法。此發光元件具有一種結構，其 中其被連接至驅動T F T 1 0 0 0 0。 然後，一密封劑被形成於基底之上且基底上之EL層 係藉由使用密封基底而被密封。之後，可連接一撓性佈線 ~ 板至閘極佈線。亦可應用至一信號佈線。_ · -32- 200529444 (29) 如上所述，於此實施例模式中，可省略步驟，因爲未 使用一利用光罩之曝光步驟。此外，可輕易地製造一 E]l 顯示面板，即使當使用第五代或之後之玻璃基底時，其中 · 一側爲1 〇 0 0 m m以上，藉由以一微滴排出方法而直接地 · 形成各種圖案於一基底上。 [實施例模式2] 於實施例模式2中解釋一種用以製造一通道蝕刻型 0 TFT之方法。 一基礎膜2 0 1被形成於一基底1 〇 〇上，而一閘極佈線 202、閘極電極203及204被形成於基礎膜201之上，藉 由排出一包含導電材料之成分。在閘極佈線_ 2 02、閘極電 極2 03及2 (Μ被形成之後，於表面上暴露之基礎膜20 !被 處理並絕緣以形成一絕緣層2 0 5 ;或者藉由使用閘極佈線 202、閘極電極2 0 3及2 04爲遮罩而被移除。接著，一閘 極絕緣層2 0 6係藉由電漿C V D或濺射而被形成以具有單 · 層結構或疊層結構。更理想地，三層之一疊層（氮化矽之 絕緣層2 0 7、氧化矽之絕緣層2 0 8及氮化矽之絕緣層2 0 9 )係作用爲閘極絕緣層。此外，形成一作用爲主動層之半 導體膜2 1 0。一遮罩2 1 1係藉由選擇性地排出一成分於一 相應於閘極電極2 03及204之部分中而被形成，而閘極絕 緣層2 0 6及半導體膜2 1 0係藉由使用半導體膜2 1 0上之遮 罩2 11而被蝕刻。之後，遮罩2〗1被移除。上述步驟係類 〜 似於實施例模式1。 . -33- 200529444 (30) 一 η型半導體膜3 0 1被形成於半導體膜2 1 0之上。接 著一源極及汲極佈線3 02係藉由一微滴排出方法以選擇性 地排出一含有導電材料之成分而被形成於半導體膜3 0 ]之 上。接下來，η型半導體膜3 0 1係藉由使用源極及汲極佈 線3 0 2爲遮罩而被蝕刻以形成一源極及汲極區（圖7 )。 可應用電漿蝕刻或濕式蝕刻於蝕刻步驟，但電漿蝕刻較適 於大尺寸基底。使用一蝕刻氣體（其係至少選自CF4、 NF3等之一以當作一氟基的氣體及ci2、BC12等以當作一 氯基的氣體），而He，Ar等之任一可被適當地加入。假 如大氣壓力排出之蝕刻步驟被應用時，亦得以進行一局部 排出程序。 後續步驟係類似於實施例模式，1。 [實施例模式3 ] 於實施例模式3中解釋一種用以製造一通道保護型 TFT之方法，其中一第一電極被形成於一基礎膜之上。 圖9A顯不一形成一第一電極於一基底1〇〇上之步驟 ’ ΓΠ]圖9 B顯不一藉由微滴排出方法以形成一閘極電極、 及一連接至閘極電極之閘極佈線的步驟。注意其圖9 A係 槪略地顯示一縱向橫斷面結構，而圖1 3係顯示相應於其 a — b，c 一 d及e — f之平面結構，這些圖形可被同時參考 〇 一種具有可抵擋製造步驟之處理溫度的熱抗性之塑膠 基底％:可被使用於基底]0 0，除了非鹼性玻璃基底（諸如 -34 - 200529444 (31) 鋇硼砂酸鹽玻璃、銘硼砂酸鹽玻璃、或以熔化 方法所製造的鋁矽酸鹽玻璃）、及陶瓷基底之 亦可使用一種半導體基底（諸如單晶砂）、一 中一金屬基底（諸如不銹鋼）之一表面係設有 一形成自諸如駄（τ i )、鎢（W )、鉻（ Ta )、鎳（Ni )、或鉬（Mo )等金屬材料、 光觸媒等等的基礎膜4 0 1最好是係藉由一濺射 汽沈積方法、或一微滴排出方法而被形成於基 基礎膜401可被形成以具有0.01 nm至10 ηηι 然而，並無需爲一層結構因爲其可被形成爲極 基礎膜4 01係被提供以形成具有良好黏合之閘 、 獲得足夠的黏合時，電極可藉由一微滴排出方; 地形成於基底1 〇 〇上，無須形成基礎膜2 ο 1。 可執行一大氣電漿處理。此外，不限定於此步 層係藉由一微滴排出方法而被形成在一有機層 、或·一金屬層上之情況下，或者於藉由微滴排 成一有機層、一無機層、或一金屬層在一導電 下，可執行類似的處理以增進與導電層之黏合 --第一電極402被形成於基礎膜401之上 4 02係藉由一濺射方法而被形成自氧化銦錫（ 氧化矽之氧化銦錫（ITS0 )、氧化鋅（ZnO ) 理想地，含氧化矽之氧化銦錫被使用以一濺射 使用一靶，其中2重量％至1 〇重量％之氧 IT 0中。此外，可使用一含有氧化矽之氧化物 方法或漂浮 外。此外， 種基底，其 一絕緣層。 Cr)、鉅（ 其氧化物、 方法、一蒸 底1 00上。 之膜厚度； 細。注意此 極電極。當 法而被直接 另一方面， 驟，於導電 '一無機層 出方法以形 層上之情況 〇 。第一電極 IT0 )、含 ’等等。更 方法，藉由 化矽被含入 導電材料， -35 - 200529444 (32) 其中2重量％至20重量％之氧化鋅（Zn 0)被混合與氧 化銦。 一遮罩4 0 3可藉由選擇性地排出一成分而被形成於第 —電極402上。遮罩4 0 3可使用一種樹脂材料，諸如環氧 樹脂、丙稀酸樹脂、酚樹脂、酚醛淸漆（η ο ν 〇 ] a C )樹脂 、密胺樹脂及氨基鉀酸酯樹脂。同時遮罩係藉由使用一有 機材料（諸如苯環丁烯、聚對二甲苯基、閃焰（flare )、 或發光聚醯亞胺）；一從聚合作用所製之化合物材料（諸 如矽氧烷基聚合物）；一含有水溶性同元聚合物及水溶性 異量分子聚合物之成分材料·，等等之微滴排出方法而被形 成。另一方面，可使用一種含有光敏感劑之商用抗蝕劑材 料。例如，可使用一典型的正型抗蝕劑，其中酚醛淸漆樹 脂、當作一光敏感劑之萘酚醌diazide化合物等被溶解或 分散以一已知的溶劑；及一負型抗蝕劑’其中基礎樹脂、 diphenyl silaned iol、酸產生劑等被溶解或分散以一已知的 溶劑。於使用任一此等材料時，係藉由調整溶劑之密度或 加入一表面活化劑等等以適當地調整表面張力及黏稠度。 第一電極402係藉由使用遮罩4 03而被蝕刻，且接著 ，遮罩403被移除（圖9A )。可應用電漿蝕刻或濕式蝕 刻於蝕刻步驟。電漿蝕刻適於處理大尺寸基底。使用一蝕 刻热體（其係至少运自 CF4、NF3 %之一以當作一氯基的 氣體及Cl2、BC]2等以當作一氯基的氣體），而He，Ar 等之任一可被適當地加入。此外，當大氣壓力排出之一蝕 刻步驟被應用時，亦得以進行一局部排出程序。 -36- 200529444 (33) 第一電極402可藉由選擇性地排出一含有導電材料之 成分而被形成，藉由一微滴排出方法。於製造一傳輸型 E L顯示面板之情況下，第一電極4 0 2可使用一成分，其 含有氧化銦錫（ITO )、含氧化矽之氧化銦錫（ITSO ) 、 ^ 氧化辞（Z n Ο )、氧化錫（S η 02 ) ’等等。接著，預定的 圖案可藉由使用此一成分而被形成且一像素電極可藉由烘 烤而被形成。另一方面，於其中所產生之光被發射至基底 1 〇〇之相反側的結構之情況下，亦即，一反射型EL顯示 面板，則可使用一主要包含一金屬粒子（諸如金、銀、銅 、錫、或銘）之成分。 閘極佈線4〇4及407、以及閘極電極4 0 5和406被形 成，藉由以一微、滴排出方法來排出一含有導電材料之成分 。含有諸如 Ag (銀）、Au (金）、Cu (銅）、W (鎢） 、或A1 (銘）等金屬之粒子爲主要素的成分可被使用爲 用以形成這些層的導電材料。明確地，閘極佈線最好是低 電阻的。因此，最好是使用一種溶液，其中金、銀、或銅 鲁 之任一係溶解或分散於一溶劑中，而更理想地，使用具低 電阻之銀或銅以考量一特定的電阻値。另一方面，可使用 銀及銅之疊層。可使用銅來電鍍其已被極薄地塗敷之銀以 成爲較覓的佈線’因爲銀是很貴的。塗敷之銀的表面係粗 糙且易於被電鑛的。作爲電鍍方法，有一種將基底浸泡入 一電鍍溶液中之方法或一種使一電鍍溶液流動之方法。當 使用銀及銅時，可額外地提供一障蔽層以當作對抗雜質之· 方式。可將鎳硼（N i B )使用於障蔽層以及一氮化矽膜。 ♦ -37- 200529444 (34) 其表面可藉由鎳硼而被平坦化。溶劑係相應於酯類（諸如 丁基醋酸鹽）；酒精類（諸如異丙基酒精）；有機溶劑（ 諸如丙酮）；等等。藉由調整溶劑之密度及加入一表面活 ^ 化劑以適當地調整表面張力及黏稠度。 Ϋ 一用於微滴排出方法之噴嘴的直徑被設定於從〇. 02 // m至1 0 0 // m之範圍（較佳爲，3 0 // m或更小），而從 噴嘴排出之成分的排出量被設定於0.001 pl至1〇〇 pi之 範圍（更理想的，1 〇 p 1或更少）。有兩種型式：依需求 φ 型及連續型之微滴排出方法，可使用其任一型。再者，有 一種使用轉移性質之壓電系統，其係藉由施加電壓至一壓 電材料、及一種加熱系統，其藉由一設於噴嘴中之加熱器 以煮沸一成分並排出該成分以供一噴嘴被使用·於一微滴排 出方法，可使用其任一種。最好是其介於一物件與噴嘴的 排出口間之距離盡可能的接近，以利滴出微滴於一所欲的 位置上，其最好是被設定於從0.1 mm至3 mm之範圍（ 更佳爲，1 mm或更少）。於保持相對距離下，任一噴嘴 φ 或物件移動，而因此，描繪一所欲的圖案。可執行一電漿 處理於物件之一·表面上，在排出一成分之前。此係因爲可 獲得一優點：即物體之一表面於執行電漿處理時會變爲親 水的或疏液的。例如，其對於純水變爲親水的而其對於一· 溶解有酒精之膏變爲疏液的。 排出一成分之步驟可被執行於低壓力之下。此係因爲 成分之一溶劑被揮發直到成分因其被排出而附著至一物件 ~ 上爲止。因此，後續烘烤及乾燥之步驟可被省略或執行以 * -38- 200529444 (35) 車父短的時間。在排出成分之後，乾燥及烘烤之任一或兩步 驟被執行’藉由雷射光之照射、快速熱退火、加熱熔爐等 等於大氣壓力或低壓力之下。乾燥及烘烤之兩步驟均爲熱 ‘ 處理之步驟。例如’乾燥被執行於1 〇 〇它3分鐘而烘烤 · 被執行於2 0 0 °C至3 5 0 °c之溫度1 5至1 2 0分鐘。烘烤及乾 燥之步驟具有各不相同的目的，且各需要不同的溫度及時 間。爲了理想地執行乾燥及烘烤之步驟，一基底可被加熱 ’其溫度被設爲從1 0 0 °c至8 0 0 °c (最好是，從2 0 0 °c至 鲁 3 5 0 °C之溫度），取決於一基底之材料等等。透過此步驟 ，一成分中之溶劑被蒸發或者分散劑被化學地移除，而邊 界中之樹脂硬化及收縮，藉此加速熔化及熔接。其被執行 於氧氣體r氮氣體、或空氣之下:。，然而，，此步驟最好是被 執行於一氧氣體之下，其中一分解或分散一金屬元素之溶 劑被輕易地移除。 一連_波或脈衝氣體雷射或固態雷射可被使用於雷射 光之照射。有一種當作氣體雷射之準分子雷射，以及有一 · 種當作固態雷射之使用摻有Cr，Nd等之晶體（諸如YAG 或Y V 〇4 )的雷射。最好是使用一連續波雷射，考量其雷 射光吸收性。此外’亦可使用一種結合連續振盪及脈衝振 盪之雷射照射的所謂混合方法。然而，藉由雷射光之照射 的熱處理可被快速地執行於數微秒至數十秒，根據一基底. 之熱抗性。快速熱退火（R τ A )係藉由快速地供熱數微秒 至數分鐘而被執行，藉由於惰性氣體下使用一鹵素燈、一 I 紅外線燈（其係從紫外線光發出光線至紅外線光）等等快 · ►39- 200529444 (36) 速地升溫。此處理被快速地執行；因此，實質上，僅有一 最上表面之一薄膜可被加熱，而因此，有其較低層不受影 響之優點。 ~ 在形成閘極佈線4 0 4和4 0 7、及鬧極電極4 0 5和4 0 6 · 之後，希望執行下列兩步驟之一，以利其被暴露於表面之 基礎膜2 0 1的處理。 第一方法係藉由使基礎膜4 0 1隔絕而不重疊與第一電 極4 0 2、閘極佈線4 0 4和4 0 7、及閘極電極4 0 5及4 0 6以 φ 形成一絕緣層40 8的步驟（圖9Β )。換言之，未重疊與 第一電極402、閘極佈線404和407、及閛極電極40 5及 4 0 6之基礎膜4 0 1被氧化及絕緣。於藉由以此方式氧化而 絕緣基礎膜40 ]的情況下，基礎膜40 1最好是被形成以具 有從0.0 1 nm至1 0 nm之膜厚度，以致其可被輕易地氧化 。注意其任一暴露至氧氣體之方法或熱處理均可被使用爲 氧化方法。 第二方法係蝕刻及移除基礎膜4 0 1之步驟，其係使用 φ 第一電極4 0 2、閘極佈線4 0 4和4 0 7、及閘極電極4 0 5和 406爲一遮罩。於使用此步驟之情況下：對於基礎膜40 1 之膜厚度並無限制。 接下來，藉由使用一電漿CVD方法或濺射方法而形 成一具有單層結構或疊層結構之閘極絕緣層409 (圖9C ) 。作爲一明確較佳的模式，一由氮化矽所製之絕緣層4 1 0 、一由氧化矽所製之絕緣層4 ] 1、及一由氮化矽所製之絕 -緣層4 ] 2的三層疊層體被形成爲閘極絕緣層。注意一稀有 · -40- 200529444 (37) 氣體（諸如氬）可被含入一反應氣體中且混入一待被形成 之絕緣層中，以利形成一於低沈積溫度下具有少量閘極漏 電流的緊密絕緣層。由於氧化所致之惡化可被避免，藉由 | 從氮化砂或氧氮化砂形成一第一層以接觸與閘極佈線4 0 4 · 和407、及閘極電極405和406。鎳硼（NiB )被使用於第 一層，以利接觸與閘極佈線4 0 4和4 0 7、及閘極電極4 0 5 和406。因此，表面可被平坦化。 接下來，一半導體膜4 1 3被形成。半導體膜4 1 3被形 φ 成自一以氣相生長方法（藉由使用一典型爲矽烷或鍺烷之 半導體材料）或濺射方法所製造之AS或S AS。可使用電 漿CVD方法或熱CVD方法爲氣相生長方法。 於使用電漿 C V D方法之情況下，一 A S被形成自 Si.H4 ’其爲·一半導體材料氣體或SiH4與h2之混合氣體。 當SiH4被稀釋與h2以3倍至1〇〇〇倍來製造一混合氣體 時或當Si2H6被稀釋與GeF4以致其Si2H6: GeF4之一氣體 办1<半係從2 0至4 0 : 0 · 9時，則可獲得一 S A S，其S i成分 · 比率爲 8 0 %以上。明確地，後者爲較佳的情況，因爲半 導體膜4 1 3可具有自一與基礎膜之介面的結晶性。 —遮罩4 1 4被形成在一相應於閘極電極4 0 5及4 0 6之 位置上，藉由選擇性地排出一成分於半導體膜2 I 〇上。一， 諸如環氧樹脂、丙稀酸樹脂、酚樹脂、酚醛淸漆（ no v 〇 1 ac )樹脂、密胺樹脂及氨基鉀酸酯樹脂等之一樹脂 材料被用於遮罩4 1 4。此外，遮罩4 1 4係藉由使用一有機 一 材料（諸如苯環丁烯、聚對二甲苯基、閃焰（fl are )、或 · -41 - 200529444 (38) (諸如 溶性異 被形成 劑材料 漆樹脂 發光聚醯亞胺）；一從聚合作用所製之化合物材料 石夕氧院基聚合物）；〜含有水溶性同元聚合物及水 量分子聚合物之成分材料；等等之微滴排出方法而 。力方面’可使用〜種含有光敏感劑之商用抗蝕 。例如’可使用一典型的正型抗蝕劑，其中酚醛淸 、虽作一光敏感劑之萘酚醌d丨a z丨d e化合物等被溶解或分 散以一已知的溶劑；及一負型抗鈾劑，其中基礎樹脂、
diphenylsilanecHol、酸產生劑等被溶解或分散以一已知的 溶劑。於使用任一此等材料時，係藉由調整溶劑之密度或 加入一表面活化劑等等以適當地調整表面張力及黏稠度。 閘極絕緣層409及半導體膜413係使用遮罩414而被 蝕刻（圖9D ) °可應用電漿蝕刻或濕式蝕刻.於蝕刻步驟 。電漿蝕刻適於處理大尺寸基底。使用一蝕刻氣體（其係 至少選自CF4、NFs等之一以當作一氟基的氣體及Cl2、 BC】2寺以s作 氣基的氣體），而He，Ar等之任一可被
適當地加入。此外，當大氣壓力排出之一蝕刻步驟被應用 時，亦得以進行一局部排出程序。接著，遮罩4 1 4被移除 ’且一保護層4 ] 5係由一微滴排出方法而被形成於半導體 膜4 1 3上。保護層具有確保介面上之淸潔度以及防止半導 體膜4 1 3被有機材料、金屬、水蒸氣等雜質所污染的功能 。保護層亦具有作爲層間膜之一功能。 接下來，η型半導體膜4 I 6被形成。n型半導體膜 4 ] 6可藉由使用矽烷氣體或磷化氫氣體而被形成，且可被 形成以A S或S A S。一包含導電材料之成分係藉由一微滴 -42 - 200529444 (39) 排出方法而被選擇性地排出以形成一源極及汲極佈線4 j 7 (圖1 0B )。作爲用以形成佈線之導電材料，可使一種主 要含有一金屬粒子（諸如銀、金、銅、鎢、或鋁）之成分 · 。銀與銅等之一疊層可被使用。發光氧化銦錫（i τ 〇 )、 - ITSO (包含氧化銦錫及氧化矽）、有機銦、有機錫、氧 化鋅、氮化鈦，等等可被結合。 η型半導體膜4 1 6係藉由使用源極及汲極佈線4丨7爲 遮罩而被蝕刻以形成η型半導體膜4】8及4 1 9，以供形成 鲁 一源極及汲極區（圖1 0 C )。之後，由氮化矽或氧氮化矽 所製之一鈍化層4 2 0被形成於整個表面上。 一層間膜42 1係藉由一微滴排出方法而被形成於整個 區’除了 一發光區之外（圖丨丨A )。此層間膜係一絕緣層 且可被形成自一無機絕緣材料，諸如氧化矽、氮化矽、氧 氮化矽、氧化鋁、氮化鋁、氧氮化鋁；丙烯酸、甲基丙烯. 酸、及其衍生物；抗熱高聚合物（高分子重量）材料，諸 如聚醯亞胺、芳香聚醯胺、或聚苯並咪唑；無機矽氧烷（鲁 包含Si - 0— Si鍵），於從矽、氧、及氫所製的化合物之 間’其係錯由使用一砂氧烷材料爲起始材料而被形成；或 者一有機矽氧烷絕緣材料，其中矽上之氫係由一有機族群 (諸如甲基或苯基）所取代。當層間膜被形成自一材料（ 諸如光敏感丙稀酸或光敏感聚醯亞胺時，其爲較佳的因爲 其側囬具有一種形狀，其中〜彎曲半徑係連續地改變且上 層中之一薄膜被形成而無中斷。 · 發光區中之純化層420係藉由使用層間膜42〗爲遮罩 · -43 - 200529444 (40) 而被蝕刻。可應用電漿蝕刻或濕式蝕刻於蝕刻步驟。電漿 蝕刻適於處理大尺寸基底。使用一蝕刻氣體（其係至少選 自 CF4、NF3等之一以當作一氟基的氣體及Cl2、BC12等 ’ 以當作一氯基的氣體），而He，Ar等之任一可被適當地 、 加入。此外，當大氣壓力排出之一蝕刻步驟被應用時，亦 得以進行一局部排出程序；因此，無須形成一遮罩於一基 底之整個表面上。 透過上述步驟，完成一 EL顯示面板之一 TFT基底其 φ 中一底部閘極型（亦稱爲一反交錯型式）TFT及第一電極 被連接於基底1 〇 〇上。 在形成一 EL層422之前，於大氣壓力下200 °C之一 熱處理被執行’以移除絕緣層421中或其表面上所吸收之濕 氣。此外，熱處理被執行於2 00 °C至40 (TC之溫度，最好 是從2 5 0 °C至3 5 0 °C於低壓力下。最好是藉由一真空蒸發 方法或一微滴排出方法以形成EL層422於低壓力下而不 暴露至空氣。 _ 此外，可額外地執行表面處理，藉由暴露第一電極 4 02之表面至氧電漿或以紫外線光照射之。一第二電極 423被形成於EL層422上以形成一發光元件，藉由一濺 射方法或一微滴排出方法。此發光元件具有一種結構，其 中其被連接至驅動TFT 20000 (圖ΠΒ )。 ' 然後，一密封劑被形成於基底之上且基底上之EL層 係藉由使用密封基底而被密封。之後，可連接一撓性佈線 ^ 板至閘極佈線。亦可應用至一信號佈線。 · -44- 200529444 (41) 如上所述，於此實施例模式中，可省略步驟，因爲未 使用一利用光罩之曝光步驟。此外，可輕易地製造一 E L 顯示面板，即使當使用第五代或之後之玻璃基底時，其中 一側爲1 0 0 0 m m以上，藉由以一微滴排出方法而直接地 形成各種圖案於一基底上。 [實施例模式4 ] 於實施例模式4中描述一種用以製造一通道蝕刻型 T F T之方法，其中一第一電極被形成於一基礎膜之上。 •一基礎膜4〇1被形成於一基底100上，而一第一電極 4〇2被形成於基礎膜401上。接著，一遮罩403係藉由選 擇性地排出一成，分而被形成於第一電極40:2之上。第一電 極4 0 2係藉由使用遮罩4 0 3而被蝕刻，且接著，遮罩4 0 3 被移除。接下來，閘極佈線4 0 4和4 0 7、及閘極電極4 0 5 和4 0 6被形成，藉由排出一包含導電材料之成分。之後， 於表面上暴露之基礎膜4 0 1被處理並絕緣以形成一絕緣層 4 0 8 ;或者基礎膜401藉由使用第一電極402、閘極佈線 4 0 4和4 0 7、及閘極電極4 0 5和4 0 6爲遮罩而被蝕刻並移 除。接著，一閘極絕緣層4 0 9係藉由電漿CVD或濺射而. 被开彡成以具有單層結構或疊層結構。更理想地，三層之一 疊層（氮化矽之絕緣層4 1 0、氧化矽之絕緣層4 1 1及氮化, 矽之絕緣層4 ] 2 )係作用爲閘極絕緣層。此外，形成一作 用爲主動層之半導體膜4 1 3。一遮罩4 1 4係藉由選擇性地 排出一成分於一相應於閘極電極4 〇 5及4 0 6之部分中而被 200529444 (42) 形成於半導體膜413上，而閘極絕緣層409及半導體膜 4 1 3係藉由使用遮罩4 1 4而被蝕刻。之後，遮罩4 1 4被移 除。上述步驟係類似於實施例模式3。 一 η型半導體膜5 0 1被形成於半導體膜4 1 3之上。接 著一源極及汲極佈線5 02係藉由一微滴排出方法以選擇性 地排出一含有導電材料之成分而被形成於半導體膜5 0 1之 上。接下來，η型半導體膜5 〇丨係藉由使用源極及汲極佈 線5 02爲遮罩而被蝕刻以形成一 η型半導體膜，其形成一 源極及汲極區（圖1 2 )。 後續步驟係類似於實施例模式3。 [實施例1] 於實施例模式1至4中，亦可形成一電容。 於形成一閘極佈線及一閘極電極之步驟中，一電容電 極層係藉由以一微滴排出方法排出一包含導電材料之成分 而被形成。 於電容電極層上，一閘極絕緣層及一半導體膜被形成 。接下來，一遮罩被形成於半導體膜上。閘極絕緣層及半 導體膜係藉由使用遮罩而被蝕刻，且接著，遮罩被移除。 一電容可藉由形成一佈線於.一重疊與電容電極層之部分中 而被形成。於其他情況下，有可能其一電容係藉由選擇性 地留下閘極絕緣層留於一待設置電容之部分中而被形成。 [實施例2 ] -46- 200529444 (43)
於依據實施例模式1至4、與實施例1之任一所製造 的EL顯示裝置中，一掃瞄線驅動器電路可藉由以一 SAS 形成一半導體膜而被形成於一基底1〇〇上，如圖3中所示 〇 圖2 2顯示掃瞄線驅動器電路之一方塊圖，其包含一 使用可獲得1至15 cm2 / V· sec之電子場效移動率的SAS 之η通道TFT。 圖22中之方塊5 3 0係相應於一脈衝輸出電路，用以 鲁 輸出一級之取樣脈衝，且一偏移暫存器包含一脈衝輸出電 路。參考數字5 3 1代表一緩衝器電路且係連接至一像素 5 3 2 (其係相應於圖3中之像素I 02 )。 圖2 3顯示脈衝輸出電路5 3 0之一實體架構，其包含 η通道TFT 60 1至6 1 3。此刻，考量其使用S AS之η通道 T F Τ的操作特性，T F Τ之尺寸可被決定。例如，當通道長 度爲8 μ m時，則通道寬度可被設定於]_ 0至8 0 // m之範 圍。 φ 圖2 4顯示一緩衝器電路5 3 1之一實體架構，其亦類 似地包含η通道T F T 6 2 0至6 3 5。此刻，考量其使用S A S 之η通道TFT的操作特性，TFT之尺寸可被決定。例如 ，當通道長度爲1 0 // m時，則通道寬度可被設定於]〇至 1 8 0 0 μ m之範圍。 需藉由佈線以連接個別TF T來實現此一電路。該情 況下之佈線的一架構範例被顯示於圖1 4。圖1 4顯示一模 ‘ 式，其中一閘極電極2 0 4、一閘極絕緣層 2 0 6 (氮化矽之 · -47 - 200529444 (44) 絕緣 209 成通 體膜 施例 形成 。閘 、及 一連 相同 [實捕 實施 傳輸 1原 極1 層4 ： 疊層 層 (例 屬材 ]]側 層2 0 7、氧化矽之絕緣層2 0 8、及氮化矽之絕緣層 的三層疊層）、一由SAS所製之半導體膜210' —形 道保護層之絕緣層2 1 2、形成源極和汲極之η型半導 ' 2 1 5和2 1 6、及一源極和汲極佈線2 1 4被形成，如實 ， 模式1。於此情況下，連接佈線2 5 0、2 5 1、及2 5 2被 於基底1 0 0之上，於形成閘極電極2 0 4之相同步驟中 極絕緣層之一部分被蝕刻以暴露連接佈線2 5 0、2 5 1 2 5 2，且TFT被適當地連接以源極和汲極佈線2 1 4及 φ 接佈線2 5 3 (其被形成於形成源極及汲極佈線2 1 4之 步驟中），藉此實現各種電路。 S例3] 參考圖17Α及ι7β和圖18Α及18Β以解釋一可用於 例模式]至4及實施例1和2的發光元件之模式。 圖]7Α係一範例，其中一第一電極η被形成自一光 氧化物導電材料。光傳輸氧化物導電材料最好是濃度 鲁 子％至15原子％之含氧化矽的氧化銦錫。於第一電 1上提供一 EL層丨6，其中一電洞注入層或電洞傳輸 1、一發光層4 2、及一電子傳輸層或電子注入層4 3被 桌一 it極17係由一第_一電極層33及一第二電極 $所形成’第〜電極層33包含一驗金屬或一驗土金屬 如UF或MgAg )，而第二電極層34係形成自一金 料（諸如鋁）。具有此一結構之像素可從第一電極 · 放射光線，如圖】7 A中之箭號所示。 · -48 - 200529444 (45) 圖1 7 B顯示從第二電極1 7放射光線之一範例。第一 電極1 1係由一第一電極層3 5及一第二電極層3 2所形成 ，第一電極層35包含一金屬（諸如鋁或鈦）或者一金屬 材料（包含其濃度爲化學計量成分比或更小之金屬與氮） ，而第二電極層3 2包含其濃度係含有1原子％至丨5原子 %之導電氧化物材料。於第一電極1 1上提供一 EL層1 6 ，其中一電洞注入層或電洞傳輸層4 1、一發光層4 2、及 一電子傳輸層或電子注入層4 3被疊層。一第二電極1 7係 由一第二電極層33及一第四電極層34所形成，第三電極 層33包含一鹼金屬或一鹼土金屬（例如LiF或CaF), 而第四電極層3 4包含一金屬材料（諸如鋁）。然而，各 層之厚度被設定至，1 00 nm或更小以獲得一其.中可傳輸光 線之狀態。因此，得以放射光線自第二電極1 7。 圖1 8 A顯示從第一電極].1放射光線之一範例並顯示 一結構’其中一電子傳輸層或電子注入層 4 3、一發光層 4 2、及一電洞注入層或電洞傳輸層4 1被依序地疊層成爲 -- E L層。從E L層1 6側，第二電極1 7係由一第二電極. 層3 2及一第一電極層3 1所形成，第二電極層3 2包含其 濃度係含有1原子％至15原子％之氧化物導電材料，而 第一電極層3 1包含一金屬（諸如鋁或鈦）或者一金屬材 料（含有其濃度爲化學計量成分比或更小之金屬與氮）。 第一電極1 1係由一第三電極層3 3及一第四電極層3 4所 形成，第三電極層3 3包含一鹼金屬或一鹼土金屬（例如 LiF或CaF )，而第四電極層34包含一金屬材料（諸如鋁 -49 ^ 200529444 (46) )。然而，各層之厚度被設定至1 00 或更小以獲得一 其中可傳輸光線之狀態。因此，得以放射光線自第一電極 1 1 〇 圖1 8 B顯示從第二電極1 7放射光線之一範例並顯示 k 一結構，其中一電子傳輸層或電子注入層 43、一發光層 42、及一電洞注入層或電洞傳輸層4 1被依序地疊層成爲 ~ EL層。一第一電極1 1具有與圖15A相同的結構，且 被形成以具有夠厚之一膜厚度來反射EL層中所產生之光 φ 線。第二電極1 7被形成自一導電氧化物材料，其包含1 原子％至1 5原子％之氧化矽的濃度。於此結構中，電洞 注入層4 1係形成自一金屬氧化物，其爲一無機材料（典 型爲’，氧化鉬或氧化釩）。因此，於形成.第二電極32時 所引入之氧被供應，而因此，注入性質被增進；於是，可 減小一驅動電壓。 桌一電極係形成自一發光氧化物導電材料，而第二電 極可傳輸光線或被形成自一發光氧化物導電材料。此刻， _ 光線可被發射（放射）自相反側，換言之，自第一與第二 電極側。 [實施例4] 接下來，參考圖]9A和1 9B及圖20A和20B以解釋 一安裝·一驅動器電路之模式，此驅動器電路係用以驅動一 依據實施例模式1至4、及實施例]所製造的EL顯示面 · 板。 · -50- 200529444 (47) 首先，參考圖1 9 A及1 9 B以解釋一應用c O G方法之 顯示裝置。於一基底1 0 0提供一顯示字元、影像等之資訊 的像素部分1 002及掃瞄線驅動器電路1 003和1 004。其 中設有複數驅動器電路之基底】0 0 5及1 〇 〇 8被切割成矩形 ’而切割之驅動器電路（於下文中，稱之爲驅動器IC ) 被安裝於基底1001上。圖19A顯示複數驅動器][C 1007 及安裝一帶1 00 6至各驅動器1C 1〇〇7之一端的模式。圖 1 9 B顯示一驅動器及安裝一帶1 0 0 9至各驅動器I c 1 〇 1 〇 之一端的模式。 接下來，參考圖20A及20B以解釋利用—種TAB方 法之一顯示裝置。於一基底1 〇 〇 1上提供一像素部分1 〇 〇 2 及掃瞄線驅動器電路1 0 03和1 004。圖2〇A顯示—模式， 其中複數帶1 006被安裝至基底1001上，而接著，驅動器 1C 1 007被安裝至帶1 00 6上。圖20B顯示〜模式，其中 一帶1009被安裝至基底1001上，而接著，驅動器1C 】0 1 0被安裝至帶1 009上。於後者之情況下，其固定驅動 器1C 1010之金屬片等可被安裝在一起，顧及其強度。 安裝於E L顯不面板上之複數驅動器IC最好是於具 有3 00 mm至1〇〇〇 mm之一側的矩形基底1 00 5及ι〇〇 8上 ，以利增進生產率。 mm 複數電路圖案（其中一驅動器電路部分及〜輸A / _ 出終端被使用爲一單元）可被形成於基底1〇〇5及1008上 ，且最終被分開及取出。至於驅動器1C之〜長側的長度 ，可形成一具有〗5 m m至8 0 m m之長側及1 m m至6 - 51 - 200529444 (48) 之短側的矩形，以考量一像素部分之一側的長度或一像素 間距，如圖1 9 A及20 A中所示。像素部分1 002之一側、 或像素部分1 0 0 2之一側的長度加上各驅動器電路1 003和 > 1 004的一側可被利用以形成驅動器1C，如圖]9B及20B · 中所示。 於一 1C晶片上之驅動器1C的重要性在於長側之長度 。當使用一具有1 5至80 mm之長側的驅動器1C時，用 以安裝相應於像素區1 002所需的驅動器1C之數目係少於 φ IC晶片之數目。因此，可增進製程產量。當一驅動器IC 被形成於一玻璃基底上時，生產率並未降低，因爲驅動器 I C不限定爲其被使用爲主體之基底的形狀。此係一極大 的優點，相較與其從一圓形矽晶圓取出1C晶片的情況。 於圖19A、19B、20A及20B中，設有一驅動器電路 之驅動器Ϊ C 1 0 〇 7或1 〇 1 〇被安裝於像素區1 〇 〇 2外部之一 區上。驅動器1C ] 007及1010爲信號線驅動器電路。爲 了形成一相應於R G B全彩之像素區，需要3 0 7 2信號線於 ^ XGA等級和4 8 00信號線於UXGA等級。上述信號線數目 係藉由分割爲像素區1 0 0 2之一邊緣中的數個區塊而形成 一導出線，且係依據驅動器I C 1 0 0 7及1 0 1 0之輸出終端 的間距而被集合。 驅動器1C最好是被形成自一形成在基底上之結晶半 導體。結晶半導體最好是藉由被照射以一連續波雷射之光 而被形成。因此，氣體雷射之連續波固態雷射被使用爲供 ’ 放射雷射光之振盪器。當使用連續波雷射時，僅有少數的 · -52 - 200529444 (49) 晶體缺陷。結果，可藉由使用一具有大微粒尺寸之多晶半 導體膜而製造一電晶體。此外，得以達成高速驅動，因爲 移動率或回應速度較佳，且得以較習知元件更進一步增進 一元件之操作頻率；因此，可獲得高可靠度，因爲有極少 的性質差異。注意其一電晶體之一通道長度方向可相同於 雷射光之一掃瞄方向，以進一步增進操作頻率。此係因爲 最局移動率可達成於當一電晶體之一通道長度方向及雷射 光之一掃瞄方向（相對於一基底）是最平行的（最好是， 從-3 0度至3 0度），於藉由連續波雷射之雷射結晶化步 驟中。一通道長度方向係相同於一通道形成區中之電流的 流動方向，換言之，電荷移動之方向。如此所形成之電晶 體具有一主動層，包含一多晶半導體膜，，其中一晶體微粒 係延伸於一通道方向，而這表示其一晶體微粒邊界被形成 幾乎沿著一通道方向。 於執行雷射結晶化時，最好是顯著地減縮雷射光，且 其一光束點最好是具有從1 mm至3 mm之寬度，其係相 同於驅動器I C之較短側的寬度。此外，爲了確保一物件 被照射以足夠且有效的能量密度，雷射光之一照射區最好 是一線性形狀。然而’此處之線性形狀於較適當的意義上 並非指一直線，而是指具有2以上（最好是從1 〇至 1 0000 )之寬高比的矩形或橢圓形。因此，可藉由使得雷 射光之一光束點的寬度與驅動器1C之較短側的寬度均等 而增進生產率。 於圖1 9 A及1 9 B和圖2 0 A及2 0 B中，顯示一種模式 200529444 (50) ，其中掃瞄線驅動器電路被整體地安裝與像素部分且驅動 器IC被安裝爲一信號線驅動器電路。然而’本發明並不 限定於此模式，且驅動器I c可被安裝爲一掃瞄線驅動器 電路以及一信號線驅動器電路。於該情況下，最好是使得 · 不同規格的驅動器I C被使用於掃瞄線側及信號線側上。 於像素區1 〇 〇 2中，信號線與掃瞄線被相交以形成一 矩陣，且一電晶體被形成於每一交叉部分中。一具有形成 自非晶半導體或半非晶半導體之通道部分的TFT可被使 φ 用爲配置於像素區1 002中之電晶體’依據本發明之一型 態。一非晶半導體係藉由一電漿CVD方法 '一濺射方法 等而被形成。能夠以電漿CVD來形成一半非晶半導體於 3 0 0 °C以下之溫度。有一特徵在於其形成一電、晶體所需的 膜厚度被形成於短時間內，即使於（例如）5 5 0 mm X 6 5 0 mm之外部尺寸的非鹼性玻璃基底之情況下。此一製造技 術之特徵得以製造一大尺寸螢幕之顯示裝置。此外，一半 非晶TF T可藉由從一 S A S形成一通道部分而獲得2至1 0 | cm2 / V· sec cm2之電子場效移動率。丁FT可被使用爲一像 素之切換元件或者一形成掃瞄線驅動器電路之元件。因此 ，可製造一種實現面板上系統之EL顯示面板。 於圖19A、19B、20A及20B中，假設其一掃瞄線驅 動器電路可藉由使用一從S A S所形成之T F T以當作一半 導體膜而被整體地形成於一基底上，依據實施例模式3。 一掃瞄線驅動器電路及一信號驅動器電路可均被安裝爲一 · 驅動器】:C，於使用一從A S所形成之T F T以當作半導體 · -54 - 200529444 (51) 膜之情況下。 於該情況下，最好是其掃瞄線側上與信號線側上所使 用的驅動器IC之規格爲不同的。例如，雖然一組成掃瞄 ’ 線側上之驅動器IC的電晶體需約3 0 V之耐電壓，但驅動 · 頻率爲1 0 0 kMz以下且無須相當高速的回應。因此，組成 掃瞄線側上之驅動器1C的電晶體之通道長度（L )最好是 被設爲較大的。反之，雖然信號線側上之驅動器1C的電 晶體具有約1 2 V之耐電壓，但驅動頻率爲約6 5 MHz (以 φ 3 V )且需要高速的回應。因此，組成驅動器之電晶體的 通道長度最好是被設定以一微米規則。 如上所述，驅動器電路可被結合入EL顯示面板。 [實施例5] 參考圖2 1 A至2 1 F中所示之等效電路圖以解釋此實 施例中所顯示之一 EL顯示面板的一像素之結構。 於圖2 1 A中所示之像素中，一信號線8 1 0及電源供 φ 應線8 1 1至8 1 3被配置於行方向，而一信號線8 ] 4被配置 於列方向。此外，其中包含一切換TFT 801、一驅動TFT 8 0 3、一電流控制TFT 8 04、一電容元件8 02、及一發光元 件8 0 5。電容元件8 02可依結構而被形成於另一位置，且 不一定需提供電容元件8 02。 圖2 ] C中之一像素具有與圖2 1 A中之像素相同的結 構，除了其TFT 1 0000及2 0 00 0之閘極電極被連接至一配 · 置於列方向上之電源供應線8 ] 3。圖2 ] A及圖2 1 C中所示 · -55- 200529444 (52) 之像素爲幾乎相同的等效電路圖。然而，電源供應線被各 形成自不同層中之導電層，於其中電源供應線8 1 3被配置 於一行方向（圖2 1 A )及電源供應線8 1 3被配置於列方向 (圖2]C)之情況。於此，連接至tft 10000及20000之 閘極電極的佈線被聚集，且其圖形被個別地顯示於圖2 1 A 及2 1 C中，以顯示其佈線被形成自不同層。 於圖21A及圖21C中所示之像素中，TFT 803及804 被串聯。TFT 803之通道長度l3及通道寬度W3和丁FT 8 04之通道長度L4及通道寬度W4被設定以滿足L3/ W3 :L4/ W4 = 5至6000 : 1。作爲滿足6000 : !之情況的範 例，其係 L 3 爲 5 0 0 // m、W 3 爲 3 // m、L 4 爲 3 // m 及 W 4 爲1 00 // m之情況。 TFT 8 0 3係操作於一飽和區且控制一流經發光元件 8 05之電流値。閂鎖84 0係操作於一線性區且控制流至發 光元件805之電流供應。製造步驟較佳的是這些TFT具 有相同的導電型式。此外，T F T 8 0 3可使用非僅一增進型 同時包含--空乏型TFT。於具有上述結構之本發明中， T F T 8 0 4係操作於一線性區；因此，τ F T 8 0 4中之V G s的 些許變異不會影響發光元件8 05之電流値。換言之，發光 元件805之電流値係根據其操作於一飽和區之TFT 8 03而 被決定。於具有上述結構之本發明中，可提供一種顯示裝 置’其中影像品質係藉由增進其TFT性質之差異所導致 之發光變異而被增進。 於圖21 A至2] C中所示之像素中，丁FT 801係一用以 200529444 (53) 控制一視頻信號之輸入至像素之TFT。當TFT 801開啓且 視頻信號被輸入像素時，視頻信號被儲存於電容元件8 02 中。圖21 A及2IC各顯示一結構，其中電容元件802被 提供；然而，本發明並不限定於此。當一閘極電容等可被 使用爲可保持一視頻信號之電容時，電容元件8 02可不被 明確地提供。 發光元件8 05及844具有一種結構，其中一場致發光 層被夾製於兩電極之間，而一像素電極與一相反電極之間 (一陽極與一陰極之間）的電位差被提供以致其·一前向偏 壓被供應。場致發光層被形成自多種材料，諸如有機材料 及無機材料。從單線激發狀態回復至接地狀態之發光性（ 螢光性）及從三重線激發狀態回復至接地狀態之發光性（ :螢光性）被包含於此場致發光層之發光性中。 圖2 1 B中所示之像素具有與圖2 1 A中之像素相同的 結構，除了其加入一 TFT 8 0 6及一掃瞄線8 1 5。以相同方 式，圖2 1 D中所示之像素具有與圖2 1 C中之像素相同的 結構，除了其加入一 TFT 8 0 6及一掃瞄線8 1 5。 於TFT ·8 06中，ON或OFF係由其新配置之掃瞄線 815所控制。當TFT 8 0 6爲 ON時，則保持於電容元件 8 02中之電荷被放電，且TFT 8 06變爲OFF。換言之，得 以藉由配置TF T 8 0 6而產生一種狀態’其中電流未被迫使 流入發光元件8 0 5 .因此，於圖2 1 B及2 1 D之結構中，發 光時間可被開始於寫入時間開始之相同時間或者就在寫入 時間開始之後，無須等待寫入信號至所有像素，藉此提昇 -57 - 200529444 (54) 工作循環。 於圖2 1 E所示之像素中，一信號線8 5 〇及電源供應線 8 5 1和8 5 2被配置於行方向，而一掃瞄線8 5 3被配置於列 方向。此外，其中包含一切換TFT 841、一驅動TFT 843 、一電容元件842、及一發光元件844。圖21F中所示之 像素具有與圖2 1 E中之像素相同的結構，除了其加入一 TFT 8 4 5及一掃瞄線8 5 4。藉由亦配置丁ft 8 4 5於圖2] F 之結構中可增加工作循環。如上所述，可結合一驅動器電 路於一EL顯示面板中。 [實施例6] 參考圖1 5以解釋一模式，其中一保護二極體被提供 於每一掃瞄線輸入終端部分及信號線輸入終端部分。丁 F 丁 54]_及542被提供於圖15中之像素1〇2中。tft具有與 實施例模式1相同的結構。 保護二極體5 6 1及5 62被提供於信號線輸入終端部分 · 。适些保護二極體被製造於如T F T 5 4 1或5 4 2之相同步驟 中。保護二極體5 6 1及5 62係藉由連接一保護二極體之一 閘極至另一保護二極體的汲極與源極之一而操作爲一二極 體。圖]6顯示圖1 5中所示之頂部視圖的一等效電路圖。 保護二極體5 6 1包含一閘極電極5 5 0、一半導體膜 5 5 1、一通道保護絕緣層5 5 2、及一佈線5 5 3。保護二極體 5 6 2具有相同的結構。連接至這些保護二極體之共同電位 · 線5 5 4及5 5 5被形成於與閘極電極之相同層中.。因此，需 · -58 - 200529444 (55) 形成一接觸孔於一閘極絕緣層中以電連接至至佈線5 5 3。 一遮罩可藉由一微滴排出方法而被形成，且一餓刻步 驟可被執行以形成一接觸孔於閘極絕緣層中。於此情況下 ，當應用藉由大氣壓力排出之一蝕刻步驟時，亦得以進行 一局部排出程序，且無須形成於一基底之整個表面上。 一信號佈線2 3 7被形成於與T F T 5 4 1中之源極及汲極 佈線2 1 4相同的層中，且具有一種結構，其中所連接之信 號佈線2 3 7係連接至一·源極側或一汲極側。 掃瞄信號線側之輸入終端部分的保護二極體5 6 3及 5 6 4亦被形成以具有相同結構。依據本發明之一型態，一 輸入級中所提供之保護二極體可被同時地形成。注意其配 置保護二極體之位置並不限定於此實施例，而亦可被提供 於一驅動器電路與一像素之間，如圖3中所示。 [實施例7 ] 圖2 6及2 7各顯示構成一 EL顯示面板之一實施例， 藉由使用由一微滴排出方法所製造之TFT基底2 0 0。於圖 2 6及2 7中，一包含像素1 0 2 a至1 0 2 c之像素部分1 〇 1被 形成於TFT基底200上。 於圖2 6中，如其形成於一像素或一保護電路部分 7 0 1 (其係藉由被連接至TFT的一閘極及源極或汲極之一 而操作以如一二極體之相同方式）之相同的TFT被提供 於一·驅動器電路7 〇 3與像素1 〇 2 a至1 0 2 c之間及像素部分 ]〇 1之外部。一形成自單晶半導體之驅動器I C、一形成自 -59- 200529444 (56) 多晶半導體膜於一玻璃基底上之棒狀驅動器I C、一形成< 自S A S之驅動器電路，等等，被應用於驅動器電路7 〇 3。 TF丁基底200被固定至一密封基底236，藉由以一微 滴排出方法所形成於絕緣層上之一間隔物7 0 8。即使當基 底具有薄的厚度或像素部分之一區域被放大，仍最好是提 供間隔物以保持兩基底間之間隙恆定。一發光樹脂材料可 被塡入以利固化，或者無水氮或惰性氣體可被塡入一發光 裝置23 4之上的間隙中或介於TFT基底200與密封基底 2 3 6之間。 圖2 6顯示其中發光元件2 3 4具有頂部放射型結構之 情況，其中光線被照射以其箭號所示之方向。各像素可藉 由區別發光顏色以執行多色顯示’藉由使用像素1 〇 2 a於 紅色、像素l〇2b於綠色、及像素l〇2c於藍色。此刻，射 出外部之發光的色彩純度可被增進’藉由形成一相應於密 封基底 2 3 6之側上的各顏色之一上色層。此外，像素 102a、102b、及102c可各被使用爲白色發光元件，並結 合與上色層。 一外部電路7 〇 5係利用一佈線板7 0 4而被連接至一設 於TFT基底2 0 0之一端上的掃瞄線或信號線連接終端。 此外，一熱管7〇6及一熱槽7〇7可被提供以接觸與TFT 基底200或者於其附近’以具有得以增進熱消散功效的結 構。 圖2 6顯示一頂部放射型E L模組；然而，亦可藉由 改變發光元件之結構或外部電路基底之配置以使用一底部 -60 -- 200529444 (57) 放射型結構。 圖2 7顯示一範例，其中一樹脂膜7丨〇係藉由使用一 密封劑2 3 5及一黏合樹脂702而被黏附至其中有一像素部 — 分被形成於一 T F 丁基底2 0 0上的側上，以形成一密封結 構。一防止水蒸氣穿透之氣體障蔽膜可被提供於樹脂膜 7 1 0之表面上。圖2 7顯示一種底部放射結構，其中一發 光元件之光被射出通過基底；然而，亦可接受一種頂部放 射結構，藉由賦予光傳輸性質至樹脂膜7】〇或黏合樹脂 φ 7 02。於任一情況下，可藉由採用一種膜密封結構而獲得 更薄且更輕的顯示裝置。 [實施例… ' . 可藉由依據實施例模式1所製造之一 E L顯示模組而 完成一 EL電視接收器。圖2 8顯示EL電視接收器之一主 結構。有-·種情況，其中一像素部分1 0 1被單獨形成於一 E L顯不面板9 0 1中，且一掃猫線驅動器電路9 0 3及一信 | 號線驅動器電路9 02係藉由·一 TAB方法而被安裝，如圖1 中所示之結構；以及一種情況，其中像素部分1 0 1被形成 於E L顯示面板9 0 1中，且掃瞄線驅動器電路9 0 3及信號. 線驅動器電路9 0 2係藉由一 C Ο G方法而被安裝於其周邊 ，如圖2中所示之結構；一種情況，其中一 T F T被形成 自一 SAS，且像素部分101及掃瞄線驅動器電路9 03被整 體地形成於一基底上’而信號線驅動器電路9 0 2被分離地 · 安裝爲一驅動器IC，，如圖3中所示之結構；等等。然 · - 61 - 200529444 (58) 而，可應用這些情況之任一模式。 作爲一外部電路之另一結構，一視頻信號之一輸入側 包含一視頻信號放大器電路9 0 5，其放大由一調諧器904 所接收的信號中之一視頻信號；一視頻信號處理電路9 0 6 ，其將一輸出自視頻信號放大器電路9 0 5之信號轉變爲一 相應於紅、綠、及藍之各色的色彩信號；一控制電路907 ’用以將視頻信號轉變爲一驅動器IC之輸入規格；等等 。控制電路907將一信號個別地輸入掃瞄線側及信號線側 。於數位驅動之情況下，一信號分割電路90 8可被設於信 號線側上且可具有一結構，其中輸入數位信號被分割爲m 個信號且被供應。 一聲頻信號（於接收自調諧器9 04的信號之中）被傳 輸至一聲頻信號放大器電路9 0 9，且一來自聲頻信號放大 器電路9 0 9之輸出信號係透過一聲頻信號處理電路9 I 0而 被供應至一揚聲器9 ] 3。一控制電路9 1 1接收一接收站之 控制資訊（一接收頻率）或來自一輸入部分9 1 2之音量， 並傳輸--信號至調諧器9 0 4或聲頻信號處理電路9 1 0。 如圖2 9中所示，一電視接收器可被完成，藉由結合 此一外部電路而將圖2 6及2 7中所示之E L模組結合入一 外殼920。一顯示螢幕921係由El顯示模組所形成，而 一揚聲器、操作開關924，等等被提供爲其他附加設備。 因此，電視接收器可依據本發明而被完成。 當然，本發明並不限定於電視接收器而可應用於各種 用途’ '應用於具有大尺寸區域之顯不媒體，諸如 -62 - 200529444 (59) 一車站、機場等內之資訊顯示板、或街上之廣告顯示板等 、以及個人電腦之監視器。本發明並不限定於大尺寸基底 ，而可應用於諸如行動電話之相當小型的顯示媒體。 【圖式簡單說明】 於後附圖形中： 圖1係一頂視圖，其顯示依據本發明之一型態的一 EL顯示面板的一架構； 其福不依據本發明之一型態的一 其顯示依據本發明之一型態的
圖 2係一頂視圖 EL顯示面板的一架構； 圖3係一頂部視圖 EL顯示面板的一架構； 圖4 A至4 C係橫斷面視圖’其各顯示依據本發明之 --型態的一 EL顯示面板之一製造步驟； 圖5 A至5 C係橫斷面視圖，其各^ 〜合總不依據本發明之
一型態的一 EL顯示面板之一製造步驟； 圖6 A至6 E係橫斷面視圖，：g：么酷+ / 〃谷嘁不依據本發明之 一型態的一 EL顯示面板之一製造步驟；
圖7係一橫斷面視圖，其顯示依；)；产十& R 似本發明之〜型態的 •一 EL顯示面板之一製造步驟； & 圖8係一頂部視圖，其顯示依據本雖日日5 明忑〜型態的一 EL顯示面板之一製造步驟； 圖9A至9D係橫斷面視圖，犮 一各嘁不依據本發明之 一型態的·一 EL顯示面板之一製造步驟. -63、 200529444 (60) 圖10A至10C係橫斷面視圖，其各顯示依據本發明 之一型態的一 EL顯示面板之一製造步驟； 圖及11B係橫斷面視圖，其各顯示依據本發明 r 之一型態的一 E L顯示面板之一製造步驟； · 圖1 2係一橫斷面視圖，其顯示依據本發明之一型熊 的一 EL顯示面板之一製造步驟； 圖1 3係一頂部視圖’其顯示依據本發明之一型辦的 一 EL顯示面板之一製造步驟， ^ 圖1 4係一橫斷面視圖’其顯示依據本發明之一型態 的一 EL顯示面板之一製造步驟； 圖1 5係一頂部視圖，其顯示依據本發明之一型態的 •一液晶顯示面板； 圖1 6係圖1 5中所示之液晶顯示面板的一等效電路圖 圖1 7 A及1 7 B各顯示一可被應用於本發朋之發光元 件的一模式； φ 圖1 8 Α及1 8 Β各顯示一可被應用於本發明之發光元 件的一模式； 圖]9 A及1 9 B各顯示依據本發明之一型態的一 E L顯 示面板之一驅動器電路的一安裝方法； 圖20 A及20B各顯示依據本發明之一型態的一 El顯 示面板之一驅動器電路的一安裝方法； 圖2 1 A至2 1 F爲電路圖，其各顯示一可被應用於本 4 發明之一型態的一 EL顯示面板之像素的一架構； · -64 ^ 200529444 (61) 圖22顯示〜電路架構，於形成一具有一 TFT之掃瞄 線驅動器電路於〜液晶顯示面板中的情況下，依據本發明 之一型態； 圖2 3威不~'電路架構，於形成一具有一 T F T之掃瞄 線驅動器電路於〜液晶顯示面板中的情況下，依據本發明 之一型態（〜偏移暫存器電路）； ° 〜3、〜電路架構’於形成一具有一 TFT之掃瞄 驅動器電路於〜液晶顯示面板中的情況下，依據本發明 之一型態（〜緩衝器電路）； 圖2 5顯示〜可被應用於本發明之微滴排出設備的一 結構； 圖2 6係〜橫斷面視圖，其顯示依據本發明之 的一 EL顯示模組之一架構範例； 圖2 7係〜橫斷面視圖，其顯示依據本發明之一型態 的一EL顯示換組之一架構範例；
圖28係一方塊圖，其顯示依據本發明之—型態的一 EL TV接收器之一主架構；及 圖2 9顯禾依據本發明之一能 丄心m兀成的一 £l TV接 收器之一*結橇。 [主要元件符號說明】 1 1 :第〜鼇極 16 : EL 餍 ]7 :電極 -65 - 200529444 (62) 3 1 :電極 3 2 :電極 3 3 :電極 3 4 :電極 3 5 :電極 4 1 :電洞傳輸層 42 :發光層
4 3 :電子注入層 1 00 :基底 1 〇 1 :像素部分 1 0 2 :像素 ]0 2 a像素 10 2b ：像素 1 0 2 c :像素
1 0 3 :掃猫線輸入終端 1 04 :信號線輸入終端 1 〇 5 :驅動器IC ]0 6 :驅動器I C 1 〇 7 :掃瞄線驅動器電路 108 :保護二極體 2 00 : TFT 基底 2 0 1 :基礎膜 2 0 2 :閘極佈線 2 0 3 :閘極電極 -66- 200529444 (63)
204 :閘極電極 2 0 5 :絕緣層 2 0 6 :閘極絕緣層 2 0 7 :絕緣層 2 0 8 :絕緣層 2 0 9 :絕緣層 2 1 0 :半導體膜 2 1 1 :遮罩 2 1 2 :保護層 2 1 3 :半導體膜 2 1 4 :汲極佈線 2 1 5 :半導體膜 2 1 6 :半導體膜 2 1 7 :鈍化層 2 1 8 :層間膜 2 1 9 :通孔 2 2 0 :第一電極 22 1 :遮罩 2 2 2 :絕緣層 223 ： EL 層 2 2 4 :第二電極 2 2 8 :絕緣層 2 3 4 :發光元件 2 3 5 :密封齊U -67- 200529444 (64) 2 3 6 :密封基底 2 3 7 :信號佈線 2 5 0 :連接佈線 2 5 1 :連接佈線 2 5 2 :連接佈線 2 5 3 :連接佈線 3 0 1 :半導體膜
3 0 2 :汲極佈線 4 0 1 :基礎膜
4 02 :第一電極 403 :遮罩 4 0 4 :閘極佈線 4 0 5 :閘極電極 4 0 6 :閘極電極 4 0 7 :閘極佈線 4 0 8 :絕緣層 4 0 9 :閘極絕緣層 4 ] 0 :絕緣層 4 11:絕緣層 4 1 2 :絕緣層 4 1 3 :半導體膜 4 1 4 :遮罩 415 :保護層 4 1 6 :半導體膜 -68- 200529444 (65) 4 1 7 :汲極佈線 4 1 8 :半導體膜 4 1 9 :半導體膜 4 2 0 :鈍化層 421 :層間膜 422 ： EL 層
4 2 3 :第二電極 501 :半導體膜 5 0 2 :汲極佈線 5 3 0 :脈衝輸出電路 5 3 1 :緩衝器電路 5 3 2 :像素
541 ： TFT
542 ： TFT
5 5 0 :閘極電極 5 5 1 :半導體膜 5 5 2 :絕緣層 5 5 3 :佈線 5 5 4 :共同電位線 5 5 :共同電位線 5 6 1 :保護二極體 5 62 :保護二極體 5 6 3 :保護二極體 5 64 :保護二極體 -69 - 200529444 (66) 601-613 ： TFT 620—635: TFT 7 01 :保護電路部分 7 0 2 :樹脂 7 0 3 :驅動器電路 7 0 4 :佈線板 7 0 5 :外部電路 706 :熱管 7 〇 7 :熱槽 7 0 8 :間隔物
7 ] 0 :樹脂膜 80 1 ：切換 TFT
8 0 3 ：驅動 TFT
8 04 ：電流控制TFT 8 0 2 :電容元件 8 〇 5 :發光元件 806 ： 丁FT
8 1 0 :信號線 8 1 1 :電源供應線 8 1 2 :電源供應線 8 1 3 :電源供應線 8 1 4 :掃瞄線 8 1 5 :掃瞄線 84]：切]ί奐 TFT 200529444 (67) 8 43 :驅動態感應器 8 4 2 :電容元件 844 :發光元件
845 ： TFT
8 5 0 :信號線 8 5 1 :電源供應線 8 5 2 :電源供應線 8 5 3 :掃猫線 8 5 4 :掃猫線 901 : EL顯示面板 902 :信號線驅動器電路 9 03 :掃瞄線驅動器電路 904 :調諧器 905 :視頻信號放大器電路
906 :視頻信號處理電路 9 0 7 :控制電路 9 0 8 :信號分割電路 909 :聲頻信號放大器電路 9 1 〇 :聲頻信號處理電路 9 1 1 :控制電路 9 1 2 :輸入部分 9 1 3 :揚聲器 920 ：夕、卜殼 92]:顯示螢幕 -71 - 200529444 (68)
922 :揚聲器 9 2 4 :操作開關 100 1 :基底 ]002 :像素部分 1 0 03 :驅動器電路 1 0 0 4 :驅動器電路 1 005：基底 1 006 ：帶 1 0 0 7 :驅動器I C 1 00 8：基底 1 009 :帶 1 0 1 0 :驅動器I C 1 400：基底 1 4 0 3 :微滴排出單兀 1 4 0 4 :成像單元 ]4 0 5 :頭部 1 4 0 7 :控制單元 1 4 0 8 :記錄媒體 1 4 0 9 :影像處理單元 ]4 1 0 :電腦 14Π ：標記 10000 ： TFT 20000: TFT

Claims (1)

  1. 200529444 (1) 十、申請專利範圍 1· 一種發光裝置，包含一第一薄膜電晶體及一第二 薄膜電晶體，每一第一薄膜電晶體及第二薄膜電晶體包含 一閘極電極，其包含一導電材料； 一閘極絕緣層，其係形成於閘極電極上； 一半導體fe ’其係形成於閘極絕緣層上；及 一源極佈線和一汲極佈線，其係形成於半導體膜上， φ 其中第一薄膜電晶體之源極佈線與汲極佈線之一被連 接至第二薄膜電晶體之閘極電極， 及半導體膜不延伸超過閘極絕緣層之一邊緣。 2· —種發光裝置，包含一第一薄膜電晶體及一第二 薄膜電晶體，每一第一薄膜電晶體及第二薄膜電晶體包含 一閘極電極，其包含一導電材料； 一閘極絕緣層，其係形成於閘極電極上； · 一半導體膜，其係形成於閘極絕緣層上；及 一源極佈線和一汲極佈線，其係形成於半導體膜上， 其中第一薄膜電晶體之源極佈線與汲極佈線之一被連 接至第二薄膜電晶體之閘極電極， 及半導體膜之一邊緣係對齊與閘極絕緣層之一邊緣。 3. 一發光裝置’包含一切換薄膜電晶體及一驅動薄 膜電晶體，切換薄膜電晶體包含： — 一第一閘極電極，其包含一導電材料； _ -73 ‘ 200529444 (2) 一第一島狀閘極絕緣層，其係接觸與第一閘極電極； 一第一島狀半導體膜，其係接觸與第一閘極絕緣層； 其中第一島狀半導體膜不延伸超過第一島狀閘極絕緣 層之一邊緣； 至少二第二半導體膜，其包含一接觸與第一島狀半導 體層之導電性型式雜質；及 接觸與第二半導體膜之一源極佈線及一汲極佈線； 且驅動薄膜電晶體包含： 一第二閘極電極，其包含導電材料； 一第二島狀閘極絕緣層，其係接觸與第二閘極電極； 及 一第三島狀半導體膜，其係接觸與第二島狀閘極絕緣 層， 其中第三島狀半導體膜不延伸超過第二島狀閘極絕緣 層之一邊緣， 其中第二閘極電極之一部分被暴露， 及切換薄膜電晶體之一源極佈線及一汲極佈線之一被 連接至驅動薄膜電晶體之閘極電極。 4 . 一發光裝置，包含一切換薄膜電晶體及一驅動薄 膜電晶體，切換薄膜電晶體包含： 一第一閘極電極，其包含一導電材料； 一第一島狀閘極絕緣層，其係接觸與第一閘極電極； 一桌一島狀半導體膜’其係接觸與第一鬧極絕緣層； 其中第一島狀半導體膜係對齊與第一島狀閘極絕緣層 -74、 200529444 (3) 之一*邊緣； 至少二第二半導體膜，其包含一接觸與第一島狀半導 體層之導電性型式雜質；及 # 接觸與第二半導體膜之一源極佈線及一汲極佈線； ‘ 且驅動薄@吴電晶體包含· 一第二閛極電極，其包含導電材料； 一第二島狀閘極絕緣層，其係接觸與第二閘極電極； 及 籲 一第三島狀半導體膜，其係接觸與第二島狀閘極絕緣 層， 其中第三島狀半導體膜係對齊與第二島狀閘極絕緣層 之一邊緣， 其中弟一閘極電極之一部分被暴露， 及切換薄膜電晶體之一源極佈線及一汲極佈線之一被 連接至驅動薄膜電晶體之閘極電極。 5 · —種發光裝置，包含一第一薄膜電晶體及一第二 | 薄膜電晶體’每一第一薄膜電晶體及第二薄膜電晶體包含 --基礎膜； 一包含一導電材料之閘極電極，其係接觸與基礎膜； 一閘極絕緣層，其係形成於閘極電極上； 一半導體膜’其係形成於閘極絕緣層上；及 一源極佈線和一汲極佈線，其係形成於半導體膜上， . 其中半導體膜不延伸超過閘極絕緣層之一邊緣， 、 - 75- 200529444 (4) 及第一薄膜電晶體之源極佈線與汲極佈線之一被連接 至第二薄膜電晶體之閘極電極。 6. —種發光裝置，包含一第一薄膜電晶體及〜第二 薄膜電晶體，每一第一薄膜電晶體及第二薄膜電晶體包含 一基礎膜； 一包含一導電材料之閘極電極，其係接觸與基礎膜； 一閘極絕緣層，其係形成於閘極電極上； 一半導體膜，其係形成於閘極絕緣層上；及 一源極佈線和一汲極佈線，其係形成於半導體膜上， 其中半導體膜係對齊與閘極絕緣層之一邊緣， 及第一薄膜電晶體之源極佈線與汲極佈線之一被連接 至’第二薄膜電晶體之閘極電極。 7 · 一·種發光裝置，包含一切換薄膜電晶體及〜驅動 薄膜電晶體，驅動薄膜電晶體包含： 一基礎膜； 一包含一導電材料之第一閘極電極，其係接觸與基礎 膜； --第一島狀閘極絕緣層，其係接觸與第一閘極電極； 一第一島狀半導體膜，其係接觸與第一島狀閘極絕緣 層； 其中第一島狀半導體膜不延伸超過第一島狀閘極絕緣 層之一邊緣； 一第二半導體膜，其包含一接觸與第一島狀半導體層 -76- 200529444 (5) 之導電性型式雜質；及 接觸與第二半導體膜之一源極佈線及一汲極佈線； 且驅動薄膜電晶體包含： ^ 一基礎膜； # 一包含導電材料之第二閘極電極，其係接觸與基礎膜 j 一第二島狀閘極絕緣層，其係接觸與第二閘極電極； 及 ❿ 一第三島狀半導體膜，其係接觸與第二島狀閘極絕緣 層， 其中第三島狀半導體膜不延伸超過第二島狀閘極絕緣 層之一邊緣， 其中第二閘極電極之一部分被暴露， 及切換薄膜電晶體之源極佈線及汲極佈線之一被連接 至驅動薄膜電晶體之閘極電極。 8. —種發光裝置，包含一切換薄膜電晶體及一驅動 薄膜電晶體，驅動薄膜電晶體包含： 一基礎膜， 一包含一導電材料之第一閘極電極，其係接觸與基礎 膜； 一第一島狀閘極絕緣層，其係接觸與第一閘極電極； 一第一島狀半導體膜，其係接觸與第一島狀閘極絕緣 τΤ 層； 其中第一島狀半導體膜之一邊緣係對齊與第一島狀閘 - -77- 200529444 (6) 極絕緣層之一邊緣； 至少二第二半導體膜，其包含一接觸與第一島狀半導 螓 體層之導電性型式雜質；及 接觸與第二半導體膜之一源極佈線及一汲極佈線； ' 且驅動薄膜電晶體包含： 一基礎膜； 一包含導電材料之第二閘極電極，其係接觸與基礎膜 一第二島狀閘極絕緣層，其係接觸與第二閘極電極； 及 一第三島狀半導體膜，其係接觸與第二島狀閘極絕緣 層， 其中第三島狀半導體膜之一邊緣係對齊與第二島狀閘 極絕緣層之·-邊緣， 其中第二閘極電極之一部分被暴露， 及切換薄膜電晶體之源極佈線及汲極佈線之一被連接 _ 至驅動薄膜電晶體之第二閘極電極。 9. 如申請專利範圍第1、2、5及6項之任一項的發 光裝置，其中一保護膜被形成於半導體膜之上。 10. 如申請專利範圍第3、4、7及8項之任一項的發 光裝置，其中一保護膜被形成於至少第一島狀半導體膜與 第Η島狀半導體膜之一上。 11. 如申請專利範圍第]至8項之任一項的發光裝置 · ，其中導電材料包含A g、A u、C u、W或AI爲主要成分 . -78- 200529444 (7) 12. 如申請專利範圍第1、2、5及6項之任一項的發 光裝置，其中半導體膜包含氫及鹵素元素，及一具有晶體 結構之半導體，及一可操作以1至1 5 cm2/V sec之電子場 效移動率的TFT。 13. 如申請專利範圍第3、4、7及8項之任一項的發 光裝置，其中至少第一島狀半導體膜與第三島狀半導體膜 之一包含氫及鹵素元素，及一具有晶體結構之半導體，及 〜可操作以1至1 5 cm2/ v sec之電子場效移動率的TFT 〇 14. 一種電子裝置，其具有依據申請專利範圍第1至 8項之任一項的發光裝置。 15. 如申請專利範圍第1 4項之電子裝置，其中該電 子裝置係選自由以下所組成之族群··電視接收器、個人電 腦、可攜式電話、資訊顯示板及廣告顯示板。 16. —種製造一發光裝置之方法，包含下列步驟： 藉由一微滴排出方法以形成一閘極電極於一基底上； 形成一閘極絕緣層及一第一半導體膜於閘極電極之上 ? 藉由一微滴排出方法以形成一第一遮罩於第一半導體 膜之上； 連續地以第一遮罩蝕刻半導體膜及閘極絕緣層，以形 成〜圖案化的閘極絕緣膜及〜圖案化的第一半導體膜； 移除第一遮罩； -79- 200529444 (8) 形成一保護層於圖案化的第一半導體膜之上，在移除 第一遮罩後； 形成一包含一導電性型式雜質之第二半導體膜於圖案 化的第一半導體膜及保護層之上； 藉由一微滴排出方法以形成一源極佈線和一汲極佈線 於第二半導體膜之上；及 藉由以源極佈線和汲極佈線爲一第二遮罩而蝕刻保護 層上之第二半導體膜。 17· —種製造一發光裝置之方法，包含下列步驟： 藉由一微滴排出方法以形成一切換薄膜電晶體之一閘 極電極及一驅動薄膜電晶體之一閘極電極於一基底上； 形成一閘極絕緣層及一第一半導體膜於切換薄膜電晶 體之閘極電極及驅動薄膜電晶體之閘極電極上； 藉由一微滴排出方法以形成一第一遮罩於第一半導體 膜之上； 連續地以第一遮罩蝕刻第一半導體膜及閘極絕緣層， 以形成一圖案化的閘極絕緣膜及一圖案化的第一半導體膜 並暴露驅動薄膜電晶體的閘極電極之一部分； 移除第一遮罩； 形成一保護層於圖案化的第一半導體膜之上，在移除 第一遮罩後； 形成一包含一導電性型式雜質之第二半導體膜； 藉由一微滴排出方法以形成一源極佈線和一汲極佈線 ，同時’連接至少源極佈線與汲極佈線之一至驅動薄膜電 -80- (9) (9)200529444 晶體之閘極電極；及 藉由以源極佈線和汲極佈線爲一第二遮罩而蝕刻保護 層上之第二半導體膜。 > 1 8 .如申請專利範圍第1 6或1 7項之製造一發光裝置 C 的方法，其中形成閘極絕緣膜及第一半導體膜於閘極電極 上之步驟被連續地執行而不被暴露至空氣。 1 9 . 一種製造一發光裝置之方法，包含下列步驟： 藉由一微滴排出方法以形成一閘極電極於一具有.一絕 · 緣表面之基底上或者於一具有一暴露至一預處理之基礎表 面的基底上； 形成一基礎膜於閘極電極上以當作一預處理； 形成一閘極絕緣層及一第一半導體膜於基礎膜上； 藉由一微滴排出方法以形成一第一遮罩於第一半導體 膜之上； 連續地以第一遮罩蝕刻第一半導體膜及閘極絕緣層， 以形成一圖案化的閘極絕緣膜及一圖案化的第一半導體膜 鲁 移除第一遮罩； 形成一保護層於圖案化的第一半導體膜之上，在移除 第一遮罩後 ； 形成一包含一導電性型式雜質之第二半導體膜； 藉由一微滴排出方法以形成一源極佈線和一汲極佈線 •’及 · 藉由以源極佈線和汲極佈線爲一第二遮罩而蝕刻保護 · 200529444 (10) 層上之第二半導體膜。 20· —種製造一發光裝置之方法，包含下列步驟： 藉由一微滴排出方法以形成一切換薄膜電晶體之一閘 極電極及一驅動薄膜電晶體之一閘極電極於一基底上； · 形成一基礎膜於切換薄膜電晶體之閘極電極上及驅動 薄膜電晶體之鬧極電極上以當作一預處理； 形成一閘極絕緣層及~第一半導體膜於基礎膜上； 藉由一微滴排出方法以形成一第一遮罩於第一半導體 鲁 膜之上； 連續地以第一遮罩蝕刻第一半導體膜及閘極絕緣層， 以形成一圖案化的閘極絕緣膜及一圖案化的第一半導體膜 並暴露驅動薄膜電;晶體的閘極電極之一部分 移除第一遮罩； 形成一保護層於圖案化的第一半導體膜之上，在移除 第一遮罩後； 形成一包含一導電性型式雜質之第二半導體膜； · 藉由一微滴排出方法以形成一源極佈線和一汲極佈線 ，同時，連接至少源極佈線與汲極佈線之一至驅動薄膜電 晶體之閘極電極；及 藉由以源極佈線和汲極佈線爲一第二遮罩而蝕刻保護 層上之第二半導體膜。 2 1 .如申請專利範圍第1 9或2 0項之製造一發光裝置 的方法，其中形成閘極絕緣膜及第一半導體膜於基礎膜上 之步驟被連續地執行而不被暴露至空氣。 -82 > 200529444 (11) 22.如申請專利範圍第1 6、1 7、1 9及2 0項之任一項 之製造一發光裝置的方法，其中閘極絕緣層係藉由依序地 疊層一第一氮化矽膜、一氧化矽膜及一第二氮化矽膜而被 ^ 形成。 2 3 .如申請專利範圍第1 6、1 7、1 9及.2 0項之任一項 之製造一發光裝置的方法，其中該基底具有一絕緣表面。 24.如申請專利範圍第1 6、1 7、1 9及2 0項之任一項 之製造一發光裝置的方法，其中該基底具有一預處理的基 礎表面。
    -83-
TW093134742A 2003-11-14 2004-11-12 Light-emitting device and method for manufacturing TWI355079B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003386003 2003-11-14

Publications (2)

Publication Number Publication Date
TW200529444A true TW200529444A (en) 2005-09-01
TWI355079B TWI355079B (en) 2011-12-21

Family

ID=34616128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093134742A TWI355079B (en) 2003-11-14 2004-11-12 Light-emitting device and method for manufacturing

Country Status (4)

Country Link
US (7) US7592207B2 (zh)
KR (1) KR101061888B1 (zh)
TW (1) TWI355079B (zh)
WO (1) WO2005050597A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496218B (zh) * 2008-12-19 2015-08-11 Semiconductor Energy Lab 半導體裝置的製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
WO2005047968A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7592207B2 (en) * 2003-11-14 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US8937013B2 (en) * 2006-10-17 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP2009070861A (ja) * 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101785887B1 (ko) 2008-11-21 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
WO2011097611A2 (en) 2010-02-08 2011-08-11 Daniel Friedlaender Method, apparatus, and use of presence detection
US9246061B2 (en) * 2011-03-14 2016-01-26 Koninklijke Philips N.V. LED having vertical contacts redistruted for flip chip mounting
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
KR20130042867A (ko) 2011-10-19 2013-04-29 삼성디스플레이 주식회사 보호막 용액 조성물, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
TWI810479B (zh) * 2012-01-12 2023-08-01 日商大日本印刷股份有限公司 蒸鍍遮罩的製造方法、層積體、圖案的製造方法及有機半導體元件的製造方法
CN104091810A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102360783B1 (ko) 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
KR102391347B1 (ko) * 2015-04-09 2022-04-28 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 구비한 디스플레이 장치
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
US10694641B2 (en) 2016-04-29 2020-06-23 Intel Corporation Wickless capillary driven constrained vapor bubble heat pipes for application in electronic devices with various system platforms
KR102549586B1 (ko) * 2017-08-17 2023-07-03 한국전자통신연구원 융합 반도체 장치 및 그 제조 방법
CN109628910B (zh) * 2017-10-07 2023-06-30 株式会社Flosfia 形成膜的方法
CN109300912B (zh) * 2018-09-17 2021-01-22 京东方科技集团股份有限公司 基于电致发光器件的显示基板及其制备方法、显示装置
WO2020161775A1 (ja) * 2019-02-04 2020-08-13 シャープ株式会社 表示装置

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0640585B2 (ja) 1987-11-02 1994-05-25 沖電気工業株式会社 薄膜トランジスタ
JP3282681B2 (ja) 1992-09-04 2002-05-20 株式会社ニコン 露光方法、露光装置、及び素子製造方法
US5326710A (en) 1992-09-10 1994-07-05 National Semiconductor Corporation Process for fabricating lateral PNP transistor structure and BICMOS IC
JP2701738B2 (ja) 1994-05-17 1998-01-21 日本電気株式会社 有機薄膜ｅｌ素子
JPH07333652A (ja) 1994-06-13 1995-12-22 Hitachi Ltd 液晶表示装置
US6175871B1 (en) * 1997-10-01 2001-01-16 3Com Corporation Method and apparatus for real time communication over packet networks
JP4087949B2 (ja) 1998-05-20 2008-05-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP2000227770A (ja) * 1998-12-01 2000-08-15 Sanyo Electric Co Ltd カラーｅｌ表示装置
US7145536B1 (en) * 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TW480722B (en) * 1999-10-12 2002-03-21 Semiconductor Energy Lab Manufacturing method of electro-optical device
JP4896286B2 (ja) * 2000-01-07 2012-03-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW484238B (en) 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
US20010030511A1 (en) 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
TW522752B (en) 2000-10-20 2003-03-01 Toshiba Corp Self-luminous display panel and method of manufacturing the same
JP2002208484A (ja) 2001-01-12 2002-07-26 Tohoku Pioneer Corp 有機ｅｌディスプレイ及びその製造方法
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6992439B2 (en) 2001-02-22 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device with sealing structure for protecting organic light emitting element
JP4683772B2 (ja) * 2001-06-15 2011-05-18 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2003080694A (ja) 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2003022892A (ja) * 2001-07-06 2003-01-24 Semiconductor Energy Lab Co Ltd 発光装置の製造方法
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP2003058077A (ja) 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP4054557B2 (ja) * 2001-10-10 2008-02-27 沖電気工業株式会社 半導体素子の製造方法
SG143063A1 (en) 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TWI258317B (en) * 2002-01-25 2006-07-11 Semiconductor Energy Lab A display device and method for manufacturing thereof
JP3481232B2 (ja) 2002-03-05 2003-12-22 三洋電機株式会社 有機エレクトロルミネッセンスパネルの製造方法
JP2003318401A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、表示装置、および電子機器
JP4042099B2 (ja) 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
US6858464B2 (en) * 2002-06-19 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing light emitting device
TWI276366B (en) * 2002-07-09 2007-03-11 Semiconductor Energy Lab Production apparatus and method of producing a light-emitting device by using the same apparatus
JP4588445B2 (ja) * 2002-11-11 2010-12-01 株式会社半導体エネルギー研究所 発光装置の作製方法
TWI362644B (en) * 2003-01-16 2012-04-21 Semiconductor Energy Lab Liquid crystal display device and manufacturing method therof
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2004070820A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 配線の作製方法
WO2004070810A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
JPWO2004070823A1 (ja) * 2003-02-05 2006-06-01 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4907088B2 (ja) * 2003-02-05 2012-03-28 株式会社半導体エネルギー研究所 表示装置の製造方法
WO2004070821A1 (ja) * 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
KR101193015B1 (ko) * 2003-02-06 2012-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 플라즈마 장치
KR101186919B1 (ko) * 2003-02-06 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
US7061570B2 (en) * 2003-03-26 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101167534B1 (ko) * 2003-04-25 2012-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 패턴의 제작방법 및 액적 토출장치
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7354808B2 (en) * 2003-08-15 2008-04-08 Semiconductor Energy Laboratory Co., Ltd. Resist composition and method for manufacturing semiconductor device using the same
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
JP3923462B2 (ja) * 2003-10-02 2007-05-30 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US8263983B2 (en) * 2003-10-28 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and semiconductor device
US7226819B2 (en) * 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
JP4689159B2 (ja) * 2003-10-28 2011-05-25 株式会社半導体エネルギー研究所 液滴吐出システム
US7592207B2 (en) * 2003-11-14 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2005048221A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
JP3915810B2 (ja) 2004-02-26 2007-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、その製造方法、及び電子機器
US7491590B2 (en) * 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101209041B1 (ko) * 2005-11-25 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496218B (zh) * 2008-12-19 2015-08-11 Semiconductor Energy Lab 半導體裝置的製造方法

Also Published As

Publication number Publication date
US7592207B2 (en) 2009-09-22
US20100006846A1 (en) 2010-01-14
US9793482B2 (en) 2017-10-17
US20190027688A1 (en) 2019-01-24
US20130341630A1 (en) 2013-12-26
US8519404B2 (en) 2013-08-27
US20160133654A1 (en) 2016-05-12
US9461076B2 (en) 2016-10-04
US20180053895A1 (en) 2018-02-22
US9245922B2 (en) 2016-01-26
US10629813B2 (en) 2020-04-21
US10153434B2 (en) 2018-12-11
US20170018713A1 (en) 2017-01-19
KR101061888B1 (ko) 2011-09-02
WO2005050597A1 (en) 2005-06-02
US20070075322A1 (en) 2007-04-05
KR20060134954A (ko) 2006-12-28
TWI355079B (en) 2011-12-21

Similar Documents

Publication Publication Date Title
US10629813B2 (en) Light-emitting device and method for manufacturing the same
CN1871711B (zh) 显示器件及其制造方法,以及电视接收机
KR101193417B1 (ko) 표시 장치, 그 제조 방법, 및 텔레비전
US20050112906A1 (en) Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
TW200522368A (en) Method for manufacturing liquid crystal display device
JP4969041B2 (ja) 表示装置の作製方法
JP4737971B2 (ja) 液晶表示装置および液晶表示装置の作製方法
JP4986391B2 (ja) 表示装置の作製方法
JP2005167212A (ja) 半導体装置の作製方法、配線基板の作製方法
CN100592478C (zh) 薄膜晶体管、显示器件和液晶显示器件、及其制造方法
JP4877868B2 (ja) 表示装置の作製方法
JP4656916B2 (ja) 発光装置の作製方法
JP4884675B2 (ja) 半導体装置の作製方法
JP4718818B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees