TW200529429A - High voltage LDMOS transistor having an isolated structure - Google Patents

High voltage LDMOS transistor having an isolated structure Download PDF

Info

Publication number
TW200529429A
TW200529429A TW093123257A TW93123257A TW200529429A TW 200529429 A TW200529429 A TW 200529429A TW 093123257 A TW093123257 A TW 093123257A TW 93123257 A TW93123257 A TW 93123257A TW 200529429 A TW200529429 A TW 200529429A
Authority
TW
Taiwan
Prior art keywords
region
type
source
diffusion
drain
Prior art date
Application number
TW093123257A
Other languages
English (en)
Other versions
TWI235492B (en
Inventor
Jr-Feng Huang
Da-Yung Yang
Jen-Yu Lin
Duo-Shin Jian
Original Assignee
System General Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by System General Corp filed Critical System General Corp
Application granted granted Critical
Publication of TWI235492B publication Critical patent/TWI235492B/zh
Publication of TW200529429A publication Critical patent/TW200529429A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/159—Shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

200529429 九、發明說明： 【發明所屬之技術領域】 本發明係與半導體元件相關，尤指一種橫 (lateral power MOSFET) 〇 向功率金氧半場效電晶
【先前技術】 ，體基板 的表面進行平面擴散(planar diffusion)。由於橫向M〇SFET是使用典型的 製程所製造’因此_電路與橫向辨觸卿了可轉合在_個單石電 1C之上。 “、 電源積體電路(P_ 1C)的發展領域中，單晶片製程的開發整人 關與控制電路是目前主要的趨勢。LDMOS製程特別應用於製作料積雜 路。為了在橫向的方向上形成主要的電流路徑，LDM〇s製程在半導。、且“
1C 圖1所不為-個電源轉換器的方塊圖。一變壓器2〇〇 $單石電源 的負載。- LDM0S電晶體100具有一汲極電極1〇、一源極電極2〇以及一 多晶石夕閘極電極40，用以對變壓器200進行切換動作。—電阻·係用來 感測LDMOS電晶體働的切換電流18以進行功率控制。一控制器產 生控制訊號，絲_ LDMQS電晶體⑽以進行功轉換。為了要降低 成本，並使切換效能最佳化，控制器300與LDM〇s電晶體係放置在 相同的基板上。LDM0S製程採用降低表面電場㈣似dect^ RESURF)技術結合低厚度蠢晶(EP_N型井區，可以達到高電壓兼具低導 通電阻的目標。 近年來’南壓LDMOS電晶體的開發技術相繼被提出，如美國專利案 4,811，075與美國專利案5,258,636。這些先前^ 晶體具有較高的導通電阻。而高崩潰電壓與低導通電阻LDM〇s電晶體的 相關技術也陸續公開，如美國專利案5,313,〇82、美國專利案6,525,39〇 β2、 200529429
美國專利案6,570,219 B1與美國專利案6,617,652B2。儘管目前可以製造出 高電壓與低導通電阻的LDMOS電晶體，但是製程的複雜度會提高&造成 本’同時降低生產良率。先前的半導體技術還有—個缺點是未隔離的源極 結構。未隔離的電晶體電流可能會在基板中流動，並且在控制電路3⑻產 生雜訊干擾。此外，LDMOS電晶體100的切換電流Is會產生一個接地彈跳 (ground bo職)來干擾控制電路3〇〇。因此，只有隔離的ldm〇s電晶體可 以限制電流流動，從而正確地制流過電阻4⑻的娜電流U 上述的問題，本發明提出-種LDM〇s結構，以達職崩潰電壓Y低導通 電阻與隔離特性的電晶體，進而制整合單石積體電路的目標。 【發明内容】 根據本發明，隔_高壓譲OS電晶體包含—p型基板。ldm〇s 電晶體更包含具有N料電離子(⑽duetivity柳e iGn_—錄區盘第 j散區，用以在P基㈣形成—N型聽。第—擴散區更包含一沒極延 極區，而紐極區係形成 1極延伸區内。—第三擴散區具有p型導電離子在該汲極延伸區内形成 p型P魏麟，射騎㈣p舰鱗的位置比 區。一==區。一源極擴散區具有_導電離子而形成-源極 細—細擴散區具有 一 网離的p型井區以防止崩潰。苴中位於贫繁-牌與π 區包圍住源極區與接點區。位於Ν型井區中的汲刪 成之ν料㈣部分麵邮顯-触抗職，錄淑==極 200529429 區之間的電晶體電流。 、要注意的是’以上的概述與接下麵詳細說㈣為示範性質， 進-心兄明本發明的中請專利範圍’而有關本發明的其他目的與優點，將 在後縯的說明與圖表加以闡述。 * 【實施方式】 圖2為一個LDMOS電晶體100的剖面圖，LDM〇s電晶體刚包含一 P型基板90。LDMQS電助⑻更包含財n型導電軒之第一擴散區 33與弟二擴舰37,為了在p型基板％内形成n型井㈣。第一擴散區 更已s ;及極延伸區50。由第一擴散區33形成的N型井區内，没極 擴散區53具有N+型導電離子，其於祕延伸區㈣產生—汲極區&。第 二擴散區具有P卿電離子，位於祕延伸區％㈣成p龍域6〇與分 開型區域和與62。其中分開的p型區域群型區域6〇 更A近及極區52。由第二擴散區37形成的N型井區如内，源極擴散區％ 二有N+型導f離子，其產生—祕區％。由第二擴散區37形成的n型井 ㈣内’接點擴散區57具有P+型導電離子，其產生—接點區％。由第二 心政區37心成的N型井區30内’第四擴散區67具有p型導電離子，其產 生隔離的P型井區65以防止崩潰。其中隔離的p型井區65包圍住源極 區56與接點區.p龍域⑼以及分開的p舰域群η與&在n型井 區30内形成接面場效，使得漂移區空乏。 -傳導通道形成於源極區56與祕區52之間，並延伸穿過N型井區 3〇。分開的P型區域群61與62可進—步降低傳導通道的導通電阻。一薄 閘極氧化層(thin gate 〇xide)81與―厚場氧化層脚也脇。㈣87形成於p 型基板90之上。-多晶石夕閘極電極4〇係位於薄閘極氧化層81與厚場氧化 層87的部分之上’用以控制傳導通道的電流。一淡極間隙(.η柳)71係 形成於祕《㈣解魏化層87之間，心姐極狐區53與厚場 200529429 氧化層87之間維持-個空間。源極間隙(source-gap)72係形成於厚場氧化層 87與隔離的P型井區65之間，用以在厚場氧化層87與隔離的p型井區= 之間維持一個空間。汲極間隙71與源極間隙72的適當配置可在實質上有 助於提升LDMOS電晶體100的崩潰電壓。汲極間隙71更可進一步降低傳 導通道的導通電阻。 、絕緣層85與86覆蓋在多晶石夕閘極電極4〇、厚場氧化層a與厚場氧化 層88之上。絕緣層85與86是採用如二氧化石夕所構成。一汲極金屬接點15 為一金屬電極，用以接觸汲極擴散區S3。一源極金屬接點25，亦為一金屬 電極，用以接觸源極擴散區55與接點擴散區57。 圖3為圖2所示LDMOS電晶體1〇〇的俯視圖。LDM〇s電晶體1〇〇包 含一沒極電極10、一源極電極20、多晶石夕間極電極4〇，一汲極電極1〇所 用的焊墊(bondingpad)12、一源極電極20所用的焊墊22以及多晶矽閘極電 極40所用的焊墊42。 參照圖2與圖3，汲極延伸區5〇與沒極擴散區53形成汲極電極1〇。 『网離的P型井區65、源極擴散區55與接點擴散區57形成源極電極2〇。焊 墊I2用於汲極電極10係連接至汲極金屬接點ls。焊墊a用於源極電極 2〇係連接至源極金屬接點Μ。焊塾a係、連接至多晶石夕間極電極仙。在p 型區域6〇與分開的P型區域群01與62底下的N型井區3〇，係由沒極電 極10連接至源極電極2〇。在分開的p型區域群61與62之間的N型井區 3〇的部分可降低傳導通道的導通電阻。 I P型區域60以及分開的p型區域群61與62位於沒極延伸區5〇内，在 N型井區30内形成一接面場效。其中N型井區3〇、p型區域以及分開 的P型區域群61與62使漂移區空乏，而漂移區在N型井區3〇内建立電場， f有助於提昇崩〉貝電塵。為了要達到高崩潰電麼，汲極延伸區％必須在崩 :發生 完全空乏。N型井區3G、p麵域⑼以及分_ p寵域群& /、62此4;雜㈣區5G在崩潰發生前被空乏，即使漂移區具有高推雜濃 200529429 度亦同。如此可讓漂移區允許較高的摻雜濃度以達到低電阻值的特性。 曰圖4顯示當650V電壓施加於LDM〇s電晶體的沒極區料的電 場分佈情形。粗虛線分別標出GV、丽、雇、3,、衡、、蕭、 600V以及650V等電壓。 此外，由第 一 *俯欣區37形成之N型井區30的部分為源極區允提供一 低阻抗路徑，亚限制了汲極區52與源極區56之間的電晶體電流。 首本發明的LDMOS電晶體⑽採用簡單的結構來達成高崩潰電壓、低 導通電阻與隔離的特性。此外，在成本降低的同時良率也可獲得提昇。 熟悉此技藝者當可在不悖離本發_精神與鱗之下，針對本^明的 結構進行各種修正與改變’由前述觀之，各種修正與改變只要合乎町的 申明專利範圍及其等效解釋，皆可視為本發明的一部分。 ， 【圖式簡單說明】 並引用為與構成詳細規格的 並配合祥細說明部份，用以 在此所附之圖表是用來清楚描述本發明， 一部分，以下的圖表描繪出本發明的實施例， 解釋本發明的原則。 圖1所示為電源轉換器的方塊圖； 圖2為根據本發明的較佳實施例之一 LDM〇s電晶體的剖面圖； 圖3顯示為圖2的LDMOS電晶體的俯視圖； 圖4顯示根據本發明的較佳實施例，當65〇v電壓施加於一
Mr/曰曰月 >及極區時所呈現的電場分佈。 【主要元件符號說明】 10 汲極電極 12 >及極電極所用的焊塾 15 没極金屬接點 200529429 2〇 源極電極 2 2 源極電極所用的焊墊 2 5 源極金屬接點 3〇 N型井區 3 3 具有N型導電離子之第一擴散區 3 7 具有N型導電離子之第二擴散區 40 閘極電極 4 2 多晶矽閘極電極所用的焊墊 5 0 沒極延伸區 5 2 >及極區 5 3 具有N+型導電離子之汲極擴散區 5 5 具有N+型導電離子之源極擴散區 5 6 源極區 5 7 具有P+型導電離子之接點擴散區 5 8 接點區 6 0 P型區域 6 1 分開的P型區域群 6 2 分開的P型區域群 6 5 隔離的P型井區 6 7 具有P型導電離子之第四擴散區 7 1 汲極間隙 7 2 源極間隙 8 1 薄閘極氧化層 8 5 絕緣層 8 6 絕緣層 8 7 厚場氧化層 200529429 88 厚場氧化層 9〇 P型基板 1〇0 LDM0S電晶體 200 變壓器 300控制器 4 0 0 電阻
5 0 0 電源1C

Claims (1)

  1. 200529429 十、申請專利範圍： 1. 一電晶體包括： 一 P型基板； 一第一擴散區與一第二擴散區於哕P %丨# x [狀匕％成P型基板内形成，其中 與該第二擴散區均具有N型導電離子，於該p型基板内形成一 N料. 區，其中該第一擴散區包含一汲極延伸區； · 一没極擴散區具有N+型導電離子，用以在紐極延伸區内形成-沒極 區； -第三擴散區具有P型導電離子，包含在該沒極延伸區内形成的一p型籲 區域j分開的P型區域群，其中該分開的p型區域群相較於該p型區域 係更靠近於該沒極區，並且其中該p型區域與該分開的P型區域群在該 汲極延伸區内產生接面場效； 一源極擴散區具有N+型導電離子，用以在該第二擴散區所形成的該N 型井區内形成一源極區； 一傳導通道，形成於該源極區與該汲極區之間； 一多晶矽閘極電極，形成於該傳導通道之上，用以控制該傳導通道的一 電流流動； I 一接點擴散區具有P+型導電離子，用以在該第二擴散區所形成的該N型 井區内形成一接點區；以及 一第四擴散區具有P型導電離子，用以在該第二擴散區所形成的該N型 井區内形成一隔離的P型井區，用以防止崩潰發生，其中該隔離的P型 井區包圍住該源極區與該接點區。 2·如申請專利第一項所述之電晶體，其中由該第二擴散區所形成之該N型 井區為該源極區提供一低阻抗路徑，用以限制該汲極區與該源極區之間 的一電晶體電流。 12 200529429 3.如申請專利第一項所述之電晶體，更包括·· 一薄閘極氧化層，形成於該傳導通道之上方； 一各场乳化層，橫向地鄰接於該薄閘極氧化層； -沒極間隙，喊於舰極擴散區無厚場氧化層之間，_在該沒極 擴散區與該厚場氧化層之間維持一個空間； 一源極間隙，形成於該厚場氧化層與該隔離的Ρ型井區之間，用以在該 厚場氧化層與該隔離的Ρ型井區之間維持一個空間,· 一絕緣層，覆蓋於該多晶矽閘極電極與該厚場氧化層之上方； -汲極金屬接點，具有—第—金屬電極肋接觸該汲極擴散區；以及 =極金屬接點’具有-第二金屬電極用以接觸該源極擴舰與該接點 4.如申請糊第-項所述之電晶體，更包含： 及極卜墊，用以連接該汲極金屬接點而祕汲極電極； 以及 一源極=塾’用以連接該祕金屬接點而用於源極電極； 問極卜墊’用以連接於鮮晶㈣極電極。 群在該Ν _=====域與該分_型區域
TW093123257A 2004-02-24 2004-08-03 High voltage LDMOS transistor having an isolated structure TWI235492B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/786,703 US6995428B2 (en) 2004-02-24 2004-02-24 High voltage LDMOS transistor having an isolated structure

Publications (2)

Publication Number Publication Date
TWI235492B TWI235492B (en) 2005-07-01
TW200529429A true TW200529429A (en) 2005-09-01

Family

ID=34861815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093123257A TWI235492B (en) 2004-02-24 2004-08-03 High voltage LDMOS transistor having an isolated structure

Country Status (4)

Country Link
US (1) US6995428B2 (zh)
CN (2) CN1849710A (zh)
TW (1) TWI235492B (zh)
WO (1) WO2005081321A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI449159B (zh) * 2011-04-18 2014-08-11 Episil Technologies Inc 功率橫向雙擴散金氧半導體元件
TWI659539B (zh) * 2018-06-28 2019-05-11 立錡科技股份有限公司 高壓元件及其製造方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498652B2 (en) * 2004-04-26 2009-03-03 Texas Instruments Incorporated Non-uniformly doped high voltage drain-extended transistor and method of manufacture thereof
US7141860B2 (en) * 2004-06-23 2006-11-28 Freescale Semiconductor, Inc. LDMOS transistor
US7535057B2 (en) * 2005-05-24 2009-05-19 Robert Kuo-Chang Yang DMOS transistor with a poly-filled deep trench for improved performance
US8598659B2 (en) * 2005-10-26 2013-12-03 Hewlett-Packard Development Company, L.P. Single finger gate transistor
CN100438032C (zh) * 2006-02-22 2008-11-26 崇贸科技股份有限公司 具有辐射结构和隔离效果的高电压和低导通电阻晶体管
US7615976B2 (en) 2006-04-19 2009-11-10 System General Corp. Switching circuit of power converter having voltage-clipping device to improve efficiency
EP1852916A1 (en) * 2006-05-05 2007-11-07 Austriamicrosystems AG High voltage transistor
JP5048273B2 (ja) * 2006-05-10 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置
US8080848B2 (en) 2006-05-11 2011-12-20 Fairchild Semiconductor Corporation High voltage semiconductor device with lateral series capacitive structure
CN101075790B (zh) * 2006-05-15 2010-05-12 崇贸科技股份有限公司 具有电压削波装置用以改善效率的功率转换器的切换电路
CN100454579C (zh) * 2006-07-03 2009-01-21 崇贸科技股份有限公司 自驱动ldmos晶体管
US8247870B2 (en) * 2006-09-26 2012-08-21 O2Micro, Inc. Power MOSFET integration
JP4616856B2 (ja) * 2007-03-27 2011-01-19 株式会社日立製作所 半導体装置、及び半導体装置の製造方法
US20080296636A1 (en) * 2007-05-31 2008-12-04 Darwish Mohamed N Devices and integrated circuits including lateral floating capacitively coupled structures
WO2009039441A1 (en) 2007-09-21 2009-03-26 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8278712B2 (en) * 2007-09-25 2012-10-02 O2Micro Inc. Power MOSFET integration
US7977715B2 (en) * 2008-03-17 2011-07-12 Fairchild Semiconductor Corporation LDMOS devices with improved architectures
US8193565B2 (en) 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
CN101673763B (zh) * 2008-09-09 2011-06-22 上海华虹Nec电子有限公司 Ldmos晶体管及其制备方法
US8482065B2 (en) * 2008-11-25 2013-07-09 Newport Fab, Llc MOS transistor with a reduced on-resistance and area product
KR101578931B1 (ko) * 2008-12-05 2015-12-21 주식회사 동부하이텍 반도체 소자 및 반도체 소자의 제조 방법
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
CN102013437B (zh) * 2009-09-07 2014-11-05 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN102130167B (zh) * 2010-01-20 2012-11-07 上海华虹Nec电子有限公司 Dddmos器件及其制造方法
US8624302B2 (en) * 2010-02-05 2014-01-07 Fairchild Semiconductor Corporation Structure and method for post oxidation silicon trench bottom shaping
DE102010014370B4 (de) * 2010-04-09 2021-12-02 X-Fab Semiconductor Foundries Ag LDMOS-Transistor und LDMOS - Bauteil
CN101834207A (zh) * 2010-04-27 2010-09-15 上海北京大学微电子研究院 双扩散金属氧化物半导体场效应管结构及其制造方法
CN101916728B (zh) * 2010-07-20 2012-05-30 中国科学院上海微系统与信息技术研究所 可完全消除衬底辅助耗尽效应的soi超结ldmos结构的制作工艺
CN101916779B (zh) * 2010-07-20 2012-10-03 中国科学院上海微系统与信息技术研究所 可完全消除衬底辅助耗尽效应的soi超结ldmos结构
CN102130012B (zh) * 2010-12-31 2012-06-27 中国科学院上海微系统与信息技术研究所 Soi超结ldmos器件的ldd、lds及缓冲层一体化制作方法
CN103050512A (zh) * 2011-10-13 2013-04-17 上海华虹Nec电子有限公司 非外延的高压绝缘n型ldmos器件结构
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
CN103123929B (zh) * 2011-11-21 2015-10-14 上海华虹宏力半导体制造有限公司 隔离型高耐压场效应管的版图结构
CN102623509A (zh) * 2012-04-19 2012-08-01 成都芯源系统有限公司 高压开关器件及其制作方法
CN103633083B (zh) * 2012-08-15 2016-06-08 上海华虹宏力半导体制造有限公司 形成超高耐压电阻的版图结构
CN103681777B (zh) * 2012-08-31 2016-11-02 上海华虹宏力半导体制造有限公司 面结型场效应管
US8786021B2 (en) * 2012-09-04 2014-07-22 Macronix International Co., Ltd. Semiconductor structure having an active device and method for manufacturing and manipulating the same
US9059278B2 (en) 2013-08-06 2015-06-16 International Business Machines Corporation High voltage lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) having a deep fully depleted drain drift region
KR101941295B1 (ko) * 2013-08-09 2019-01-23 매그나칩 반도체 유한회사 반도체 소자
CN105097924A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 功率器件结构
US9460926B2 (en) * 2014-06-30 2016-10-04 Alpha And Omega Semiconductor Incorporated Forming JFET and LDMOS transistor in monolithic power integrated circuit using deep diffusion regions
CN104201207A (zh) * 2014-09-16 2014-12-10 电子科技大学 一种具有自适应偏置场板的高压mos器件
KR102164721B1 (ko) 2014-11-19 2020-10-13 삼성전자 주식회사 반도체 장치
KR101975630B1 (ko) * 2015-04-03 2019-08-29 매그나칩 반도체 유한회사 접합 트랜지스터와 고전압 트랜지스터 구조를 포함한 반도체 소자 및 그 제조 방법
US10784372B2 (en) * 2015-04-03 2020-09-22 Magnachip Semiconductor, Ltd. Semiconductor device with high voltage field effect transistor and junction field effect transistor
KR102389294B1 (ko) * 2015-06-16 2022-04-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
EP3144974B1 (en) * 2015-09-18 2022-01-26 Ampleon Netherlands B.V. Semiconductor device
US10103258B2 (en) * 2016-12-29 2018-10-16 Texas Instruments Incorporated Laterally diffused metal oxide semiconductor with gate poly contact within source window
US10627442B2 (en) * 2017-12-07 2020-04-21 Nanya Technology Corporation Method for estimating resistances of a source contact and a drain contact of a MOS transistor
TWI748239B (zh) * 2019-08-30 2021-12-01 新唐科技股份有限公司 高電壓積體電路及其半導體結構
CN112993021B (zh) * 2019-12-18 2023-07-07 东南大学 横向双扩散金属氧化物半导体场效应管
CN113078217B (zh) * 2020-01-06 2025-04-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113871456B (zh) * 2021-10-09 2023-07-04 上海华虹宏力半导体制造有限公司 Ldmos器件及其形成方法
CN114220841B (zh) * 2021-12-13 2025-06-10 上海华虹宏力半导体制造有限公司 一种集成增加集成在高压环内升压二极管电流的结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW218424B (zh) * 1992-05-21 1994-01-01 Philips Nv
JPH07135307A (ja) * 1993-06-30 1995-05-23 Shindengen Electric Mfg Co Ltd 半導体装置
JPH0974190A (ja) * 1995-09-06 1997-03-18 Denso Corp 半導体装置
JP3142057B2 (ja) * 1997-11-13 2001-03-07 日本電気株式会社 半導体装置とその製造方法、及び駆動装置
JP2000164876A (ja) * 1998-11-27 2000-06-16 Matsushita Electric Works Ltd 半導体装置及びその製造方法
US6211552B1 (en) * 1999-05-27 2001-04-03 Texas Instruments Incorporated Resurf LDMOS device with deep drain region
JP4357127B2 (ja) * 2000-03-03 2009-11-04 株式会社東芝 半導体装置
KR100360416B1 (ko) * 2000-04-12 2002-11-13 페어차일드코리아반도체 주식회사 높은 브레이크다운 전압을 갖는 전력용 반도체소자 및 그제조방법
US6448625B1 (en) * 2001-03-16 2002-09-10 Semiconductor Components Industries Llc High voltage metal oxide device with enhanced well region
US6475870B1 (en) * 2001-07-23 2002-11-05 Taiwan Semiconductor Manufacturing Company P-type LDMOS device with buried layer to solve punch-through problems and process for its manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI449159B (zh) * 2011-04-18 2014-08-11 Episil Technologies Inc 功率橫向雙擴散金氧半導體元件
US8853738B2 (en) 2011-04-18 2014-10-07 Episil Technologies Inc. Power LDMOS device and high voltage device
TWI659539B (zh) * 2018-06-28 2019-05-11 立錡科技股份有限公司 高壓元件及其製造方法

Also Published As

Publication number Publication date
CN1661812A (zh) 2005-08-31
TWI235492B (en) 2005-07-01
US20050184338A1 (en) 2005-08-25
US6995428B2 (en) 2006-02-07
CN1849710A (zh) 2006-10-18
CN100388504C (zh) 2008-05-14
WO2005081321A1 (en) 2005-09-01

Similar Documents

Publication Publication Date Title
TW200529429A (en) High voltage LDMOS transistor having an isolated structure
TWI288470B (en) Isolated high-voltage LDMOS transistor having a split well structure
CN103329268B (zh) 半导体器件及制造其的方法
CN104282733B (zh) 半导体器件
US6873011B1 (en) High voltage and low on-resistance LDMOS transistor having equalized capacitance
US20130193509A1 (en) Soi lateral mosfet devices
TW201133856A (en) Dual channel trench LDMOS transistors and BCD process with deep trench isolation
TW200929381A (en) Lateral double diffused metal oxide semiconductor transistor and method for manufacturing the same
TW201029176A (en) Trench-based power semiconductor devices with increased breakdown voltage characteristics
WO2012094780A1 (zh) Soi横向mosfet器件和集成电路
JP2015523723A (ja) 高電圧接合型電界効果トランジスタ
CN108682689A (zh) 横向扩散金属氧化物半导体结构和其形成方法
CN104956489A (zh) 半导体装置、集成电路和形成半导体装置的方法
US20120126314A1 (en) Vertical dmos-field effect transistor
JP2000332247A (ja) 半導体装置
CN118588565A (zh) 一种低导通电阻沟槽栅超结碳化硅vdmos的制备方法
CN102790090A (zh) 一种基于高k材料的ldmos器件
US8823098B2 (en) Structures for power transistor and methods of manufacture
TW201240086A (en) Semiconductor device
JP2009170598A (ja) 半導体装置及びその製造方法
CN101165916A (zh) 半导体装置及其制造方法
JP3562282B2 (ja) 半導体装置
CN112713193B (zh) 一种具有凸型扩展埋氧区的沟槽ldmos晶体管
JP4345186B2 (ja) 半導体装置
CN1287467C (zh) 双栅高压p型金属氧化物半导体晶体管

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees