CN102130167B - Dddmos器件及其制造方法 - Google Patents
Dddmos器件及其制造方法 Download PDFInfo
- Publication number
- CN102130167B CN102130167B CN2010100273087A CN201010027308A CN102130167B CN 102130167 B CN102130167 B CN 102130167B CN 2010100273087 A CN2010100273087 A CN 2010100273087A CN 201010027308 A CN201010027308 A CN 201010027308A CN 102130167 B CN102130167 B CN 102130167B
- Authority
- CN
- China
- Prior art keywords
- conduction type
- region
- low pressure
- gate oxide
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种DDDMOS器件，包括：沟道区、漂移区、源区、漏区、多晶硅栅。多晶硅栅通过一栅氧化层和沟道区以及漂移区隔离，栅氧化层包括一低压栅氧和一高压栅氧，高压栅氧的厚度大于低压栅氧的厚度，多晶硅栅覆盖了部分高压栅氧。在未被多晶硅栅覆盖的部分高压栅氧中开一深槽并在深槽中形成漏区。本发明还公开了该DDDMOS的制造方法。本发明能有效的降低器件的导通电阻、减小器件的面积，并能改善热电子效应、具有工艺可行性。
Description
技术领域
本发明涉及半导体制集成电路制造领域，尤其是涉及一种DDDMOS器件，本发明还涉及该DDDMOS器件的制造方法。
背景技术
在功率电子领域，功率半导体器件作为关键的部件，其性能特征对系统性能的改善起着主要的作用。MOS器件作为一种电压控制型器件，能用很小的稳态电流输入实现器件的开关，控制电路可同时实现集成，因此得到了很好的运用。
DDDMOS作为高压MOS器件的一种，具备很多有竞争力的方面：尺寸小，导通电阻小等等，作为一种性价比很高的器件，在高压集成电路中获得了广泛的运用。下面将以现有N型DDDMOS为例说明DDDMOS的结构，而对应的P型DDDMOS结构和N型DDDMOS的结构是类似的，都是形成于N型外延层上，两者的沟道区、漂移区和源漏的掺杂类型正好相反。现有N型DDDMOS的结构如图1所示，包括：一N型外延层，形成于硅衬底上。一沟道区，由形成于所述N型外延层表面部分中的一低压P阱组成，通过一P+掺杂区形成欧姆接触引出沟道电极。一漂移区，由形成于所述N型外延层表面部分中的一高压N阱组成，和所述低压P阱相邻接。一源区，由形成于所述沟道区中N+掺杂区组成，直接通过一欧姆接触引出源极。一漏区，由形成于所述高压N阱中的一低压N阱中的N+掺杂区组成，直接通过一欧姆接触引出漏极。一多晶硅栅，形成于所述源漏之间的所述沟道区和所述漂移区的上方，并通过一栅氧化层与所述沟道区和所述漂移区隔离，所述多晶硅栅处于所述沟道区上面的区域为Lc、处于所述漂移区上面的区域为La。所述多晶硅栅两侧形成有侧墙，所述源区形成于所述一个侧墙旁，所述漏区和所述另一个侧墙相隔一定的距离以实现漏区远离所述多晶硅栅的边距，用以降低漏区附近栅氧化层下的电场强度。在现有N型DDDMOS器件的周侧含有P型埋层和高压P阱、并在所述高压P阱中形成一P+引出端，用以实现现有DDDMOS器件的隔离。
高压器件通常在漏端都外加了很高的电压，所以在漏极附近栅氧化层下的电场很强，一旦产生热电子效应(HCI)，很容易造成对氧化层的损伤。由上可知现有DDDMOS主要是使漏区远离所述多晶硅栅的边距来防止上述情况发生。但这样不仅增加了管子的面积，同时，增大了导通电阻，达不到我们对于器件速度的要求。
发明内容
本发明所要解决的技术问题是提供一种DDDMOS器件，能有效的降低器件的导通电阻、减小器件的面积，并能改善热电子效应、具有工艺可行性。为此，本发明还提供了一种DDDMOS的制造方法。
为解决上述技术问题，本发明提供的DDDMOS器件，包括：一N型外延层，形成于硅衬底上；一沟道区，由形成于所述外延层表面部分中的一第二导电类型低压阱组成，通过一第二导电类型掺杂区形成欧姆接触引出沟道电极；一漂移区，由形成于所述外延层表面部分中的一第一导电类型高压阱组成，和所述第二导电类型低压阱相邻接，所述漂移区还包括一第一导电类型低压阱区，该第一导电类型低压阱形成在所述第一导电类型高压阱中并和所述沟道区相隔一定距离；一源区，由形成于所述沟道区中第一导电类型掺杂区组成，直接通过一欧姆接触引出源极；一漏区，由形成于所述第一导电类型低压阱中的第一导电类型掺杂区组成；一栅氧化层，覆盖了所述沟道区和部分所述漂移区，由一低压栅氧和一高压栅氧组成，所述高压栅氧的厚度大于所述低压栅氧的厚度，所述低压栅氧的一端和所述源区相接、另一端和所述高压栅氧相接、覆盖了全部所述沟道区和近沟道区的部分所述漂移区；所述高压栅氧的一端和所述低压栅氧相接、另一端延伸到所述第一导电类型低压阱上方，所述漏区的第一导电类型掺杂区是通过在所述第一导电类型低压阱上方的所述高压栅氧中开深槽并做离子注入形成，通过在所述深槽中填入金属并直接和所述第一导电类型掺杂区形成欧姆接触引出所述漏极；一多晶硅栅，形成于所述低压栅氧和所述高压栅氧上，覆盖了全部所述低压栅氧和部分所述高压栅氧、和所述漏极保持一距离。
更进一步，所述DDDMOS器件为N型时，第一导电类型为N型、第二导电类型为P型；所述DDDMOS器件为P型时，第一导电类型为P型、第二导电类型为N型。
为解决上述技术问题，本发明提供的DDDMOS器件的制造方法，包括：
在硅衬底上形成一N型外延层；
在所述外延层表面部分中制作一第二导电类型低压阱形成一沟道区，通过一第二导电类型掺杂区形成欧姆接触引出沟道电极；
在所述外延层表面部分中制作一第一导电类型高压阱形成一漂移区，所述第一导电类型高压阱和所述第二导电类型低压阱相邻接；
在所述第一导电类型高压阱中制作一第一导电类型低压阱区，该第一导电类型低压阱和所述沟道区相隔一定距离，该第一导电类型低压阱也作为所述漂移区的一部分；
在所述沟道区和所述漂移区的表面上形成互相连接的一低压栅氧和一高压栅氧，所述高压栅氧的厚度大于所低压栅氧的厚度；
在所述低压栅氧和所述高压栅氧上生长一多晶硅层并刻蚀形成多晶硅栅，所述多晶硅栅覆盖了全部所述低压栅氧和部分所述高压栅氧；
以所述多晶硅栅以及所述高压栅氧为阻挡层自对准注入第一导电类型离子，在所述低压栅氧旁侧的沟道区中形成源区；
在所述沟道区中制作一第二导电类型区域作为沟道电极的引出端；
形成层间膜，并进行研磨平坦化，用光刻工艺定义漏区位置，该漏区位置对准了所述高压栅氧及其覆盖的所述第一导电类型低压阱；并刻蚀形成一深槽，该深槽穿过了所述层间膜和所述高压栅氧到达了所述第一导电类型低压阱表面；再进行低阻接触离子注入形成漏区；
定义并制作源极、沟道电极以及栅极的接触孔，在各接触孔和所述漏区上的深槽中填入金属如硅化钨形成所述源极、漏极、栅极以及沟道电极。
上述各步骤中，所述DDDMOS器件为N型时，第一导电类型为N型、第二导电类型为P型；所述DDDMOS器件为P型时，第一导电类型为P型、第二导电类型为N型。
本发明通过高压栅氧化层的长度，在高压栅氧化层上开槽，并做低阻接触注入，有效减小了漏端高掺杂区即N+区离栅的边距，降低了导通电阻，并改善了热电子效应，具有工艺可行性，与现有工艺能很好的兼容。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有DDDMOS的结构示意图；
图2是本发明DDDMOS器件的结构示意图。
具体实施方式
如图2所示，为本发明实施例N型DDDMOS器件的结构示意图，而对于P型DDDMOS器件则和N型DDDMOS器件的结构类似，都是形成于N型外延层上，两者的沟道区、漂移区和源漏的掺杂类型正好相反。本发明DDDMOS器件，包括：一N型外延层，形成于硅衬底上。一沟道区，由形成于所述N型外延层表面部分中的一低压P阱组成，通过一P+掺杂区形成欧姆接触引出沟道电极。一漂移区，由形成于所述N型外延层表面部分中的一高压N阱组成，和所述低压P阱相邻接；所述漂移区还包括一低压N阱区，该低压N阱形成在所述高压N阱中并和所述沟道区相隔一定距离。一源区，由形成于所述沟道区中N+掺杂区组成，直接通过一欧姆接触引出源极。一漏区，由形成于所述低压N阱中的N+掺杂区组成。一栅氧化层，覆盖了所述沟道区和部分所述漂移区，由一低压栅氧和一高压栅氧组成，所述高压栅氧的厚度大于所述低压栅氧的厚度，所述低压栅氧的一端和所述源区相接、另一端和所述高压栅氧相接、覆盖了全部所述沟道区和近沟道区的部分所述漂移区所述高压栅氧的一端和所述低压栅氧相接、另一端延伸到所述低压N阱上方，所述漏区的N+掺杂区是通过在所述低压N阱上方的所述高压栅氧中开深槽并做离子注入形成，通过在所述深槽中填入金属并直接和所述N+掺杂区形成欧姆接触引出所述漏极。一多晶硅栅，形成于所述低压栅氧和所述高压栅氧上，覆盖了全部所述低压栅氧和部分所述高压栅氧、和所述漏极保持一距离；所述多晶硅栅分为三个部分即Lc、La1和La2，其中Lc应于所述多晶硅栅中的覆盖所述沟道区的部分，La1对应于所述多晶硅栅中的覆盖近沟道区的部分所述漂移区并且是通过所述低压栅氧隔离的部分，La2对应于所述多晶硅栅中的覆盖近漏区的部分所述漂移区并且是通过所述高压栅氧隔离的部分。在器件的周侧含有P型埋层和高压P阱、并在所述高压P阱中形成一P+引出端，用以实现本发明DDDMOS器件的隔离。
本发明实施例N型DDDMOS器件的制造方法，包括：
在硅衬底上形成一N型外延层；
在所述N型外延层表面部分中制作一低压P阱形成一沟道区，通过一P+掺杂区形成欧姆接触引出沟道电极；
在所述N型外延层表面部分中制作一高压N阱形成一漂移区，所述高压N阱和所述低压P阱相邻接；
在所述高压N阱中制作一低压N阱区，所述低压N阱和所述沟道区相隔一定距离，所述低压N阱也作为所述漂移区的一部分；
在所述沟道区和部分所述漂移区以及所述低压N阱区的表面上形成互相连接的一低压栅氧和一高压栅氧，所述高压栅氧的厚度大于所低压栅氧的厚度；
在所述低压栅氧和所述高压栅氧上生长一多晶硅层并刻蚀形成多晶硅栅，所述多晶硅栅覆盖了全部所述低压栅氧和部分所述高压栅氧；
以所述多晶硅栅以及所述高压栅氧为阻挡层自对准注入N+离子，在所述低压栅氧旁侧的沟道区中形成源区；
在所述沟道区中制作一P+区域作为沟道电极的引出端；
形成层间膜，并进行研磨平坦化，用光刻工艺定义漏区位置，该漏区位置对准了所述高压栅氧及其覆盖的所述低压阱；并刻蚀形成一深槽，该深槽穿过了所述层间膜和所述高压栅氧到达了所述低压N阱表面；再进行低阻接触的N+离子注入形成漏区；
定义并制作源极、沟道电极以及栅极的接触孔，在各接触孔和所述漏区上的深槽中填入金属如硅化钨形成所述源极、漏极、栅极以及沟道电极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (5)
1.一种DDDMOS器件，包括：
一N型外延层，形成于硅衬底上；
一沟道区，由形成于所述外延层表面部分中的一第二导电类型低压阱组成，通过一第二导电类型掺杂区形成欧姆接触引出沟道电极；
一漂移区，由形成于所述外延层表面部分中的一第一导电类型高压阱组成，和所述第二导电类型低压阱相邻接；所述漂移区还包括一第一导电类型低压阱区，该第一导电类型低压阱形成在所述第一导电类型高压阱中并和所述沟道区相隔一定距离；
一源区，由形成于所述沟道区中第一导电类型掺杂区组成，直接通过一欧姆接触引出源极；
其特征在于，还包括：
一漏区，由形成于所述第一导电类型低压阱中的第一导电类型掺杂区组成；
一栅氧化层，覆盖了所述沟道区和部分所述漂移区，由一低压栅氧和一高压栅氧组成，所述高压栅氧的厚度大于所述低压栅氧的厚度，所述低压栅氧的一端和所述源区相接、另一端和所述高压栅氧相接、覆盖了全部所述沟道区和近沟道区的部分所述漂移区；所述高压栅氧的一端和所述低压栅氧相接、另一端延伸到所述第一导电类型低压阱上方，所述漏区的第一导电类型掺杂区是通过在所述第一导电类型低压阱上方的所述高压栅氧中开深槽并做离子注入形成，通过在所述深槽中填入金属并直接和所述第一导电类型掺杂区形成欧姆接触引出漏极；
一多晶硅栅，形成于所述低压栅氧和所述高压栅氧上，覆盖了全部所述低压栅氧和部分所述高压栅氧、和所述漏极保持一距离。
2.如权利要求1所述的DDDMOS器件，其特征在于：所述DDDMOS器件为N型时，第一导电类型为N型、第二导电类型为P型；所述DDDMOS器件为P型时，第一导电类型为P型、第二导电类型为N型。
3.一种如权利要求1所述的DDDMOS器件的制造方法，包括：
在硅衬底上形成一N型外延层；
在所述外延层表面部分中制作一第二导电类型低压阱形成一沟道区，通过一第二导电类型掺杂区形成欧姆接触引出沟道电极；
在所述外延层表面部分中制作一第一导电类型高压阱形成一漂移区，所述第一导电类型高压阱和所述第二导电类型低压阱相邻接；
其特征在于，还包括如下步骤：
在所述第一导电类型高压阱中制作一第一导电类型低压阱区，该第一导电类型低压阱和所述沟道区相隔一定距离，该第一导电类型低压阱也作为所述漂移区的一部分；
在所述沟道区和部分所述漂移区的表面上形成互相连接的一低压栅氧和一高压栅氧，所述高压栅氧的厚度大于所低压栅氧的厚度；
在所述低压栅氧和所述高压栅氧上生长一多晶硅层并刻蚀形成多晶硅栅，所述多晶硅栅覆盖了全部所述低压栅氧和部分所述高压栅氧；
以所述多晶硅栅以及所述高压栅氧为阻挡层自对准注入第一导电类型离子，在所述低压栅氧旁侧的沟道区中形成源区；
在所述沟道区中制作一第二导电类型区域作为沟道电极的引出端；
形成层间膜，并进行研磨平坦化，用光刻工艺定义漏区位置，该漏区位置对准了所述高压栅氧及其覆盖的所述第一导电类型低压阱；并刻蚀形成一深槽，该深槽穿过了所述层间膜和所述高压栅氧到达了所述第一导电类型低压阱表面；再进行低阻接触离子注入形成漏区；
定义并制作源极、沟道电极以及栅极的接触孔，在各接触孔和所述漏区上的深槽中填入金属形成所述源极、漏极、栅极以及沟道电极。
4.如权利要求3所述的DDDMOS器件的制造方法，其特征在于：所述DDDMOS器件为N型时，第一导电类型为N型、第二导电类型为P型；所述DDDMOS器件为P型时，第一导电类型为P型、第二导电类型为N型。
5.如权利要求3所述的DDDMOS器件的制造方法，其特征在于：在各接触孔和所述漏区上的深槽中填入的金属为硅化钨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010100273087A CN102130167B (zh) | 2010-01-20 | 2010-01-20 | Dddmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010100273087A CN102130167B (zh) | 2010-01-20 | 2010-01-20 | Dddmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102130167A CN102130167A (zh) | 2011-07-20 |
| CN102130167B true CN102130167B (zh) | 2012-11-07 |
Family
ID=44268156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010100273087A Active CN102130167B (zh) | 2010-01-20 | 2010-01-20 | Dddmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102130167B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299556B (zh) * | 2021-04-25 | 2023-04-18 | 西安石油大学 | 一种应变硅mos电子器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0557253A2 (en) * | 1992-02-18 | 1993-08-25 | STMicroelectronics S.r.l. | VDMOS transistor with improved breakdown characteristics |
| US5346835A (en) * | 1992-07-06 | 1994-09-13 | Texas Instruments Incorporated | Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method |
| CN1661812A (zh) * | 2004-02-24 | 2005-08-31 | 崇贸科技股份有限公司 | 具有隔离结构的高电压ldmos晶体管 |
| CN1734784A (zh) * | 2004-08-03 | 2006-02-15 | 台湾积体电路制造股份有限公司 | 绝缘横向双扩散金属氧化物半导体（ldmos）集成电路技术 |
| CN101459093A (zh) * | 2007-12-10 | 2009-06-17 | 上海华虹Nec电子有限公司 | 验证非对称高压场效应管漂移区电阻的方法 |
-
2010
- 2010-01-20 CN CN2010100273087A patent/CN102130167B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0557253A2 (en) * | 1992-02-18 | 1993-08-25 | STMicroelectronics S.r.l. | VDMOS transistor with improved breakdown characteristics |
| US5346835A (en) * | 1992-07-06 | 1994-09-13 | Texas Instruments Incorporated | Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method |
| CN1661812A (zh) * | 2004-02-24 | 2005-08-31 | 崇贸科技股份有限公司 | 具有隔离结构的高电压ldmos晶体管 |
| CN1734784A (zh) * | 2004-08-03 | 2006-02-15 | 台湾积体电路制造股份有限公司 | 绝缘横向双扩散金属氧化物半导体（ldmos）集成电路技术 |
| CN101459093A (zh) * | 2007-12-10 | 2009-06-17 | 上海华虹Nec电子有限公司 | 验证非对称高压场效应管漂移区电阻的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102130167A (zh) | 2011-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9196702B2 (en) | Power semiconductor device and method of manufacturing the same | |
| CN101299438B (zh) | 一种半导体结构 | |
| CN102694009A (zh) | 半导体器件及其制造方法 | |
| CN101677109A (zh) | 半导体装置及其制造方法 | |
| CN103972287A (zh) | 半导体装置 | |
| CN104518029A (zh) | 半导体器件及其制造方法 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN104779289A (zh) | 半导体装置 | |
| CN102386124A (zh) | 直接接触的沟槽结构 | |
| CN103035692A (zh) | 半导体装置 | |
| CN101026192B (zh) | 半导体装置及其制造方法 | |
| CN102456690A (zh) | 半导体器件及其制造方法 | |
| CN110600552B (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| CN102130167B (zh) | Dddmos器件及其制造方法 | |
| CN114843346B (zh) | 低阻沟槽型碳化硅晶体管及其制造方法 | |
| CN105679831A (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN105140289A (zh) | N型ldmos器件及工艺方法 | |
| CN102769038B (zh) | 一种抗闩锁n型绝缘体上硅横向双扩散场效应晶体管 | |
| CN102130166A (zh) | Dddmos器件 | |
| CN104269436A (zh) | 采用两种性质的本征应变膜的应变ldmos器件 | |
| CN104157690A (zh) | 一种带槽型结构的应变nldmos器件及其制作方法 | |
| CN103779404B (zh) | P沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN104617141B (zh) | 半导体器件及其制造方法 | |
| CN108365010B (zh) | 一种具有超结结构的vdmos器件及其制作方法 | |
| CN102403354A (zh) | Coo1MOS器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |