CN1287467C - 双栅高压p型金属氧化物半导体晶体管 - Google Patents

双栅高压p型金属氧化物半导体晶体管 Download PDF

Info

Publication number
CN1287467C
CN1287467C CN 03158282 CN03158282A CN1287467C CN 1287467 C CN1287467 C CN 1287467C CN 03158282 CN03158282 CN 03158282 CN 03158282 A CN03158282 A CN 03158282A CN 1287467 C CN1287467 C CN 1287467C
Authority
CN
China
Prior art keywords
type
type source
active device
trap
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 03158282
Other languages
English (en)
Other versions
CN1527401A (zh
Inventor
孙伟锋
陆生礼
刘昊
时龙兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN 03158282 priority Critical patent/CN1287467C/zh
Publication of CN1527401A publication Critical patent/CN1527401A/zh
Application granted granted Critical
Publication of CN1287467C publication Critical patent/CN1287467C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

双栅高压P型金属氧化物半导体管至少有1个器件单元，单元含N型衬底，衬底上有P型重掺杂埋层，埋层之上设P型外延层，外延层上设深P型漏连接层，漏连接层上方设P型源，P型外延层表面的非有元器件区上设场氧，外延层表面的有源器件区内设N阱，N阱内设P型源区，P型源区以外的有源器件区上方有多晶硅栅且在多晶硅栅与P型源区以外的有源器件区域之间设栅氧，场氧、多晶硅栅上方及多晶硅栅下方以外的有源器件区域上设氧化层，P型漏、源区上设铝引线，P型源区由P型源和N阱接触层组成，N阱接触层在P型源之间，P型外延层的有源器件区内且位于P型源区和N阱的侧旁有孔，孔内设纵向多晶硅栅，在纵向多晶硅栅与孔之间设纵向栅氧。

Description

双栅高压P型金属氧化物半导体晶体管
一、技术领域
本发明是一种金属氧化物半导体晶体管，尤其是双栅高压P型金属氧化物半导体晶体管。
二、背景技术
MOS(金属氧化物半导体)型高压器件具有开关特性好、功耗小等优点，更为重要的是金属氧化物半导体型高压器件易于兼容标准低压金属氧化物半导体工艺，降低芯片的生产成本。金属氧化物半导体型高压器件向着两个方向发展：横向金属氧化物半导体型高压器件和垂直导电金属氧化物半导体型高压器件。其中垂直导电金属氧化物半导体型高压器件将漏区、漂移区和沟道区从硅片表面分别转移到硅片的底部和体内，与横向金属氧化物半导体型高压器件相比，单个管芯占用的硅片面积大大减小，从而在相同的版图面积上可以得到大的工作电流。目前常用的两种垂直导电金属氧化物半导体型高压器件结构是VDMOS(V型双扩散金属氧化物半导体晶体管)和UMOS(U型金属氧化物半导体晶体管)。
三、技术内容
本发明提供一种击穿电压在50V以上、工作电流在100mA以上且与标准外延CMOS工艺相兼容的纵/横向双栅高压P型金属氧化物半导体晶体管，它可以使相同的版图面积上的工作电流得以提高。
本发明可以采用如下技术方案：一种属于高压器件的双栅高压P型金属氧化物半导体晶体管，至少包括1个器件单元，该器件单元包括：N型衬底1，在N型衬底1上有P型重掺杂埋层2，在P型重掺杂埋层之上设有P型外延层3，P型外延层3上设有深P型漏区连接层4，在深P型漏区连接层4上方设有P型漏区5，在P型外延层3表面的非有元器件区域上设有场氧化层6，在P型外延层3表面的有源器件区域内设有N阱7，在N阱7内设有P型源区，在P型源区以外的有源器件区域上有多晶硅栅8且在多晶硅栅8与上述P型源区以外的有源器件区域之间设有栅氧化层9，在场氧化层6上方、多晶硅栅8上方及多晶硅栅8下方以外的其他有源器件区域I上设有氧化层10，在P型漏区5、P型源区上分别设有铝引线11和12，P型源区由P型源(13和14)和N阱接触层15组成，N阱接触层15设在P型源13和14之间，在P型外延层3的有源器件区域内且位于P型源区和N阱7的侧旁设有孔16，在孔16内设有纵向多晶硅栅17，在纵向多晶硅栅17与孔16的内壁及孔底之间设有纵向栅氧化层18。
采用上述技术方案获得如下技术效果：(1)本发明引入了纵向多晶硅栅，形成纵向沟道，再加上原来的横向沟道，使沟道密度有了成倍的提高，从而可实现大的工作电流，小的特征导通电阻。(2)引入了N型场限环，可以改善漏区与孔之间的电场分布，从而提高他们之间的击穿电压。(3)器件制造在P型外延层上，外延材料与体硅材料相比可以提供更好的击穿特性。(4)本发明所引入的孔结构以及其它工艺步骤都可以在标准低压外延CMOS(互补型金属氧化物半导体晶体管)工艺线上实现，故本发明具有兼容性好、可靠性高、制造成本低、易产业化等优点。
四、附图说明
图1是本发明实施例的器件单元结构剖视图。
图2是本发明实施例的器件单元结构俯视图。
五、具体实施方案
一种属于高压器件的双栅高压P型金属氧化物半导体晶体管，至少包括1个器件单元，该器件单元包括：N型衬底1，在N型衬底1上有P型重掺杂埋层2，在P型重掺杂埋层之上设有P型外延层3，P型外延层3上设有深P型漏区连接层4，在深P型漏区连接层4上方设有P型漏区5，在P型外延层3表面的非有元器件区域上设有场氧化层6，在P型外延层3表面的有源器件区域内设有N阱7，在N阱7内设有P型源区，在P型源区以外的有源器件区域上方设有多晶硅栅8且在多晶硅栅8与上述P型源区以外的有源器件区域之间设有栅氧化层9，在场氧化层6上方、多晶硅栅8上方及多晶硅栅8下方以外的其他有源器件区域I上设有氧化层10，在P型漏区5、P型源区上分别设有铝引线11和12，P型源区由P型源13和14和N阱接触层15组成，N阱接触层15设在P型源13和14之间，在P型外延层3的有源器件区域内且位于P型源区和N阱7的侧旁设有孔16，在孔16内设有纵向多晶硅栅17，在纵向多晶硅栅17与孔16的内壁及孔底之间设有纵向栅氧化层18，在P型外延层3上且位于场氧化层6的下方设有N型场限环19。

Claims (2)

1.一种属于高压器件的双栅高压P型金属氧化物半导体晶体管，至少包括1个器件单元，该器件单元包括：N型衬底(1)，在N型衬底(1)上有P型重掺杂埋层(2)，在P型重掺杂埋层之上设有P型外延层(3)，P型外延层(3)上设有深P型漏区连接层(4)，在深P型漏区连接层(4)上方设有P型漏区(5)，在P型外延层(3)表面的非有元器件区域上设有场氧化层(6)，在P型外延层(3)表面的有源器件区域内设有N阱(7)，在N阱(7)内设有P型源区，在P型源区以外的有源器件区域上方设有多晶硅栅(8)且在多晶硅栅(8)与上述P型源区以外的有源器件区域之间设有栅氧化层(9)，在场氧化层(6)上方、多晶硅栅(8)上方及多晶硅栅(8)下方以外的其他有源器件区域(I)上设有氧化层(10)，在P型漏区(5)、P型源区上分别设有铝引线(11和12)，其特征在于P型源区由P型源(13和14)和N阱接触层(15)组成，N阱接触层(15)设在P型源(13和14)之间，在P型外延层(3)的有源器件区域内且位于P型源区和N阱(7)的侧旁设有孔(16)，在孔(16)内设有纵向多晶硅栅(17)，在纵向多晶硅栅(17)与孔(16)的内壁及孔底之间设有纵向栅氧化层(18)。
2.根据权利要求1所述的双栅高压P型金属氧化物半导体晶体管，其特征在于在P型外延层(3)上且位于场氧化层(6)的下方设有N型场限环(19)。
CN 03158282 2003-09-22 2003-09-22 双栅高压p型金属氧化物半导体晶体管 Expired - Fee Related CN1287467C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03158282 CN1287467C (zh) 2003-09-22 2003-09-22 双栅高压p型金属氧化物半导体晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03158282 CN1287467C (zh) 2003-09-22 2003-09-22 双栅高压p型金属氧化物半导体晶体管

Publications (2)

Publication Number Publication Date
CN1527401A CN1527401A (zh) 2004-09-08
CN1287467C true CN1287467C (zh) 2006-11-29

Family

ID=34287222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03158282 Expired - Fee Related CN1287467C (zh) 2003-09-22 2003-09-22 双栅高压p型金属氧化物半导体晶体管

Country Status (1)

Country Link
CN (1) CN1287467C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411143C (zh) * 2005-06-02 2008-08-13 中国科学院微电子研究所 与标准cmos工艺兼容的hvcmos双栅氧制备工艺
CN106158956B (zh) * 2015-04-08 2020-02-11 无锡华润上华科技有限公司 具有resurf结构的ldmosfet及其制造方法

Also Published As

Publication number Publication date
CN1527401A (zh) 2004-09-08

Similar Documents

Publication Publication Date Title
US7893457B2 (en) Bipolar mosfet devices and methods for their use
EP2860762B1 (en) High voltage junction field effect transistor
CN106531783A (zh) 半导体装置
US20100078682A1 (en) Power mosfet having a strained channel in a semiconductor heterostructure on metal substrate
CN102738232B (zh) 超结功率晶体管结构及其制作方法
CN105633137A (zh) 一种槽栅功率mosfet器件
CN101771085A (zh) 一种高压半导体器件及其制造方法
WO2006134810A1 (ja) 半導体デバイス
CN1212674C (zh) 横向缓冲p型金属氧化物半导体管
US20050173741A1 (en) Top drain MOSFET with thickened oxide at trench top
US20120126314A1 (en) Vertical dmos-field effect transistor
CN200979884Y (zh) 一种复合型的场效应晶体管结构
CN1287467C (zh) 双栅高压p型金属氧化物半导体晶体管
CN209981222U (zh) 一种高压多次外延型超结mosfet的结构
CN1268004C (zh) 双栅高压n型金属氧化物半导体晶体管
CN1234174C (zh) 高压p型金属氧化物半导体管
CN116013960A (zh) 一种沟槽型mosfet元胞结构及其制备方法
CN114744042A (zh) 功率晶体管
CN103426932A (zh) 双resurf ldmos器件
CN1221034C (zh) 高压n型横向双扩散金属氧化物半导体管
CN1208839C (zh) 内置保护n型高压金属氧化物半导体管
CN108899282B (zh) 带有电荷平衡结构的沟槽栅场效应晶体管及其制造方法
CN109994549B (zh) 半导体功率器件
US8415729B2 (en) Power device with trenched gate structure and method of fabricating the same
US20200258983A1 (en) Semiconductor power device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee