CN100411143C - 与标准cmos工艺兼容的hvcmos双栅氧制备工艺 - Google Patents
与标准cmos工艺兼容的hvcmos双栅氧制备工艺 Download PDFInfo
- Publication number
- CN100411143C CN100411143C CNB2005100118451A CN200510011845A CN100411143C CN 100411143 C CN100411143 C CN 100411143C CN B2005100118451 A CNB2005100118451 A CN B2005100118451A CN 200510011845 A CN200510011845 A CN 200510011845A CN 100411143 C CN100411143 C CN 100411143C
- Authority
- CN
- China
- Prior art keywords
- etching
- gate
- oxide layer
- side wall
- carved
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000002360 preparation method Methods 0.000 title abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 50
- 239000001301 oxygen Substances 0.000 claims abstract description 49
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 23
- 238000001039 wet etching Methods 0.000 claims description 20
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 13
- 230000000295 complement effect Effects 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 230000010354 integration Effects 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 description 10
- 229910044991 metal oxide Inorganic materials 0.000 description 9
- 150000004706 metal oxides Chemical class 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000019771 cognition Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 208000018875 hypoxemia Diseases 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明是与标准互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)工艺兼容的高压CMOS(High Voltage CMOS，HVCMOS)双栅氧制备工艺，采用干-湿法相结合的厚栅氧刻蚀方法，并在一次多晶硅栅刻蚀后加做一次侧墙缓和一次多晶硅栅的台阶高度。本发明在与标准CMOS工艺相兼容的高压CMOS集成技术中可以显著提高器件及电路性能，并具有工艺简单，成本低等优点。
Description
技术领域
本发明属于半导体技术领域，特别是指与标准互补金属氧化物半导体(CMOS)工艺兼容的高压互补金属氧化物半导体(HVCMOS)集成技术中的双栅氧制备工艺。
技术背景
CMOS高压集成电路(High-Voltage Integrated Circuits，HVIC)广泛应用于平板显示，通讯电路及汽车电路等多个领域。在高压CMOS集成电路中，由低压逻辑部分产生控制信号来控制高压部分工作，其输出通过包含高压器件的高压驱动电路提升到一个高电压水平。
在场发射平板显示(Field Emitted Display，FED)，等离子体显示(Plasma Display Panel，PDP)等高压驱动电路中，由于高压P管的栅源端需要在100V左右的高压下工作，因而高压PMOS器件需采用厚栅氧工艺实现高的栅源耐压。而低压互补金属氧化物半导体器件以及高压N管可采用薄栅氧工艺实现。高压互补金属氧化物半导体集成技术采用双栅氧工艺(Dual Gate Oxide，DGO)将高压器件和低压器件集成在同一芯片上。
现有双栅氧工艺方法中，湿法刻蚀和自对准刻蚀是目前比较常用的两种双栅氧工艺。
1)湿法刻蚀，请参考文献：Da-Yuan Lee，Horng-Chih Lin；Impactsof HF Etching on Ultra-thin core gate oxide integrity in dual gateoxide cmos technology；Plasma-and Process-Induced Damage，2003 8thInternational Symposium，24-25 April 2003。
湿法刻蚀的工艺流程如下：厚栅氧生长湿法去除其它部分的氧化层；薄栅氧化，淀积多晶。其工艺流程如图1所示：先在硅晶片表面进行第一次氧化，再进行湿法刻蚀得到厚栅氧图形，然后进行第二次氧化，以得到薄栅氧，最后淀积多晶，制成双栅氧高低压器件。
由于湿法刻蚀为各相同性，存在横向钻蚀现象。因此必须要单独设计一块刻蚀厚栅氧化层的掩膜版，如图2中的(d)图所示。在图2中，图(a)、图(b)、图(c)为剖视图，图(d)为俯视图。
图2中刻蚀掩模板和多晶掩模板之间的距离L必须要仔细设计。如果L过小，会引起栅氧的钻蚀，如图2中的(a)所示，这样的话高压器件的源漏耐压会降低。如果L过大，会导致器件的源区不能自对准，如图2中的(b)图所示，这样会导致器件无法导通。图2中(c)图为我们希望的结果。
L的大小与厚栅氧的厚度，湿法刻蚀的过刻蚀量及其横向钻蚀，光刻精度以及套刻精度都有很密切的关系。但是在实际工艺中存在各种偏差，如氧化层厚度的不均匀性，光刻的套刻偏差及过刻蚀等等。因此湿法刻蚀对工艺条件的要求较为苛刻。
2)自对准刻蚀。
考虑到湿法刻蚀会带来的问题，文献：“陆生礼，孙伟峰等『PDP选址驱动芯片HV-CMOS器件的研究』微电子学2002.2”中提出了厚栅氧自对准刻蚀的方法。充分利用了多晶硅栅自对准的优点，不必专门设计厚栅氧的刻蚀掩膜版。即在形成厚栅氧化层以后先制备多晶硅栅，然后利用它的自对准来刻蚀厚栅氧化层。此工艺流程可以完全避免由于套刻误差带来的问题。工艺流程如图3所示：先在硅晶片表面进行第一次氧化，形成厚栅氧化层，在厚栅氧化层上淀积多晶硅层，然后用光刻刻蚀得到多晶硅栅，利用多晶硅栅的自对准来刻蚀厚栅氧图形，最后进行第二次氧化，以得到薄栅氧，制成双栅氧高低压器件。
这种方法虽然能够避免湿法刻蚀带来的问题，实现多晶硅栅和栅氧的自对准。但是，在干法刻蚀栅氧的终点等离子体会刻蚀到硅表面，而在硅表面形成的缺陷及界面态会对薄栅氧器件产生诸多不利的影响，比如阈值的漂移，由于界面态散射引起沟道载流子迁移率的下降等，不利于两种栅氧器件的集成。从实验结果看，这种方法做的双栅氧工艺，在进行HVNMOS以及低压互补金属氧化物半导体部分的二次多晶刻蚀的时候，HVPMOS的栅附近会由于台阶过高，拐角处刻不干净，没刻净的部分下为薄栅氧，当HVPMOS栅上加高压时，薄栅氧部分由于耐压能力很低，极易造成栅氧击穿，严重降低器件耐压能力。
发明内容
本发明的目的是：为了克服湿法刻蚀方法多晶版和厚栅氧版的刻蚀套准以及横向钻蚀问题，以及干法刻蚀带来的对器件表面界面特性的损伤以及厚栅氧的高台阶对于后续薄栅氧工艺的影响，提出一种与标准互补金属氧化物半导体工艺兼容的高压互补金属氧化物半导体双栅氧制备工艺，其综合了前面所述两种工艺的优点，并克服了其缺点。
为达到上述目的，本发明的技术解决方案是提供一种与标准CMOS工艺兼容的HVCMOS双栅氧制备工艺，其包括：
第一步，先在硅晶片表面进行第一次氧化，形成厚栅氧化层，在厚栅氧化层上淀积多晶硅层，然后用光刻刻蚀得到多晶硅栅；
第二步，利用多晶硅栅的自对准特性，用干法刻蚀厚栅氧化层图形，采用定时刻蚀，不刻到底，预留厚栅氧化层10～20nm薄层；
第三步，进行高压P管轻掺杂漏注入；
第四步，淀积一层正硅酸乙酯；
第五步，以定时刻蚀方式反刻形成一次侧墙，不刻到底，侧墙预留10～20nm薄层；
第六步，进行高压P管源漏注入；
第七步，用氢氟酸把低压区域剩下的氧化层漂净；
第八步，用干氧生长薄栅氧化层。
所述的与标准CMOS工艺兼容的HVCMOS双栅氧制备工艺，其中：
(1)所述厚栅氧化层采用干-湿结合的刻蚀方法，利用多晶硅栅自对准刻蚀厚栅氧化层，有效地避免栅电极和栅氧的错位，并采用干法定时刻蚀厚栅氧化层的方法，不刻到底，减小了干法刻到底对于硅片表面的损伤，同时又可以作为高压P管轻掺杂漏注入的掩蔽层；
(2)所述高压P管轻掺杂漏注入以后，接着加淀一层正硅酸乙酯并反刻形成一次侧墙，有效缓和了一次多晶硅栅与薄栅氧区的台阶高度，有利于后续二次多晶的刻蚀；
(3)所述一次侧墙采取定时刻蚀不刻到底的方法，预留的正硅酸乙酯作为高压P管源漏注入的掩蔽层，然后用氢氟酸把剩下的薄栅氧区漂净，由于有侧墙作为保护，湿法腐蚀的横向钻蚀不会影响到器件的栅氧，只会使侧墙的厚度稍有减薄，这样会起到保护硅表面的作用。
所述的与标准CMOS工艺兼容的HVCMOS双栅氧制备工艺，其所述第五步，以定时刻蚀方式反刻形成一次侧墙，以缓和一次多晶硅栅与薄栅氧区的台阶。
附图说明
图1为现有湿法刻蚀双栅氧工艺流程示意图；
图2为现有湿法刻蚀双栅氧工艺中所使用的掩膜版示意图；
图3为现有自对准刻蚀工艺流程示意图；
图4为本发明与标准CMOS工艺兼容的HVCMOS双栅氧制备工艺流程示意图。
具体实施方式
本发明是与标准互补金属氧化物半导体(CMOS)工艺兼容的高压互补金属氧化物半导体(HVCMOS)双栅氧制备工艺中，首先，厚栅氧的刻蚀是采用干-湿法刻蚀相结合的方法，利用多晶硅栅自对准刻蚀厚栅氧，有效地避免栅电极和栅氧的错位，厚栅氧采用定时刻蚀的方法，并预留10～20nm的二氧化硅，作为高压P管轻掺杂漏(Lighted Doped Drain，LDD)注入的掩蔽层，减小了干法刻到底对于硅片表面的损伤。
其次，高压P管轻掺杂漏(LDD)注入以后加淀一层正硅酸乙酯(TEOS)并反刻形成一次侧墙(该侧墙可以刻的尽量宽)，有效降低了一次多晶与薄栅氧区的台阶高度，有利于后续二次多晶的刻蚀。
再次，一次侧墙采取定时刻蚀不刻到底(预留200A左右)的方法。预留的正硅酸乙酯(TEOS)作为高压P管源漏注入的掩蔽层。然后用氢氟(HF)酸把剩下的氧化层漂净，由于有侧墙作为保护，湿法腐蚀的横向钻蚀不会影响到器件的栅氧，只会使侧墙的厚度稍有减薄，这样会起到保护硅表面的作用。
本发明的高压互补金属氧化物半导体的制备流程如下：
阱注入，阱推进，场氧，阈值调整，厚栅氧化，淀积一次多晶，刻蚀多晶和厚栅氧(厚栅氧留200A左右)，高压P管轻掺杂漏(LDD)注入，淀积一次正硅酸乙酯(TEOS)，定时刻蚀形成一次侧墙(预留100～200A)，高压P管源漏注入，湿法漂注入氧化层，薄栅氧化，淀积二次多晶，刻蚀二次多晶，注入前氧化，LDD(n-注入)，LDD(p-，低压P管)注入，淀积二次正硅酸乙酯(TEOS)，刻蚀形成二次侧墙，n+注入(高/低压N管)，p+注入(低压P管)，低氧，刻孔，金属，刻蚀铝。
本发明的关键工艺步骤见图4，包括：
第一步，先在硅晶片表面进行第一次氧化，形成厚栅氧化层，在厚栅氧化层上淀积多晶硅层，然后用光刻刻蚀得到多晶硅栅。
第二步，利用多晶硅栅的自对准特性，用干法刻蚀厚栅氧图形，采用定时刻蚀，不刻到底，预留厚栅氧10～20nm薄层。
第三步，进行高压P管轻掺杂漏(LDD)注入。
第四步，淀积一层正硅酸乙酯(TEOS)。
第五步，以定时刻蚀方式反刻形成一次侧墙，不刻到底，侧墙预留10～20nm薄层。
第六步，进行高压P管源漏注入。
第七步，用氢氟(HF)酸把低压区域剩下的氧化层漂净。
第八步，用干氧生长薄栅氧化层。
Claims (2)
1. 一种与标准CMOS工艺兼容的HVCMOS双栅氧制备工艺，其特征在于：包括：
第一步，先在硅晶片表面进行第一次氧化，形成厚栅氧化层，在厚栅氧化层上淀积多晶硅层，然后用光刻刻蚀得到多晶硅栅；
第二步，利用多晶硅栅的自对准特性，用干法刻蚀厚栅氧化层图形，采用定时刻蚀，不刻到底，预留厚栅氧化层10～20nm薄层；
第三步，进行高压P管轻掺杂漏注入；
第四步，淀积一层正硅酸乙酯；
第五步，以定时刻蚀方式反刻形成一次侧墙，不刻到底，侧墙预留10～20nm薄层；
第六步，进行高压P管源漏注入；
第七步，用氢氟酸把低压区域剩下的氧化层漂净；
第八步，用干氧生长薄栅氧化层。
2. 根据权利要求1所述的与标准CMOS工艺兼容的HVCMOS双栅氧制备工艺，其特征在于，
(1)所述厚栅氧化层采用干-湿结合的刻蚀方法，利用多晶硅栅自对准刻蚀厚栅氧化层，有效地避免栅电极和栅氧的错位，并采用于法定时刻蚀厚栅氧化层的方法，不刻到底，减小了干法刻到底对于硅片表面的损伤，同时又可以作为高压P管轻掺杂漏注入的掩蔽层；
(2)所述高压P管轻掺杂漏注入以后，接着加淀一层正硅酸乙酯并反刻形成一次侧墙，有效缓和了一次多晶硅栅与薄栅氧区的台阶高度，有利于后续二次多晶的刻蚀；
(3)所述一次侧墙采取定时刻蚀不刻到底的方法，预留的正硅酸乙酯作为高压P管源漏注入的掩蔽层，然后用氢氟酸把剩下的薄栅氧区漂净，由于有侧墙作为保护，湿法腐蚀的横向钻蚀不会影响到器件的栅氧，只会使侧墙的厚度稍有减薄，这样会起到保护硅表面的作用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100118451A CN100411143C (zh) | 2005-06-02 | 2005-06-02 | 与标准cmos工艺兼容的hvcmos双栅氧制备工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100118451A CN100411143C (zh) | 2005-06-02 | 2005-06-02 | 与标准cmos工艺兼容的hvcmos双栅氧制备工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1873954A CN1873954A (zh) | 2006-12-06 |
| CN100411143C true CN100411143C (zh) | 2008-08-13 |
Family
ID=37484334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100118451A Active CN100411143C (zh) | 2005-06-02 | 2005-06-02 | 与标准cmos工艺兼容的hvcmos双栅氧制备工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100411143C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8198679B2 (en) * | 2009-05-28 | 2012-06-12 | Monolithic Power Systems, Inc. | High voltage NMOS with low on resistance and associated methods of making |
| CN104241132B (zh) * | 2013-06-18 | 2017-12-19 | 北大方正集团有限公司 | Ldmos及其制造方法 |
| CN111710714B (zh) * | 2020-06-23 | 2022-08-23 | 杰华特微电子股份有限公司 | 场板和半导体器件的制作方法及半导体器件 |
| CN115631996B (zh) * | 2022-02-23 | 2023-11-21 | 瑶芯微电子科技(上海)有限公司 | 一种SiC MOSFET器件的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030122186A1 (en) * | 2001-03-13 | 2003-07-03 | Nat'l. Inst. Of Advanced Indust'l Sci. And Tech. | Double-gate field-effect transistor, integrated circuit using the transistor and method of manufacturing the same |
| US20040113171A1 (en) * | 2002-12-13 | 2004-06-17 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a mosfet device with metal containing gate structures |
| CN1527401A (zh) * | 2003-09-22 | 2004-09-08 | 东南大学 | 双栅高压p型金属氧化物半导体管 |
| US6800885B1 (en) * | 2003-03-12 | 2004-10-05 | Advance Micro Devices, Inc. | Asymmetrical double gate or all-around gate MOSFET devices and methods for making same |
-
2005
- 2005-06-02 CN CNB2005100118451A patent/CN100411143C/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030122186A1 (en) * | 2001-03-13 | 2003-07-03 | Nat'l. Inst. Of Advanced Indust'l Sci. And Tech. | Double-gate field-effect transistor, integrated circuit using the transistor and method of manufacturing the same |
| US20040113171A1 (en) * | 2002-12-13 | 2004-06-17 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a mosfet device with metal containing gate structures |
| US6800885B1 (en) * | 2003-03-12 | 2004-10-05 | Advance Micro Devices, Inc. | Asymmetrical double gate or all-around gate MOSFET devices and methods for making same |
| CN1527401A (zh) * | 2003-09-22 | 2004-09-08 | 东南大学 | 双栅高压p型金属氧化物半导体管 |
Non-Patent Citations (2)
| Title |
|---|
| 全耗尽CMOS/SOI工艺. 刘新宇，孙海峰，刘洪民，陈焕章，扈焕章，海潮和，和致经，吴德馨.半导体学报(Chinese Journal of Semiconductors)，第24卷第1期. 2003 * |
| 干法刻蚀和湿法刻蚀制备硅微尖的比较. 王维彪，金长春，赵海峰，王永珍，殷秀华，范希武.发光学报(CHINESE JOURNAL OF LUMINESCENCE)，第19卷第3期. 1998 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1873954A (zh) | 2006-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104124273B (zh) | 具有应变缓冲层的mos器件及其形成方法 | |
| US7767530B2 (en) | Transistor having recess channel and fabricating method thereof | |
| CN104795331A (zh) | 晶体管的形成方法 | |
| JP4951982B2 (ja) | 半導体装置とその製造方法 | |
| CN101647108A (zh) | 在场效应晶体管中形成不对称叠加电容的结构和方法 | |
| CN101226962B (zh) | Hvmos及集成hvmos与cmos的半导体器件 | |
| US7407851B2 (en) | DMOS device with sealed channel processing | |
| CN101969061A (zh) | 一种鳍型隧穿晶体管集成电路及其制造方法 | |
| CN101364535A (zh) | 可调整栅极氧化层厚度的半导体器件制造方法 | |
| CN100485962C (zh) | 半导体器件及其制造方法 | |
| CN106158957A (zh) | 横向扩散金属氧化物半导体场效应管及其制造方法 | |
| CN101771050A (zh) | 一种互补隧穿晶体管结构及其制备方法 | |
| KR100239234B1 (ko) | 소자분리산화막을 갖는 반도체장치와 그 제조방법 | |
| CN100411143C (zh) | 与标准cmos工艺兼容的hvcmos双栅氧制备工艺 | |
| CN104752215A (zh) | 晶体管的形成方法 | |
| CN101728269A (zh) | Pmos晶体管的制造方法及pmos晶体管 | |
| CN100552903C (zh) | 双层栅功率mos结构实现方法 | |
| CN109545658A (zh) | 具有锗硅源漏的mos晶体管的制造方法 | |
| CN100414714C (zh) | 一种部分耗尽soi结构的mos晶体管及其制作方法 | |
| CN101211851A (zh) | 1.0微米高压cmos制造工艺 | |
| CN100378964C (zh) | 制造闪存器件的方法 | |
| CN100592203C (zh) | 不对称高压mos器件栅氧化层保护方法及其应用 | |
| CN100416857C (zh) | 高压mos器件及其工艺实现方法 | |
| CN105070660A (zh) | 一种∑型结构的半浮栅器件的制造方法 | |
| US20030109087A1 (en) | Method for manufacturing a thin film transistor of a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INST OF MICROELECTRONICS, C. A. S Effective date: 20130419 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20130419 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130419 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. Patentee after: Institute of Microelectronics of the Chinese Academy of Sciences Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |