CN100592203C - 不对称高压mos器件栅氧化层保护方法及其应用 - Google Patents
不对称高压mos器件栅氧化层保护方法及其应用 Download PDFInfo
- Publication number
- CN100592203C CN100592203C CN200610118022A CN200610118022A CN100592203C CN 100592203 C CN100592203 C CN 100592203C CN 200610118022 A CN200610118022 A CN 200610118022A CN 200610118022 A CN200610118022 A CN 200610118022A CN 100592203 C CN100592203 C CN 100592203C
- Authority
- CN
- China
- Prior art keywords
- etching
- oxide layer
- gate oxide
- source electrode
- asymmetric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种HV MOS的不对称器件的栅氧化层的刻蚀方法，将SDOP的掩膜中不对称器件的源极接触孔的刻蚀窗口远离栅氧化层一定距离，之后通过干法刻蚀和湿法刻蚀两步将接触孔上方的栅氧化层去除，而使栅氧化层保持完整。
Description
技术领域
本发明涉及集成电路中不对称器件的制造方法，特别涉及保持不对称高压LDMOS器件的栅氧化层完整性的方法。
背景技术
HV MOS(高压金属氧化物半导体晶体管)器件在集成电路设计与制造中有着重要地位。特别是HV LDMOS(High voltage Laterally DiffusedMetal Oxide semiconductor高压横向扩散金属氧化物半导体晶体管)便被广泛使用在TFT-LCD(Thin Film Transistor_liquid crystal Display，薄膜晶体管液晶显示屏)的驱动芯片中。
而为了实现更高的操作电压，这些器件需要采用更厚的栅氧化层。例如在目前采用的0.18μm的HVLDMOS的制程中，HVLDMOS的栅氧化层的厚度就达到了
的厚度。
而在HVMOS的制程中，常规器件在源漏区域(1，2)会有浅沟隔离结构，但是，在不对称结构的MOS管中，源区1本身采用了LDD的结构，可以有效地减小器件的尺寸。
但是在LDD离子注入前，必须将需要做成LDD结构的不对称器件的源极1上方的栅氧化层刻蚀出窗口以便进行LDD离子注入。如果采用自对准工艺进行SDOP刻蚀，加上湿法刻蚀的各向同性的性能，使刻蚀过程中在向下刻蚀源区氧化层的同时也向旁边刻蚀掉一部分栅氧化层，而且由于HVMOS的栅氧化层较厚，这样向下的刻蚀也较多，从而对旁边的刻蚀也多。
而由于干法刻蚀在刻蚀过程中容易对有源区的表面晶体造成损伤，因而在刻蚀过程中还是会采用一个湿法刻蚀的步骤。
这样的结果使得采用现有技术生产的不对称结构在靠近有源区POLY下面的栅氧化层的边缘会被刻蚀掉一部分，造成栅极3很难承受高电压，影响了器件的性能。
发明内容
为了解决上述问题，本发明提出了一种有效减少不对称器件的栅氧化层刻蚀从而避免器件性能下降的方法。
发明人意识到如果将制作不对称器件源极的LDD注入用的刻蚀窗口向远离栅氧化层的方向偏移一定距离，使得在刻蚀源区氧化层的时候，向旁边的刻蚀不会到达栅氧化层，从而有效抑制源端POLY下方栅氧化层被刻蚀掉的问题。
由此，本发明提出了以下方法来解决上述的栅氧化层部分被刻蚀的问题。
对现有的SDOP(Source Drain OPen，源漏开口)掩膜做改动，使新的SDOP掩膜在不对称器件的源极区域的LDD注入用的刻蚀窗口到栅氧化层相隔一定距离。
这样与原来的SDOP掩膜在不对称器件的源极LDD注入用的刻蚀窗口(见图1)相比，新的SDOP掩膜(见图2)的不对称器件的源极刻LDD注入用刻蚀窗口的边缘到栅氧化层增加了一定距离。
在之后的刻蚀过程中，由于干法刻蚀的各向异性，对旁边的刻蚀很少，故先采用干法刻蚀，来刻蚀掉大部分的源极LDD注入用的刻蚀窗口的氧化层，从而，避免采用湿法刻蚀来刻蚀这部分氧化层索带来的对窗口旁边的氧化层的刻蚀。
在干法刻蚀之后，再采用湿法刻蚀刻蚀掉剩余的不对称器件源极LDD注入用的刻蚀窗口的氧化层，以保护窗口下的源区晶体。
这个过程中，干法刻蚀刻蚀掉的厚度在总厚度的80％，湿法刻蚀刻蚀掉总厚度的20％。
本发明的其他工艺步骤与现有技术相同不再累述。
采用本发明后，可以使不对称器件在刻蚀源极LDD注入用的刻蚀窗口的氧化层的时候不会对POLY下方栅氧化层造成破坏，而其他的对称器件和不对称器件的漏极区域不会受到影响。从而提高了栅氧化层的完整性，提高了器件的性能。
附图说明
图1是现有的SDOP掩膜上源极LDD注入用的刻蚀窗口的窗口俯视图。
图2是本发明的SDOP掩膜上源极LDD注入用的刻蚀窗口的窗口俯视图。
图3是现有技术生产不对称器件的栅氧化层剖视图。
图4是使用本发明的生产不对称器件的栅氧化层剖视图。
其中，1是源极，2是漏极，3是栅极，4是刻蚀氧化层的区域。
具体实施方式
为了提高对本发明的理解，下面结合附图和具体实施例做进一步说明。
在现有的0.18μm的高压器件应用中，部分器件采用源极1为LDD结构的不对称高压LDMOS器件，该部分器件的源极1没有浅沟隔离(STI)结构。
现对该不对称结构的高压LDMOS工艺做以下改进。
采用新的SDOP掩膜，该SDOP掩膜的不对称器件的源极1LDD注入用的刻蚀窗口边缘离栅氧化层的距离增加到0.2μm。见图3
在后续的刻蚀过程中，先进行干法刻蚀，采用约1.5分钟的碳氟化合物刻蚀掉800A的栅氧化层。
接着进行湿法刻蚀，采用约2分钟的HF刻蚀掉剩余的200A的氧化层形成LDD注入用的刻蚀窗口。
其他的工艺步骤与现有0.18μm的对称结构的高压LDHVMOS工艺步骤相同。
对比现有的不对称器件的栅氧化层，见图3，使用本实施例后，制作的HVMOS的栅氧化层非常完整，见图4。
当然，本发明还可以有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变，但这些相应的改变都应属于本发明权利要求的保护范围。
Claims (8)
1.一种HV MOS的不对称器件的栅氧化层的刻蚀方法，含有SDOP掩膜版的窗口图形的修改和刻蚀工艺，其特征是将SDOP的掩膜中不对称器件的源极LDD注入用的刻蚀窗口远离栅氧化层一定距离，以使得在刻蚀源区氧化层的时候，向旁边的刻蚀不会到达栅氧化层。
2.如权利要求1所述的方法，其特征在于对不对称器件的源极接触孔上方的氧化层的刻蚀工艺由干法刻蚀和湿法刻蚀两个步骤构成。
3.如权利要求1所述的方法，其特征在于干法刻蚀刻蚀掉不对称器件源极接触孔上方的氧化层总厚度的80％，湿法刻蚀刻蚀掉氧化层总厚度的20％。
4.如权利要求1所述的方法，其特征在于该方法使用在0.18μm高压不对称结构LDMOS器件制造中。
5.如权利要求4所述的方法，其特征在于在该器件的SDOP的掩膜中，不对称结构LDMOS器件的源极LDD注入用的刻蚀窗口距离栅极氧化层0.2μm。
6.如权利要求4所述的方法，其特征在于上述高压不对称结构LDMOS器件源区接触孔氧化层的刻蚀条件是先用碳氟化合物进行干法刻蚀，接着用HF去除剩余的氧化层。
7.如权利要求6所述的方法，其特征在于该不对称器件的源区接触孔氧化层的刻蚀时间是干法刻蚀1.5分钟，湿法刻蚀2分钟。
8.如权利要求4～7中任意一项所述的方法制造的高压不对称结构LDMOS器件，其特征在于栅氧化层是完整的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610118022A CN100592203C (zh) | 2006-11-07 | 2006-11-07 | 不对称高压mos器件栅氧化层保护方法及其应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610118022A CN100592203C (zh) | 2006-11-07 | 2006-11-07 | 不对称高压mos器件栅氧化层保护方法及其应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101178537A CN101178537A (zh) | 2008-05-14 |
| CN100592203C true CN100592203C (zh) | 2010-02-24 |
Family
ID=39404837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610118022A Active CN100592203C (zh) | 2006-11-07 | 2006-11-07 | 不对称高压mos器件栅氧化层保护方法及其应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100592203C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8525257B2 (en) * | 2009-11-18 | 2013-09-03 | Micrel, Inc. | LDMOS transistor with asymmetric spacer as gate |
| CN111180583A (zh) * | 2019-10-15 | 2020-05-19 | 北京元芯碳基集成电路研究院 | 晶体管及其制造方法 |
| CN113948632B (zh) * | 2021-10-18 | 2024-08-13 | 深圳技术大学 | 一种自旋电子异质结及其制备方法 |
-
2006
- 2006-11-07 CN CN200610118022A patent/CN100592203C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101178537A (zh) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10777551B2 (en) | Integrated semiconductor device and method for manufacturing the same | |
| TWI413211B (zh) | 具有高電壓電晶體的積體電路系統及其製造方法 | |
| US9006108B2 (en) | Methodology for fabricating isotropically recessed source and drain regions of CMOS transistors | |
| TW200903655A (en) | Method of fabricating high-voltage MOS having doubled-diffused drain | |
| CN106158957A (zh) | 横向扩散金属氧化物半导体场效应管及其制造方法 | |
| CN100592203C (zh) | 不对称高压mos器件栅氧化层保护方法及其应用 | |
| US7588883B2 (en) | Method for forming a gate and etching a conductive layer | |
| US8143680B2 (en) | Gated diode with non-planar source region | |
| US20020195660A1 (en) | Transistor in semiconductor device and method of manufacturing the same | |
| CN109545658B (zh) | 具有锗硅源漏的mos晶体管的制造方法 | |
| CN102364663A (zh) | 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 | |
| US8753945B2 (en) | Method of manufacturing a semiconductor device | |
| CN101809727B (zh) | Dmos晶体管及其制造方法 | |
| US20100230738A1 (en) | Nor flash memory structure with highly-doped drain region and method of manufacturing the same | |
| US10644166B2 (en) | Method for forming semiconductor structure | |
| CN100411143C (zh) | 与标准cmos工艺兼容的hvcmos双栅氧制备工艺 | |
| CN101719513B (zh) | 30v双扩散mos器件及18v双扩散mos器件 | |
| TW200616097A (en) | Method of manufacturing a semiconductor device and semiconductor device obtained with such a method | |
| CN101740396A (zh) | 用于制造半导体器件的方法 | |
| US20090020837A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100306810B1 (ko) | 정전기 보호용 트랜지스터 | |
| KR100464535B1 (ko) | 반도체소자의 트랜지스터 형성 방법 | |
| CN100416857C (zh) | 高压mos器件及其工艺实现方法 | |
| CN101866841B (zh) | 一种器件源漏区域的自对准金属硅化物形成方法 | |
| CN100414675C (zh) | 间隙壁的移除方法及金属氧化物半导体晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111130 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111130 Address after: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |