KR100306810B1 - 정전기 보호용 트랜지스터 - Google Patents

정전기 보호용 트랜지스터 Download PDF

Info

Publication number
KR100306810B1
KR100306810B1 KR1019990024042A KR19990024042A KR100306810B1 KR 100306810 B1 KR100306810 B1 KR 100306810B1 KR 1019990024042 A KR1019990024042 A KR 1019990024042A KR 19990024042 A KR19990024042 A KR 19990024042A KR 100306810 B1 KR100306810 B1 KR 100306810B1
Authority
KR
South Korea
Prior art keywords
drain region
transistor
concentration source
high concentration
field oxide
Prior art date
Application number
KR1019990024042A
Other languages
English (en)
Other versions
KR20010003667A (ko
Inventor
이창렬
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990024042A priority Critical patent/KR100306810B1/ko
Publication of KR20010003667A publication Critical patent/KR20010003667A/ko
Application granted granted Critical
Publication of KR100306810B1 publication Critical patent/KR100306810B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 접합영역의 모서리부분에서 발생하는 전계집중현상을 방지할 수 있는 정전기 보호용 트랜지스터에 관한 것이다.
본 발명은 입력보호회로와 입력패드사이에 연결되는 정전기보호회로에 있어서, 반도체 기판상에 형성된 필드 산화막과; 상기 반도체 기판상에 형성된 게이트 절연막과; 상기 게이트 절연막상에 형성된 게이트 전극과; 상기 게이트 전극의 양측 반도체 기판에 형성된 고농도의 소오스/드레인 영역과; 상기 고농도의 소오스/드레인영역의 양측에 형성된 저농도의 소오스/드레인 영역과; 상기 저농도의 소오스/드레인 영역과 상기 필드산화막과 오버랩되도록 상기 상기 게이트 절연막상에 형성된 필드 플레이트와; 상기 기판상에 형성된 층간 절연막과; 상기 고농도의 소오스/드레인 영역 및 상기 필드 플레이트가 노출되도록 상기 층간 절연막에 형성된 콘택홀과; 상기 콘택홀을 통해 노출된 고농도의 소오스/드레인 영역 및 필드 플레이트와 접촉되는 금속전극을 포함한다.

Description

정전기 보호용 트랜지스터{transistor for protecting ESD}
본 발명은 반도체 장치의 정전기 보호회로에 관한 것으로서, 보다 구체적으로는 접합영역의 모서리부분에서 발생하는 전계집중현상을 방지할 수 있는 정전기 보호용 모스 트랜지스터에 관한 것이다.
일반적으로 반도체장치는 입력패드부분에 CMOS트랜지스터로 된 입력보호회로를 구비하며, 또한, 이 CMOS 입력회로를 정전기로부터 보호하기 위한 정전기 보호회로를 구비한다. 도 1은 종래의 CMOS 입력회로의 정전기 보호회로의 등가회로도를 도시한 것이다.
도 1을 참조하면, 일반적으로 정전기 보호회로(30)는 입력패드(10)와 CMOS 입력버퍼(20)사이에 연결된다. 정전기 보호회로(30)는 고전압인가시 입력버퍼(20)를 보호하기 위한 P타입 필드 트랜지스터(31)와 N타입 필드 트랜지스터(32)를 구비한다.
상기한 바와같은 정전기 보호회로(20)는 입력패드(10)에 규정치 이상의 고전압의 정전기가 인가되면, 필드 트랜지스터(31 또는 32)의 소오스와 드레인사이에 펀치스루가 일어나면서 입력패드(10)에 인가되는 정전기를 전원단자(Vd에) 또는 접지단자(Vssp)로 방전시켜 게이트 산화막이 파괴되는 것을 방지하여 주는 역할을 한다.
상기 NMOS 트랜지스터에 고전압이 인가되면 PN 접합항복 또는 드레인과 소오스사이에 펀치스루(punchthrough)가 일어나게 되는데, 이는 NMOS 트랜지스터(32)의 구조에 따라 정해진다.
즉, 게이트의 길이가 매우 짧거나 또는 드레인 및 소오스접합의 깊이가 매우 깊은 경우에는 펀치스루가 먼저 발생되고, 이와는 반대로 게이트의 길이가 매우 길거나 또는 드레인 및 소오스 접합깊이가 매우 얕은 경우에는 펀치스루가 먼저 발생된다.
그런데, 정전기 보호용으로 사용되는 PMOS 또는 NMOS 트랜지스터의 경우에는 항상 펀치스루가 먼저 일어나도록 설계되어야 하는데, 그 이유는 다음과 같다.
첫째, 접합항복이 발생하면, 입력패드에 인가된 정전기는 NMOS 또는 PMOS 트랜지스터의 드레인 접합을 통해 웰로 직접 방전되는데, 일반적으로 웰의 저항이 펀치스루상태에서의 PMOS/NMOS 트랜지스터의 채널저항보다 크므로, 충분한 양의 정전기를 빠른 시간내에 방전시켜 주기 어렵다.
둘째, 접합항복은 전체 드레인 접합영역의 경계면을 따라 균일하게 일어나지 않고 항상 전계가 가장 큰 부위에서 국부적으로 발생하게 된다. 따라서, 좁은 지역에 정전기 전류가 집중됨으로써 그 부분의 접합자체가 파괴되는 현상을 유발시킬 수 있다.
따라서, 정전기 보호용 모스 트랜지스터의 드레인 접합의 항복전압은 소오스 드레인간의 펀치스루전압보다 커야 한다. 이를 위해서는 드레인 전압에 고전압이 인가되었을 때 국부적으로 전계집중이 발생하는 현상을 제거해 주어야 한다. 통상적으로 전계집중 현상이 발생하는 부분은 드레인접합의 모서리 부분인데, 모서리부분에서의 접합 경계면이 구부러져 있기 때문에 곡률에 기인한 전계집중현상이 발생하게 되는 것이다.
전계집중현상을 방지하기 위한 하나의 방법으로 도 2에서와 같이 LDD 구조를 채택하고 있는데, 이경우에도 소오스/드레인용 N+접합영역(314)중 필드 산화막(312)에 접하고 있는 부분(A)에서 전계집중현상이 일어나게 된다.
접합영역의 모서리 부분에서의 전계집중현상을 방지하기 위한 또 다른 방법으로는 N+접합영역(324)의 양쪽에 저농도의 N-접합영역(325, 326)을 형성하는 방법이 있는데, 전계집중현상이 발생하는 N+접합영역(324)의 양쪽 모서리부분에 N-영역(525, 526)을 형성하여 줌으로써, 전계집중현상을 어느 정도 완화시켜 줄 수 있었으나, 모서리부분에서의 전계집중현상을 완전히 제거할 수는 없었다.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 드레인 접합영역의 가장자리에 필드 플레이트를 형성하여 모서리부분에서의 전계집중현상을 완전히 제거할 수 있는 정전기 보호용 NMOS 트랜지스터를 제공하는 데 그 목적이 있다.
도 1은 일반적인 정전기 보호회로의 등가회로도,
도 2는 종래의 정전기 보호용 NMOS 트랜지스터의 단면도,
도 3은 종래의 다른 정전기 보호용 NMOS 트랜지스터의 단면도,
도 4A 내지 도 4E는 본 발명의 일실시예에 따른 정전기 보호용 NMOS 트랜지스터의 제조공정도,
도 5A 내지 도 5B는 정전기 보호용 NMOS 트랜지스터에 있어서, 전계집중현상을 설명하기 위한 도면,
도 6A 내지 도 6E는 본 발명의 다른 실시예에 따른 정전기 보호용 NMOS 트랜지스터의 제조공정도,
(도면의 주요 부분에 대한 부호의 설명)
351, 371 : 반도체 기판 352, 372 : 필드 산화막
353, 373 : 게이트 산화막 354, 374 : 게이트
355 : 필드 플레이트 356, 375 : 저농도 불순물 영역
357, 376 : 스페이서 358, 377 : 고농도 불순물 영역
359, 379 : 층간 절연막 360, 380 : 콘택홀
361, 381 : 금속전극 378 : 식각정지층
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 입력보호회로와 입력패드사이에 연결되는 정전기보호회로에 있어서, 반도체 기판상에 형성된 필드 산화막과; 상기 반도체 기판상에 형성된 게이트 절연막과; 상기 게이트 절연막상에 형성된 게이트 전극과; 상기 게이트 전극의 양측 반도체 기판에 형성된 고농도의 소오스/드레인 영역과; 상기 고농도의 소오스/드레인영역의 양측에 형성된 저농도의 소오스/드레인 영역과; 상기 저농도의 소오스/드레인 영역과 상기 필드산화막과 오버랩되도록 상기 상기 게이트 절연막상에 형성된 필드 플레이트와; 상기 기판상에 형성된 층간 절연막과; 상기 고농도의 소오스/드레인 영역 및 상기 필드 플레이트가 노출되도록 상기 층간 절연막에 형성된 콘택홀과; 상기 콘택홀을 통해 노출된 고농도의 소오스/드레인 영역 및 필드 플레이트와 접촉되는 금속전극을 포함하는 정전기 보호용 트랜지스터를 제공하는 것을 특징으로 한다.
상기 저농도 소오스/드레인 영역중 필드 산화막쪽으로 형성된 영역은 상기 필드 산화막과 일정간격을 두고 형성되는 것을 특징으로 한다.
상기 필드 플레이트는 상기 고농도 소오스/드레인 영역과 필드 산화막을 연결시켜주는 것을 특징으로 한다.
상기 트랜지스터는 NMOS 트랜지스터 또는 상기 트랜지스터는 PMOS 트랜지스터이다.
또한, 본 발명은 입력보호회로와 입력패드사이에 연결되는 정전기보호회로에 있어서, 반도체 기판상에 형성된 필드 산화막과; 상기 반도체 기판상에 형성된 게이트 절연막과; 상기 게이트 절연막상에 형성된 게이트 전극과; 상기 게이트 전극의 양측 반도체 기판에 상기 필드 산화막과 접하도록 형성된 고농도의 소오스/드레인 영역과; 상기 고농도의 소오스/드레인영역 및 필드 산화막과 접하도록 게이트양측의 기판에 형성된 저농도의 소오스/드레인 영역과; 상기 기판상에 형성된 식각정지층 및 층간 절연막과; 상기 고농도의 소오스/드레인 영역 및 상기 필드 산화막이 노출되도록 상기 식각정지층 및 층간 절연막에 형성된 콘택홀과; 상기 콘택홀을 통해 노출된 고농도의 소오스/드레인 영역 및 필드 산화막과 접촉되는 금속전극을 포함하는 정전기 보호용 트랜지스터를 제공하는 것을 특징으로 한다.
상기 금속전극중 상기 소오스/드레인 영역과 접하는 부분은 통상의 금속전극으로 작용하고, 상기 필드 산화막과 접하는 부분은 전계의 집중을 방지하기 위한 필드 플레이트로서 작용하는 것을 특징으로 한다.
이하 본 발명의 실시예를 첨부된 도면에 의거하여 설명하면 다음과 같다.
도 4A 내지 도 4F는 본 발명의 일실시예에 따른 반도체장치의 제조공정도를 도시한 것이다.
도 4A에 도시된 바와같이 반도체 기판(351)상에 통상의 필드산화공정을 수행하여 필드 산화막(352)을 형성하고, 도 4B에 도시된 바와같이 게이트 산화막(353) 및 게이트용 폴리실리콘막을 증착한 다음 패터닝하여 게이트(354) 및 필드 플레이트전극(355)을 형성한다.
도 4C에 도시된 바와같이, 게이트(354) 및 필드 플레이트(355)사이의 기판(351)으로 불순물을 이온주입하여 소오스/드레인용 저농도 N-불순물 영역(356)을 형성한다.
도 4D에 도시된 바와같이, 게이트(354) 및 필드 플레이트(355)의 측벽에 스페이서(357)를 형성하고, 스페이서(357) 및 게이트(354)와 필드 플레이트(355)를 마스크로 하여 기판으로 소오스/드레인용 고농도 N+불순물 영역(358)을 형성한다. 이어서, 필드 플레이트(355)의 측벽에 형성된 스페이서(357)를 제거한다.
도 4E에 도시된 바와같이, 기판상에 층간 절연막(359)을 증착한 다음 상기 소오스/드레인영역(356, 358) 및 필드 플레이트(355)가 노출되도록 콘택홀(360)을 형성한다. 콘택홀(360)을 통해 상기 소오스/드레인 영역(356, 358) 및 필드 플레이트(355)과 접촉되는 금속전극(361)을 형성한다. 이로써, 본 발명의 실시예에 따른 정전기보호용 NMOS 트랜지스터가 제조된다.
상기한 바와같이 제조된 NMOS 트랜지스터는 소오스/드레인 영역을 위한 저농도 불순물 영역(356)이 고농도 불순물 영역(358)의 양측에 형성되고, 저농도 불순물 영역(356)은 필드 산화막(352)와 일정간격을 두고 형성되며, 필드 플레이트(355)와 상기 고농도 불순물 영역(358)은 상기 금속전극(361)을 통해 연결되는 구조를 갖는다.
본 발명의 NMOS 트랜지스터에 있어서, 상기 플드 플레이트(355)의 역할을 도 5A 내지 도 5B를 참조하여 설명하면 다음과 같다.
드레인 영역용 고농도 불순물 영역(358)로 정전기에 의해 고전압이 인가되면, 도 5B에 도시된 바와같이 필드 플레이트(355)가 형성된 경우에는 필드 플레이트(358)하부에 수직전계가 형성되어 필드 플레이트(358)하부에 공핍영역을 형성하게 된다.
즉, 도 5A에 도시된 바와같이 필드 플레이트(355)가 없는 경우에는 드레인접합(324)의 모서리부분을 따라서 공핍영역(328)이 형성되었지만, 본 발명에서는 도 5B와 같이 필드 플레이트(355) 하부로 확장되면서 전계의 분포에 영향을 미치게 된다.
이때, 전계분포는 드레인 영역의 접합깊이에 따라 달라지게 되는데, 접합깊이가 '0' 인 경우, 전계는 완전히 균일하게 분포하게 되며, 접합깊이가 증가함에 따라 전계는 접합경계면으로 차츰 집중된다. 그리고, 필드 플레이트(355) 하부에 형성된 게이트 산화막(353)도 전계분포에 영향을 미치게 되는데, 게이트 산화막(353)의 두께가 감소할수록 전계집중현상은 감소된다. 즉, 도 5A에 도시된 바와같이 종래의 NMOS 트랜지스터에서처럼 필드플레이트가 없는 경우에는 절연막의 두께가 무한대가 되므로, 전계집중현상은 최대가 되는 것이다.
도 4에 도시된 방법은 정전기 보호용 NMOS 트랜지스터에 국한되는 것이 아니라 정전기 보호용 PMOS 트랜지스터에도 적용된다.
본 발명의 트랜지스터의 제조방법은 콘택접합(borderless junction)이 가능한 공정에서는 메탈콘택이 필드산화막위로 중첩될 수 있는데, 이를 이용한 트랜지스터의 제조방법이 도 6에 도시되어 있다.
도 6A 내지 도 6E는 본 발명의 다른 실시예에 따른 NMOS 트랜지스터의 제조공정도를 도시한 것이다.
도 6A에 도시된 바와같이 반도체 기판(371)상에 통상적인 필드산화공정을 수행하여 필드산화막(372)을 형성하고, 도 6B에 도시된 바와같이 반도체 기판(371)상에 게이트 산화막(373) 및 게이트(374)를 형성한다.
도 6C에 도시된 바와같이 게이트를 마스크로 하여 기판으로 저농도의 불순물을 이온주입하여 소오스/드레인용 N-불순물영역(377)을 형성한다. 이어서, 게이트(374)의 측벽에 스페이서(376)를 형성한 다음, 게이트(374)와 스페이서(376)를 마스크로 하여 기판의 고농도의 불순물을 이온주입하여 소오스/드레인용 N+불순물 영역(377)을 형성한다.
도 6D에 도시된 바와같이, 기판전면에 걸쳐 식각정지층(378)을 형성한 다음 층간 절연막(379)을 식각정지층(378)상에 형성한다.
도 6E에 도시된 바와같이, 상기 층간 절연막(379)와 식각정지층(378)을 식각하여 상기 고농도 불순물 영역(377)과 필드 산화막(372)이 노출되도록 식각하여 콘택홀(380)을 형성한다.
콘택홀을 형성한 다음 상기 고농도 불순물 영역(377)과 필드 산화막(372)과 접촉되는 금속전극(381)을 형성하므로써, 본 발명의 제2실시예에 따른 NMOS 트랜지스터를 제조한다.
본 발명의 다른 실시예에 따른 NMOS 트랜지스터는 금속전극중 소오스/드레인용 불순물 영역과 접촉하는 부분은 일반적인 금속전극으로서의 역할을 수행하고, 필드 산화막과 접촉하는 부분은 일실시예에서의 필드 플레이트로서의 역할을 수행한다.
그러므로, 본 발명의 다른 실시예에 따른 NMOS 트랜지스터도 일실시예의 트랜지스터와 마찬가지로 접합영역의 모서리부분에서의 전계집중현상을 방지하게 된다.
본 발명의 다른 실시예에 따른 트랜지스터의 제조방법도 NMOS 트랜지스터 뿐만 아니라 정전기 보호용 PMOS 트랜지스터에도 적용된다.
상기한 바와같은 본 발명의 실시예에 따른 정전기 보호용 트랜지스터는 필드 산화막과 소오스/드레인 영역과 접촉되는 필드 플레이트를 형성하여 줌으로써 드레인 영역에서의 항복전압을 증가시켜 줌으로써, 정전기 보호회로가 정상적인 기능을 수행할 수 있도록 한다. 즉, 소오스 및 드레인간의 펀치스루가 드레인 접합항복보다 먼저 일어나도록 하여 줌으로써, 게이트의 길이나 드레인 접합의 공정오차등에의해 드레인 접합항복이 펀치스루보다 먼저 일어나는 것을 방지하여 준다.
이상에서 자세히 설명된 바와 같이, 본 발명의 정전기보호용 모스 트랜지스터는 필드 산화막과 소오스/드레인 영역에 걸쳐 필드 플레이트를 형성하여 전계집중 현상을 방지함으로써 정전기에 대한 신뢰성을 향상시킬 수 있게 된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (9)

  1. 입력보호회로와 입력패드사이에 연결되는 정전기보호회로에 있어서,
    반도체 기판상에 형성된 필드 산화막과;
    상기 반도체 기판상에 형성된 게이트 절연막과;
    상기 게이트 절연막상에 형성된 게이트 전극과;
    상기 게이트 전극의 양측 반도체 기판에 형성된 고농도의 소오스/드레인 영역과;
    상기 고농도의 소오스/드레인영역의 양측에 형성된 저농도의 소오스/드레인 영역과;
    상기 저농도의 소오스/드레인 영역과 상기 필드산화막과 오버랩되도록 상기 상기 게이트 절연막상에 형성된 필드 플레이트와;
    상기 기판상에 형성된 층간 절연막과;
    상기 고농도의 소오스/드레인 영역 및 상기 필드 플레이트가 노출되도록 상기 층간 절연막에 형성된 콘택홀과;
    상기 콘택홀을 통해 노출된 고농도의 소오스/드레인 영역 및 필드 플레이트와 접촉되는 금속전극을 포함하는 것을 특징으로 하는 정전기 보호용 트랜지스터.
  2. 제1항에 있어서, 상기 저농도 소오스/드레인 영역중 필드 산화막쪽으로 형성된 영역은 상기 필드 산화막과 일정간격을 두고 형성되는 것을 특징으로 하는 정전기 보호용 트랜지스터.
  3. 제2항에 있어서, 상기 필드 플레이트는 상기 고농도 소오스/드레인 영역과 필드 산화막을 연결시켜주는 것을 특징으로 하는 정전기 보호용 트랜지스터.
  4. 제1항에 있어서, 상기 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 한는 정전기 보호용 트랜지스터.
  5. 제1항에 있어서, 상기 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 정전기 보호용 트랜지스터.
  6. 입력보호회로와 입력패드사이에 연결되는 정전기보호회로에 있어서,
    반도체 기판상에 형성된 필드 산화막과;
    상기 반도체 기판상에 형성된 게이트 절연막과;
    상기 게이트 절연막상에 형성된 게이트 전극과;
    상기 게이트 전극의 양측 반도체 기판에 상기 필드 산화막과 접하도록 형성된 고농도의 소오스/드레인 영역과;
    상기 고농도의 소오스/드레인영역 및 필드 산화막과 접하도록 게이트 양측의 기판에 형성된 저농도의 소오스/드레인 영역과;
    상기 기판상에 형성된 식각정지층 및 층간 절연막과;
    상기 고농도의 소오스/드레인 영역 및 상기 필드 산화막이 노출되도록 상기 식각정지층 및 층간 절연막에 형성된 콘택홀과;
    상기 콘택홀을 통해 노출된 고농도의 소오스/드레인 영역 및 필드 산화막과 접촉되는 금속전극을 포함하는 것을 특징으로 하는 정전기 보호용 트랜지스터.
  7. 제6항에 있어서, 상기 금속전극중 상기 소오스/드레인 영역과 접하는 부분은 통상의 금속전극으로 작용하고, 상기 필드 산화막과 접하는 부분은 전계의 집중을 방지하기 위한 필드 플레이트로서 작용하는 것을 특징으로 하는 정전기 보호용 트랜지스터.
  8. 제6항에 있어서, 상기 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 한는 정전기 보호용 트랜지스터.
  9. 제6항에 있어서, 상기 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 정전기 보호용 트랜지스터.
KR1019990024042A 1999-06-24 1999-06-24 정전기 보호용 트랜지스터 KR100306810B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024042A KR100306810B1 (ko) 1999-06-24 1999-06-24 정전기 보호용 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024042A KR100306810B1 (ko) 1999-06-24 1999-06-24 정전기 보호용 트랜지스터

Publications (2)

Publication Number Publication Date
KR20010003667A KR20010003667A (ko) 2001-01-15
KR100306810B1 true KR100306810B1 (ko) 2001-11-01

Family

ID=19595040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024042A KR100306810B1 (ko) 1999-06-24 1999-06-24 정전기 보호용 트랜지스터

Country Status (1)

Country Link
KR (1) KR100306810B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471396B1 (ko) * 2001-05-17 2005-02-21 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
EP2567424B1 (de) 2010-05-07 2015-08-19 Siemens Aktiengesellschaft Elektrischer energiespeicher mit kühlvorrichtung

Also Published As

Publication number Publication date
KR20010003667A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US6144538A (en) High voltage MOS transistor used in protection circuits
US20050173764A1 (en) Self-aligned body tie for a partially depletion SOI device structure
US6114226A (en) Method of manufacturing electrostatic discharge protective circuit
US20110254096A1 (en) Semiconductor device having non-silicide region in which no silicide is formed on diffusion layer
KR100306810B1 (ko) 정전기 보호용 트랜지스터
KR100331844B1 (ko) 씨모스소자
KR100947567B1 (ko) 고전압 소자 및 그 제조 방법
US20010001497A1 (en) Semiconductor device and method for manufacturing the same
KR100290900B1 (ko) 정전기 보호용 트랜지스터의 제조 방법
KR100424414B1 (ko) 고전압 트랜지스터 형성방법
KR100818521B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100209930B1 (ko) 정전기 방지 장치
KR101060704B1 (ko) 수평 확산형 모스트랜지스터의 제조 방법
KR100406591B1 (ko) 반도체소자의제조방법
KR100613341B1 (ko) 반도체 소자 및 그 제조방법
KR100487504B1 (ko) 서로 다른 게이트 스페이서 형성 방법
KR100271801B1 (ko) 반도체장치의 제조방법
KR20040025070A (ko) Ｓｏｉ 모스 트랜지스터 구조 및 그 제조 방법
KR100304283B1 (ko) 반도체소자의 제조방법
JPH06283671A (ja) 負の動作抵抗の可能な電子部品およびその製造方法
KR100265851B1 (ko) 반도체장치의전계효과트랜지스터제조방법
KR100369864B1 (ko) 이에스디 보호 회로의 트랜지스터 및 그의 제조 방법
KR100905183B1 (ko) 반도체 소자의 형성 방법
JP2001326347A (ja) 半導体装置とその製造方法
KR19990074932A (ko) 반도체소자의 모스 트랜지스터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee