KR101060704B1 - 수평 확산형 모스트랜지스터의 제조 방법 - Google Patents

수평 확산형 모스트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR101060704B1
KR101060704B1 KR1020040055701A KR20040055701A KR101060704B1 KR 101060704 B1 KR101060704 B1 KR 101060704B1 KR 1020040055701 A KR1020040055701 A KR 1020040055701A KR 20040055701 A KR20040055701 A KR 20040055701A KR 101060704 B1 KR101060704 B1 KR 101060704B1
Authority
KR
South Korea
Prior art keywords
region
gate
forming
substrate
drain
Prior art date
Application number
KR1020040055701A
Other languages
English (en)
Other versions
KR20060006596A (ko
Inventor
서을규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040055701A priority Critical patent/KR101060704B1/ko
Publication of KR20060006596A publication Critical patent/KR20060006596A/ko
Application granted granted Critical
Publication of KR101060704B1 publication Critical patent/KR101060704B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 고농도 n형 드레인 영역과 드레인 영역의 경계선과 소정 거리를 유지하면서, 이를 둘러싸고 있는 저농도의 n형 드리프트 영역 간의 농도 차이를 완화시켜 소자 특성의 열화를 방지하는 수평 확산형 모스트랜지스터의 제조 방법에 관한 것이다.
본 발명에 따른 수평 확산형 모스트랜지스터의 제조 방법은반도체 기판의 활성 영역에 p형 웰을 형성하는 단계와, p형 웰이 형성된 기판 위의 소정 영역에 게이트를 형성하는 단계와, 게이트의 일측 기판 내에 소정 깊이를 갖는 LDD 영역을 형성하고, 게이트의 타측 기판 내에 제1 깊이를 갖는 n형 드리프트 영역을 형성하는 단계와, 게이트의 측벽에 게이트 스페이서를 형성하는 단계와, 게이트와 인접하지 않은 n형 드리프트 영역에 제1 깊이 보다 작은 제2 깊이를 가지는 완충 영역을 형성하는 단계와, 기판 위에 드레인 형성 영역과 소오스 형성 영역을 제외한 나머지 영역을 차단하는 마스크를 형성하는 단계와, 마스크를 이온 주입 마스크로 기판에 소오스/드레인용 이온을 주입하여 제2 깊이 보다 작은 제3 깊이를 가지는 소오스 영역 및 드레인 영역을 형성하는 단계를 포함하고, 소오스 형성 영역은 LDD 영역과 일부분 중첩하고, 드레인 영역은 게이트와 인접하지 않은 완충 영역의 일부분과 중첩한다.
LDMOS, 드레인, 드리프트, 농도차

Description

수평 확산형 모스트랜지스터의 제조 방법{Method for forming the lateral diffused MOS transistor}
도 1은 종래 기술에 따른 수평 확산형 모스트랜지스터의 구조를 나타낸 단면도이다.
도 2는 종래 기술에 따른 수평 확산형 모스트랜지스터에 있어서, 소자 구동 시, 기판의 표면 전류의 변화를 나타낸 그래프들이다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 수평 확산형 모스트랜지스터의 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
- 도면의 주요부분에 대한 부호의 설명 -
100 : 반도체 기판 110 : 소자 분리막
120 : 게이트 130 : 게이트 스페이서
140 : 드리프트 영역 145 : LDD 영역
153 : 소오스 영역 156 : 드레인 영역
160 : 완충 영역
본 발명은 수평 확산형 모스트랜지스터 제조 방법에 관한 것으로, 보다 상세하게는 고농도 n형 드레인 영역과 저농도의 n형 드리프트 영역 간의 농도 차이에 의한 소자 특성의 열화를 방지하는 수평 확산형 모스트랜지스터의 제조 방법에 관한 것이다.
최근들어 반도체 소자의 집적도 향상과 그에 따른 설계 기술이 점차로 발달하여 하나의 반도체 칩에 시스템을 구성하려는 시도가 진행되고 있다. 이와 같은 시스템의 원칩(one-chip)화는 주로 시스템의 주용 기능인 제어기, 메모리 및 기타 저전압에서 동작하는 회로를 하나의 칩으로 통합하는 기술로 발전되고 있다.
그러나, 시스템이 더욱 경량화 및 소형화되기 위해서는 시스템의 전원을 조절하는 입력단 및 출력단의 주요 기능을 하는 회로가 하나의 칩에 통합되어야 하는데, 이를 가능하게 하는 기술이 고전압 트랜지스터와 저전압 씨모스트랜지스터를 하나의 칩으로 통합하는 파워 아이씨(power IC) 기술이다.
일반적으로 고전압 트랜지스터(High Voltage Transistor)는 게이트와, 게이트의 하부에 형성되어 있는 채널(Channel) 및 채널의 양측에 형성되어 있는 고농도의 n형 소오스 및 고농도의 n형 드레인 영역을 포함하고, 소자 구동 시, 상기 고농도의 n형 드레인 영역에 걸리는 전계를 분산시키기 위해 n형 드레인 영역의 경계선과 소정거리를 유지하며 이를 둘러싸고 있는 저농도의 n형 드리프트 영역(Drift Region)을 가진다.
한편, 최근에는 고전압 브레이크다운을 확보하기 위하여 상기 고농도의 n형 드레인을 수평으로 배치하고, 이와 소정 거리를 유지하며 이를 둘러싸는 저농도의 드리프트 영역 또한 수평으로 배치하는 수평 확산형 모스트랜지스터(Lateral Diffused MOS : LDMOS)를 연구하고 있다.
이하, 첨부한 도면을 참고로 하여, 상기와 같은 종래 기술에 따른 수평 확산형 모스트랜지스터에 대하여 상세히 설명하기로 한다.
도 1은 종래 기술에 따른 수평 확산형 모스트랜지스터의 구조를 나타낸 단면도이고, 도 2는 종래 기술에 따른 수평 확산형 모스트랜지스터에 있어서, 소자 구동 시, 기판의 표면 전류의 변화를 나타낸 그래프들이다.
도 1에 도시한 바와 같이, 종래의 수평 확산형 모스트랜지스터는 소자 분리막(110)에 의해 활성 영역과 비활성 영역으로 구분된 p형 반도체 기판(100)과, 상기 p형 반도체 기판(100)의 활성 영역 위에 형성되어 있으며, 게이트 산화막(도시하지 않음) 및 게이트 전극(도시하지 않음)이 순차 적층되어 있는 게이트(120)와 게이트 측벽에 형성되어 있는 게이트 스페이서(125)와, 상기 게이트(120) 하부 일측의 반도체 기판(100)에 소정 깊이로 형성되며 상기 게이트(120) 모서리 하부에서 일정 부분이 중첩되도록 형성되는 저농도의 n형 드리프트 영역(140)과, 상기 게이트(120) 하부 타측의 반도체 기판(100)에 소정 깊이로 형성되며 상기 게이트(120) 모서리 하부에서 일정 부분이 중첩되도록 형성되는 LDD 영역(145)과, 상기 게이트(120)와 인접하지 않은 드리프트 영역(140) 내에 이와 일부분 중첩되도록 형성되어 있는 고농도의 n형 드레인 영역(156) 및 상기 LDD 영역(140)과 중첩되도록 형성되고, 이보다 깊은 깊이를 가지는 고농도의 n형 소오스 영역(153)을 포함한다.
그런데, 이와 같은, 종래 기술에 따른 수평 확산형 트랜지스터는 드레인 콘택의 오믹 특성을 확보하기 위해 드레인 영역이 고농도의 n형 이온으로 형성되어 있다. 또한, 상기 고농도의 n형 드레인 영역은 소자 구동 시, 이에 걸리는 전계를 분산시키기 위해 저농도의 n형 이온으로 이루어진 드리프트 영역에 의해 소정 거리를 두고 둘러싸여 있다.
그러나, 상기 고농도의 n형 드레인 영역과 저농도의 n형 드리프트 영역은 서로 다른 농도를 가지고 있는 바, 농도차가 심할 경우에는 고농도의 n형 드레인 영역과 저농도의 n형 드리프트 영역의 접촉 계면(A)에서 전계가 증가하고, 이온 충돌(impact ionization) 현상이 발생하는 문제가 있다.
이에 따라, 일반적인 트랜지스터의 기판 표면 전류는 도 2의 (가)에 나타낸 바와 같이, 게이트 전압(VG)이 증가함에 따라 비례하여 증가하다가 특정 게이트 전압에서 감소하기 시작하는 반면에, 드레인 영역과 드리프트 영역의 접촉 계면에서 전계가 증가하고 이온 충돌 현상이 발생하면, 도 2의 (나)에 나타낸 바와 같이, 특정 전압 이상에서 감소하던 기판의 표면 전류가 다시 증가하는 문제가 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 고농도 n형 드레인 영역과 이를 소정 거리를 가지고 둘러싸고 있는 저농도의 n형 드리프트 영역 간 의 농도차를 완화시켜 드레인 영역과 드리프트 영역의 접촉 계면에서 전계 집중 현상 및 이온 충돌 현상을 최소화하는 수평 확산형 모스트랜지스터 제조 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위해 본 발명은 반도체 기판의 활성 영역에 p형 웰을 형성하는 단계와, 상기 p형 웰이 형성된 기판 위의 소정 영역에 게이트를 형성하는 단계와, 상기 게이트의 일측 기판 내에 소정 깊이를 갖는 LDD 영역을 형성하고, 상기 게이트의 타측 기판 내에 제1 깊이를 갖는 n형 드리프트 영역을 형성하는 단계와, 상기 게이트의 측벽에 게이트 스페이서를 형성하는 단계와, 상기 게이트와 인접하지 않은 상기 n형 드리프트 영역에 제1 깊이 보다 작은 제2 깊이를 가지는 완충 영역을 형성하는 단계와, 상기 기판 위에 드레인 형성 영역과 소오스 형성 영역을 제외한 나머지 영역을 차단하는 마스크를 형성하는 단계와, 상기 마스크를 이온 주입 마스크로 하여 기판에 소오스/드레인용 이온을 주입하여 제2 깊이 보다 작은 제3 깊이를 가지는 소오스 영역 및 드레인 영역을 형성하는 단계를 포함하고, 상기 소오스 형성 영역은 상기 LDD 영역과 일부분 중첩하고, 상기 드레인 영역은 상기 게이트와 인접하지 않은 완충 영역의 일부분과 중첩하는 수평 확산형 모스트랜지스터의 제조 방법을 마련한다.
여기서, 상기 완충 영역은 상기 드리프트 영역의 도핑 농도 보다 높고, 상기 드레인 영역의 도핑 농도 보다 낮은 농도를 가지도록 형성하는 바람직하다. 이에 따라, 본 발명은 드레인 영역과 드리프트 영역 간의 도핑 농도 차이를 완화시켜 도핑 농도 차이로 인한 전계 집중 현상 및 이온 충돌 현상을 방지할 수 있다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이제 본 발명의 실시예에 따른 수평 확산형 모스트랜지스터의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 수평 확산형 모스트랜지스터의 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 3a에 도시한 바와 같이, 통상의 소자 분리 공정으로 반도체 기판(100)에 소자 분리막(110)을 형성하여 기판(100)에 활성 영역 및 비활성 영역을 정의한 다음, 상기 기판(100)의 활성 영역에 p형 이온을 주입하여 p형 웰(도시하지 않음)을 형성한다.
그리고, 상기 p형 웰이 형성된 기판(100)의 일부분에 게이트(120)를 형성한다. 이때, 상기 게이트(120)는 게이트 산화막(도시하지 않음) 및 게이트 도전막(도 시하지 않음)이 순차 적층되어 있는 구조를 가지고 있으며, 이는 기판(100) 전면에 게이트 산화막 및 게이트 도전막을 순차 적층한 다음, 게이트 형성 영역을 정의하는 마스크를 이용하여 게이트 도전막 및 게이트 산화막을 식각하여 형성하는 것이 바람직하다.
이어, 도 3b에 도시한 바와 같이, 상기 게이트(130) 하부 일측의 반도체 기판(100)에 소정 깊이를 가지며 상기 게이트(130) 모서리 하부에서 일정 부분이 중첩하는 LDD 영역(145)을 형성한다.
그리고, 상기 LDD 영역(145)을 마스킹 공정에 의해 차단하고, 상기 게이트(120) 하부 타측의 반도체 기판(100)에 소정 깊이를 가지며 상기 게이트(120) 모서리 하부에서 일정 부분이 중첩하는 저농도의 n형 드리프트 영역(140)을 형성한다. 이때, 상기 드리프트 영역(140)은 후술하는 드레인 영역을 소정 간격을 유지하면서 감쌀 수 있게 하기 위해 LDD 영역(145)보다 깊은 제1 깊이를 가진다.
이어, 도 3c에 도시한 바와 같이, 상기 게이트(120)의 측벽에 산화막 또는 질화막 등의 절연막으로 이루어진 게이트 스페이서(125)를 형성한다.
그 후, 도 3d에 도시한 바와 같이, 상기 게이트(120)와 인접하지 않는 저농도의 n형 드리프트 영역(140)의 일부분을 제외한 나머지 영역을 마스크에 의해 차단한 다음, 기판(100)에 소정 농도의 n형 이온을 이온 주입하여 완충 영역(160)을 형성한다. 이때, 상기 완충 영역(160)의 깊이는 드리프트 영역(140)의 깊이인 제1 깊이보다 작은 제2 깊이를 가지도록 형성한다. 또한, 상기 완충 영역(160)은 저농도의 n형 드리프트 영역(140)의 도핑 농도 보다는 높고, 후술하는 고농도의 n형 드 레인 영역의 도핑 농도 보다 낮은 농도를 가지도록 형성한다. 이에 따라, 본 발명은 저농도 n형 드리프트 영역과 고농도 n형 드레인 영역 사이에 이들의 중간 농도를 가지는 완충 영역을 삽입하여 드리프트 영역과 드레인 영역의 도핑 농도 차이로 인한 전계 집중 현상 및 이온 충돌 현상을 방지할 수 있다.
그리고, 도 3e에 도시한 바와 같이, 상기 기판(100) 위에 드레인 형성 영역과 소오스 형성 영역을 제외한 나머지 영역을 차단하는 마스크(도시하지 않음)를 형성한다. 여기서, 상기 소오스 형성 영역은 LDD 영역(145)과 일부분 중첩하고, 상기 드레인 형성 영역은 게이트(120)와 인접하지 않은 완충 영역(160)의 일부분과 중첩한다.
이어서, 상기 마스크를 이온 주입 마스크로 이용하여 기판(100)에 소오스/드레인용 이온 즉, 고농도의 n형 이온을 주입하여 소오스 영역(153) 및 드레인 영역(156)을 형성한다. 이때, 상기 드레인 영역(156)은 완충 영역(160)의 깊이인 제2 깊이 보다 작은 제3 깊이를 가져 완충 영역(160)과 드레인 영역(156) 사이에 소정 거리가 유지되도록 하는 것이 바람직하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기한 바와 같이 본 발명은 고농도의 n형 드레인 영역과 저농도의 n형 드리프트 영역 간의 도핑 농도 차이를 완화시킴으로서, 도핑 농도 차이에 의해 드레인 영역과 드리프트 영역의 접촉 계면에서 발생하는 전계 집중 현상 및 이온 충돌 현상을 방지하여 소자의 특성을 개선할 수 있다.

Claims (2)

  1. 반도체 기판의 활성 영역에 p형 웰을 형성하는 단계와,
    상기 p형 웰이 형성된 기판 위의 소정 영역에 게이트를 형성하는 단계와,
    상기 게이트의 일측 기판 내에 소정 깊이를 갖는 LDD 영역을 형성하고, 상기 게이트의 타측 기판 내에 제1 깊이를 갖는 n형 드리프트 영역을 형성하는 단계와,
    상기 게이트의 측벽에 게이트 스페이서를 형성하는 단계와,
    상기 게이트와 인접하지 않은 상기 n형 드리프트 영역에 제1 깊이 보다 작은 제2 깊이를 가지는 완충 영역을 형성하는 단계와,
    상기 기판 위에 드레인 형성 영역과 소오스 형성 영역을 제외한 나머지 영역을 차단하는 마스크를 형성하는 단계와,
    상기 마스크를 이온 주입 마스크로 하여 기판에 소오스/드레인용 이온을 주입하여 제2 깊이 보다 작은 제3 깊이를 가지는 소오스 영역 및 드레인 영역을 형성하는 단계를 포함하고,
    상기 소오스 형성 영역은 상기 LDD 영역과 일부분 중첩하고, 상기 드레인 영역은 상기 게이트와 인접하지 않은 완충 영역의 일부분과 중첩하는 수평 확산형 모스트랜지스터의 제조 방법으로,
    상기 완충 영역은 상기 드리프트 영역의 도핑 농도보다 높고, 상기 드레인 영역의 도핑 농도보다 낮은 농도를 가지도록 형성하는 수평 확산형 모스트랜지스터의 제조 방법.
  2. 삭제
KR1020040055701A 2004-07-16 2004-07-16 수평 확산형 모스트랜지스터의 제조 방법 KR101060704B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040055701A KR101060704B1 (ko) 2004-07-16 2004-07-16 수평 확산형 모스트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055701A KR101060704B1 (ko) 2004-07-16 2004-07-16 수평 확산형 모스트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060006596A KR20060006596A (ko) 2006-01-19
KR101060704B1 true KR101060704B1 (ko) 2011-08-30

Family

ID=37118264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055701A KR101060704B1 (ko) 2004-07-16 2004-07-16 수평 확산형 모스트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR101060704B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779138A (zh) * 2014-01-14 2015-07-15 北大方正集团有限公司 一种横向变掺杂区的制作方法以及晶体管

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778861B1 (ko) * 2006-12-12 2007-11-22 동부일렉트로닉스 주식회사 Ｌｄｍｏｓ 반도체 소자의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107081A1 (en) * 2001-12-12 2003-06-12 Lee Dae Woo Extended drain metal oxide semiconductor field effect transistor with a source field plate and a method for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107081A1 (en) * 2001-12-12 2003-06-12 Lee Dae Woo Extended drain metal oxide semiconductor field effect transistor with a source field plate and a method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779138A (zh) * 2014-01-14 2015-07-15 北大方正集团有限公司 一种横向变掺杂区的制作方法以及晶体管

Also Published As

Publication number Publication date
KR20060006596A (ko) 2006-01-19

Similar Documents

Publication Publication Date Title
US20060001110A1 (en) Lateral trench MOSFET
JPH09270466A (ja) 半導体装置及びその製造方法
CN101241934B (zh) 半导体装置的制造方法
US7579651B2 (en) Semiconductor device
KR101667499B1 (ko) 반도체 장치 및 그 제조 방법
KR100343472B1 (ko) 모스 트랜지스터의 제조방법
KR101530579B1 (ko) 반도체 소자 및 이의 제조 방법
KR100847827B1 (ko) 고전압 트랜지스터의 제조 방법
KR101060704B1 (ko) 수평 확산형 모스트랜지스터의 제조 방법
KR100770539B1 (ko) 반도체 소자 및 그 제조 방법
KR100947567B1 (ko) 고전압 소자 및 그 제조 방법
KR101099560B1 (ko) 고전압 트랜지스터 제조방법
KR100587605B1 (ko) 고전압 트랜지스터 및 그 제조방법
KR101180501B1 (ko) 수평 확산형 모스트랜지스터 및 그 제조 방법
KR100899533B1 (ko) 고전압 소자 및 그 제조방법
KR101068137B1 (ko) 고전압 트랜지스터 제조방법
KR100917819B1 (ko) 고전압용 반도체소자의 제조방법
KR100628241B1 (ko) 반도체 소자의 제조 방법
KR100574357B1 (ko) 벌크 펀치쓰루우를 억제하기 위한 모스 트랜지스터
KR101151037B1 (ko) 고전압 트랜지스터의 제조방법
KR100596829B1 (ko) 반도체 소자의 트랜지스터 형성방법
US7547606B2 (en) Semiconductor device and method of manufacturing the same
KR20050122474A (ko) 리세스 게이트를 갖는 트랜지스터의 제조 방법
KR20100111021A (ko) 반도체 소자 및 그 제조 방법
KR100691009B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190716

Year of fee payment: 9