CN101809727B - Dmos晶体管及其制造方法 - Google Patents

Dmos晶体管及其制造方法 Download PDF

Info

Publication number
CN101809727B
CN101809727B CN200880109247XA CN200880109247A CN101809727B CN 101809727 B CN101809727 B CN 101809727B CN 200880109247X A CN200880109247X A CN 200880109247XA CN 200880109247 A CN200880109247 A CN 200880109247A CN 101809727 B CN101809727 B CN 101809727B
Authority
CN
China
Prior art keywords
layer
gate electrode
semiconductor substrate
source layer
dmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880109247XA
Other languages
English (en)
Other versions
CN101809727A (zh
Inventor
武田安弘
大竹诚治
菊地修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101809727A publication Critical patent/CN101809727A/zh
Application granted granted Critical
Publication of CN101809727B publication Critical patent/CN101809727B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种DMOS晶体管及其制造方法。在本发明的DMOS晶体管中，通过斜向离子注入形成主体层时，能够降低漏电流，并且能够提高晶体管截止时的源极漏极间耐压。形成光致抗蚀层(18)之后，将光致抗蚀层(18)和栅电极(14)作为掩模，从A′箭头所示的第一方向向栅电极(14)的内侧的第一角部(14C1)进行第一离子注入。通过该第一离子注入，形成第一主体层(17A′)。第一主体层(17A′)从第一角部(14C1)延伸到栅电极(14)的下方而形成，从而能够确保第一角部(14C1)的主体层(17A′)的P型杂质浓度比现有例的晶体管高。

Description

DMOS晶体管及其制造方法
技术领域
本发明涉及一种DMOS晶体管及其制造方法。 
背景技术
DMOS晶体管是双扩散且形成有源极层和成为沟道的主体层的MOS场效应型晶体管，作为电源电路或驱动电路等功率半导体元件而使用。 
近几年，根据电子设备的小型化、低耗电化的要求，期望DMOS晶体管的低导通电阻化。因此，使用微细加工技术来缩小晶体管的间距，从而增大每单位面积的晶体管数。另外，通过斜向离子注入技术形成以往通过热扩散形成的主体层，从而缩短晶体管的沟道长度，实现了低导通电阻化。 
以下，参照图12和图13说明N沟道型横型DMOS晶体管的结构与制造方法。图12是表示横型DMOS晶体管的结构的俯视图，图13是图12的剖视图，图13(A)是沿图12的X-X线的剖视图，图13(B)是沿图12的Y-Y线的剖视图。 
在N型半导体基板10(例如单晶硅基板)的表面上，形成有N型的源极层11。源极层11由N型层11A、比N型层11A浓度高的N+型层11B构成。 
另外，在半导体基板10的表面上，与源极层11相邻地形成有栅极绝缘膜12和与栅极绝缘膜12连接的电场缓和用绝缘膜13(LOCOS膜)，从该栅极绝缘膜12到电场缓和用绝缘膜13的一部分上形成有栅电极14(例如由多晶硅膜构成)。该栅电极14形成为环状地包围源极层11，源极层11从环状的栅电极14的四边形的开口部分露出。另外，栅电极14的侧壁上形成有隔离膜15(例如由氧化硅膜构成)，使用该隔离膜15形成源极层11的高浓度N+型层11B。 
另外，半导体基板10的表面上形成有N+型漏极层16。漏极层16被 配置成在其间夹着电场缓和用绝缘膜13且与源极层11相隔开。 
而且，形成有部分与源极层11重叠并且延伸到栅电极14的下方的半导体基板10的表面上的P型的主体层17。当施加到栅电极14上的电压为阈值电压以上时，该主体层17的表面反转为N型，形成源极层11与漏极层16之间的导电沟道。 
以下，说明主体层17的形成方法。形成光致抗蚀层18，该光致抗蚀层18在栅电极14上具有端部，并覆盖电场缓和用绝缘膜13和漏极层16。 
源极层11和与源极层11相邻的栅电极14的端部从光致抗蚀层18露出。而且，从图12的A、B、C、D箭头表示的四个方向进行P型杂质的斜向离子注入。即，将栅电极14和光致抗蚀层18作为掩模，从比垂直方向倾斜的方向向半导体基板10的表面入射离子束。 
由于通过这样的斜向离子注入，能够在栅电极14的下面的狭窄的区域中形成主体层17，因此能够缩短晶体管的沟道长度，并且能够实现低导通电阻化。 
另外，例如，日本专利公开公报平10-233508号、2004-039773号中记载了DMOS晶体管。 
进行上述的斜向离子注入时，由于栅电极14与光致抗蚀层18的遮蔽效应，很难向栅电极14的内侧的角部注入离子，所以在该部分会引起主体层17的杂质浓度的降低。使用微细化技术形成DMOS晶体管时，提高栅电极14和光致抗蚀层18的高宽比时，该现象更显著。 
结果，在栅电极14的内侧的角部，会引起主体层17的杂质浓度局部降低而导致阈值电压的降低，存在该部分中源极层11与漏极层16之间的漏电流的增加、晶体管截止时的源极漏极间耐压的降低等问题。 
发明内容
本发明的DMOS晶体管的制造方法鉴于上述问题而实现，在DMOS晶体管的制造方法中，DMOS晶体管具备：半导体基板；第一导电型的源极层，其形成在所述半导体基板的表面上；栅极绝缘膜，其形成在所述半导体基板的表面上；栅电极，其隔着所述栅极绝缘膜包围所述源极层并形成为环状；第二导电型的主体层，其与所述源极层重叠，并且延伸到所述 栅电极的下方的半导体基板的表面上；和第一导电型的漏极层，其与所述源极层对应地形成在所述半导体基板的表面上；该DMOS晶体管制造方法的特征在于，形成所述主体层的工序，包括将第二导电型杂质朝所述栅电极的内侧的角部向所述半导体基板的表面进行离子注入的工序。 
根据该DMOS晶体管的制造方法，由于形成所述主体层的工序包括将第二导电型杂质朝所述栅电极的内侧的角部向所述半导体基板的表面进行离子注入的工序，因此在所述角部，能够抑制所述主体层的杂质浓度局部降低。由此，能够降低漏电流，并且能够提高晶体管截止时的源极漏极间耐压。 
另外，本发明的DMOS晶体管的特征在于，具备：半导体基板；第一导电型的源极层，其形成在所述半导体基板的表面上；栅极绝缘膜，其形成在所述半导体基板的表面上；栅电极，其隔着所述栅极绝缘膜包围所述源极层并形成为环状；第二导电型的主体层，其与所述源极层重叠，并且延伸到所述栅电极的下方的半导体基板的表面；和第一导电型的漏极层，其与所述源极层对应地形成在所述半导体基板的表面上；所述主体层的杂质浓度在所述栅电极的内侧的角部降低，所述源极层远离所述角部而形成。 
根据该DMOS晶体管，由于所述主体层的杂质浓度在所述栅电极的内侧的角部降低，并且所述源极层远离所述角部而形成，因此在所述角部，能够抑制所述主体层的杂质浓度局部降低，并且能够抑制阈值电压低的寄生晶体管的动作。由此，能够降低漏电流，并且能够提高晶体管截止时的源极漏极间耐压。另外，在图12中，用虚线箭头表示了角部的寄生晶体管引起的漏电流。 
根据本发明的DMOS晶体管及其制造方法，在通过斜向离子注入形成主体层时，能够降低源极层与漏极层间的漏电流，并且能够提高晶体管截止时的源极漏极间耐压。 
附图说明
图1是说明本发明的第1实施方式的DMOS晶体管及其制造方法的俯视图。 
图2是图1的DMOS晶体管的剖视图。 
图3是表示斜向离子注入的方向的图。 
图4是说明本发明的第1实施方式的DMOS晶体管及其制造方法的俯视图。 
图5是图3的DMOS晶体管的剖视图。 
图6是示意表示本发明的第1实施方式的DMOS晶体管截止时的能带状态的图。 
图7是说明本发明的第1实施方式的DMOS晶体管及其制造方法的俯视图。 
图8是说明本发明的第1实施方式的DMOS晶体管及其制造方法的俯视图。 
图9是说明本发明的第2实施方式的DMOS晶体管及其制造方法的俯视图。 
图10是图9的DMOS晶体管的剖视图。 
图11是示意表示形成在第2实施方式的DMOS晶体管的角部中的寄生晶体管截止时的能带状态的图。 
图12是说明现有例的DMOS晶体管及其制造方法的俯视图。 
图13是图12的DMOS晶体管的剖视图。 
具体实施方式
[第1实施方式] 
以下，说明第1实施方式的横型DMOS晶体管(以下称作DMOS晶体管)及其制造方法。图1是表示DMOS晶体管的结构的俯视图，图2是图1的剖视图，图2(A)是沿图1的X-X线的剖视图，图2(B)是沿图1的Y-Y线的剖视图。另外，对图1和图2的相同构成部分附加相同的符号，省略其说明。 
本发明的DMOS晶体管的制造方法的特征在于形成主体层17的工序，其中，向栅电极的内侧的角部进行离子注入。即，如图1、图2所示，形成光致抗蚀层18之后，将光致抗蚀层18和栅电极14作为掩模，从A′箭头表示的第一方向向栅电极14的内侧的第一角部14C1进行P型杂质 (例如硼或BF2)的第一离子注入。通过该第一离子注入，形成P型的第一主体层17A′。第一主体层17A′形成为与源极层11部分重叠，并从第一角部14C1延伸到栅电极14的下方，能够确保第一角部14C1的主体层17A′的P型杂质浓度比现有例的晶体管高。 
使离子注入方向相对于与半导体基板10的表面(主面)垂直的方向(图3的z方向)倾斜第一角度θ1、相对于栅电极14延伸的纵长方向(图中的x方向)倾斜第二角度θ2，来进行该第一离子注入(参照图1、图2、图3)。 
从抑制沟道效应方面考虑，优选第一角度θ1在20°以上且45°以下(20°≤θ1≤45°)，第二角度θ2在15°以上且40°以下(15°≤θ2≤40°)或者在50°以上且75°以下(50°≤θ2≤75°)。从抑制沟道效应方面考虑，更优选栅电极14的纵长方向(x方向)或宽度方向(与x方向垂直的y方向)与在(110)面上具有定位边(orientation flat)的半导体基板10(单晶硅薄片)的<110>方向一致。 
另外，第一离子注入的剂量、加速能量可考虑晶体管的阈值等特性而决定，典型的情况(离子种类使用硼，栅极绝缘膜12的膜厚为7nm，阈值为1.0V)下，剂量是4×1012～5×1012/cm2，加速能量是70keV。 
另一方面，在该第一离子注入中，由于光致抗蚀层18和栅电极14的遮蔽效应，与第一角部14C1相邻的第二角部14C2、相反侧的第三角部14C3、以及第四角部14C4中不会被注入离子。因此，进行接下来的第二离子注入。即，如图4和图5所示，在旋转半导体基板10(晶片)之后，以与第一离子注入相同的条件进行第二离子注入。另外，图4是表示DMOS晶体管的结构的俯视图，图5是图4的剖视图，图5(A)是沿图4的X-X线的剖视图，图5(B)是沿图4的Y-Y线的剖视图。 
从B′的箭头表示的第二方向向栅电极14的内侧的第二角部14C2进行第二离子注入。通过该第二离子注入，形成第2主体层17B′。第2主体层17B′从第二角部14C2延伸到栅电极14的下方而形成，从而能够确保第二角部14C2的第二主体层17B′的P型杂质浓度比现有例的晶体管高。此时的离子注入的第一角度θ1与第二角度θ2优选与第一离子注入相等的角度。 
同样，如图7所示，从C′的箭头表示的第三方向向第三角部14C3进行第三离子注入，形成第三主体层17C′。另外，同样如图8所示，从D′的箭头表示的第四方向向第四角部14C4进行第四离子注入，形成第四主体层17D′。这样，向栅电极14的内侧的四个角部进行四次离子注入，由第一～第四主体层17A′～17D′构成主体层17。由此，能够确保四个角部的主体层17的杂质浓度比现有例的晶体管高，因此能够降低源极层11与漏极层16间的漏电流，并且能够提高晶体管截止时的源极漏极间耐压。 
另外，虽然省略了图示，但是形成主体层17之后，去除光致抗蚀层18，之后在整个面上形成层间绝缘膜。而且，在源极层11、栅电极14、漏极层16上的层间绝缘膜上分别形成接触孔，经过各自的接触孔形成与源极层11、栅电极14、漏极层16接触的布线。 
[第2实施方式] 
在如上所述的第1实施方式中，虽然能够使栅电极14的内侧的角部的主体层17的杂质浓度比现有例高，但是存在以下的问题。对此，参照图6进行说明。图6是示意表示DMOS晶体管截止时的能带状态的图。用实线表示仅通过一次离子注入形成主体层17的角部的寄生晶体管的能带状态，用虚线表示通过两次离子注入形成主体层17的正常部的晶体管。设每次离子注入的剂量相同，则角部的主体层17的杂质浓度是正常部的1/2。其结果，与正常部的晶体管相比，角部的寄生晶体管其阈值电压低。将栅极绝缘膜12的膜厚设为7nm时，用于避免角部中的漏电流而必须的主体层17的杂质浓度在角部中是10的17次方的后半/cm-3，在正常部中是10的18次方量级/cm-3左右。由于此时的正常部的阈值电压超过1V，因此低阈值电压化是有限的。 
因此，在本实施方式中，如图9和图10所示，源极层11远离因斜向离子注入而引起主体层17的杂质浓度的降低的第一～第四角部14C1～14C4而形成。即，源极层11远离第一～第四角部14C1～14C4，后退到由栅电极14包围的区域的内侧。 
另外，图9是表示DMOS晶体管的结构的俯视图，图10是图9的剖视图，图10(A)是沿图9的X-X线的剖视图，图10(A)是沿图9的Y-Y线的剖视图。另外，图9和图10只表示了对应于向第一角部14C1的第一离子注入的构成。第一离子注入之后，与第1实施方式同样还进行第二～第四离子注入。
源极层11与第一～第四角部14C1～14C4之间的相隔距离，根据栅电极14、光致抗蚀膜18的厚度、它们的高宽比而不同，典型情况下优选为1～2μm。 
图11示意表示在第2实施方式中形成在DMOS晶体管的角部中的寄生晶体管截止时的能带状态。如图11所示，由于与源极层11相邻的主体层17的杂质浓度与正常部相同，因此主体层17相对于源极层11的能量势垒与正常部相同。另外，由于栅电极14不在包括该区域的主体层17的源极层11的上部，因此在该区域中不会形成反转层。其结果，能够完全抑制角部的寄生晶体管的动作。因此，当栅极绝缘膜12的膜厚为7nm时，能够将正常部的杂质浓度降低到10的17次方量级//cm-3。由此，能够将DMOS晶体管的阈值电压设定在1V以下，从而能够进一步实现低阈值电压化、低导通电阻化。 
另外，如图9所示，在上述构成中，优选与源极层11对应地形成的漏极层16的端部和离开栅电极14的角部的源极层11的端部对齐。俯视下，源极层11与漏极层16是四边形。由此，由于源极层11与漏极层16的宽度相同，因此能够防止晶体管导通时流动的源极漏极间电流集中在栅电极14的角部，并且能够提高针对电流集中所引起的晶体管的破坏(例如静电破坏)的强度和提高针对热载流子的可靠性等。 
另外，本发明并不仅限于上述实施方式，显然，在不超出本发明的宗旨的范围内能够进行变更。例如，在第1和第2实施方式中，形成源极层11之后进行了用于形成主体层17的斜向离子注入，但是也可以在形成栅电极14后形成源极层11之前进行。 
另外，在第1和第2实施方式中，N沟道型DMOS晶体管形成在N半导体基板10的表面上，但是也可以在P型半导体基板上形成N型外延半导体层，将N沟道型DMOS晶体管形成在该外延半导体层的表面上。 
另外，在第1和第2实施方式中，说明了N沟道型DMOS晶体管，但是通过将源极层11、漏极层16、主体层17的导电型变更为相反导电型，还能将本发明应用于P沟道型DMOS晶体管。 

Claims (6)

1.一种DMOS晶体管的制造方法，所述DMOS晶体管具备：半导体基板；第一导电型的源极层，其形成在所述半导体基板的表面上；栅极绝缘膜，其形成在所述半导体基板的表面上；栅电极，其隔着所述栅极绝缘膜包围所述源极层并形成为环状；第二导电型的主体层，其与所述源极层重叠，并且延伸到所述栅电极的下方的半导体基板的表面上；和第一导电型的漏极层，其与所述源极层对应地形成在所述半导体基板的表面上；该DMOS晶体管的制造方法的特征在于，
形成所述主体层的工序，包括将第二导电型杂质朝所述栅电极的内侧的角部向所述半导体基板的表面进行离子注入的工序。
2.根据权利要求1所述的DMOS晶体管的制造方法，其特征在于，
使离子注入方向相对于与所述半导体基板的表面垂直的方向倾斜第一角度且相对于所述栅电极延伸的方向倾斜第二角度来进行所述离子注入，所述第一角度在20°以上且45°以下，所述第二角度在15°以上且40°以下或者在50°以上且75°以下。
3.根据权利要求1或2所述的DMOS晶体管的制造方法，其特征在于，
所述源极层远离所述栅电极的内侧的角部而形成。
4.根据权利要求3所述的DMOS晶体管的制造方法，其特征在于，
所述漏极层形成为使所述漏极层的端部与所述源极层的端部对齐。
5.一种DMOS晶体管，其特征在于，具备：
半导体基板；
第一导电型的源极层，其形成在所述半导体基板的表面上；
栅极绝缘膜，其形成在所述半导体基板的表面上；
栅电极，其隔着所述栅极绝缘膜包围所述源极层并形成为环状；
第二导电型的主体层，其与所述源极层重叠，并且延伸到所述栅电极的下方的半导体基板的表面；和
第一导电型的漏极层，其与所述源极层对应地形成在所述半导体基板的表面上；
所述主体层的杂质浓度在所述栅电极的内侧的角部降低，所述源极层远离所述角部而形成。
6.根据权利要求5所述的DMOS晶体管，其特征在于，
所述漏极层的端部与远离所述栅电极的角部的所述源极层的端部对齐。
CN200880109247XA 2007-09-28 2008-09-26 Dmos晶体管及其制造方法 Expired - Fee Related CN101809727B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007255092A JP4956351B2 (ja) 2007-09-28 2007-09-28 Ｄｍｏｓトランジスタの製造方法
JP2007-255092 2007-09-28
PCT/JP2008/068113 WO2009041741A1 (ja) 2007-09-28 2008-09-26 Ｄｍｏｓトランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
CN101809727A CN101809727A (zh) 2010-08-18
CN101809727B true CN101809727B (zh) 2012-03-21

Family

ID=40511609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880109247XA Expired - Fee Related CN101809727B (zh) 2007-09-28 2008-09-26 Dmos晶体管及其制造方法

Country Status (4)

Country Link
US (1) US8395210B2 (zh)
JP (1) JP4956351B2 (zh)
CN (1) CN101809727B (zh)
WO (1) WO2009041741A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023429A (ja) * 2009-07-13 2011-02-03 Mitsumi Electric Co Ltd 半導体装置の製造方法及び半導体集積回路装置
CN102468177A (zh) * 2010-11-19 2012-05-23 无锡华润上华半导体有限公司 P型dmos器件及其制造方法
US9941171B1 (en) * 2016-11-18 2018-04-10 Monolithic Power Systems, Inc. Method for fabricating LDMOS with reduced source region

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874389A1 (en) * 1997-04-21 1998-10-28 STMicroelectronics S.r.l. A method of producing MOSFET transistors by means of tilted implants
JP2001077360A (ja) * 1999-09-03 2001-03-23 Matsushita Electronics Industry Corp 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2199694A (en) * 1986-12-23 1988-07-13 Philips Electronic Associated A method of manufacturing a semiconductor device
JP2540037B2 (ja) * 1987-03-23 1996-10-02 日本電信電話株式会社 半導体装置の製造方法
JP3099917B2 (ja) * 1992-03-09 2000-10-16 日本電気株式会社 電界効果トランジスタ
JPH0697438A (ja) * 1992-09-10 1994-04-08 Hitachi Ltd 絶縁ゲート形半導体装置
JPH06291074A (ja) * 1993-04-06 1994-10-18 Nippondenso Co Ltd 半導体装置の製造方法
EP0696054B1 (en) * 1994-07-04 2002-02-20 STMicroelectronics S.r.l. Process for the manufacturing of high-density MOS-technology power devices
DE69528961T2 (de) * 1995-03-09 2003-09-04 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung von intergrierten Schaltungen mit Hochspannungs- und Niederspannungs-lateralen-DMOS-Leistungsbauelementen und nichtflüchtigen Speicherzellen
JPH0963983A (ja) * 1995-08-29 1997-03-07 Oki Electric Ind Co Ltd 不純物拡散領域の形成方法、拡散ｍｏｓトランジスタの製造方法、ダイオードの製造方法
JP3211865B2 (ja) * 1996-05-31 2001-09-25 日本電気株式会社 イオン注入方法
EP0841702A1 (en) * 1996-11-11 1998-05-13 STMicroelectronics S.r.l. Lateral or vertical DMOSFET with high breakdown voltage
JPH11111728A (ja) * 1997-09-30 1999-04-23 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
US6194278B1 (en) * 1999-06-21 2001-02-27 Infineon Technologies North America Corp. Device performance by employing an improved method for forming halo implants
US7115946B2 (en) * 2000-09-28 2006-10-03 Kabushiki Kaisha Toshiba MOS transistor having an offset region
JP2002110970A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置
US6552389B2 (en) * 2000-12-14 2003-04-22 Kabushiki Kaisha Toshiba Offset-gate-type semiconductor device
JP2004039773A (ja) 2002-07-02 2004-02-05 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007027641A (ja) * 2005-07-21 2007-02-01 Toshiba Corp 半導体装置及びその製造方法
JP3897801B2 (ja) * 2005-08-31 2007-03-28 シャープ株式会社 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路
JP4791113B2 (ja) * 2005-09-12 2011-10-12 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP4904776B2 (ja) * 2005-11-01 2012-03-28 株式会社デンソー 半導体装置およびその製造方法
US20070148926A1 (en) * 2005-12-28 2007-06-28 Intel Corporation Dual halo implant for improving short channel effect in three-dimensional tri-gate transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874389A1 (en) * 1997-04-21 1998-10-28 STMicroelectronics S.r.l. A method of producing MOSFET transistors by means of tilted implants
JP2001077360A (ja) * 1999-09-03 2001-03-23 Matsushita Electronics Industry Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US8395210B2 (en) 2013-03-12
JP4956351B2 (ja) 2012-06-20
WO2009041741A1 (ja) 2009-04-02
CN101809727A (zh) 2010-08-18
US20100193865A1 (en) 2010-08-05
JP2009088189A (ja) 2009-04-23

Similar Documents

Publication Publication Date Title
US6919606B2 (en) Semiconductor device comprising an insulating mask formed on parts of a gate electrode and semiconductor layer crossing an active region
US9041063B2 (en) High electron mobility transistors and methods of manufacturing the same
KR101591517B1 (ko) 반도체 소자 및 이의 제조 방법
US20110198690A1 (en) Transistor
CN101241934B (zh) 半导体装置的制造方法
US8084817B2 (en) Semiconductor device and method for fabricating the same
CN103415916B (zh) 半导体装置以及半导体装置的制造方法
US8421153B2 (en) Semiconductor device
KR20130007474A (ko) 반도체 장치
US10256340B2 (en) High-voltage semiconductor device and method for manufacturing the same
CN101809727B (zh) Dmos晶体管及其制造方法
US10128331B1 (en) High-voltage semiconductor device and method for manufacturing the same
CN101211980A (zh) 高压半导体器件及其制造方法
CN108682691A (zh) 横向扩散金属氧化物半导体器件的制造方法及半导体器件
US20070034973A1 (en) Methods and Apparatus for Operating a Transistor Using a Reverse Body Bias
US20220320289A1 (en) High-voltage semiconductor device and method of forming the same
CN107658335B (zh) 半导体装置及其制造方法
CN101964326A (zh) 高压半导体装置的制造方法
US6909144B2 (en) MIS transistor having an LDD structure
KR100947567B1 (ko) 고전압 소자 및 그 제조 방법
US20060049452A1 (en) Novel LDMOS IC technology with low threshold voltage
KR20050012955A (ko) 인버스 드리프트를 갖는 고전압 트랜지스터
KR100859482B1 (ko) 반도체 소자 및 그 제조방법
KR100479426B1 (ko) 고전압 소자의 구조 및 그 제조 방법
US20060145184A1 (en) Reverse MOS (RMOS) transistor, and methods of making and using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120321

Termination date: 20210926

CF01 Termination of patent right due to non-payment of annual fee