CN101211980A - 高压半导体器件及其制造方法 - Google Patents
高压半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101211980A CN101211980A CNA200710302157XA CN200710302157A CN101211980A CN 101211980 A CN101211980 A CN 101211980A CN A200710302157X A CNA200710302157X A CN A200710302157XA CN 200710302157 A CN200710302157 A CN 200710302157A CN 101211980 A CN101211980 A CN 101211980A
- Authority
- CN
- China
- Prior art keywords
- grid
- drift region
- semiconductor substrate
- substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 239000002019 doping agent Substances 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种能够防止衬底电流形成的高压半导体器件。制造高压半导体器件的方法包括：在半导体衬底中形成阱，在部分半导体衬底中形成器件隔离薄膜，在半导体衬底的表面下方形成一组漂移区，在半导体衬底的表面上形成栅极以与至少一个漂移区的部分相重叠，以及在形成于栅极对侧上的半导体衬底漂移区的表面下方形成源极和漏极区域。有利地，半导体器件的衬底电流将并提高了操作耐电压，改善了高压晶体管的特性。
Description
本申请要求享有2006年12月29日提交的韩国专利申请No.10-2006-0137277的权益，在此结合其全部内容作为参考。
技术领域
本发明涉及高压半导体器件的制造技术。更具体地说，本发明涉及一种能够防止由高压产生的衬底电流的高压半导体器件及其制造方法。
背景技术
通常，在高压半导体器件中，随栅极电压的增加，击穿电压将降低。从而，为了给栅极提供高电压，需要具有高击穿电压的半导体器件。
通常，应用双扩散金属氧化物半导体(DMOS)结构，其中多个漂移区域是由在漏极和源极扩散区之间延伸的狭长横向路径形成。漂移区域将来自由栅极控制的沟道区域的高电压降低至大约20V，其施加在漏极和源极之间。理想情况下，漂移区域应该是较长的并且浓度较低，从而可以最大化晶体管的电压容量。然而，应用该漂移区域的一个困难是当导通晶体管时，漂移区域促使各元件具有相对较高的电阻。另外，使用漂移区域增加器件的尺寸同时降低每单元宽度的电流。
图1是示出了现有技术的高压晶体管的结构的横截面视图，而图2为示出现有技术的高压晶体管的问题的示意图。如图1所示，现有技术的NMOS半导体器件包括：半导体衬底10、高压P型阱区(HPWELL)12、栅极16、N型漂移区14，以及源极/漏极区域18。在该实施例中，半导体衬底10是P型或N型衬底，并且高压P型阱区(HPWELL)12形成于半导体衬底10中。
栅极16形成于半导体衬底10上并包括：栅氧化薄膜16a、栅16b，以及间隔垫16c。N型漂移区14形成于间隔垫16c下的半导体衬底10的有源区中。源极/漏极区域18包括形成于N型漂移区14中的N+源极区18a和N+漏极区18b。现有技术的NMOS半导体器件设计为栅多晶和漂移结不交迭。
由于在测量器件的漏极电压-电流特性曲线(Vd-Id曲线)时半导体器件耐受高至10V的电压，所以现有技术的半导体器件设计为驱动电压的极限为7V。
相反，现有技术的高压晶体管具有较低的操作耐电压，其为当导通晶体管时，漏极必须耐受的电压量。在栅极-源极电压Vgs较低而且漏极-源极电压Vds较高的情况下，电场会聚在漏极边缘上的衬底表面上。随后，当晶体管的沟道电流通路接触电场会聚的部分时，会发生称为碰撞电离的现象。由于碰撞电离现象，将产生称做Isub的大衬底电流，并因此降低了器件的操作耐电压。
发明内容
因此，本发明涉及一种高压半导体器件及其制造方法，其基本避免现有技术的一个或多个问题、局限或缺点。
本发明的一个目的是提供具有能够改善衬底电流特性的改进结构的高压半导体器件。本发明的另一个目的是提供能够降低衬底电流从而改善操作耐电压的高压半导体器件。
本发明的其它优点、目的和特征部分将在下述说明书中得到阐明，并且部分对于本领域的普通技术人员在研究说明书时将变得显而易见或通过实施本发明而了解。本发明的目的及其它优点可由在书面的说明书和权利要求书以及附图中特别指出的结构实现和获得。
为了达到这些目的和其他优点并依照本发明的目的，本发明一个方案是高压半导体器件，其包括：阱，其形成于半导体衬底的表面中；一组漂移区，其通过将离子注入并扩散进阱中而在半导体衬底的表面下方形成；源极区域和漏极区域，其通过将离子注入漂移区域在半导体衬底表面下形成；以及栅极，其形成于半导体衬底表面上以与至少一个漂移区域的部分相交迭。
本发明另一方案是一种制造高压半导体器件的方法。该方法包括：在半导体衬底中形成阱，在部分半导体衬底中形成器件隔离薄膜，在半导体衬底的表面下方形成一组漂移区，在半导体衬底表面上形成栅极使得栅极与至少一个漂移区的部分相重叠，以及在半导体衬底的表面下在栅极的相对侧上的漂移区中形成源极区域和漏极区域。
应该理解，本发明的上述的一般性描述和以下的详细描述为示例性的并用于对在权利要求中所要求的本发明提供进一步的解释。
附图说明
附图提供对本发明的进一步理解，其包含在说明书中并构成说明书的一部分。附图示出了本发明的实施方式并且与说明书一起用于解释本发明的原理。在附图中：
图1为示出了在现有技术中已知的高压晶体管的结构的横截面视图；
图2为解释现有技术中已知的高压晶体管的问题的示意图；
图3A至3F为示出根据本发明实施方式形成高压晶体管的方法的横截面视图；
图4为示出根据本发明的另一实施方式的高压晶体管的结构的横截面视图；
图5为示出本发明的高压晶体管的优点的示意图。
具体实施方式
在下文中，将参照附图描述一种高压半导体器件及其制造方法。
本发明的其它优点、目的和特征将通过下面的详细描述和附图变得更加显而易见。将参照附图描述本发明各实施方式的结构和实施。图中所示和描述的本发明的结构和实施构成了本发明的至少一个实施方式，并不是限制修改的权利要求的精神和范围。
本发明的高压半导体结构及其制造方法的描述将集中在高压晶体管上进行描述，然而，本发明不限于晶体管。
图3A至3F为示出了根据本发明的实施方式形成高压晶体管的方法的横截面视图。此外，图3F为示出了根据本发明的另一方案的高压晶体管的结构横截面视图，以及图4为示出了根据本发明的另一实施方式的高压晶体管的结构的横截面视图。
如图3F和图4所示，本发明的高压晶体管包括：P型阱22，其通过将低浓度P型掺杂剂注入到包括高压晶体管形成区域和低压晶体管形成区域的半导体衬底20的表面中形成。高压晶体管进一步包括：形成于半导体衬底上的器件隔离薄膜24，其通过器件隔离工艺形成，以便隔离例如晶体管部件的元件。在该实施例中，低压晶体管形成区域并没有示出，并且将省略其描述。
通过将N型掺杂剂扩散入阱22中，N型漂移区30形成于P型阱22中。
在该实施例中，根据后来栅极如何形成，N型漂移区30将重叠邻近半导体衬底20的源极区域或漏极区域的部分沟道区域A。因此，其中漂移区域30不与栅极的部分相交迭的结构如图3f所示，以及其中漂移区30与栅极的部分相交迭的结构如图4所示。
栅极32通过相继在半导体衬底20上碾压栅氧化薄膜32a和栅32b形成。栅极32具有间隔垫32c。随后，源极区域和漏极区域36通过将高浓度N型掺杂剂注入到暴露的半导体衬底20的表面中而在N型漂移区30中形成。
现在将描述用于形成具有前面描述的结构的本发明的半导体晶体管的工艺。首先，如图3A所示，将低浓度P型掺杂剂离子注入(ion-implant)到衬底20的表面中并注入到高压晶体管形成区域和低压晶体管形成区域中以形成P型阱22。
随后，执行普通器件隔离工艺以形成用于隔离随后形成于衬底20上的晶体管元件的器件隔离薄膜24。这里，器件隔离薄膜24优选情况下是应用浅槽隔离(STI)工艺形成。在该实施例中，未示出低压晶体管形成区域。
其后，如图3B所示，离子注入掩模图案26在器件隔离薄膜24上形成以便产生高击穿电压。离子注入掩模图案26也在高压晶体管区的栅极将形成的沟道区域A中形成。
随后，应用形成于暴露的衬底20表面上的离子注入掩模图案26，将N型掺杂剂选择性离子注入到暴露衬底20的表面中。利用离子注入掩模图案26作为掩模，N型掺杂层28在离子注入工艺中形成于暴露衬底20的表面下。随后，如图3C所示，去除离子注入掩模图案26并在1000℃和1200℃之间的温度下对具有N型掺杂层28的衬底20进行退火。从而，N型掺杂剂将扩散进衬底20中以形成N型漂移区30。
根据本发明的离子注入掩模图案26将形成以便遮蔽整个沟道区域A或暴露部分沟道区域A。在一个实施方式中，离子注入掩模图案26将形成以便暴露邻近源极区域的沟道区域A的部分，而在另一实施方式中，形成离子注入掩模图案以暴露邻近漏极区域的沟道区域A。从而，当随后形成栅极时，N型漂移区30将重叠沟道区域A的部分。
如图3D所示，随后栅氧化薄膜和多晶硅层在包括N型漂移区30的半导体衬底20的整个表面上形成。栅氧化薄膜和多晶硅层每个都具有适于供应到高压器件的栅极的电压的厚度。
其后，执行标准光刻工艺和蚀刻工艺以选择性地从将形成栅极的区域以外的表面去除多晶硅层和栅氧化薄膜。从而，栅极32通过相继碾压栅氧化膜32a而形成栅32b来形成。
可选地，用于形成栅极的掩模图案形成以与沟道区域A的尺寸匹配，或与在沟道区域A的至少一侧上的N型漂移区30的部分相重叠。在任一种情况下，N型漂移区30将与沟道区域A的部分相重叠。
在本发明中，将调整用于形成栅极的掩模图案的宽度。从而，N型漂移区域30与栅极相重叠的程度可通过调整离子注入掩模图案26的宽度来调整。
在栅极32形成以后，如图3E所示，间隔垫32c通过在衬底20的整个表面上沉积氧化膜而形成于栅极32的两侧壁上，以覆盖栅极32。随后，间隔垫32c通过执行回蚀工艺形成，以暴露栅32b。
随后，形成光刻胶图案34，以便覆盖栅极32和间隔垫32c。在该实施例中，作为离子注入掩模的光刻胶图案34用于形成源极和漏极区36。随后，将高浓度N型掺杂剂离子注入到被光刻胶图案34暴露的衬底表面。利用这一工艺，源极和漏极区域形成于N型漂移区30中。
其后，如图3F所示，执行灰化/剥离工艺以去除用作离子注入掩模的光刻胶图案34。
在本发明中，需要低掺杂的结以形成能够在高压下运行的晶体管。从而，在离子注入工艺之后执行在高温下扩散掺杂离子的工艺。
如前面论述的，在本发明的一个实施方式中，N型漂移区30在栅极32下形成以便与沟道区域A的部分相重叠。因此，N型漂移区30在栅极32下与栅氧化膜32a和栅32b的至少一侧相重叠。另外，N型漂移区30将与栅极32的间隔垫32c下的至少一个区域相重叠。
因而，N型漂移区30将在半导体衬底20的表面下形成，以便与沟道区域相重叠。因此，当向晶体管提供高于栅极-源极电压Vgs的漏极-源极电压Vds时，部分漏极区域的表面损耗，并防止流入晶体管的沟道电流与电场汇聚处的漏极边缘的表面部分接触。由于沟道电流流入通过将低浓度掺杂剂离子注入到耗尽层下的漏极层中形成的低浓度漏极层，所以衬底电流Isub减小，而且提高了工作耐电压。
图5示出了测试本发明的高压晶体管的特性的实验结果。如图5所示，当N型与栅极下的沟道区域的部分相重叠时，漏极-源极电压Vds承受11.5V的电压。因此，沟道电流在耗尽层下面远离半导体衬底表面流动，这意味着沟道电流载子的表面散射降低。从而，改善了晶体管的驱动特性。
现已参照说明书所述以及附图中所示的优选实施方式描述了根据本发明的的高压半导体器件及其制造方法。尽管应用了特定的术语，这些术语是用于简化对本发明技术方案的解释并促进对本发明普遍常识的理解，并不意欲限定和限制本发明的范围。本领域的普通技术人员应该理解在不脱离本发明的基本属性下可以对本发明做出各种变型。因此，本发明意图覆盖本发明的变型和修改，只要它们落入所附权利要求及其等效物的范围之内。
如上所述，由于N型漂移区的部分与栅极下面的沟道区域的部分相重叠，所以衬底电流Isub降低并提高了工作耐电压。从而，改善了晶体管的特性。
Claims (20)
1.一种高压半导体器件，其特征在于，包括：
阱，其形成于半导体衬底的表面中；
一组漂移区，其通过将离子注入并扩散入所述阱中而在所述半导体衬底的表面下面形成；
源极区域和漏极区域，其通过将离子注入所述漂移区而在所述半导体衬底的所述表面下面形成；以及
栅极，其形成于所述半导体衬底的表面上，从而与一个漂移区的部分相重叠。
2.根据权利要求1所述的高压半导体器件，其特征在于，所述阱为通过将低浓度P型掺杂剂离子注入所述半导体衬底的表面中形成的P型阱。
3.根据权利要求1所述的高压半导体器件，其特征在于，所述漂移区为通过将N型掺杂剂离子注入由掩模图案暴露的所述阱的表面的上部部分中而形成的N型漂移区，以在所述阱的上侧形成掺杂层并扩散所述掺杂层。
4.根据权利要求1所述的高压半导体器件，其特征在于，所述栅极包括：栅氧化薄膜和栅，其相继碾压在所述半导体衬底的表面上，及间隔垫，形成于所述碾压的栅氧化薄膜和栅极的两侧。
5.根据权利要求4所述的高压半导体器件，其特征在于，至少一个所述间隔垫与一个漂移区的部分相重叠。
6.根据权利要求4所述的高压半导体器件，其特征在于，所述碾压的栅氧化薄膜和栅的至少一侧与至少一个漂移区的部分相重叠。
7.根据权利要求1所述的高压半导体器件，其特征在于，至少一个漂移区是形成于所述栅极下面，以延伸至位于所述栅极下面的所述衬底的部分沟道区域中。
8.一种制造高压半导体器件的方法，其特征在于，所述方法包括：
在半导体衬底中形成阱；
在部分所述半导体衬底中形成器件隔离薄膜；
在所述半导体衬底的表面下面形成一组漂移区；
在所述半导体衬底的表面上形成栅极以与部分至少一个漂移区相重叠；以及
在所述半导体衬底的表面下面在所述栅极的相对侧的漂移区内形成源极区域和漏极区域。
9.根据权利要求8所述的方法，其特征在于，形成至少一个漂移区以在所述源极区域将形成的所述栅极一侧上延伸至将形成所述栅极的下方的所述衬底部分。
10.根据权利要求8所述的方法，其特征在于，形成至少一个漂移区以在所述漏极将形成的所述栅极一侧上延伸至将形成所述栅极的下方的所述衬底部分。
11.根据权利要求8所述的方法，其特征在于，形成两个漂移区以在将形成的所述源极和漏极区域的所述栅极的相对侧上延伸至将形成所述栅极的下方的所述衬底部分。
12.根据权利要求11所述的方法，其特征在于，形成于所述源极区域将形成的所述衬底上的所述漂移区进一步延伸至所述栅极将形成的下方的所述衬底部分中而不是形成于所述漏极区域将形成的所述衬底上的所述漂移区部分。
13.根据权利要求11所述的方法，其特征在于，形成于所述漏极区域将形成的所述衬底上的所述漂移区进一步延伸至所述栅极将形成处的下方的所述衬底部分中而不是形成于源极区域将形成的所述衬底上的所述漂移区部分。
14.根据权利要求8所述的方法，其特征在于，所述阱是通过将低浓度P型掺杂剂离子注入所述半导体衬底的表面中形成。
15.根据权利要求8所述的方法，其特征在于，所述形成漂移区包括：
形成掩模图案用于将离子注入所述阱；
将N型掺杂剂注入由所述已形成的掩模图案暴露的所述表面中以形成掺杂层；以及
将所述掺杂层扩散至所述栅极将形成的下方的所述表面部分。
16.根据权利要求15所述的方法，其特征在于，所述半导体衬底在1000℃和1200℃之间的温度下退火以扩散所述掺杂层。
17.一种制造用于高压半导体器件的晶体管的方法，其特征在于，所述方法包括：
在半导体衬底中形成阱；
在部分所述半导体衬底中形成器件隔离薄膜；
通过形成用于将离子注入所述阱的掩模图案、将N型掺杂剂注入由所述已形成的掩模图案暴露的所述表面中以形成掺杂层，以及将所述掺杂层扩散至所述栅极将形成的下方的所述表面部分，在所述半导体衬底的所述表面下方形成一组漂移区；
在所述半导体衬底的所述表面上形成栅极以与所述栅极的相对侧上的两个漂移区部分相重叠；以及
在所述半导体衬底的所述表面下方在所述栅极的一侧上的一个漂移区中和在所述半导体衬底表面下方在所述栅极相对侧上的漂移区中形成源极区域。
18.根据权利要求17所述的方法，其特征在于，形成于所述源极区域将形成的所述衬底上的所述漂移区进一步延伸至所述栅极将形成的下方的所述衬底部分中而不是形成于所述漏极区域将形成的所述衬底上的所述漂移区部分中。
19.根据权利要求17所述的方法，其特征在于，形成于所述漏极区域将形成的所述衬底上的所述漂移区进一步延伸至所述栅极将形成的下方的所述衬底部分中而不是形成于源极区域将形成的所述衬底上的所述漂移区域部分。
20.根据权利要求17所述的方法，其特征在于，所述阱通过将低浓度P型掺杂剂离子注入所述半导体衬底的表面中形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137277A KR100847827B1 (ko) | 2006-12-29 | 2006-12-29 | 고전압 트랜지스터의 제조 방법 |
| KR1020060137277 | 2006-12-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101211980A true CN101211980A (zh) | 2008-07-02 |
Family
ID=39582616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200710302157XA Pending CN101211980A (zh) | 2006-12-29 | 2007-12-17 | 高压半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080157198A1 (zh) |
| KR (1) | KR100847827B1 (zh) |
| CN (1) | CN101211980A (zh) |
| TW (1) | TW200828591A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826527A (zh) * | 2008-12-22 | 2010-09-08 | 东部高科股份有限公司 | 半导体器件、制造半导体器件的方法和闪存器件 |
| CN104638006A (zh) * | 2013-11-13 | 2015-05-20 | 美格纳半导体有限公司 | 半导体器件及其制造方法 |
| CN105826380A (zh) * | 2015-01-09 | 2016-08-03 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101751712B1 (ko) * | 2009-10-30 | 2017-06-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전압 조정 회로 |
| TWI559502B (zh) * | 2014-08-19 | 2016-11-21 | 旺宏電子股份有限公司 | 半導體元件 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4978628A (en) * | 1986-11-19 | 1990-12-18 | Teledyne Industries, Inc. | Drail-well/extension high voltage MOS transistor structure and method of fabrication |
| GB2331841A (en) * | 1997-11-28 | 1999-06-02 | Secr Defence | Field effect transistor |
| KR100396703B1 (ko) * | 2001-04-28 | 2003-09-02 | 주식회사 하이닉스반도체 | 고전압 소자 및 그 제조방법 |
| KR100998958B1 (ko) * | 2003-03-20 | 2010-12-09 | 매그나칩 반도체 유한회사 | 고전압 반도체 소자 및 그의 제조 방법 |
| KR100954422B1 (ko) * | 2003-07-16 | 2010-04-26 | 매그나칩 반도체 유한회사 | 셀로우 트렌치 소자 분리막을 갖는 고전압 트랜지스터의구조 |
| KR100538100B1 (ko) * | 2003-09-16 | 2005-12-21 | 삼성전자주식회사 | 고전압 반도체 소자의 제조방법 |
| KR20050063315A (ko) * | 2003-12-22 | 2005-06-28 | 매그나칩 반도체 유한회사 | 고전압 트랜지스터 및 그 제조 방법 |
| US7196375B2 (en) * | 2004-03-16 | 2007-03-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-voltage MOS transistor |
-
2006
- 2006-12-29 KR KR1020060137277A patent/KR100847827B1/ko not_active IP Right Cessation
-
2007
- 2007-10-28 US US11/926,023 patent/US20080157198A1/en not_active Abandoned
- 2007-11-09 TW TW096142580A patent/TW200828591A/zh unknown
- 2007-12-17 CN CNA200710302157XA patent/CN101211980A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826527A (zh) * | 2008-12-22 | 2010-09-08 | 东部高科股份有限公司 | 半导体器件、制造半导体器件的方法和闪存器件 |
| CN104638006A (zh) * | 2013-11-13 | 2015-05-20 | 美格纳半导体有限公司 | 半导体器件及其制造方法 |
| US10290501B2 (en) | 2013-11-13 | 2019-05-14 | Magnachip Semiconductor, Ltd. | Semiconductor device and manufacturing method thereof |
| CN104638006B (zh) * | 2013-11-13 | 2020-05-26 | 美格纳半导体有限公司 | 半导体器件及其制造方法 |
| US10763800B2 (en) | 2013-11-13 | 2020-09-01 | Magnachip Semiconductor, Ltd. | Semiconductor device and manufacturing method thereof |
| CN105826380A (zh) * | 2015-01-09 | 2016-08-03 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200828591A (en) | 2008-07-01 |
| US20080157198A1 (en) | 2008-07-03 |
| KR100847827B1 (ko) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4703769B2 (ja) | 半導体装置及びその製造方法 | |
| US8084817B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR20100064264A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN101211980A (zh) | 高压半导体器件及其制造方法 | |
| US9786779B2 (en) | High voltage double-diffused MOS (DMOS) device and method of manufacture | |
| JP2006253334A (ja) | 半導体装置及びその製造方法 | |
| EP1142014B1 (en) | A method of manufacturing a peripheral transistor of a non-volatile memory | |
| KR100559719B1 (ko) | 반도체 소자의 고전압 트랜지스터 | |
| JP2008042092A (ja) | 半導体装置及びその製造方法 | |
| CN100481515C (zh) | 不对称的薄膜晶体管结构 | |
| KR100947567B1 (ko) | 고전압 소자 및 그 제조 방법 | |
| KR101099560B1 (ko) | 고전압 트랜지스터 제조방법 | |
| KR20100072405A (ko) | 반도체 소자, 이의 제조방법 및 플래시 메모리 소자 | |
| JPH05326968A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2002305299A (ja) | 半導体装置及びその製造方法 | |
| CN102386131B (zh) | 一种同时实现ddmos和ldmos漂移区的工艺 | |
| KR100525911B1 (ko) | 반도체 소자의 고전압 트랜지스터 제조 방법 | |
| KR100859482B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100840787B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR100252747B1 (ko) | 플래쉬메모리소자및그제조방법 | |
| KR101334177B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101151037B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| KR100308783B1 (ko) | 반도체소자제조방법 | |
| KR100248807B1 (ko) | 반도체 장치의 전계효과트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080702 |