TW200426828A - Method and apparatus for rapidly storing data in memory cell without voltage loss - Google Patents

Description

200426828 玖、發明說明： (一） 發明所屬之技術領域 本發明係關於一種記憶體裝置，尤其是一種在重新儲存 和寫入資料時，用以防止儲存在記憶體單胞中之資料的可 靠性損失之裝置及方法。 (二） 先前技術 一般而言，爲了自記憶體單胞讀取資料，要藉由活化字 元線，將記憶體單胞中的資料感應在位元線上，然後驅動 位元線感測放大器，以放大在位元線上之感應電壓。之後 ，需要將在位元線上之放大的單胞電壓重新儲存到記憶體 單胞。當驅動寫入操作，以將來自外部電路之資料儲存在 記憶體單胞之中時，係將位元線上之放大電壓的反相或非 反相電壓儲存在記憶體單胞中。記憶體操作區可以爲重新 儲存區和寫入區的其中之一，其中在位元線上之該放大電 壓準位係被儲存在記憶體單胞中。 參考第1圖，記憶體單胞1 1 〇連接到位元線B L和字元線 WL，而感測放大器120連接到一對位元線BL和/BL。字元 線WL係由列碼器/字元線驅動器1 40驅動。特定字元線係 對應藉由活化命令活化之字元線控制訊號WL_crt，和對應 藉由列位址訊號r 〇 w _ a d d產生之之解碼訊號活化。因爲單 胞存取電晶體係NMOS電晶體，而且當位元線電位轉移到 單胞時，臨限電壓Vt會應用到位元線，所以會造成臨限電 壓的電壓損失。爲了補償此臨限電壓損失’應用高壓準位 Vpp到字元線，而且提供高壓產生器1 3 〇，以產生高於記憶 -6- 200426828 體的外部電壓準位之高壓準位 V p p。驅動電壓產生器160 係藉由在感測放大器控制器（未圖示）活化之致能訊號 rtoen和sben致能，然後將驅動電壓訊號RTO和SB轉移 到位元線感測放大器1 2 0。 第2A圖爲在邏輯高準位資料（H)被儲存在單胞中之情形 下，說明重新儲存操作之波形。用於字元線之高壓準位Vpp 被藉由活化命令活化（即，列活化訊號r 0 w a c t被活化），然 後當存取電晶體藉由活化字元線WL導通時’藉由電荷分 配，將單胞資料感應在位元線B L上。換言之，在位元線B L 上之電位會增加一點，而位元線/B L之電位則保持在預充 電準位Vdd/2。結果，由於儲存在單胞中之資料電壓，造 成在位元線BL和/BL之間產生電壓差（Δν)(在第2A圖中之 區域A)。 在預定感測邊限時間之後，若致能訊號rtoen和sben係 透過感測放大器控制器致能，則可以驅動驅動電壓產生器 160和感測放大器120，所以可以將小電壓（Δν)放大。因此 ，位元線BL的電壓準位會變成電壓準位vdd，而位元線/BL 的電壓準位則會變成接地電壓準位GND (在第2A圖中之區 域B)。 雖然位元線B L和/B L被完全放大’分別到電壓準位V dd 和接地電壓準位GND，但是因爲這些放大的電壓準位要重 新儲存在記憶體單胞中，所以字元線WL應該藉由重新儲 存操作被連續活化（在第2A圖中之區域C)。 在完成重新儲存操作之後，字元線藉由預充電命令被非 200426828 活化，而位元線B L和/B L隨著小電壓差的解除而被預充電 (在第2A圖中之區域D)。 第2B圖爲在邏輯高準位資料（H)被寫入記憶體單胞之情 形下，說明寫入操作之波形。 用於字元線之高壓準位VPP藉由活化命令活化（即，列活 化訊號rowact被活化），然後當存取電晶體藉由活化字元 線WL導通時，藉由電荷分配，將單胞資料感應在位元線 B L上。換言之，在位元線B L上之電位會增加一點，而位 元線/BL之電位則保持在預充電準位Vdd/2。結果，由於 儲存在單胞中之資料電壓，造成在位元線B L和/B L之間產 生電壓差（Δν)(在第2B圖中之區域A)。 在預定感測邊限時間之後，若致能訊號rtoen和sben係 透過感測放大器控制器致能，則可以驅動驅動電壓產生器 160和感測放大器120，所以可以將電壓差（Δν)放大。因此 ，位元線B L的電壓準位會變成電壓準位V d d，而位元線/B L 的電壓準位則會變成接地電壓準位GND (在第2B圖中之區 域B)。 響應寫入命令，高壓準位”11”透過寫入驅動器（未圖示在 第1圖）應用到位元線BL，使得在位元線BL和/BL發生高 壓準位的反相，而且因爲字元線被活化，所以單胞電壓就 順從位元線的電位變化（在第2 B圖中之區域C)。 最後，在已完成寫入操作之後，字元線藉由預充電命令 被非活化，而位元線BL和/BL則預充電到相同的電壓準位。 參考在第2A圖和第2B圖中之區域C，其中位元線電壓 -8- 200426828 應用到記憶體單胞，儲存在記憶體單胞中之單 位元線電壓，所以儲存在記憶體單胞中之邏輯 ” Η "，不足以保證單胞資料的可靠性。爲什麼儲 單胞中之單胞電壓低於位元線電壓的理由，就 電壓ν e X t之高壓準位V ρ ρ是相對地低，所以在 高壓準位Vpp並不能克服存取電晶體之臨限賃 。此外，隨著電路積體性的增加，因爲內部操 ，也會造成此問題。換言之，在高積體性電路 爲接觸製程變得更難，所以存取電晶體的尺寸 ，而接觸電阻會變得更高。雖然不會產生外部 是，若在接觸製程有發生問題，就無法正常完 。結果，製程之接觸問題會使單胞壓降和外部 如上所述，在傳統的記憶體裝置中，製程之 外部電壓降都會使記憶體單胞中有電壓降。此 料的可靠性之單胞電壓降會產生預充電電壓準 之情形。 (三）發明內容 因此，本發明之目的在於提供一種當在半導 置中驅動重新儲存操作和寫入操作時’用以防 的可靠度損失之裝置和方法。 進一步地，本發明之另一目的在於提供〜種 入追溯操作期間的回復時間（tWR)之裝置和方g 根據本發明之一觀點，本發明提供一種半導 置，包含：用以提升外部電壓準位’然後產生 胞電壓低於 高準位電壓 存在記憶體 是使用外部 字元線上之 ί壓Vt 作電壓減少 設計時，因 會變得更小 電壓降，但 成高壓轉移 壓降相同。 接觸問題和 阻礙單胞資 位不被考慮 體記憶體裝 止單胞資料 用以減少寫 體記憶體裝 第一高壓準 一 9- 200426828 位之高壓產生裝置；用以響應命令訊號，發出在 區和寫入區活化之拉升控制訊號的拉升控制訊號 ;用以自高壓產生裝置輸出第一高壓準位，或用 壓準位，以響應輸出自拉升控制訊號產生器之拉 號，產生第二高壓脈衝準位之拉升單元，其中第 衝準位高於第一高壓準位；及在重新儲存和寫入 使用第一高壓準位驅動字元線WL，和用以使用輸 單元之第二高壓脈衝準位驅動字元線WL之字元線馬 根據本發明之另一觀點，本發明提供一種用以 體記憶體裝置之方法，其包含下列步驟：響應活 將字元線活化在第一高壓準位，而且將單胞資料 感應在位元線上，其中第一高壓準位高於外部電 將位元線上的小電壓放大；將字元線活化在第二 ，而且重新儲存在位元線上之放大電壓，其中第 位高於第一高壓準位；及響應預充電命令，非活 ，且預充電位元線。 根據本發明之仍一觀點，本發明提供一種用以 體記憶體裝置之方法，其包含下列步驟：響應活 將字元線活化在第一高壓準位，而且將單胞資料 感應在位元線上，其中第一高壓準位高於外部電 將位元線上的小電壓放大；將字元線活化在第二 ，而且重新儲存在位元線上之放大電壓，其中第 位高於第一高壓準位；及對應預充電命令，非活 ，且預充電位元線。 重新儲存 產生裝置 以提升高 升控制訊 二高壓脈 區’用以 出自拉升 I動裝置。 驅動半導 化命令， 的小電壓 壓準位； 高壓準位 二高壓準 化字元線 驅動半導 化命令， 的小電壓 壓準位； 高壓準位 二高壓準 化字元線 A0- 200426828 根據本發明之再一觀點，本發明提供一種半導體記憶體 裝置，包含：使用外部電壓準位，產生驅動電壓準位之驅 動電壓產生裝置；響應命令訊號，產生在重新儲存區和寫 入區活化的拉升控制訊號之拉升控制訊號產生裝置；用以 自驅動電壓產生裝置轉移驅動電壓準位，或提升外部電壓 準位之拉升裝置，以輸出高於外部電壓準位之高壓準位； 及用以接收外部電壓準位或來自拉升裝置的高壓準位，且 將選取的記憶體單胞之位元線電壓放大之位元線感測放大 器。 根據本發明之又一觀點，本發明提供一種用以驅動半導 體記憶體裝置之方法，其包含下列步驟：使用外部電壓準 位，將對應感應在位元線上之單胞資料的電壓準位放大； 使用高於外部電壓準位之高壓準位，重新儲存在位元線上 之放大電壓準位；及非活化字元線且預充電位元線。 根據本發明之另一觀點，本發明提供一種用以驅動半導 體記憶體裝置之方法，其包含下列步驟：當藉由第一高壓 準位活化字元線時，使用外部電壓準位’將對應感應在位 元線上之單胞資料的電壓準位放大；當藉由第二高壓準位 活化字元線時，響應寫入命令，將對應輸入資料之電壓準 位應用到位元線上，而且寫入位元線上之放大電壓準位’ 其中第二高壓準位高於第一高壓準位；及非活化字元線且 預充電位元線。 (四）實施方式 下面，將參考附圖詳細說明本發明之最佳實施例。 -11- 200426828 (第一實施例） 參考第3圖，根據本發明第一實施例之記憶體裝置，包 含：連接到字元線WL和位元線B L之記憶體單胞3 1 0 ;提 升外部電壓準位Vext，然後產生高壓準位Vpp之高壓產生 器3 2 0 ;響應命令訊號，發出在重新儲存區和寫入區活化 ^ 之拉升控制訊號ctr_all的拉升控制訊號產生器3 3 0 ;輸出 來自高壓產生器320之高壓準位Vpp，或提升高壓準位Vpp ，以響應來自拉升控制訊號產生器3 3 0之拉升控制訊號 ctr_all，產生高壓脈衝準位VPP +之拉升單元340 ;及使用 % 來自拉升單元340之高壓準位Vpp或高壓脈衝準位Vpp + ，驅動由字元線解碼器所選擇的字元線WL之字元線驅動 器3 50(包含解碼器）。 第4A圖爲說明第3圖之拉升控制訊號產生器3 30的詳細 方塊圖，而第4B圖爲說明第3圖之拉升單元340的詳細方 塊圖。

首先，參考第4A圖，拉升控制訊號產生器330包含：產 生控制訊號SEL之控制訊號產生器4 1 0，其係響應命令訊 號，如列活化訊號r 〇 w a c t和寫入訊號w r i t e，在重新儲存 區和寫入區活化；緩衝控制訊號SEL，然後產生開關控制 訊號SW_ctr之開關控制訊號產生器420 ;及緩衝且延遲控 制訊號SEL，然後產生拉升訊號CAP_ctr之拉升訊號產生 器 430。 參考第4B圖，拉升單元340包含形成在高壓產生器320 的輸出端和字元線驅動器3 5 0的驅動電壓端4 8 3之間之供 >12- 200426828 應電源，在重新儲存或寫入區，導通或關閉電源供應之開 關460，及在重新儲存或寫入區，增加開關460的第一高 壓準位到第二高壓準位之電容器470。 開關460包含響應開關控制訊號SW_ctr，轉移電源供應 電壓到電容器47 0之PMOS電晶體，及電容器470包含具 有源極和汲極連接到拉升訊號CAP_ctr，而閘極則接收開 關4 60的輸出訊號之NMOS電晶體。此處應該注意’開關 4 60和電容器470可以藉由不同的邏輯電路執行，以完成 相同的邏輯操作。 第5A圖爲根據本發明之第一實施例，說明重新儲存操作 之波形。用於字元線之高壓準位Vpp藉由活化命令活化 (即，列活化訊號row act被活化），然後當存取電晶體藉由 活化字元線WL導通時，藉由電荷分配，將單胞資料感應 在位元線B L上。換言之，在位元線B L上之電位會增加一 點，而位元線/BL之電位則保持在預充電準位Vdd/2。結果 ，由於儲存在單胞中之資料電壓，造成在位元線BL和/BL 之間產生電壓差Δν(在第5A圖中之區域A)。 在預定感測邊限時間之後，驅動位元線感測放大器，使 得電壓差（Δν)被放大。因此，位元線BL的電壓準位會變 成電壓準位Vdd，而位元線/BL的電壓準位則會變成接地電 壓準位GND(在第5A圖中之區域B)。 然後，在字元線活化之狀態下，在放大位元線B L上之電 壓準位Vdd被重新儲存在記憶體單胞中（在第5A圖之區域 B)。此時，藉由高壓脈衝準位Vpp +活化字元線WL，其中 200426828 ，高壓脈衝準位Vpp +高於高壓準位Vpp，而且其係藉由拉 升控制訊號產生器3 3 0和拉升單元3 4 0產生。藉由應用高 壓脈衝準位V p p到字元線W L，在重新儲存區中之單胞電 壓保持在令人滿意的高可靠性。 在完成重新儲存操作之後，字元線藉由預充電命令被非 活化，而位元線B L和/B L隨著電壓差的解除而被預充電 (在第5A圖中之區域D)。

第5B圖爲根據本發明之第一實施例，說明寫入操作之波 形0

用於字元線之高壓準位Vpp被藉由活化命令活化（即，列 活化訊號rowact被活化），然後當存取電晶體藉由活化字 元線W L導通時，藉由電荷分配，將單胞資料感應在位元 線B L上。換言之，在位元線B L上之電位會增加一點，而 位元線/BL之電位則保持在預充電準位Vdd/2。結果，由於 儲存在單胞中之資料電壓，造成在位元線BL和/BL之間產 生電壓差AV(在第5B圖中之區域A)。 在預定感測邊限時間之後，驅動位元線感測放大器，使 得電壓差（Δν)被放大。因此，位元線BL的電壓準位會變 成電壓準位Vdd，而位元線/BL的電壓準位則會變成接地電 壓準位GND(在第5B圖中之區域B)。 高壓準位"H”透過響寫入命令之寫入驅動器（未圖示），應 用到位元線B L，使得在位元線B L和/B L上之高壓準位發 生反相，因爲字元線被活化，所以單胞電壓就順從位元線 的電位變化（在第5 B圖中之區域C)。不同於傳統的記憶體 -14- 200426828 裝置，高壓脈衝準位v p p +係被應用到區域c之字元線w L 。因此，如第5 B圖所示，要儲存在記憶體單胞中之單胞電 壓，在位元線B L上不會有任何的資料電壓損失。此外，因 爲應用到字元線WL之高壓脈衝準位VPP +的增加，造成寫 入回復時間t W R縮短，所以可以迅速完成資料電壓反相。 (第二實施例） 參考第6圖，根據本發明第二實施例之記憶體裝置，包 含：連接到字元線WL和位元線Bl之記憶體單胞6 1 0 ;使 用外部電壓Vext，產生位元線感測放大器620之驅動電壓 準位的驅動電壓（RTO)產生器63 0 ;響應命令訊號，發出在 重新儲存區和寫入區活化之拉升控制訊號ctr_all的拉升控 制訊號產生器640 ;轉移驅動電壓（RTO)產生器6 3 0的輸出 訊號到位元線感測放大器62 0,或響應拉升控制訊號ctr_all ，產生高壓驅動訊號RTO +之拉升單元6 5 0。位元線感測放 大器62 0接收外部電壓準位Vext的電壓驅動訊號RTO,或 高於外部電壓準位Vext的電壓驅動訊號RTO+，當作感測 放大器訊號。 因爲拉升控制訊號產生器640和拉升單元6 5 0，與第4A 圖和第4 B圖中所說明的相同，所以將省略細部說明。 第7圖爲說明第6圖之寫入操作的波形。如第7圖所示 ，在寫入回復區（在第7圖中之區域C)，當位元線感測放大 器6 2 0接收高於外部電壓準位V e X t之電壓驅動訊號R T 0 + ，當作感測放大器驅動訊號時，在位元線B L上之電壓準位 增加，而因爲位元線電位的增加，所以要儲存在記憶體單 200426828 胞中之單胞資料會增加，因此可以更加保證資料的可靠性。 另一方面，因爲第7圖之回復之細部程序與第6B圖中所 說明的相同’所以雖然省略細部說明，但是屬於普通技巧 之主體可以很容易瞭解資料的讀取和寫入操作。 如上所述，根據本發明，記憶體裝置可以保證資料在重 新儲存和寫入回復操作時的可靠性。因爲資料可靠，所以 曰己fe、體裝置的良率會增加。此外，記憶體裝置在很窄的操 作電壓下，可以得到可靠的資料，所以記憶體裝置的良率 會增加。 雖然本發明之最佳實施例已基於說明而揭露，但是熟悉 此項技術之人士將承認其各種不同的修正例、增加例和替 換例都是可能的，這些都不脫離本發明在所附申請專利範 圍中所揭露的範圍和精神。在本發明中，拉升控制訊號係 使用列活化訊號和寫入訊號所產生的；但是，本發明也可 以採用其他能夠檢知重新儲存區域寫入回復區之訊號。 (五）圖式簡單說明 根據下面參考附圖說明之最佳實施例，本發明上述的和 其他的目的與特徵將會變得很清楚，其中： 第1圖爲傳統字元線和感測放大器的方塊圖； 第2A圖爲在邏輯高準位資料（H)被儲存在第1圖的單胞 中之情形，說明重新儲存操作之波形； 第2B圖爲在邏輯高準位資料（H)被寫入第1圖的記億體 單胞中之情形下，說明寫入操作之波形； 第3圖爲根據本發明第一實施例之字元線和感測放大器 -16- 200426828 的方塊圖； 第4 A圖爲說明第3圖之拉升控制訊號產生器的詳細方塊 圖； 第4 B圖爲說明第3圖之拉升單元的詳細方塊圖； 第5 A圖爲根據本發明之第一實施例，說明重新儲存操作 之波形； 第5 B圖爲根據本發明之第一實施例，說明寫入操作之波 形；

第6圖爲根據本發明第二實施例之字元線和感測放大器 的方塊圖；及 第7圖爲說明第6圖之寫入操作的波形。 t要部分之代表符號說明 1 ίο 記憶體單胞 12 0 感測放大器

130 高壓產生器 140 列解碼器/字元線驅動器 160 驅動電壓產生器 310 記憶體單胞 320 高壓產生器 330 拉升控制訊號產生器 34 0 拉升單元 3 50 字元線解碼器/驅動器 4 1〇 控制訊號產生器 42 0 開關控制訊號產生器 -17- 200426828 4 3 0 拉升訊號產生器 4 6 0 開關 470 電容器 4 8 3 驅動電壓端 610 記憶體單胞 62 0 位元線感測放大器 6 3 0 驅動電壓（RTO)產生器 64 0 拉升控制訊號產生器

-18

Claims (1)

1. 200426828 拾、申請專利範圍： 1 · 一種半導體記憶體裝置，包含： 用以提升外部電壓準位，然後產生第一高壓準位之高 壓產生裝置； 用以響應命令訊號，發出在重新儲存區和寫入區活化 之拉升控制訊號的拉升控制訊號產生裝置； 用以輸出來自高壓產生裝置之第一高壓準位，或響應 來自拉升控制訊號產生器之拉升控制訊號，提升高壓準 位，以產生第二高壓脈衝準位之拉升單元，其中第二高 壓脈衝準位高於第一高壓準位；及 在重新儲存和寫入區，用以使用第一高壓準位驅動字 兀線W L，和用以使用來自拉升單元之第二高壓脈衝準位 驅動字元線WL之字元線驅動裝置。 2 ·如申請專利範圍第1項之半導體記憶體裝置，其中字元 線驅動裝置係藉由第一高壓準位驅動，而且在記憶體操 作區，活化字元線在第一高壓準位，其係會感應在位元 線上之記憶體單胞資料，然後將被感應的單胞資料被放 大’而且其中字元線驅動裝置係藉由第二高壓準位驅動 ，而且在記憶體操作區，活化字元線在第二高壓準位， 其中在位元線上之記憶體單胞資料被重新儲存在記億體 單胞中。 3 ·如申請專利範圍第1項之半導體記憶體裝置，其中字元 線驅動裝置係藉由第一高壓準位驅動，然後在記億體操 作,區’將字元線活化在第〜高壓準位，其中記憶體單胞 200426828 資料係被感應在位元線上，然後放大被感應的單胞資料 ’及其中字元線驅動裝置係藉由第二高壓準位驅動，然 後在寫入操作區’將字元線活化在第二高壓準位，其中 響應寫入命令’將在位元線上之外部輸入資料重新儲存 在記憶體單胞中。 4 .如申請專利範圍第！項之半導體記憶體裝置，其中拉升 單元包含： 形成在高壓產生裝置的輸出端和字元線驅動器的驅動 電壓端之間之供應電源； 在重新儲存區和寫入區，用以導通或關閉電源供應之 開關裝置；及 在重新儲存區和寫入區，用以增加開關裝置的第一高 壓準位到第二高壓準位之電容器。 5 .如申請專利範圍第4項之半導體記憶體裝置，其中拉升 控制訊號產生裝置包含： 用以產生控制訊號之控制訊號產生器，其係響應命令 訊號，在預充電區和寫入區活化， 用以緩衝控制訊號和控制開關裝置之開關控制訊號產 生裝置；及 用以緩衝且延遲控制訊之拉升訊號產生裝置。 6 .如申請專利範圍第5項之半導體記憶體裝置，其中開關 裝置包含響應開關控制訊號，轉移電源供應電壓之M 0 s 電晶體。 7 .如申請專利範圍第5項之半導體記億體裝置，其中拉升 -20- 200426828 單元包含其源極及汲極連接到拉升訊號，而閘極接收開 關裝置的輸出訊號之Μ 0 S電晶體。 8 .如申請專利範圍第1項之半導體記憶體裝置，其中開關 控制訊號和拉升訊號係在重新儲存區和寫入區活化，而 且其中開關控制訊號係在拉升訊號被活化之前活化。 9 _ 一種用以驅動半導體記憶體裝置之方法，包含下列步驟： 響應活化命令，將字元線活化在第一高壓準位，而且 將單胞資料的小電壓感應在位元線上，其中第一高壓準 位高於外部電壓準位； 將位元線上的小電壓放大； 將字元線活化在第二高壓準位，而且將放大電壓重新 儲存在位元線上，其中第二高壓準位高於第一高壓準位 ;及 響應預充電命令，非活化字元線，且預充電位元線。 I 0 . —種用以驅動半導體記憶體裝置之方法，包含下列步驟： 響應活化命令，將字元線活化在第一高壓準位，而且 將單胞資料的小電壓感應在位元線上，其中第一高壓準 位高於外部電壓準位； 將位元線上的小電壓放大； 將字元線活化在第二高壓準位，而且將放大電壓重新 儲存在位元線上，其中第二高壓準位高於第一高壓準位 ;及 響應預充電命令，非活化字元線，且預充電位元線。 II .如申請專利範圍第1 〇項之用以驅動半導體記憶體裝置 -21- 200426828 之方法，其中將位元線上之高壓準位寫在記憶體單胞中 之步驟，包含將位元線上之放大電壓準位反相。 1 2 · —種半導體記憶體裝置，包含： 使用外部電壓準位，產生驅動電壓準位之驅動電壓產 生裝置； 響應命令訊號，產生在重新儲存區和寫入區活化的拉 升控制訊號之拉升控制訊號產生裝置； 用以自驅動電壓產生裝置轉移驅動電壓準位，或提升 外部電壓準位之拉升裝置，以輸出高於外部電壓準位之 高壓準位；及 用以接收外部電壓準位或來自拉升裝置的高壓準位， 且將選取的記憶體單胞之字元線電壓放大之位元線感測 放大器。 1 3 .如申請專利範圍第1 2項之半導體記憶體裝置，其中位元 線感測放大器接收被感應在位元線上之記憶體單胞資料 的外部電壓，然後放大被感應的單胞資料，及其中位元 線感測放大器接收在記憶體操作區中之高壓準位，其係 被重新儲存在記憶體單胞中之位元線上的記憶體單胞資 料。 1 4 .如申請專利範圍第1 2項之半導體記憶體裝置，其中位元 線感測放大器接收在記憶體操作區之外部電壓準位，其 係被感應在位元線上之記憶體單胞資料，然後放大被感 應單胞資料，而且其中位元線感測放大器接收在寫入操 作區中之高壓準位，其係響應寫入命令而儲存在記憶體 •22- 200426828 單胞中之位元線上的外部輸入資料。 1 5 .如申請專利範圍第1 2項之半導體記憶體裝置，其中拉升 單元包含： 形成在高壓產生裝置的輸出端和位元線感測放大器的 驅動電壓端之間之供應電源； 在重新儲存區和寫入區，用以導通或關閉電源供應之 開關裝置；及 在重新儲存區和寫入區，用以增加開關裝置的輸出準 位之拉升單元。 1 6 .如申請專利範圍第1 5項之半導體記憶體裝置，其中拉升 控制訊號產生裝置包含： 用以產生控制訊號之控制訊號產生器，其係響應命令 訊號，在預充電區和寫入區活化； 用以緩衝控制訊號和控制開關裝置之開關控制訊號產 生裝置；及 用以緩衝且延遲控制訊號之拉升訊號產生裝置。 1 7 .如申請專利範圍第1 6項之半導體記憶體裝置，其中開關 裝置包含響應開關控制訊號，轉移電源供應電壓之MOS 電晶體。 1 8 ·如申請專利範圍第1 6項之半導體記憶體裝置，其中拉升 單元包含其源極和汲極連接到拉升訊號，而閘極接收開 關裝置的輸出訊號之NMOS電晶體。 1 9 .如申請專利範圍第1 6項之半導體記憶體裝置，其中開關 控制訊號和拉升訊號係在重新儲存區和寫入區活化，而 200426828 且其中開關控制訊號係在拉升訊號被活化之前活化° 20 . —種用以驅動半導體記憶體裝置之方法，包含下列步驟： 使用外部電壓準位，將對應感應在位元線上之單胞資 料的電壓準位放大； 使用高於外部電壓準位之高壓準位，重新儲存在位元 線上之放大電壓準位；及 非活化字元線且預充電位元線。 2 1 · —種用以驅動半導體記憶體裝置之方法，包含下列步驟： 當藉由第一高壓準位活化字元線時，使用外部電壓準 k ’將對應感應在位元線上之單胞資料的電壓準位放大； 當藉由第二高壓準位活化字元線時，響應寫入命令， 將對應輸入資料之電壓準位應用到位元線上，而且寫入 位元線上之放大電壓準位，其中第二高壓準位高於第一 高壓準位；及 非活化字元線且預充電位元線。 2 2 ·如申請專利範圍第2 1項之用以驅動半導體記憶體裝置 之方法，其中將位元線上之電壓準位寫在記憶體單胞中 之步驟，包含將位元線上之放大電壓準位反相。 -24-