TWI301978B - Method and apparatus for rapidly storing data in memory cell without voltage loss - Google Patents

Description

130197^^¾1曰修正看I 狄、發明說明： (一） 發明所屬之技術領域 本發明係關於一種記憶體裝置，尤其是一種在重新儲存 和寫入資料時，用以防止儲存在記憶體單胞中之資料的可 靠性損失之裝置及方法。 (二） 先前技術 一般而言，爲了自記憶體單胞讀取資料，要藉由活化字 元線，將記憶體單胞中的資料感應在位元線上，然後驅動 位元線感測放大器，以放大在位元線上之感應電壓。之後 ，需要將在位元線上之放大的單胞電壓重新儲存到記憶體 單胞。當驅動寫Λ操作，以將來自外部電路之資料儲存在 記憶體單胞之中時，係將位元線上之放大電壓的反相或非 反相電壓儲存在記憶體單胞中。記憶體操作區可以爲重新 儲存區和寫入區的其中之一，其中在位元線上之該放大電 壓準位係被儲存在記憶體單胞中。 參考第1圖，記憶體單胞1 1 0連接到位元線BL和字元線 WL，而感測放大器120連接到一對位元線BL和/BL。字元 線WL係由列碼器/字元線驅動器1 40驅動。特定字元線係 對應藉由活化命令活化之字元線控制訊號WL_crt，和對應 藉由列位址訊號row_add產生之之解碼訊號活化。因爲單 胞存取電晶體係NMO S電晶體，而且當位元線電位轉移到 單胞時，臨限電壓Vt會應用到位元線，所以會造成臨限電 壓的電壓損失。爲了補償此臨限電壓損失，應用高壓準位 Vpp到字元線，而且提供高壓產生器1 3 0，以產生高於記憶 -6- 130197^.11 日修蹲 體的外部電壓準位之高壓準位VPP。驅動電壓產生器160 係藉由在感測放大器控制器（未圖不）活化之致能訊號 r t 〇 e η和s b e η致能’然後將驅動電壓訊號R Τ Ο和S B轉移 到位元線感測放大器1 2 0。 第2Α圖爲在邏輯高準位資料（Η)被儲存在單胞中之情形 下，說明重新儲存操作之波形。用於字元線之高壓準位V Ρ Ρ 被藉由活化命令活化（即，列活化訊號rowact被活化）’然 後當存取電晶體藉由活化字元線WL導通時’藉由電荷分 配，將單胞資料感應在位元線B L上。換言之’在位元線B L 上之電位會增加一點，而位元線/B L之電位則保持在預充 電準位Vdd/2。結果，由於儲存在單胞中之資料電壓’造 成在位元線BL和/BL之間產生電壓差（Δν)(在第2 A圖中之 區域A)。 在預定感測邊限時間之後，若致能訊號rtoen和sben係 透過感測放大器控制器致能’則可以驅動驅動電壓產生器 160和感測放大器120，所以可以將小電壓（△▽)放大。因此 ，位元線BL的電壓準位會變成電壓準位vdd，而位元線/BL 的電壓準位則會變成接地電壓準位GND (在第2 A圖中之區 域B)。 雖然位元線B L和/B L被完全放大，分別到電壓準位V dd 和接地電壓準位GN D，但是因爲這些放大的電壓準位要重 新儲存在記憶體單胞中，所以字元線W L應該藉由重新儲 存操作被連續活化（在第2A圖中之區域C)。 在完成重新儲存操作之後’字元線藉由預充電命令被非 I3(m7f %21 日修正 活化，而位元線BL和/BL隨著小電壓差的解除而被預充電 (在第2A圖中之區域D)。 第2B圖爲在邏輯高準位資料（H)被寫入記憶體單胞之情 形下，說明寫入操作之波形。 用於字元線之高壓準位Vpp藉由活化命令活化（即，列活 化訊號rowact被活化），然後當存取電晶體藉由活化字元 線WL導通時，藉由電荷分配，將單胞資料感應在位元線 BL上。換言之，在位元線BL上之電位會增加一點，而位 元線/BL之電位則保持在預充電準位Vdd/2。結果，由於 儲存在單胞中之資料電壓，造成在位元線B L和/B L之間產 生電壓差（Δν)(在第2B圖中之區域A)。 在預定感測邊限時間之後，若致能訊號r t 〇 e η和s b e η係 透過感測放大器控制器致能，則可以驅動驅動電壓產生器 160和感測放大器120，所以可以將電壓差（Δν)放大。因此 ，位元線BL的電壓準位會變成電壓準位Vdd，而位元線/BL 的電壓準位則會變成接地電壓準位GND (在第2B圖中之區 域B) 〇 響應寫入命令，高壓準位”H”透過寫入驅動器（未圖示在 第1圖）應用到位元線BL，使得在位元線BL和/BL發生高 壓準位的反相，而且因爲字元線被活化，所以單胞電壓就 順從位元線的電位變化（在第2B圖中之區域C)。 最後，在已完成寫入操作之後，字元線藉由預充電命令 被非活化，而位元線BL和/BL則預充電到相同的電壓準位。 參考在第2A圖和第2B圖中之區域C，其中位元線電壓 -8- 1301^¾5^1曰修正臂 應用到記億體單胞，儲存在記憶體單胞中之單 位元線電壓，所以儲存在記憶體單胞中之邏輯 ·’ Η ”，不足以保證單胞資料的可靠性。爲什麼儲 單胞中之單胞電壓低於位元線電壓的理由，就 電壓ν e X t之高壓準位V ρ ρ是相對地低，所以在 高壓準位Vpp並不能克服存取電晶體之臨限f 。此外，隨著電路積體性的增加，因爲內部操 ，也會造成此問題。換言之，在高積體性電路 爲接觸製程變得更難，所以存取電晶體的尺寸 ，而接觸電阻會變得更高。雖然不會產生外部 是，若在接觸製程有發生問題，就無法正常完 。結果，製程之接觸問題會使單胞壓降和外部 如上所述，在傳統的記憶體裝置中，製程之 外部電壓降都會使記憶體單胞中有電壓降。此 料的可靠性之單胞電壓降會產生預充電電壓準 之情形。 (三）發明內容 因此，本發明之目的在於提供一種當在半導 置中驅動重新儲存操作和寫入操作時，用以防 的可靠度損失之裝置和方法。 進一步地，本發明之另一目的在於提供一種 入追溯操作期間的回復時間（tWR)之裝置和方沒 根據本發明之一觀點，本發明提供一種半導 置’包含：用以提升外部電壓準位，然後產生 胞電壓低於 高準位電壓 存在記憶體 是使用外部 字元線上之 [壓Vt 作電壓減少 設計時，因 會變得更小 電壓降，但 成高壓轉移 壓降相同。 接觸問題和 阻礙單胞資 位不被考慮 體記憶體裝 止單胞資料 用以減少寫 -〇 體記憶體裝 第一高壓準 -9- I301S 7f 9月21日修雄

々V 位之高壓產生裝置；用以響應命令訊號，發出在重新儲存 區和寫入區被活化之拉升控制訊號的拉升控制訊號產生裝 置；用以自高壓產生裝置輸出第一高壓準位，或用以提升 高壓準位，以響應輸出自拉升控制訊號產生器之拉升控制 訊號’產生第二高壓正準位之拉升單元，其中第二高壓正 準位高於第一高壓準位；及在重新儲存和寫入區，用以使 用第一高壓準位驅動字元線WL，和用以使用輸出自拉升單 元之第二高壓正準位驅動字元線WL之字元線驅動裝置。 根據本發明之另一觀點，本發明提供一種用以驅動半導 體記憶體裝置之方法，其包含下列步驟：響應活化命令， 將字元線活化在第一高壓準位，而且在位元線上感應出單 胞資料的小電壓，其中第一高壓準位高於外部電壓準位； 將位元線上的小電壓放大；將字元線活化在第二高壓準位 ’而且重新儲存在位元線上之放大電壓，其中第二高壓準 位高於第一高壓準位；及響應預充電命令，非活化字元線 ’且預充電位元線。 根據本發明之另一觀點，本發明提供一種用以驅動半導 體記憶體裝置之方法，其包含下列步驟：響應活化命令， 將字元線活化在第一高壓準位，及將對應於連接至字元線 的記憶體單胞資料的小電壓感應在位元線上，其中第一高 壓準位高於外部高壓準位； 將位元線上的小電壓放大； 依據寫入命令，將字元線活化在第二高壓準位； 依據在位元線上的寫入命令，將對應於輸入資料的電壓 -10 - 1301甲日修正j] 準位放大； 將在位元線上放大的電壓重新儲存至記憶體單胞上；及 響應預充電命令非活化字元線，及預充電位元線，其中 第二高電壓準位高於第一高電壓準位。 根據本發明之再一觀點，本發明提供一種半導體記憶體 裝置，包含：使用外部電壓準位，產生驅動電壓準位之驅 動電壓產生裝置；響應命令訊號，產生在重新儲存區和寫 入區活化的拉升控制訊號之拉升控制訊號產生裝置；用以 自驅動電壓產生裝置轉移驅動電壓準位，或提升外部電壓 準位之拉升裝置，以輸出高於外部電壓準位之高壓準位； 及用以接收外部電壓準位或來自拉升裝置的高壓準位，且 將選取的記憶體單胞之位元線電壓放大之位元線感測放大 器。 根據本發明之又一觀點，本發明提供一種用以驅動半導 體記憶體裝置之方法，其包含下列步驟：使用外部電壓準 位，將對應感應在位元線上之單胞資料的電壓準位放大； 使用高於外部電壓準位之高壓準位，重新儲存在位元線上 之放大電壓準位；及非活化字元線且預充電位元線。 根據本發明之另一觀點，本發明提供一種用以驅動半導 • 體記憶體裝置之方法，其包含下列步驟：當藉由第一高壓 準位活化字元線時’使用外部電壓準位，將對應感應在位 兀線上之單胞資料的電壓準位放大；當藉由第二高壓準位 活化字元線時，響應寫入命令，將對應輸入資料之電壓準 位施加到位元線上，而且寫入位元線上之放大電壓準位， -11- Ι30ΐρψ^Γ^— 其中第二高壓準位高於第一高壓準位；及非活化字元線且 預充電位元線。 (四）實施方式 下面，將參考附圖詳細說明本發明之最佳實施例。 (第一實施例）

參考第3圖，根據本發明第一實施例之記憶體裝置，包 含：連接到字元線WL和位元線B L之記憶體單胞3 1 0 ;提 升外部電壓準位Vext，然後產生高壓準位Vpp之高壓產生 器320;響應命令訊號，發出在重新儲存區和寫入區活化 之拉升控制訊號ctr_all的拉升控制訊號產生器3 3 0 ;輸出 來自高壓產生器320之高壓準位Vpp，或提升高壓準位Vpp ，以響應來自拉升控制訊號產生器3 3 0之拉升控制訊號 ctr_all，產生高壓正準位Vpp +之拉升單元3 40;及使用來 自拉升單元340之高壓準位Vpp或高壓正準位VPP+，驅動 由字元線解碼器所選擇的字元線WL之字元線驅動器3 5 0( 包含解碼器）。

第4 A圖爲說明第3圖之拉升控制訊號產生器3 3 0的詳細 方塊圖，而第4B圖爲說明第3圖之拉升單元3 40的詳細方 塊圖。 首先，參考第4A圖，拉升控制訊號產生器330包含：產 生控制訊號SEL之控制訊號產生器4 1 0，其係響應命令訊 號，如列活化訊號rowact和寫入訊號write，在重新儲存 區和寫入區活化；緩衝控制訊號SEL，然後產生開關控制 訊號SW_ctr之開關控制訊號產生器420 ;及緩衝且延遲控 -12- I30197：!6· 9力21 日修碎 制訊號SEL，然後產生拉升訊號CAP_ctr之拉升訊號產生 器 43 0 〇 參考第4B圖，拉升單元340包含形成在高壓產生器320 的輸出端和字元線驅動器3 5 0的驅動電壓端4 8 3之間之供 應電源，在重新儲存或寫入區，導通或關閉電源供應之開 關460，及在重新儲存或寫入區，增加開關460的第一高 壓準位到第二高壓準位之電容器470。

開關460包含響應開關控制訊號SW_ctr，轉移電源供應 電壓到電容器470之PMOS電晶體，及電容器470包含具 有源極和汲極連接到拉升訊號CAP_ctr，而閘極則接收開 關460的輸出訊號之NMOS電晶體。此處應該注意，開關 460和電容器470可以藉由不同的邏輯電路執行，以完成 相同的邏輯操作。

第5A圖爲根據本發明之第一實施例，說明重新儲存操作 之波形。用於字元線之高壓準位V p p藉由活化命令活化 (即，列活化訊號rowact被活化），然後當存取電晶體藉由 活化字元線WL導通時，藉由電荷分配，將單胞資料感應 在位元線B L上。換言之，在位元線B L上之電位會增加一 點，而位元線/BL之電位則保持在預充電準位Vdd/2。結果 ，由於儲存在單胞中之資料電壓，造成在位元線BL和/BL 之間產生電壓差AV(在第5A圖中之區域A)。 在預定感測邊限時間之後，驅動位元線感測放大器，使 得電壓差（Δν)被放大。因此，位元線BL的電壓準位會變 成電壓準位Vdd，而位元線/BL的電壓準位則會變成接地電 -13-

Dom^6·9〆1日修正要 壓準位GND (在第5 A圖中之區域B)。 然後，在字元線1活化之狀態下，在放大位元線BL上之電 壓準位Vdd被重新儲存在記憶體單胞中（在第5A圖之區域 B)。此時，藉由高壓正準位Vpp +活化字元線WL，其中’ 高壓正準位Vpp +高於高壓準位Vpp，而且其係藉由拉升控 制訊號產生器330和拉升單元340產生。藉由應用高壓正 準位Vpp到字元線WL，在重新儲存區中之單胞電壓保持 在令人滿意的高可靠性。 在完成重新儲存操作之後，字元線藉由預充電命令被非 活化，而位元線B L和/B L隨著電壓差的解除而被預充電 (在第5A圖中之區域D)。 第5 B圖爲根據本發明之第一實施例，說明寫入操作之波 形。 用於字元線之高壓準位V p p被藉由活化命令活化（即，列 活化訊號rowact被活化），然後當存取電晶體藉由活化字 元線WL導通時，藉由電荷分配，將單胞資料感應在位元 線BL上。換言之，在位元線BL上之電位會增加一點，而 位元線/BL之電位則保持在預充電準位Vdd/2。結果，由於 儲存在單胞中之資料電壓，造成在位元線B L和/B L之間產 生電壓差AV (在第5B圖中之區域A)。 在預定感測邊限時間之後，驅動位元線感測放大器，使 得電壓差（Δν)被放大。因此，位元線BL的電壓準位會變 成電壓準位Vdd，而位元線/BL的電壓準位則會變成接地電 壓準位GND (在第5B圖中之區域B)。 -14- Ι30ψ^ Y1日修正t 高壓準位” Η”透過響寫入命令之寫入驅動器（未圖示），應 用到位元線B L，使得在位元線B L和/B L上之高壓準位發 生反相，因爲字元線被活化，所以單胞電壓就順從位元線 的電位變化（在第5Β圖中之區域C)。不同於傳統的記憶體 裝置，高壓正準位Vpp +係被應用到區域C之字元線WL。 因此，如第5 B圖所示，要儲存在記憶體單胞中之單胞電壓 ，在位元線BL上不會有任何的資料電壓損失。此外，因爲 應用到字元線WL之高壓正準位VPP +的增加，造成寫入回 復時間tWR縮短，所以可以迅速完成資料電壓反相。 (第二實施例） 參考第6圖，根據本發明第二實施例之記憶體裝置，包 含：連接到字元線WL和位元線BL之記憶體單胞6 1 0 ;使 用外部電壓Vext，產生位元線感測放大器620之驅動電壓 準位的驅動電壓（RTO)產生器63 0 ;響應命令訊號，發出在 重新儲存區和寫入區活化之拉升控制訊號ctr_all的拉升控 制訊號產生器640 ;轉移驅動電壓（RTO)產生器63 0的輸出 訊號到位元線感測放大器620,或響應拉升控制訊號ctr_all ，產生高壓驅動訊號RTO +之拉升單元6 5 0。位元線感測放 大器620接收外部電壓準位Vext的電壓驅動訊號RTO，或 高於外部電壓準位Vext的電壓驅動訊號RTO+，當作感測 放大器訊號。 因爲拉升控制訊號產生器640和拉升單元650，與第4A 圖和第4B圖中所說明的相同，所以將省略細部說明。 第7圖爲說明第6圖之寫入操作的波形。如第7圖所示 I301P?¥W； ，在寫入回復區（在第7圖中之區域c)，當位元線感測放大 器620接收高於外部電壓準位Vext之電壓驅動訊號RTO + ，當作感測放大器驅動訊號時，在位元線B L上之電壓準位 增加，而因爲位元線電位的增加，所以要儲存在記憶體單 胞中之單胞資料會增加，因此可以更加保證資料的可靠性。 另一方面，因爲第7圖之回復之細部程序與第6 B圖中所 說明的相同，所以雖然省略細部說明，但是屬於普通技巧 之主體可以很容易瞭解資料的讀取和寫入操作。 如上所述，根據本發明，記憶體裝置可以保證資料在重 新儲存和寫入回復操作時的可靠性。因爲資料可靠，所以 記憶體裝置的良率會增加。此外，記憶體裝置在很窄的操 作電壓下，可以得到可靠的資料，所以記憶體裝置的良率 會增加。 雖然本發明之最佳實施例已基於說明而揭露，但是熟悉 此項技術之人士將承認其各種不同的修正例、增加例和替 換例都是可能的，這些都不脫離本發明在所附申請專利範 圍中所揭露的範圍和精神。在本發明中，拉升控制訊號係 使用列活化訊號和寫入訊號所產生的；但是，本發明也可 以採用其他能夠檢知重新儲存區域寫入回復區之訊號。 (五）圖式簡單說明 根據下面參考附圖說明之最佳實施例，本發明上述的和 其他的目的與特徵將會變得很清楚，其中： 第1圖爲傳統字元線和感測放大器的方塊圖； 第2A圖爲在邏輯高準位資料（H)被儲存在第1圖的單胞 I30p^21 日修正幾丨 中之情形，說明重新儲存操作之波形； 第2B圖爲在邏輯高準位資料（H)被寫入第1圖的記憶體 單胞中之情形下，說明寫入操作之波形； 第3圖爲根據本發明第一實施例之字元線和感測放大器 的方塊圖； 第4A圖爲說明第3圖之拉升控制訊號產生器的詳細方塊 圖； 第4B圖爲說明第3圖之拉升單元的詳細方塊圖； 第5 A圖爲根據本發明之第一實施例，說明重新儲存操作 之波形； 第5 B圖爲根據本發明之第一實施例，說明寫入操作之波 形； 第6圖爲根據本發明第二實施例之字元線和感測放大器 的方塊圖；及 第7圖爲說明第6圖之寫入操作的波形° 主要部分之代表符號說明 110 記 憶 mm 體 單 胞 120 感 測 放 大 器 130 高 壓 產 生 器 140 列 解 碼 器 /字元線驅動器 160 驅 動 電 壓 產生器 3 10 記 憶 體 單 胞 320 高 壓 產 生 器 330 拉 升 控 制 訊號產生器 -17- 130中4“月21—日修3 3 4 0 拉升單元 3 5 0 字元線解碼器/驅動器 410 控制訊號產生器 420 開關控制訊號產生器 43 0 拉升訊號產生器 4 6 0 開關 470 電容器 4 8 3 驅動電壓端 610 記憶體單胞 620 位元線感測放大器 6 3 0 驅動電壓（RTO)產生器 640 拉升控制訊號產生器 6 5 0 拉升單元 18-

Claims (1)

130197# Y1 日修 第92 1 3 74 1 5號「用於迅速地儲存資料於記憶胞中而 損耗之方法及裝置」專利案 (2007 年 9 拾、申請專利範圍： 1 · 一種半導體記憶體裝置，包含： 高壓產生裝置，用以提升外部電壓準位，然後 一高壓準位； 拉升控制訊號產生裝置，用以響應命令訊號， 重新儲存區和寫入區被活化之拉升控制訊號； 拉升單元，用以輸出來自高壓產生裝置之第一 位，或用以響應來自拉升控制訊號產生器之拉升 號，提升高壓準位，以產生第二高壓正準位，其 高壓正準位高於第一高壓準位；及 字元線驅動裝置，在重新儲存和寫入區，用以 一高壓準位驅動字元線WL，和用以使用來自拉升 第二高壓正準位驅動字元線WL。 2 .如申請專利範圍第1項之半導體記憶體裝置，其 線驅動裝置係藉由第一高壓準位驅動’及在記憶 區活化字元線在第一高壓準位’在記憶體操作區 單胞資料會被感應在位元線上及將被感應的單胞 大；及其中字元線驅動裝置係藉由第二高壓準位 而且在記憶體操作區活化字元線在第二高壓準位 憶體操作區在位元線上之記憶體單胞資料被重新 記憶體單胞中。 ’無電壓 月修正） 產生第 發出在 高壓準 控制訊 中第二 使用第 單元之 中字元 體操作 記憶體 資料放 驅動， ，在記 儲存在 日修正； 3 .如申請專利範圍第1項之半導體記憶體裝置，其中字元 線驅動裝置係藉由第一高壓準位驅動，及在記憶體操作 區將字元線活化在第一高壓準位，在記憶體操作區記億 體單胞資料被感應在位元線上；及放大被感應的單胞資 料；及其中字元線驅動裝置係藉由第二高壓準位驅動， 及在寫入操作區將字元線活化在第二高壓準位，在記憶 體操作區，響應寫入命令，將在位元線上之外部輸入資 料儲存在記憶體單胞中。 4 ·如申請專利範圍第i項之半導體記憶體裝置，其中拉升 單元包含： 供應電源，形成在高壓產生裝置的輸出端和字元線驅 動器的驅動電壓端之間； 開關裝置，用以導通或關閉在重新儲存區或寫入區之 電源供應；及 電容器，用以在重新儲存區或寫入區增加開關裝置的 第一高壓準位到第二高壓準位。 5 .如申請專利範圍第4項之半導體記憶體裝置，其中拉升 控制訊號產生裝置包含： 用以產生控制訊號之控制訊號產生器，其係響應命令 訊號，在預充電區和寫入區被活化； 用以緩衝控制訊號和控制開關裝置之開關控制訊號產 生裝置；及 用以緩衝且延遲控制訊之拉升訊號產生裝置。 6 .如申請專利範圍第5項之半導體記憶體裝置，其中開關 -2- 130197雜9·岸1日修正鲁 裝置包含響應開關控制訊號，轉移電源供應電壓之MOS 電晶體。 7 .如申請專利範圍第5項之半導體記憶體裝置，其中拉升 單元包含MOS電晶體，其具有源極及汲極連接到拉升訊 號，而閘極接收開關裝置的輸出訊號。 8 .如申請專利範圍第1項之半導體記憶體裝置，其中開關 控制訊號和拉升訊號係在重新儲存區和寫入區被活化； 及其中開關控制訊號係在拉升訊號被活化之前被活化。 9 . 一種用以驅動半導體記憶體裝置之方法，包含下列步驟： 響應活化命令，將字元線活化在第一高壓準位，在位 元線上感應出單胞資料的小電壓，其中第一高壓準位高 於外部電壓準位； 將位元線上的小電壓放大； 將字元線活化在第二高壓準位，及將放大電壓重新儲 存在位元線上，其中第二高壓準位高於第一高壓準位； 及 響應預充電命令，非活化字元線，且預充電位元線。 1 0 . —種用以驅動半導體記憶體裝置之方法，包含下列步驟： 響應活化命令，將字元線活化在第一高壓準位，及將 對應於連接至字元線的記憶體單胞資料的小電壓感應在 位元線上，其中第一高壓準位高於外部高壓準位； 將位元線上的小電壓放大； 依據寫入命令，將字元線活化在第二高壓準位； 依據在位元線上的寫入命令，將對應於輸入資料的電 -3- Ι301_7| 9·月21 g 修正m 壓準位放大； 將在位元線上放大的電壓重新儲存至記憶體單胞上； 及 響應預充電命令非活化字元線，及預充電位元線’其 中第二高電壓準位高於第一高電壓準位。 1 1 .如申請專利範圍第1 0項之用以驅動半導體記憶體裝置 之方法，其中將位元線上之高壓準位寫在記憶體單胞中 之步驟，包含將位元線上被放大之電壓準位反相。 12. —種半導體記憶體裝置，包含： 驅動電壓產生裝置，用以使用外部電壓準位產生驅動 電壓準位； 拉升控制訊號產生裝置，用以響應命令訊號，產生在 重新儲存區和寫入區被活化的拉升控制訊號； 拉升裝置，用以自驅動電壓產生裝置轉移驅動電壓準 位，或用以提升外部電壓準位，以輸出高於外部電壓準 位之高壓準位；及 位元線感測放大器，用以接收外部電壓準位或來自拉 升裝置的高壓準位，及將選取的記憶體單胞之位元線電 壓放大。 1 3 ·如申請專利範圍第1 2項之半導體記憶體裝置，其中位元 線感測放大器接收外部電壓，記憶體單胞資料被感應在 位元線上，及放大該被感應的單胞資料；及其中位元線 感測放大器接收在記憶體操作區中之高壓準位，在記憶 體操作區，在位元線上的記憶體單胞資料被重新儲存在 -4- I301978H1曰修正每 記憶體單胞中。 1 4 .如申請專利範圍第1 2項之半導體記憶體裝置’其中位元 線感測放大器接收在記憶體操作區之外部電壓準位，在 記憶體操作區，記憶體單胞資料被感應在位元線上，及 放大被感應單胞資料；及其中位元線感測放大器接收在 寫入操作區中之高壓準位，在寫入操作區，響應寫入命 令而位元線上的外部輸入資料被儲存在記憶體單胞中。 1 5 .如申請專利範圍第1 2項之半導體記憶體裝置，其中拉升 單元包含： 供應電源，形成在驅動電壓產生裝置的輸出端和位元 線感測放大器的驅動電壓端之間； 開關裝置，用以導通或關閉在重新儲存區或寫入區電 源供應；及 拉升單元，用以在重新儲存區或寫入區增加開關裝置 的輸出準位。 1 6 .如申請專利範圍第1 5項之半導體記憶體裝置，其中拉升 控制訊號產生裝置包含： 用以產生控制訊號之控制訊號產生器，其係響應命令 訊號，在預充電區和寫入區被活化； 用以緩衝控制訊號和控制開關裝置之開關控制訊號產 生裝置；及 用以緩衝且延遲控制訊號之拉升訊號產生裝置。 1 7 .如申請專利範圍第1 6項之半導體記憶體裝置，其中開關 裝置包含響應開關控制訊號，轉移電源供應電壓之MOS Ι301Φ# 電晶體。 1 8 .如申請專利範圍第1 6項之半導體記憶體裝置，其中拉升 單元包含NMOS電晶體，其具有源極和汲極連接到拉升 訊號，而閘極接收開關裝置的輸出訊號。 1 9 .如申請專利範圍第1 6項之半導體記憶體裝置，其中開關 控制訊號和拉升訊號係在重新儲存區和寫入區被活化， 及其中開關控制訊號係在拉升訊號被活化之前被活化。 20 . —種用以驅動半導體記憶體裝置之方法，包含下列步驟： 使用外部電壓準位，將對應於在位元線上被感應之單 胞資料的電壓準位放大； 使用高於外部電壓準位之高壓準位，重新儲存在位元 線上被放大之電壓準位；及 非活化字元線及預充電位元線。 21 . —種用以驅動半導體記憶體裝置之方法，包含下列步驟： 當藉由第一高壓準位活化字元線時，使用外部電壓準 位，將對應於在位元線上被感應之單胞資料的電壓準位放 大； 當藉由第二高壓準位活化字元線時，響應寫入命令， 將對應輸入資料之電壓準位施加到位元線上，及寫入在 位元線上之放大電壓準位，其中第二高壓準位高於第一 高壓準位；及 非活化字元線及預充電位元線。 22 .如申請專利範圍第2 1項之用以驅動半導體記憶體裝置 之方法，其中將在位元線上之電壓準位寫在記憶體單胞 -6- I3〇lWV%^ 中之步驟，包含將位元線上之放大電壓準位反相。 130197# 9彩曰修正t 柒、指定代表圖： (一）本案指定代表圖為：第（3 )圖。 (二)本代表圖之元件代表符號簡單說明： 3 10 記憶體單胞 320 高壓產生器 330 拉升控制訊號產生器 340 拉升單元 3 50 字元線解碼器/驅動器 捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式： -5-