CN100428361C - 在存储单元中迅速储存数据而无电压损耗的方法及装置 - Google Patents

在存储单元中迅速储存数据而无电压损耗的方法及装置 Download PDF

Info

Publication number
CN100428361C
CN100428361C CNB2004100455018A CN200410045501A CN100428361C CN 100428361 C CN100428361 C CN 100428361C CN B2004100455018 A CNB2004100455018 A CN B2004100455018A CN 200410045501 A CN200410045501 A CN 200410045501A CN 100428361 C CN100428361 C CN 100428361C
Authority
CN
China
Prior art keywords
voltage level
bit line
high voltage
word line
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100455018A
Other languages
English (en)
Other versions
CN1574085A (zh
Inventor
尹锡撤
李在真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1574085A publication Critical patent/CN1574085A/zh
Application granted granted Critical
Publication of CN100428361C publication Critical patent/CN100428361C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明涉及一种存储装置，尤其是一种在重新储存和写入数据时，用于防止储存在存储单元中的数据的可靠性降低的装置和方法。本发明的半导体存储装置包括：用于提高外部电压电平，然后产生第一高压电平的高压产生器；用于响应命令信号，发出在重新储存区和写入区激活的拉升控制信号的拉升控制信号产生器；用于输出来自所述高压产生器的所述第一高压电平，或响应来自所述拉升控制信号产生器的拉升控制信号而提高所述第一高压电平以便产生第二高压电平的拉升单元，其中第二高压电平高于第一高压电平；以及在重新储存区和写入区，用于使用第一高压电平驱动字线WL和用于使用来自拉升单元的第二高压电平驱动字线WL的字线驱动器。

Description

在存储单元中迅速储存数据而无电压损耗的方法及装置
技术领域
本发明涉及一种存储装置，尤其涉及一种在重新储存和写入数据时，用于防止存储单元中储存的数据可靠性降低的装置及方法。
背景技术
一般而言，为了从存储单元读取数据，要通过激活字线，将存储单元中的数据感应在位线上，然后驱动位线读出放大器，以放大在位线上的感应电压。之后，需要将位线上的放大的单位电压重新储存到存储单元。当驱动写入操作，以将来自外部电路的数据储存在存储单元中时，将位线上的放大电压的反相或非反相电压储存在存储单元中。存储操作区可以为重新储存区和写入区的其中之一，其中在位线上的该放大电压电平被储存在存储单元中。
参考图1，存储单元110连接到位线BL和字线WL，读出放大器120连接到一对位线BL和/BL。字线WL由行译码器/字线驱动器140驱动。特定字线响应通过激活命令激活的字线控制信号WL_crt，和对应通过行地址信号row_add产生的译码信号而被激活。因为单元存取晶体管为NMOS晶体管，而且当位线电势转移到单元时，临限电压Vt会应用到位线，所以会造成临限电压的电压损失。为了补偿此临限电压损失，应用高压电平Vpp到字线，而且提供高压产生器130，以产生高于存储器的外部电压电平的高压电平Vpp。驱动电压产生器160通过在读出放大器控制器(未示)中激活的使能信号rtoen和sben使能，然后将驱动电压信号RTO和SB转移到位线读出放大器120。
图2A为在逻辑高电平数据(H)被储存在单元中的情形下，重新储存操作的波形。用于字线的高压电平Vpp被激活命令激活(即，行激活信号rowact被激活)，然后当存取晶体管通过激活字线WL导通时，通过电荷分配，将单元数据感应在位线BL上。即，在位线BL上的电势增加一点，位线/BL的电势则保持在预充电平Vdd/2。结果，储存在单元中的数据电压造成位线BL和/BL之间产生电压差(ΔV)(图2A中的区域A)。
在预定感测边限时间之后，若使能信号rtoen和sben通过读出放大器控制器使能，则可以驱动驱动电压产生器160和读出放大器120，所以可以将小电压(ΔV)放大。因此，位线BL的电压电平会变成电压电平Vdd，而位线/BL的电压电平则变成接地电压电平GND(图2A中的区域B)。
虽然位线BL和/BL被分别完全放大为电压电平Vdd和接地电压电平GND，但是因为这些放大的电压电平要重新储存在存储单元中，所以字线WL应该通过重新储存操作被连续激活(图2A中的区域C)。
在完成重新储存操作之后，字线通过预充电命令被非激活，而位线BL和/BL随着小电压差的解除而被预充电(图2A中的区域D)。
图2B为在逻辑高电平数据(H)被写入存储单元的情形下，写入操作的波形。
用于字线的高压电平Vpp通过激活命令激活(即，行激活信号rowact被激活)，然后当存取晶体管通过激活字线WL导通时，通过电荷分配，将单元数据感应在位线BL上。即，在位线BL上的电势会增加一点，而位线/BL的电势则保持在预充电平Vdd/2。结果，储存在单元中的数据电压造成位线BL和/BL之间产生电压差(ΔV)(图2B中的区域A)。
在预定感测边限时间之后，若使能信号rtoen和sben通过读出放大器控制器使能，则可以驱动驱动电压产生器160和读出放大器120，所以可以将电压差(ΔV)放大。因此，位线BL的电压电平变成电压电平Vdd，而位线/BL的电压电平则变成接地电压电平GND(图2B中的区域B)。
响应写入命令，高压电平″H″通过写入驱动器(图1中未示)应用到位线BL，使得在位线BL和/BL发生高压电平的反相，而且因为字线被激活，所以单元电压就顺从位线的电势变化(图2B中的区域C)。
最后，在已完成写入操作之后，字线通过预充电命令被非激活，而位线BL和/BL则预充电到相同的电压电平。
参考图2A和图2B中的区域C，其中位线电压应用到存储单元，储存在存储单元中的单元电压低于位线电压，所以储存在存储单元中的逻辑高电平电压″H″不足以保证单元数据的可靠性。储存在存储单元中的单元电压低于位线电压的原因就是使用外部电压Vext的高压电平Vpp相对较低，所以字线上的高压电平Vpp并不能克服存取晶体管的临限电压Vt。此外，随着电路集成度的增加，因为内部操作电压减少，也会造成此问题。即，在高集成度电路设计时，因为接触制程变得更难，所以存取晶体管的尺寸会变得更小，而接触电阻会变得更高。虽然不会产生外部电压降，但是，若在接触过程有发生问题，就无法正常完成高压转移。结果，制造过程中的接触问题会使单元压降和外部压降相同。
如上所述，在传统的存储装置中，制造过程中的接触问题和外部电压降都会使存储单元中有电压降。此阻碍单元数据的可靠性的单元电压降会产生预充电压电平不被考虑的情形。
发明内容
因此，本发明的目的在于提供一种当在半导体存储装置中驱动重新储存操作和写入操作时，用于防止单元数据的可靠度降低的装置和方法。
本发明的另一目的在于提供一种用于减少写入追溯操作期间的恢复时间(tWR)的装置和方法。
根据本发明的一个方面，提供一种半导体存储装置，包括：用于提高外部电压电平，然后产生第一高压电平的高压产生装置；用于响应命令信号，发出在重新储存区和写入区激活的拉升控制信号的拉升控制信号产生装置；拉升单元，用于输出来自从高压产生装置的第一高压电平，或响应来自拉升控制信号产生装置的拉升控制信号而提高第一高压电平以产生第二高压电平，其中第二高压电平高于第一高压电平；以及在重新储存区和写入区，用于使用第一高压电平驱动字线WL和用于使用从拉升单元输出的第二高压电平驱动字线WL的字线驱动装置。
根据本发明的另一方面，提供一种用于驱动半导体存储装置的方法，包括下列步骤：响应激活命令，将字线激活在第一高压电平，并将单元数据的小电压感应在位线上，其中第一高压电平高于外部电压电平；将位线上的小电压放大；将字线激活在第二高压电平，而且将放大的电压重新储存在位线上，其中第二高压电平高于第一高压电平；以及响应预充电命令，非激活字线，且预充电位线。
根据本发明的另一方面，提供一种用于驱动半导体存储装置的方法，包括下列步骤：响应激活命令，将字线激活在第一高压电平，而且将单元数据的小电压感应在位线上，其中第一高压电平高于外部电压电平；将位线上的小电压放大；将字线激活在第二高压电平，而且将位线上的电压电平写在存储单元中，其中第二高压电平高于第一高压电平；以及响应预充电命令，非激活字线，且预充电位线。
根据本发明的另一方面，提供一种半导体存储装置，包括：使用外部电压电平产生驱动电压电平的驱动电压产生装置；响应命令信号，产生在重新储存区和写入区激活的拉升控制信号的拉升控制信号产生装置；用于从驱动电压产生装置转移驱动电压电平或提高外部电压电平以输出高于外部电压电平的高压电平的拉升装置；以及用于接收外部电压电平或来自拉升装置的高压电平，且将选取的存储单元的位线电压放大的位线读出放大器。
根据本发明的另一方面，提供一种驱动半导体存储装置的方法，包括下列步骤：使用外部电压电平，将对应感应在位线上的单元数据的电压电平放大；使用高于外部电压电平的高压电平，将放大的电压电平重新储存在位线上；以及非激活字线且预充电位线。
根据本发明的另一方面，提供一种驱动半导体存储装置的方法，包括下列步骤：当通过第一高压电平激活字线时，使用外部电压电平，将对应感应在位线上的单元数据的电压电平放大；当通过第二高压电平激活字线时，响应写入命令，将对应输入数据的电压电平应用到位线上，而且在存储单元中写入位线上放大的电压电平，其中第二高压电平高于第一高压电平；以及非激活字线并预充电位线。
附图说明
通过下述优选实施例结合附图的描述，本发明的上述及其它目的与特点将会变得更加明显，其中：
图1为传统字线和读出放大器的框图；
图2A为在逻辑高电平数据(H)被储存在图1的单元中的情形下，重新储存操作的波形图；
图2B为在逻辑高电平数据(H)被写入图1的存储单元中的情形下，写入操作的波形图；
图3为根据本发明第一实施例的字线和读出放大器的框图；
图4A为图3的拉升控制信号产生器的详细框图；
图4B为图3的拉升单元的详细框图；
图5A为根据本发明的第一实施例的重新储存操作的波形图；
图5B为根据本发明的第一实施例的写入操作的波形图；
图6为根据本发明第二实施例的字线和读出放大器的框图；及
图7为说明图6的写入操作的波形。
具体实施方式
下面，将参考附图详细说明本发明的最佳实施例。
第一实施例
参考图3，本发明第一实施例的存储装置包括：连接到字线WL和位线BL的存储单元310；提高外部电压电平Vext，然后产生高压电平Vpp的高压产生器320；响应命令信号，发出在重新储存区和写入区激活的拉升控制信号ctr_all的拉升控制信号产生器330；拉升单元340，输出来自高压产生器320的高压电平Vpp，或提高高压电平Vpp，以响应来自拉升控制信号产生器330的拉升控制信号ctr_all，产生高压脉冲电平Vpp+；及使用来自拉升单元340的高压脉冲电平Vpp+或高压电平Vpp，驱动由字线译码器所选择的字线WL的字线驱动器350(包括译码器)。
图4A为图3的拉升控制信号产生器330的详细框图，而图4B为图3的拉升单元340的详细框图。
首先，参考图4A，拉升控制信号产生器330包括：产生控制信号SEL的控制信号产生器410，其响应命令信号，如行激活信号rowact和写入信号write，在重新储存区和写入区被激活；缓冲控制信号SEL，然后产生开关控制信号SW_ctr的开关控制信号产生器420；及缓冲且延迟控制信号SEL，然后产生拉升信号CAP_ctr的拉升信号产生器430。
参考图4B，拉升单元340包括形成在高压产生器320的输出端和字线驱动器350的驱动电压端483之间的电源；在重新储存或写入区，导通或关闭电源的开关460；及在重新储存或写入区，将开关460的第一高压电平增加到第二高压电平的电容器470。
开关460包括响应开关控制信号SW_ctr，转移电源电压到电容器470的PMOS晶体管，电容器470包括具有源极和漏极连接到拉升信号CAP_ctr，而栅极则接收开关460的输出信号的NMOS晶体管。此处应该注意，开关460和电容器470可以通过不同的逻辑电路执行，以完成相同的逻辑操作。
图5A为本发明的第一实施例的重新储存操作的波形。用于字线的高压电平Vpp通过激活命令激活(即，行激活信号rowact被激活)，然后当存取晶体管通过激活的字线WL导通时，通过电荷分配，将单元数据感应在位线BL上。即，在位线BL上的电势会增加一点，而位线/BL的电势则保持在预充电准位Vdd/2。结果，储存在单元中的数据电压造成位线BL和/BL之间产生电压差ΔV(图5A中的区域A)。
在预定感测边限时间之后，驱动位线读出放大器，使得电压差(ΔV)被放大。因此，位线BL的电压电平变成电压电平Vdd，而位线/BL的电压电平则变成接地电压电平GND(图5A中的区域B)。
然后，在字线激活的状态下，在放大位线BL上的电压电平Vdd被重新储存在存储单元中(图5A的区域B)。此时，通过高压脉冲电平Vpp+激活字线WL，其中高压脉冲电平Vpp+高于高压电平Vpp，而且字线WL通过拉升控制信号产生器330和拉升单元340产生。通过应用高压脉冲电平Vpp到字线WL，在重新储存区中的单元电压保持在令人满意的高可靠性。
在完成重新储存操作之后，字线通过预充电命令被非激活，而位线BL和/BL随着电压差的解除而被预充电(图5A中的区域D)。
图5B为本发明的第一实施例的写入操作的波形。
用于字线的高压电平Vpp被激活命令激活(即，行激活信号rowact被激活)，然后当存取晶体管通过激活字线WL导通时，通过电荷分配，将单元数据感应在位线BL上。即，在位线BL上的电势增加一点，而位线/BL的电势则保持在预充电准位Vdd/2。结果，储存在单元中的数据电压造成在位线BL和/BL之间产生电压差ΔV(图5B中的区域A)。
在预定感测边限时间之后，驱动位线读出放大器，使得电压差(ΔV)被放大。因此，位线BL的电压电平会变成电压电平Vdd，而位线/BL的电压电平则变成接地电压电平GND(图5B中的区域B)。
高压电平″H″响应写入命令，通过写入驱动器(未示)应用到位线BL，使得在位线BL和/BL上的高压电平发生反相，因为字线被激活，所以单元电压就顺从位线的电势变化(图5B中的区域C)。不同于传统的存储装置，高压脉冲电平Vpp+被应用到区域C的字线WL。因此，如图5B所示，要储存在存储单元中的单元电压，在位线BL上不会有任何的数据电压损失。此外，因为应用到字线WL的高压脉冲电平VPP+的增加，造成写入恢复时间tWR缩短，所以可以迅速完成数据电压反相。
第二实施例
参考图6，本发明第二实施例的存储装置包括：连接到字线WL和位线BL的存储单元610；使用外部电压Vext产生位线读出放大器620的驱动电压电平的驱动电压(RTO)产生器630；响应命令信号，发出在重新储存区和写入区激活的拉升控制信号ctr_all的拉升控制信号产生器640；转移驱动电压(RTO)产生器630的输出信号到位线读出放大器620，或响应拉升控制信号ctr_all，产生高压驱动信号RTO+的拉升单元650。位线读出放大器620接收外部电压电平Vext的电压驱动信号RTO，或高于外部电压电平Vext的电压驱动信号RTO+，作为读出放大器信号。
因为拉升控制信号产生器640和拉升单元650与图4A和图4B中所说明的相同，所以将省略详细说明。
图7为图6的写入操作的波形图。如图7所示，在写入恢复区(图7中的区域C)，当位线读出放大器620接收高于外部电压电平Vext的电压驱动信号RTO+，作为读出放大器驱动信号时，在位线BL上的电压电平增加，而因为位线电势的增加，所以要储存在存储单元中的单元数据会增加，因此可以更加保证数据的可靠性。
另一方面，因为图7的恢复的详细程序与图5B中所说明的相同，所以虽然省略详细说明，但是本领域的普通技术人员可以很容易了解数据的读取和写入操作。
如上所述，根据本发明，存储装置可以保证数据在重新储存和写入恢复操作时的可靠性。因为数据可靠，所以存储装置的合格率会增加。此外，存储装置在很窄的操作电压下，可以得到可靠的数据，所以存储装置的合格率会增加。
虽然结合具体实施例对本发明进行了描述，但本领域的技术人员可以在不脱离权利要求所定义的本发明范围和精神的情况下，做出各种修改、增加和替换。在本发明中，拉升控制信号是使用行激活信号和写入信号所产生的；但是，本发明也可以采用其它能够检测重新储存区域或写入恢复区的信号。

Claims (22)

1.一种半导体存储装置，包括：
用于提高外部电压电平，然后产生第一高压电平的高压产生装置；
用于响应命令信号，发出在重新储存区和写入区激活的拉升控制信号的拉升控制信号产生装置；
用于输出来自所述高压产生装置的所述第一高压电平，或响应来自所述拉升控制信号产生装置的拉升控制信号而提高所述第一高压电平以便产生第二高压电平的拉升单元，其中第二高压电平高于第一高压电平；以及
在重新储存区和写入区，用于使用第一高压电平驱动字线WL和用于使用来自拉升单元的第二高压电平驱动字线WL的字线驱动装置。
2.如权利要求1所述的半导体存储装置，其中：在存储单元数据被感应在位线上以及在被感应的单元数据被放大的存储器操作区，所述字线驱动装置由第一高压电平驱动并且以第一高压电平激活字线，在位线上的存储单元数据被重新储存在存储单元中的存储器操作区，所述字线驱动装置由第二高压电平驱动并且以第二高压电平激活字线。
3.如权利要求1所述的半导体存储装置，其中：在存储单元数据被感应在位线上以及在被感应的单元数据被放大的存储器操作区，所述字线驱动装置由第一高压电平驱动并且以第一高压电平激活字线，在响应写入命令而将在位线上的外部输入数据储存在存储单元中的写入操作区，所述字线驱动装置由第二高压电平驱动并且以第二高压电平激活字线。
4.如权利要求1所述的半导体存储装置，其中：所述拉升单元包括：
形成在高压产生装置的输出端和字线驱动装置的驱动电压端之间的电源；
在重新储存区和写入区，用于导通或关闭电源的开关装置；及
在重新储存区和写入区，用于增加开关装置的第一高压电平到第二高压电平的电容器。
5.如权利要求4所述的半导体存储装置，其中：所述拉升控制信号产生装置包括：
用于响应命令信号而产生在预充电区和写入区被激活的控制信号的控制信号产生装置；
用于缓冲所述控制信号以产生用于控制所述开关装置的开关控制信号的开关控制信号产生装置；以及
用于缓冲并延迟所述控制信号以产生用于控制所述电容器的拉升信号的拉升信号产生装置，
其中，所述拉升控制信号包括所述开关控制信号和所述拉升信号。
6.如权利要求5所述的半导体存储装置，其中：所述开关装置包括响应开关控制信号而转移电源电压的MOS晶体管。
7.如权利要求5所述的半导体存储装置，其中：所述拉升单元包括其源极及漏极连接到拉升信号，而栅极接收所述开关装置的输出信号的MOS晶体管。
8.如权利要求7所述的半导体存储装置，其中：所述开关控制信号和拉升信号在重新储存区和写入区被激活，并且开关控制信号在拉升信号之前被激活。
9.一种驱动半导体存储装置的方法，包括下列步骤：
响应激活命令，将字线激活在第一高压电平，并将单元数据的小电压感应在位线上，其中第一高压电平高于外部电压电平；
将位线上的小电压放大；
将字线激活在第二高压电平，并将放大后的电压重新储存在位线上，其中第二高压电平高于第一高压电平；以及
响应预充电命令，非激活字线，并预充电位线。
10.一种驱动半导体存储装置的方法，包括下列步骤：
响应激活命令，将字线激活在第一高压电平，并将单元数据的小电压感应在位线上，其中第一高压电平高于外部电压电平；
将位线上的小电压放大；
将字线激活在第二高压电平，并将位线上的电压电平写在存储单元中，其中第二高压电平高于第一高压电平；以及
响应预充电命令，非激活字线，并预充电位线。
11.如权利要求10所述的驱动半导体存储装置的方法，其中：将位线上的电压电平写在存储单元中的步骤包括将位线上放大的电压电平反相的步骤。
12.一种半导体存储装置，包括：
使用外部电压电平来产生驱动电压电平的驱动电压产生装置；
响应命令信号，产生在重新储存区和写入区激活的拉升控制信号的拉升控制信号产生装置；
用于从驱动电压产生装置转移驱动电压电平或提高外部电压电平以输出高于外部电压电平的高压电平的拉升装置；以及
用于接收外部电压电平或来自拉升装置的高压电平，且将选取的存储单元的位线电压放大的位线读出放大器。
13.如权利要求12所述的半导体存储装置，其中：所述位线读出放大器接收其中存储单元数据被感应在位线上并且被感应的单元数据被放大的存储器操作区中的所述外部电压，以及所述位线读出放大器接收其中位线上的存储单元数据被重新储存在存储单元中的存储器操作区中的所述高压电平。
14.如权利要求12所述的半导体存储装置，其中：所述位线读出放大器接收其中存储单元数据被感应在位线上并且被感应的单元数据被放大的存储器操作区中的外部电压电平，以及所述位线读出放大器接收其中响应写入命令而将位线上的外部输入数据储存在存储单元中的写入操作区中的所述高压电平。
15.如权利要求12所述的半导体存储装置，其中：所述拉升装置包括：
形成在所述驱动电压产生装置的输出端和位线读出放大器的驱动电压端之间的电源；
在重新储存区和写入区，用于导通或关闭电源的开关装置；及
在重新储存区和写入区，用于增加开关装置的输出电平的拉升单元。
16.如权利要求15所述的半导体存储装置，其中：所述拉升控制信号产生装置包括：
用于响应命令信号而产生在预充电区和写入区被激活的控制信号的控制信号产生装置；
用于缓冲所述控制信号以产生用于控制所述开关装置的开关控制信号的开关控制信号产生装置；以及
用于缓冲并延迟所述控制信号以产生用于控制所述拉升单元的拉升信号的拉升信号产生装置，
其中，所述拉升控制信号包括所述开关控制信号和所述拉升信号。
17.如权利要求16所述的半导体存储装置，其中：所述开关装置包括响应开关控制信号而转移电源电压的MOS晶体管。
18.如权利要求16所述的半导体存储装置，其中：所述拉升单元包括其源极和漏极连接到拉升信号而栅极接收开关装置的输出信号的NMOS晶体管。
19.如权利要求16所述的半导体存储装置，其特征在于：开关控制信号和拉升信号在重新储存区和写入区被激活，并且开关控制信号在拉升信号之前被激活。
20.一种驱动半导体存储装置的方法，包括下列步骤：
使用外部电压电平，将对应感应在位线上的单元数据的电压电平放大；
使用高于外部电压电平的高压电平，重新储存位线上放大的电压电平；以及
非激活字线且预充电位线。
21.一种驱动半导体存储装置的方法，包括下列步骤：
当通过第一高压电平激活字线时，使用外部电压电平，将对应感应在位线上的单元数据的电压电平放大；
当通过第二高压电平激活字线时，响应写入命令，将对应输入数据的电压电平应用到位线上，并在存储单元中写入位线上放大的电压电平，其中第二高压电平高于第一高压电平；以及
非激活字线且预充电位线。
22.如权利要求21所述的用于驱动半导体存储装置的方法，其特征在于：将位线上放大的电压电平写在存储单元中的步骤包括将位线上放大的电压电平反相的步骤。
CNB2004100455018A 2003-05-29 2004-05-28 在存储单元中迅速储存数据而无电压损耗的方法及装置 Expired - Fee Related CN100428361C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030034310A KR100571645B1 (ko) 2003-05-29 2003-05-29 전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법및 그를 위한 메모리 장치
KR10-2003-0034310 2003-05-29

Publications (2)

Publication Number Publication Date
CN1574085A CN1574085A (zh) 2005-02-02
CN100428361C true CN100428361C (zh) 2008-10-22

Family

ID=33448290

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100455018A Expired - Fee Related CN100428361C (zh) 2003-05-29 2004-05-28 在存储单元中迅速储存数据而无电压损耗的方法及装置

Country Status (4)

Country Link
US (1) US7031202B2 (zh)
KR (1) KR100571645B1 (zh)
CN (1) CN100428361C (zh)
TW (1) TWI301978B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100628832B1 (ko) * 2004-11-10 2006-09-26 삼성전자주식회사 불휘발성 반도체 메모리 장치의 펌핑전압 발생회로
KR100837801B1 (ko) 2006-06-29 2008-06-16 주식회사 하이닉스반도체 반도체 메모리 장치
CN103730157A (zh) * 2012-10-12 2014-04-16 上海华虹集成电路有限责任公司 用于Flash EEPROM的字线驱动电路
CN103345938B (zh) * 2013-06-26 2016-09-14 上海华虹宏力半导体制造有限公司 闪存的字线控制方法及闪存的擦除方法
CN112837728B (zh) * 2021-03-10 2023-05-02 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297104A (en) * 1991-03-14 1994-03-22 Samsung Electronics Co., Ltd. Word line drive circuit of semiconductor memory device
US6104653A (en) * 1999-02-13 2000-08-15 Integrated Device Technology, Inc. Equilibration circuit and method using a pulsed equilibrate signal and a level equilibrate signal
US6160749A (en) * 1997-03-14 2000-12-12 Hyundai Electronics America Pump control circuit
US6445610B1 (en) * 1997-06-19 2002-09-03 Micron Technology, Inc. Variable voltage isolation gate and method
US6462998B1 (en) * 1999-02-13 2002-10-08 Integrated Device Technology, Inc. Programmable and electrically configurable latch timing circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03194640A (ja) 1989-12-22 1991-08-26 Mitsubishi Electric Corp 半導体装置
JPH0469893A (ja) 1990-07-09 1992-03-05 Hitachi Ltd 半導体記憶装置
JP2993714B2 (ja) 1990-08-14 1999-12-27 株式会社日立製作所 半導体記憶装置
JPH0612871A (ja) 1992-06-29 1994-01-21 Oki Micro Design Miyazaki:Kk 半導体集積回路装置
US6058069A (en) * 1999-04-12 2000-05-02 Etron Technology, Inc. Protection circuit to ensure DRAM signal in write cycle
US6556482B2 (en) * 1999-06-24 2003-04-29 Nec Electronics Corporation Semiconductor memory device
US6804655B2 (en) * 2001-02-06 2004-10-12 Cirrus Logic, Inc. Systems and methods for transmitting bursty-asnychronous data over a synchronous link
JP3874655B2 (ja) * 2001-12-06 2007-01-31 富士通株式会社 半導体記憶装置、及び半導体記憶装置のデータアクセス方法
JP2003196977A (ja) * 2001-12-27 2003-07-11 Fujitsu Ltd 半導体記憶装置のデータアクセス方法、及び半導体記憶装置
US6934899B2 (en) * 2002-01-30 2005-08-23 Etron Technology, Inc. Variable self-time scheme for write recovery by low speed tester

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297104A (en) * 1991-03-14 1994-03-22 Samsung Electronics Co., Ltd. Word line drive circuit of semiconductor memory device
US6160749A (en) * 1997-03-14 2000-12-12 Hyundai Electronics America Pump control circuit
US6445610B1 (en) * 1997-06-19 2002-09-03 Micron Technology, Inc. Variable voltage isolation gate and method
US6104653A (en) * 1999-02-13 2000-08-15 Integrated Device Technology, Inc. Equilibration circuit and method using a pulsed equilibrate signal and a level equilibrate signal
US6462998B1 (en) * 1999-02-13 2002-10-08 Integrated Device Technology, Inc. Programmable and electrically configurable latch timing circuit

Also Published As

Publication number Publication date
US7031202B2 (en) 2006-04-18
US20040240304A1 (en) 2004-12-02
TWI301978B (en) 2008-10-11
CN1574085A (zh) 2005-02-02
KR100571645B1 (ko) 2006-04-17
KR20040102725A (ko) 2004-12-08
TW200426828A (en) 2004-12-01

Similar Documents

Publication Publication Date Title
US7221606B2 (en) Semiconductor memory device for low power system comprising sense amplifier with operating voltages lower/higher than ground/voltage supply and auxiliary sense amplifier
US20070018821A1 (en) RFID device having nonvolatile ferroelectric memory device
US7668034B2 (en) Power voltage supplier of semiconductor memory device
KR100419992B1 (ko) 유니-트랜지스터 랜덤 액세스 메모리 장치 및 그것의읽기, 쓰기 그리고 리프레쉬 방법
US7184342B2 (en) Semiconductor memory device having enhanced sense amplifier
US6208550B1 (en) Ferroelectric memory device and method for operating thereof
US8503247B2 (en) Semiconductor storage apparatus, and method and system for boosting word lines
US20040017704A1 (en) Ferroelectric memory device and method for reading data from the same
CN100428361C (zh) 在存储单元中迅速储存数据而无电压损耗的方法及装置
JP4111371B2 (ja) 半導体メモリ素子及びその書き込み駆動方法
KR100621439B1 (ko) 반도체 기억 장치
KR100924331B1 (ko) 반도체 메모리 소자의 센스앰프 전원 공급 회로
US7203099B2 (en) Semiconductor memory device for low power condition
CN111292787B (zh) 具有字线电压波形的动态随机存取存储器
CN100545944C (zh) 半导体存储器装置的位线控制电路
KR102563690B1 (ko) 액세스 및 복원 아키텍처가 향상된 동적 메모리
JP2005141833A (ja) 強誘電体メモリ装置及び電子機器
CN100401421C (zh) 具有为读写放大器产生电压的电压产生电路的集成存储器
KR100596853B1 (ko) 비트라인 센스앰프
US20060092730A1 (en) Semiconductor memory device for low power condition
KR20050101855A (ko) 라이트/프리차지 플래그 발생 회로 및 이를 이용한 센스증폭기의 비트라인 분리 구동 회로
KR100632550B1 (ko) 내부 전원전압 제어 회로
KR100207503B1 (ko) 액티브 어레이 전원 공급회로
CN113948127A (zh) 具有盖写锁存于感测放大器中的数据的驱动电路的装置
CN103123806A (zh) Dram的列选择信号的控制电路及包括其的存取存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081022

Termination date: 20130528