TW200406847A - Heat processing method and heat processing apparatus - Google Patents

Heat processing method and heat processing apparatus Download PDF

Info

Publication number
TW200406847A
TW200406847A TW092121906A TW92121906A TW200406847A TW 200406847 A TW200406847 A TW 200406847A TW 092121906 A TW092121906 A TW 092121906A TW 92121906 A TW92121906 A TW 92121906A TW 200406847 A TW200406847 A TW 200406847A
Authority
TW
Taiwan
Prior art keywords
substrate
heat treatment
film thickness
substrates
thin film
Prior art date
Application number
TW092121906A
Other languages
English (en)
Other versions
TWI304617B (zh
Inventor
Toshiyuki Ikeuchi
Toru Sato
Keisuke Suzuki
Wenling Wang
Tsukasa Yonekawa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200406847A publication Critical patent/TW200406847A/zh
Application granted granted Critical
Publication of TWI304617B publication Critical patent/TWI304617B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/25—Chemistry: analytical and immunological testing including sample preparation

Description

200406847 (1) 玫、發明說明 【發明所屬之技術領域】 本發明係關於一種將半導體晶圓等之基板以多數片一 起進行熱處理之批量式的熱處理方法及熱處理裝置。 【先前技術】 在製造半導體裝置之時，對半導體晶圓（下面稱爲晶 圓）進行氧化或化學蒸氣沉積（CVD)等之熱處理。執行該熱 處理之批量式的熱處理裝置方面，習知係爲縱型熱處理裝 置。在此裝置中多數片之晶圓以架狀保持在被稱爲晶圓皿 之保持具上，例如該保持具將晶圓從例如該熱處理爐之下 方側送入於縱型之熱處理爐內。其後，將熱處理爐內之環 境做成預定之溫度的加熱環境而進行熱處理。一般，熱處 理爐之被加熱區係上下分割成多數個，每個區中設置有加 熱手段及溫度控制器而可進行溫度控制。 第1 〇圖係縱型熱處理裝置之一例的氧化處理裝置的 縱剖面圖。圖中之符號1 1係下方側形成開口的反應容器 。反應容器1 1之下端部連接有供給到反應容器1 1內之氧 化處理用之氣體、如氧氣及鹽化氫氣體的氣體供給管 12,13，及向排氣栗14延伸之排氣管15。氣體供給管 12,13在反應容器11內部爲向上直立伸出’而在該反應容 器1 1的爐頂附近開口，從此處配管而進行各種氣體之供 給。並且圖中之符號1 6係在反應容器1 1的周圍、例如在 上下方向上分割而設置之多數個加熱器’符號1 7係將多 -6- (2) (2)200406847 數片的晶圓W保持成架狀的晶圓皿。 簡單地說明使用第1 0圖之裝置的氧化處理流程，首 \ 先表面形成有矽層之例如1 40片晶圓W被移載到晶圓皿 1 7上。其後，晶圓皿1 7被運入反應容器1 1內。此時’ 利用設置在晶圓皿1 7之下端的蓋體1 8將反應容器1 1之 下端開口部1 9予以氣密地塞住。接著，將反應容器1 1內 一直地升溫到預定溫度爲止，同時將該反應容器1 1內維 持在微減壓狀態。在該狀態下，例如將氧氣及鹽化氫氣之 φ 處理氣體供給到反應容器1 1內，使晶圓W之表面形成矽 之氧化膜。 在進行上述氧化處理之時，爲了使該矽之氧化膜的膜 厚在晶圓間大致爲均勻，預先執行每個加熱器之溫度設定 値之校正作業（例如日本國特開200 1 -7704 1號特許公報（ 申請專利範圍第1項及段落0003 ))。然後，利用圖中未顯 示之溫度控制部而進行每個加熱器1 6之溫度控制，以使 各加熱器1 6被維持在上述溫度設定値。 φ 溫度設定値之校正作業中，例如，首先使形成有矽氧 化膜之毛胚晶圓以因應於做成待處理製品晶圓之配置佈局 的佈局而保持在晶圓皿1 7上。然後，以預定之溫度設定 値進行熱處理（氧化處理），使所獲得的氧化膜成爲目標値 之膜厚。然後，例如，在每個熱處理環境之區域中測定矽 氧化膜之膜厚，例如根據預先求出的膜厚之變化部分與每 個加熱器1 6之溫度設定値的變化部分之關係進行計算而 * 校正溫度設定値。 (3) (3)200406847 以一次之校正無法使膜厚曲線變成平坦之情況時，可 反覆地進行上述之校正（校正作業），以納入目標膜厚之誤 差範圍內。 然而，本發明人正在檢討，將反應容器內做成減壓環 境，使氧氣及鹽化氫氣體以預定之流量比而導入於該反應 容器內，同時，例如以1 0 0 (TC程度加熱而產生含有〇自 由基及OH自由基之活性物，而利用這些自由基在晶圓上 形成氧化膜的成膜方法。依照此方法時，與乾氧化或濕氧 化比較時其氧化力更強，因此可獲得良好膜質之氧化膜。 另一方面，在上述公報中記載有使用製品晶圓於溫度 的校正中。但是，溫度的校正作業係伴隨複數次之熱處理 而進行者，因而使用製品晶圓、尤其大口徑之晶圓的情況 時，成本之負擔變大，故並非良策。因此在溫度的校正作 業中通常使用毛胚晶圓。 但是，如上述使用自由基之氧化處理中，即使採用毛 胚晶圓而進行溫度設定値的校正作業時，會使形成於製品 晶圓上的氧化膜的膜厚面間之均勻性不佳，尤其位於處理 氣體之下游側之晶圓膜厚比位於上游側之晶圓膜厚有變成 更薄的傾向（滾動效果）。 第1 1圖係爲了把握該滾動效果所做的試驗結果。各 區域之加熱器1 6的溫度設定値係可使膜厚獲得某種程度 之面間均勻性的預測値而進行校正。然後，將晶圓W滿 載於晶圓皿1 7上。所有的晶圓W爲使用毛胚晶圓之情形 、表面上承載有溝槽構造之晶圓（溝槽晶圓）22片之情形、 (4) (4)200406847 及承載有溝槽晶圓3 9片之情形三個方面，使每個在同樣 條件下利用自由基做氧化處理，而測定每個之膜厚曲線。 ♦係對應於所有的晶圓爲毛胚晶圓之結果。▲係對應於使 用22片之溝槽晶圓之結果。係對應於使用39片之溝槽 晶Η之結果。 由這些結果可了解，形成有十分厚的氧化膜之毛胚晶 圓方面，可發現下游側的晶圓之膜厚多少有變薄的傾向’ 因而面間均勻性不會那麼差。但是，使用溝槽晶圓之情形 中，位於下游側之晶圓膜厚的變薄傾向很強，隨著溝槽晶 圓之片數增加時，此傾向更強。 其原因方面，本發明人考慮如下。即，具有深溝圖型 的晶圓（溝槽晶圓）其表面積大，因而推測其自由基的消耗 量應很多。相對於此點，毛胚晶圓係在不具圖型之平坦表 面上形成有厚的氧化膜，因此推測該氧化膜表面之自由基 的消耗量應比溝槽晶圓更少。 另一方面，處理氣體之流量增加時，各基板中膜厚的 面內均勻性會降低，並且反應容器1 1內的壓力會增加， 因而容易使自由基失去活性，使使其壽命變短。從而，無 法使流量設定成那麼大。因而，在使用自由基之氧化處理 中，習知之方法會受到滾動效果的影響，使氧化膜的膜質 上欲確保高的面間均勻性變成很困難。 並且，因應於製品晶圓之配置佈局而決定溫度等之處 理條件時，處理條件的設定作業很麻煩。並且，在熱處理 時因應承載於晶圓皿上之製品晶圓片數或配置佈局的處理 -9 - (5) (5)200406847 條件、例如設定反應容器之各區域的溫度、壓力、氣體流 量、處理時間等之時，亦有很容易產生操作失誤的問題。 · 【發明內容】 本發明係基於上述之事情而發展成功者’其目的在提 供一種技術，其可將複數之基板一起進行熱處理’而在各 個基板的表面上形成薄膜之時，可提高該薄膜的膜厚之面 間均勻性。並且本發明之另一目的在提供一種技術，不論 φ 熱處理之製品片數爲何，均可獲得同樣的處理結果，而且 操作員之負擔少。 本發明係一種熱處理方法，其係包含有：具有下列熱 處理過程群： 將複數之基板保持在基板保持具上的過程，及 將該基板保持具送入反應容器內之過程，及 將該反應容器內之熱處理環境的複數區域，利用複數 之加熱手段而分別加熱的過程，及 參 將處理氣體導入該反應容器內而在上述複數之基板的 表面上形成薄膜的過程， 之熱處理方法，其特徵爲：該熱處理方法具備有： 第1熱處理過程，其係使用薄膜形成時處理氣體的消 耗量比製品基板更少的複數第1基板做爲上述複數之基板 ，而實施該熱處理過程群，及 第1測定過程，其將形成於上述之第1基板表面上的 薄膜之膜厚在每個上述反應容器內之熱處理環境的複數區 -10- (6) (6)200406847 域中進行測定，及 第1設定過程，其係根據在該第1測定過程之測定結 果而設定複數之加熱手段之每個溫度設定値，而使在每個 複數區域中測定之該每個膜厚與形成於製品基板上之薄膜 的目標膜厚爲大致相同的値，及 第2熱處理過程，其係使用薄膜形成之時處理氣體的 消耗量比上述第1基板更多的複數之第2基板做爲上述複 數之基板，並且使用每個上述之加熱手段在上述第1設定 過程所設定之各個溫度設定値，而實施上述熱處理過程群 ，及 第2測定過程，其將形成於上述第2基板表面上的薄 膜之膜厚在每個上述反應容器內之熱處理環境的複數區域 中進行測定，及 第2校正過程，其係根據在上述第2測定過程之測定 結果而校正複數之加熱手段之每個溫度設定値，以使在每 個複數區域中所測定之上述每個膜厚與形成於製品基板上 之薄膜的目標膜厚爲大致相同之値，及 第3熱處理過程，其使用至少複數之製品基板做爲上 述複數之基板’並且使用每個上述加熱手段在上述第2校 正過程所校正之各個溫度設定値’而實施上述熱處理過程 群。 在此，所謂反應容器內之熱處理環境的複數區域並非 物理上進行區分之意’區域之間的邊界也沒有很明顯。重 要的是，各加熱手段係對應於受到加熱之每個區域而設置 -11 - (7) (7)200406847 並且，關於薄膜之膜厚測定方面，除了直接測定在第 1基板乃至第2基板上的薄膜之膜厚以外，也包含有將複 數之第1基板乃至第2基板之一部分置換成測定用之監視 器基板而進行熱處理，其後以形成於監視器基板上之薄膜 的膜厚做成於第1基板乃至第2基板上的薄膜之膜厚的形 態。在後者之中，監視器基板較佳爲以一定間隔而配置。 依照本發明，因爲利用處理氣體的消耗量比製品基板 更少的第1基板而設定熱處理時之溫度設定値，且利用處 理氣體的消耗量比該第1基板更多的複數之第2基板而校 正該溫度設定値之故，即使滾動效果（由於處理氣體之上 游側的基板消耗處理氣體，而使形成於處理氣體之下游側 之基板上的薄膜之膜厚變薄之現象）存在之情況下，由滾 動效果所產生與目標膜厚之差異部分可利用溫度設定値之 校正而抵消。因此，使用校正後之溫度設定値而進行的熱 處理中，區域間的製品基板上的薄膜之膜厚可獲得高均勻 性。 較佳爲，上述第1設定過程及第2校正過程係分別根 據預先求得之溫度設定値的變化量與薄膜之膜厚的變化量 之關係而進行者。 並且，例如在上述熱處理過程群中，上述處理氣體被 活性化而產生活性種，利用該活性種可於基板之表面上形 成如矽氧化膜般之氧化膜。此時，例如上述處理氣體含有 氫氣及氧氣。此時，該第1基板較佳爲預先形成平均膜厚 -12- (8) (8)200406847 爲50奈米以上之氧化膜的基板，並且此時，上述第2基 板較佳爲裸矽基板。 或者，例如在上述熱處理過程群中係利用化學蒸氣沉 積法在基板之表面上形成薄膜。此情況下’上述第1基板 較佳係爲表面未形成有圖型之基板，而上述第2基板較佳 係爲表面形成有圖型之基板。 一般，在上述第1熱處理過程中，基板保持具中之被 處理基板的保持領域上滿載有第1基板，而在上述第2熱 處理過程中，基板保持具中之被處理基板的保持領域上滿 載有第2基板。 上述第3熱處理過程中，雖然亦可使基板保持具中之 被處理基板的保持領域上滿載有製品基板，但是亦可僅承 載較少片數的製品基板。在後者之情況時，最好在基板保 持具中之被處理基板的保持領域中，導入反應容器內的處 理氣體之流動的上游側之一部分上承載有製品基板，而下 游側之其餘部分上承載有第1基板。此時，不論一個批量 處理的製品片數爲何，均可獲得同樣的熱處理結果。而且 ，因爲反應容器內之各區域的溫度設定値均爲共同，因此 操作員的負擔得以減輕，故可防止溫度設定的失誤。 而上述第2熱處理過程及第3熱處理過程在反應容器 內之壓力、處理氣體之流量及熱處理時間方面均可爲共同 〇 並且，本發明係關於一種熱處理裝置，其特徵爲··具 備有： -13- (9) (9)200406847 保持複數之基板的基板保持具，及 該基板保持具被送入的反應容器，及 將該反應容器內之熱處理環境的複數區域分別加熱的 複數之加熱手段，及 爲了在上述複數之基板的表面上形成薄膜而將處理氣 體導入該反應容器內之處理氣體導入手段，及 溫度設定部，其可設定複數之加熱手段的每個溫度設 定値，而對薄膜形成時處理氣體之消耗量比製品基板更少 的複數之第1基板實施熱處理，並根據形成於上述第1基 板表面上的薄膜之膜厚，使在每個複數區域中所測定之該 每個膜厚與形成於製品基板上的薄膜之目標膜厚爲大致相 同的値，及 溫度校正部，其可校正複數之加熱手段的每個溫度設 定値，並依照在溫度設定部所設定之各溫度設定値而對薄 膜形成時處理氣體之消耗量比該第1基板更多的複數之第 2基板實施熱處理，且根據形成於上述之第2基板表面上 的薄膜之膜厚，使在每個複數區域中所測定之該每個膜厚 與形成於製品基板上的薄膜之目標膜厚爲大致相同的値， 及 製品基板熱處理部，其依照以溫度校正部所校正之各 溫度設定値，而對至少複數之製品基板實施該熱處理。 例如，對複數之第1基板實施熱處理之時，基板保持 具中之被處理基板的保持領域上滿載有第1基板’而對複 數之第2基板實施熱處理之時，基板保持具中之被處理基 -14- (10) (10)200406847 板的保持領域上滿載有第2基板。 最好，熱處理裝置更具備有將基板移載到基板保持具 ’ 的基板移載手段，該製品基板熱處理部在對至少複數之製 品基板實施該熱處理之時，可控制該基板移載手段，而使 基板保持具中之被處理基板的保持領域中，導入反應容器 內的處理氣體之流動的上游側之一部分承載有製品基板， 而下游側之其餘部分承載有第1基板。 並且，最好上述製品基板熱處理部具有判斷製品基板 φ 之片數的判斷部。 或者，本發明係關於一種控制裝置，其係使用於具備 有：保持複數之基板的基板保持具，及該基板保持具被送 入的反應容器，及將該反應容器內之熱處理環境的複數區 域分別加熱的複數之加熱手段，及將處理氣體被導入該反 應容器內而在上述複數之基板的表面上形成薄膜之處理氣 體導入手段的熱處理裝置中之控制裝置，其特徵爲：具備 有： · 溫度設定部，其可設定複數之加熱手段的每個溫度設 定値，而對薄膜形成時處理氣體之消耗量比製品基板更少 的複數之第1基板實施熱處理，並根據形成於上述之第1 基板表面上的薄膜之膜厚，使在每個複數區域中所測定之 該每個膜厚與形成於製品基板上的薄膜之目標膜厚爲大致 相同的値，及 溫度校正部，其可校正複數之加熱手段的每個溫度設 _ 定値，並依照以溫度設定程式所設定之各溫度設定値而對 · -15- (11) (11)200406847 薄膜形成時之處理氣體消耗量比該第1基板更多的複數之 第2基板實施熱處理’且根據形成於上述之第2基板表面 上的薄膜之膜厚，使在每個複數區域中所測定之該每個膜 厚與形成於製品基板上的薄膜之目標膜厚爲大致相同的値 〇 或者，本發明係關於一種控制程式，其係使用於具備 有：保持複數之基板的基板保持具，及該基板保持具被送 入的反應容器，及將該反應容器內之熱處理環境的複數區 域分別加熱的複數之加熱手段，及將處理氣體被導入該反 應容器內而在上述複數之基板的表面上形成薄膜之處理氣 體導入手段的熱處理裝置中的控制程式，其特徵爲：具備 有： 溫度設定程式，其可設定複數之加熱手段的每個溫度 設定値，而對薄膜形成時之處理氣體消耗量比製品基板更 少的複數之第1基板實施熱處理，並根據形成於上述之第 1基板表面上的薄膜之膜厚，使在每個複數區域中所測定 之該每個膜厚與形成於製品基板上的薄膜之目標膜厚爲大 致相同的値，及 溫度校正程式，其可校正複數之加熱手段的每個溫度 設定値，並依照以溫度設定程式所設定之各溫度設定値而 對薄膜形成時之處理氣體消耗量比該第〗基板更多的複數 之第2基板實施熱處理，且根據形成於上述之第2基板表 面上的薄膜之膜厚，使在每個複數區域中所測定之該每個 膜厚與形成於製品基板上的薄膜之目標膜厚爲大致相同的 -16- (12) (12)200406847
【實施方式】 下面將以縱型熱處理裝置之氧化處理裝置說明本發明 之一個實施形態。第1圖係顯示本發明之實施形態的氧化 處理裝置縱剖面圖。縱型之加熱爐21具有：例如塡塞於 爐頂部的筒狀之隔熱體2 2，及成爲沿著該隔熱體2 2之內 壁面而設置於周方向上的加熱手段、例如由電阻發熱體所 形成的加熱器2。加熱爐21之下端部固定在基座體23上 。加熱器2被分割成例如4段（加熱器2a，2b，2c，2d)，因而 在上下方向之複數之每個區域中可個別地加熱控制。並且 ，加熱爐2 1之中構成有反應容器，其僅上端被閉塞，同 時其內部設置有形成熱處理環境之縱型的例如以石英製成 之反應管24。該反應管24例如經由筒狀之隔熱構件2 5 而固定在基座體23上。 反應管24之下端附近連接有，經由閥V 1而配管到 排氣泵26a的排氣管26，及第1氣體供給管27，及第2 氣體供給管2 8。第1氣體供給管2 7之一端係連接到第1 處理氣體供給源27a，其經由閥V2而進行例如氧氣之第1 處理氣體的供給。第1氣體供給管2 7在閥V2之下游側 分歧成2支（第1氣體供給管27b，2 7c)。第2氣體供給管 28之一端連接到第2處理氣體供給源28a，其經由閥V3 而進行例如氫氣之第2處理氣體的供給。第2氣體供給管 2 8在閥 V 3之下游側分歧成2支（第2氣體供給管 (13) (13)200406847 28b，28c)。然後，第1氣體供給管27b及27c與第2氣體 供給管28b及28c之另一端側從外面貫通隔熱構件25而 進行配管。第1氣體供給管27b及第2氣體供給管28b在 反應管24之內部朝向垂直上方直立地伸出，這些之前端 係位於該反應管2 4之爐頂部附近。本實施形態之第1氣 體供給管27b及第2氣體供給管28b的前端部設置成折彎 狀而在反應管24之中心部附近可將處理氣體朝向爐頂部 吹氣。第1氣體供給管27c與第2氣體供給管28c之前端 係位於該反應管2 4之下部，使後述之晶圓皿3在被送入 反應管24內之時，處理氣體可供給到該晶圓皿3之基板 保持領域的下方側上。並且，圖中2 7 d，2 7 e，2 8 d，2 8 e係由 質量流動控制器所形成的流量調節手段。 再者，此氧化處理裝置具備有做爲基板之晶圓W的 保持具之晶圓皿3。晶圓皿3係構成爲例如在天板3 1及 底板3 2之間具有複數之支柱3 3，由形成於支柱3 3上而 圖中未顯示的溝將晶圓W之周緣保持成棚架狀。晶圓皿3 經由保溫筒3 5而載置於可使反應管24之下端的開口部 24a開閉之蓋體34之上。蓋體34被設置在皿升降器30 上。利用該皿升降器3 0之升降而使晶圓皿3朝向加熱爐 2 1 (反應管24)進行送出或送入。而皿升降器30上例如亦 可設置有馬達等之旋轉機構，在過程中該旋轉機構使晶圓 皿3在垂直軸周圍旋轉。 其次參照第2圖，將說明上述構成元素與控制系之關 係。圖中符號4係爲控制部，其係與控制各加熱器 -18- (14) (14)200406847 2(2a〜2d)用的溫度控制器5(5a，5b，5c，5d)連接。因而，控 制部4具備有經由移載控制器5 1而控制圖中未顯示之晶 圓移載手段之功能。此處之晶圓移載手段不僅指對晶圓皿 3執行晶圓W的交接之晶圓臂，其也包含在晶圓臂之移取 位置上輸送晶圓匣之圖中未顯示的匣移載機。本實施形態 之縱型熱處理裝置中，除了在匣C內準備有製品W3以外 ，爲了進行加熱器2(2a〜2d)之溫度設定値的調整（校正）作 業，在匣C內也準備有毛胚晶圓W1及裸晶圓W2。這些 φ 晶圓（W1，W2，W 3)利用晶圓移載手段而移載到晶圓皿3上 〇 再者並且，例如在縱型熱處理裝置之附近設置有測定 晶圓W之膜厚的膜厚測定部6。控制部4亦與該膜厚測定 部6連接。膜厚測定部6被構成爲，在後述各加熱器 2 (2 a〜2d)之溫度設定値的校正作業中，測定例如形成在毛 胚晶圓W 1及裸晶圓W2各個之表面上的薄膜之膜厚，並 且使該測定値的信號被送到控制部4。 · 在此以對應記載於申請專利範圍中之文句而說明時， 毛胚晶圓W1係相當於處理氣體（此例中爲自由基）消耗量 比製品基板更少的複數之第1基板，其係在未形成圖型的 平坦表面上形成有充分厚度的矽氧化膜而幾乎未發現有上 述滾動效果之影響的程度者。裸晶圓W2係相當於處理氣 體（此例中爲自由基）的消耗量比該第1基板更多的複數之 第2基板，其係在未形成圖型的平坦表面上露出有矽之晶 圓者。 -19- (15) (15)200406847 其次，將說明控制部4之構成。如第3圖所示，溫度 控制器5(5 a〜5 d)、移載控制器51及膜厚測定部6被構成 爲依照來自於控制部4內之CPU4〗的控制信號而進行各 控制對象的控制。並且，控制部4內分別連接到匯流排 40、輸入部42、處理方法（recipe)儲存部43、程式儲存部 44及記憶部45。 輸入部4 2係爲例如執行在氧化處理中參數之輸入、 或者儲存於處理方法儲存部4 3內之處理方法之選擇者， 其例如可由設置在裝置前面的觸控面板或鍵盤操作部等所 構成。 處理方法儲存部43中預先多數地準備有：晶圓之種 類、積載於晶圓皿3上之晶圓片數、及/或因應於其配置 佈局等而形成在晶圓上之薄膜的目標膜厚、處理氣體的流 量、及壓力等記錄之處理方法（recipe)。 程式儲存部44中儲存有：第1程式，其可在使用毛 胚晶圓W1而進行氧化處理之後，進行各加熱器2(2a〜2d) 之溫度設定値之設定’以使反應管24內熱處理環境之各 區域之毛胚晶圓W 1的膜厚大致與製品晶圓W 3的目標膜 厚爲同一値；及第2程式’在根據該弟1程式所设疋之溫 度設定値而對裸晶圓W2進行氧化處理後’其可根據上述 各區域之裸晶圓W2之膜厚及製品晶圓W 3的目標膜厚而 進行上述溫度設定値之校正；及第3程式’其可使用校正 後之溫度設定値而對製品晶圓W 3進行熱處理。 記憶部4 5係記憶對應於由膜厚測定部6所獲得之加 -20- (16) (16)200406847 熱器2a〜2d之各區域的晶圓表面的氧化膜之膜厚或溫度設 定値等者。 而處理方法儲存部43、程式儲存部44及記憶部45 實際上任何一個係以例如稱爲半導體記憶體或硬碟機之電 腦用記憶媒體而實現者，在第3圖中方便上以方塊表示之 〇 其次，參照第4圖所示之工程圖而說明本實施形態之 作用。 最開始，如步驟S 1所示，在輸入部42中將使用毛胚 晶圓W1的氧化處理所需要的參數輸入。此步驟S 1中執 行與從此進行氧化處理之製品晶圓用之處理方法（例如氣 體流量、反應管24內之壓力及處理時間等）相同的參數輸 入。在步驟S1之輸入作業中’操作員可將各種參數一個 個輸入，或亦可將預先準備的處理方法從處理方法儲存部 43選擇出來。 參數輸入之後，例如利用輸入部42之操作而開始對 毛胚晶圓W 1進行氧化處理（步驟S 2)。此氧化處理係利用 第1程式而實施。如後述一般，即使在使用其他晶圓（裸 晶圓W2及製品晶圓W3)的處理中，除了溫度設定値以外 的氧化處理參數、及移載到晶圓皿3之晶圓的配置佈局均 可設定爲共同。從而，這些條件在第2及3程式中也同樣 地被使用。而所謂晶圓的配置佈局爲共同之事，並不限於 晶圓片數及晶圓皿3之保持溝（狹槽）的號碼（那一種段號 之保持溝之號碼）完全相同的情形’例如只要以某種處理 (17) (17)200406847 方法進行熱處理時可獲得良好的面間均勻性之佈局即可。 晶圓的配置佈局方面，例如製品晶圓欲以滿載批量處 理之情形，即晶圓皿3之製品晶圓之保持領域上滿載製品 晶圓而欲進行處理之情況中，該製品晶圓之保持領域上係 滿載有毛胚晶圓W 1。 而本發明並非限於晶圓皿3之晶圓毫無間隙而承載的 形態，例如亦可在該製品晶圓之保持領域上尙剩下空的領 域而保持製品晶圓。 其次，對毛胚晶圓W 1進行氧化處理。將簡單地說明 該過程之流程。 首先，利用圖中未顯示之晶圓移載手段，依照對晶圓 皿3所設定的配置佈局而將毛胚晶圓W 1移載。因而，使 毛胚晶圓W 1在晶圓皿3上沿上下方向保持成棚架狀。其 後，晶圓皿3被送入反應容器內。 然後，反應管24內之壓力一直被減壓到預定之真空 度，同時熱處理環境一直被升溫到成爲各加熱器2(2a〜2d) 對每個區域之溫度設定値爲止。然後，將氧氣〇2及氫氣 H2供給到反應管24內，而將反應管24內之壓力維持在 例如0.35托爾（約46.6Pa)。熱處理環境之溫度則維持在 約1000 °C之程度。並且，〇2氣體及H2氣體之流量方面被 調節成例如使 〇2 : H2 = 9 : 1。利用各流量調節手段 2 7d，2 7e，28d，2 8e而調整第1氣體供給管27b，27c與第2 氣體供給管28b，2 8c個別之流量。在此處，僅從延伸到反 應管24之第1氣體供給管27b與第2氣體供給管28b進 (18) (18)200406847 行氣體的供給。此情形係使來自於晶圓皿3之上方所供給 的〇2氣體及H2氣體在減壓高溫下被活性化，例如變成0 自由基或OH自由基等之活性·種而向下方側輸送。隨著在 各晶圓之表面進行氧化反應。 上述風化處理終了之時’毛胚晶圓W1從縱型熱處理 裝置輸出而朝向膜厚測定部6運入。然後，如步驟S 3所 不，在膜厚測定邰6上測定毛胚晶圓W 1上之膜厚。在此 ，雖然方便上使毛胚晶圓W 1被滿載而使毛胚晶圓W 1本 身的膜厚被測定，但是實際上毛胚晶圓W 1已經形成有氧 化膜之故，因而無法測定其上所形成的氧化膜之膜厚。此 情況下，在毛胚晶圓W 1之配列群之中以預定間隔設定之 監視器晶圓保持領域上保持有以監視基板、例如裸晶圓所 製成的監視器晶圓，因而測定該監視器晶圓上的膜厚，並 以該膜厚被做爲毛胚晶圓W 1之膜厚測定値。如此地配置 監視器晶圓時，若使毛胚晶圓W 1滿載於其他的保持領域 上的話，實質上等於毛胚晶圓W 1滿載於保持領域上之情 況。 膜厚測定係例如對應於各加熱器2a〜2d之熱處理環境 之每個區域而進彳7。例如，測定每個區域各一片共計4片 份之膜厚之時，這些膜厚T(T1,T2，T3，T4 :對應各區域之 毛胚晶圓W 1的膜厚）的數據被送到控制部4。然後，利用 第1程式而判斷膜厚Τ 1〜Τ4中之任何一個是否在製品晶 圓的目標膜厚之誤差範圍內。 若任何一個膜厚均落在該誤差範圍內的話，則不改變 -23- (19) (19)200406847 此次之熱處理所使用之各加熱器2(2a〜2d)的溫度設定値。 另一方面，這些膜厚 T1〜T4中之任何一個若違離該目標 膜厚一個預定量時，則調整溫度設定値（步驟S4)，以使這 些膜厚T1〜T4與目標膜厚變成大致爲同一値。 溫度設定値之調整方面，爲了使膜厚之測定値大致等 於目標膜厚，而根據預先求得之膜厚變化部分與溫度設定 値之變化部分的關係，計算出溫度設定値從現在的値之變 化多少最佳。因而，可算出在此次之處理條件中實現目標 膜厚之適當溫度設定値。而使用第1程式時之「膜厚變化 部分與溫度設定値之變化部分的關係」方面，係使用例如 對應於測定之膜厚値，使溫度設定値上升1°C時膜厚增減 多少奈米之溫度與膜厚變化量對應表。具體上，例如溫度 設定値爲y 1時膜厚測定値爲X1，目標膜厚之測定値爲 ，膜厚變化部分與溫度設定値之變化部分的關係爲△ y/ △ X之時，溫度設定値變成yi+U〇-xi) · △ y/Δ X。 如以上所述，利用該採用毛胚晶圓w1的氧化處理而 算出適當的溫度設定値之時’如步驟s 5所示’該溫度設 定値被記憶到記憶部4 5中。因此’溫度設定値之設定完 成。在此之第5圖係顯示氧化處理後之晶圓的膜厚曲線之 特性圖。縱軸表示膜厚’橫軸表示晶圓皿3中晶圓狹槽之 位置。橫軸中第1段（左端）爲最上段’第1 4 0段（右端）係 最下段。此第5圖中’ ♦處所顯示的膜厚曲線係使用在此 步驟S5中所設定的溫度設定値’目標膜厚係爲14.7奈米 ，以毛胚晶圓W 1進行氧化處理之時的膜厚曲線。此情況 -24- (20) (20)200406847 係將各加熱器2(2a〜2d)之溫度設定値被設定成使任何一個 區域中之氧化膜的膜厚大致與目標膜厚相同之時可'淸楚了 解。 如上所述，以毛胚晶圓W 1進行溫度設定作業之後’ 第2基板之裸晶圓W2被移載到晶圓皿3中之製品晶圓 W3的保持領域中，而進行步驟S6所顯示的氧化處理。在 此係使用不久前記憶之新的各加熱器2(2a〜2d)之溫度設定 値。溫度設定値以外的條件方面與步驟S 2之氧化處理係 爲同一條件。 氧化處理完成之後，裸晶圓W2從縱型熱處理裝置中 送出，且朝向膜厚測定部6被送入。然後’如步驟S 7所 顯示，測定裸晶圓 W2之膜厚。因此，可獲得膜厚 T，（ T 1，； T 2，，T 3，，T 4，：對應各區域之裸晶圓的膜厚）。裸晶 圓W2在表面全體上露出矽之故，使自由基之消耗量很多 。從而，在處理氣體之下游側無法供給充分之量的自由基 。因此，即使利用該採用毛胚晶圓W 1所得之溫度設定値 而進行氧化處理之時，膜厚曲線在目標膜厚附近無法成爲 平坦。例如目標膜厚做成1 4.7奈米之時，如第5圖之◊ 所示，該膜厚曲線變成彎到右下方，因而使膜厚變薄成最 大爲0.7〜1.0奈米之程度。 如此而獲得膜厚T ’時，利用第2程式而進行步驟S 8 中顯示的溫度設定値之校正。即，使用如裸晶圓W2 一般 容易產生滾動效果之種類的晶圓之時進行溫度設定値之校 正，而使膜厚曲線與目標膜厚大致相同（平坦）。 -25- (21) (21)200406847 該校正方面將以第5圖而具體地說明。 在步驟S7終了之時點，對應於各加熱器2(2a〜2d)之 各區域的目標膜厚均做成大致爲14.7奈米。但是，實際 上如第5圖所示’各膜厚T1 ’〜T4,係爲比目標膜厚更低的 膜厚，並且，各膜厚T1’〜T4’與目標膜厚之膜厚差各異。 如上所述者，第5圖♦處所顯示的膜厚曲線係使用自由基 消耗少的毛胚晶圓W 1之時的毛胚晶圓上之氧化膜者。並 且◊處所威不的膜厚曲線係使用自由基消耗多的裸晶Η W2之時的裸晶圓上之氧化膜者。前者之中完全沒有或者 幾乎沒有滾動效果。後者之中則滾動效果很大。即，圖中 之♦及◊之差係爲根據兩者之滾動效果的膜厚差。 在此，第2程式爲了使根據上述之滾動效果的膜厚差 被抵消，因而決定（校正）各加熱器2(2a〜2d)之溫度設定値 ，以使各區域中之目標膜厚做成爲例如僅現在之目標膜與 膜厚T，之差的部分的厚度，即可獲得例如毛胚晶圓W 1上 之氧化膜方面在第5圖中之◊處所顯示的膜厚曲線。在決 定該溫度設定値之時，如上所述使用預先求得的膜厚變化 部分與溫度設定値之變化部分的關係，而算出每個區域（ 每個加熱器）之個別的溫度設定値。 然後，如步驟S 9所示，校正後之溫度設定値被記億 到記憶部4 5中。 然而，如步驟s 1 0所示，例如在步驟s 1所設定的氧 化處理條件中的溫度設定値方面’係使在步驟s 8校正的 溫度設定値寫入處理方法中，而後將該處理方法儲存到處 -26- (22) (22)200406847 理方法儲存部4 3內。 其後，使用該處理方法而對製品晶圓進行同樣的氧化 處理（步驟S 1 1 )。 依照以上所述之本實施形態時，對晶圓的氧化處理（ 熱處理）以批量方式進行而在各晶圓的表面形成氧化膜之 際，使用完全沒有或者幾乎沒有滾動效果（晶圓上之氧化 膜由於自由基之消耗而產生下游側之晶圓上的氧化膜之膜 厚變薄之現象）之毛胚晶圓W1而進行溫度設定値之校正 ，其次使用具有滾動效果之裸晶圓W2而利用其滾動效果 求出從目標膜厚之膜厚減少量，將溫度設定値提高，而補 償該膜厚之減少量、亦即利用滾動效果之膜厚差。從而， 使用如此設定之溫度設定値而對製品晶圓W3進行氧化處 理之時，滾動效果被抵消，因而使晶圓上之氧化膜的膜厚 可在區域間獲得高的均勻性。 並且，利用該採用完全沒有或者幾乎沒有滾動效果之 毛胚晶圓W 1的氧化處理而校正溫度設定値，然後利用出 現有滾動效果之裸晶圓W2的氧化處理而求出由於滾動效 果而從目標膜厚的偏差量，因應於該偏差量再調整溫度設 定値，因此與例如使用製品晶圓W3而以嘗試錯誤方式校 正溫度設定値之情形比較，其溫度設定値之校正作業更容 易。 而本實施形態中使用的裸晶圓係視同製品晶圓而使用 者。因此，與製品晶圓同樣地爲消耗處理氣體之晶圓的話 ，可以具有圖型，而圖型之形狀也不限定。例如，若製品 -27- (23) (23)200406847 晶圓爲預先在表面上形成圖型者的話，亦可以使用製品晶 圓之真品或形成同樣圖型的晶圓以取代裸晶圓。 但是，最近晶圓有以小量多品種方式生產的傾向。因 此，亦有製品晶圓片數在未裝滿晶圓皿之最大製品晶圓承 載片數之狀態下將製品晶圓進行熱處理之情形。將以較佳 之實施形態說明此情況。在此實施形態中也與上一個實施 形態同樣地，進行第4圖所示之各步驟S1〜S10。即，在 晶圓皿3中製品晶圓的保持領域上滿載有爲第1基板的毛 胚晶圓W1的情況下，進行第4圖之步驟S2中之毛胚晶 圓W 1的熱處理，並且該保持領域上滿載有爲第2基板的 裸晶圓W2的情況下，進行第4圖之步驟S 6中之裸晶圓 W2的熱處理。 第6圖係顯示該實施形態之圖。已設定之溫度設定値 ，即在第4圖所示之步驟S 8中校正的溫度設定値被儲存 到控制部4之圖中未顯示的記憶部中。然後，對製品晶圓 W3進行熱處理之情況中，控制部4判斷以一批量進行處 理之製品晶圓W 3片數。該判斷例如係根據來自於前工程 之實施站的電腦以連線送來的片數資訊’或來自於設置於 熱處理裝置中的映射感測器的片數資訊而利用CPU進行 〇 其次，控制部4經由控制器5 1而控制晶圓移載手段 5 2，晶圓移載手段5 2係從第2圖所示之晶圓匣C內將製 品晶圓W 3取出而移載到晶圓皿3 °此時’如第6圖所示 ，在晶圓皿3之製品晶圓W3的保持領域之中’從供給到 -28- (24) (24)200406847 反應容器的處理氣體之流動的上游側（此例中爲上方側）將 製品晶圓W3塞滿而移載，因而成爲滿載之狀態。其後， _ 晶圓皿3被送入反應容器內而進行熱處理，因而在製品晶 t 圓 W3上形成氧化膜。在該熱處理中，不論製品晶圓 W3 之片數有多少均使用儲存於記憶部之上述溫度設定値。並 且，溫度之外的處理參數、如反應容器內的壓力、處理氣 體的流量及熱處理之時間等係使用在步驟S 6中裸晶圓W2 之熱處理時所用的同一値。 φ 依照此實施形態時，從後述之實施例亦可淸楚地了解 ，在共同的處理條件之下，不論製品晶圓W3的片數之差 異爲何，對製品晶圓W3均可獲得相同的成膜結果，即氧 化膜之膜厚爲相等之結果。從而，與每一種不同的製品晶 圓W3的片數上設定的處理條件比較時，其處理條件的設 定作業較簡單。並且，在製品晶圓W3的片數變更之時亦 沒有選擇處理條件之需要，因而可減輕操作員之負擔。並 且，可防止處理條件的設定失誤。 φ 而本發明亦可適用於可產生滾動效果之其他種類之熱 處理之中。例如，亦可適用於利用化學蒸氣沉積法（CVD) 而進行成膜的裝置中，其在氧化處理以外使用二氯矽烷 (Si2H2Ch)及氨（NH3)做爲處理氣體，其後施予熱能而使其 分解，由於氣相反應而在晶圓表面上形成例如氮化珪素 (SiN)之薄膜。此情況下，使用在CVD的處理氣體之消耗 量僅由形成於晶圓表面上之圖型的溝之大小（表面積之大 ' 小）而產生變化。因此，第1基板之處理氣體的消耗量小 -29- (25) (25)200406847 之晶圓’例如係使用沒有圖型之上述的毛胚晶圓或裸晶圓 ’而第2基板之處理氣體的消耗量大之晶圓，例如係使用 形成有與製品晶圓同樣之圖型的晶圓。然後，使用如此之 第1及第2基板而進行與上述之氧化處理之時同樣地溫度 設定値之校正，因而可提高形成於製品晶圓上之薄膜的膜 厚之面間均勻性。 並且在上述中，在加熱爐2 1內之處理氣體的供給方 向（流動方向）不過限定於從晶圓皿3之上方部朝向下方者 。例如，亦可從設置於下方部的第1氣體供給管2 7 c與第 2氣體供給管28c補助地供給處理氣體。並且，使排氣管 26的一端連接到反應管24之爐頂部，僅從反應管24之 下方部進行處理氣體之供給，而亦可使處理氣體的流動做 成與上述實施形態爲反方向（從下方部向上流動）。 (實施例） 使用製品晶圓之保持領域中最大保持片數爲1 00片之 晶圓皿，使毛胚晶圓被保持於製品晶圓之全部保持領域上 而進行爲熱處理之氧化處理。而晶圓皿中製品晶圓之保持 領域以外的領域、例如晶圓皿之上端側及下端側上保持有 例如被稱爲側毛胚晶圓等之毛胚晶圓。熱處理條件方面’ 熱處理環境之溫度爲10 00 °c、並將〇2氣體及H2氣體之 流量方面做成使〇2 ·· H2 = 2 : 1 °在此所謂之熱處理環境之 溫度係指例如製品晶圓之保持領域的上下方向的中央部之 設定溫度。然後’進行反應容器之各區域之溫度設定値之 -30- (26) (26)200406847 校正，以使晶圓皿中位於保持溝之第1 0段、第5 0段、第 80段、第100段的監視器晶圓（膜厚監視器）的各膜厚大致 ^ 等於目標膜厚。 ； 調查以溫度設定値之校正所進行的熱處理而形成的氧 化膜之膜厚之後，而獲得第7圖之♦所表示之結果。 其次，將晶圓滿載於晶圓皿中製品晶圓之保持領域上 ，以同樣的處理條件進行熱處理，同樣地調查氧化膜之膜 厚之後，而獲得第7圖之◊所表示之結果。 · 然後，使各區域之溫度設定値以上述方式進行校正， 而使使各區域中利用熱處理形成的氧化膜之膜厚僅被做成 與使用◊所表示之膜厚的差之厚度。即，校正各區域之溫 度設定値，以使毛胚晶圓上形成的氧化膜方面可獲得在第 7圖中以△顯示之膜厚曲線。 如此地設定各區域的溫度，將而進行裸晶圓視同製品 晶圓而進行評估。即，將裸晶圓（裸矽晶圓）保持於晶圓皿 中製品晶圓之保持領域上，一方面進行其保持片數的種種 · 變化，並一方面以同樣的處理條件進行熱處理，而後測定 各裸晶圓上之氧化膜的膜厚。具體上，將裸矽晶圓之保持 片數設定爲25片、50片、75片及1〇〇片四種。在任何一 中片數中，從製品晶圓之保持領域的上游側將裸矽晶圓塞 滿而保持。此例中係從晶圓皿之保持溝之上方第1 0段依 照順序而配置裸矽晶圓。並且，其餘之保持領域上則承載 毛胚晶圓。任何一個熱處理中除了裸矽晶圓之片數以外均 爲相同的處理條件。 · -31 - (27) (27)200406847 膜厚的測定結果顯示於第8圖中。而反白的數據（〇 、△、□)係毛胚晶圓上之氧化膜的膜厚。並且，將毛胚 晶圓保持於全部之晶圓保持領域上而進行熱處理之情況下 的膜厚方面，亦顯示於第8圖之粗線中。 該結果淸楚地顯示，雖然保持毛胚晶圓的領域中其膜 厚有起伏之誤差，但是保持裸晶圓的領域中其膜厚的均勻 性則很高。從而，在具有滾動效果的晶圓被熱處理之時， 進行如上述實施形態之溫度設定値的校正時，不論製品晶 圓的片數爲何，在共同的處理條件下，均可在晶圓間執行 膜厚的均勻性則很高的處理。 (比較例） 對裸晶圓不實施溫度設定値的校正，僅對毛胚晶圓進 行校正之情況，即在獲得以第7圖之♦表示的結果之狀態 下進行與實施例同樣的試驗之後，得到第9圖所示之結果 。該結果淸楚地顯示，裸晶圓上的氧化膜受到滾動效果的 影響，裸晶圓之處理片數越多時，在下方側位置的膜厚減 少。 【圖式簡單說明】 第1圖係顯示本發明之熱處理裝置的一個實施形態中 之加熱爐及其周邊的縱剖面圖。 第2圖係顯示上述熱處理裝置中之控制部、及加熱爐 及其它裝置的連接狀況的槪略說明圖。 -32- (28) 200406847 第3圖係說明控制部之構成用的方塊圖。 第4圖係說明本實施形態之作用的工程圖。 第5圖係顯示本實施形態的溫度之校正狀態以膜厚與 晶圓之保持位置的關係之特性圖。 第6圖係顯示本發明之另一個實施形態之說明圖。 第7圖係顯示本實施形態的溫度之校正狀態以膜厚與 晶圓之保持位置的關係之特性圖。 第8圖係顯示本實施形態的熱處理後之晶圓之保持位 置的關係之特性圖。 第9圖係顯示比較例的熱處理後之晶圓之保持位置的 關係之特性圖。 第1 0圖係顯示習知之縱型熱處理裝置的槪略縱剖面 圖。 第1 1圖係說明本發明所欲解決之課題用之特性圖。
主要元件對照表 C 匣 V 1，V2 閥 W 晶圓 W 1 毛胚晶圓 W2 裸晶圓 W 晶圓 W3 製品 2 加熱器 -33- (29) 200406847 3 晶圓皿 4 控制部 5 溫度控制器 6 膜厚測定部 11 反應容器 14 排氣泵 15 排氣管 16 加熱器 17 晶圓皿 18 蓋體 19 下端開口部 2 1 加熱爐 22 隔熱體 23 基座體 24 反應管 2 4a 開口部 25 隔熱構件 1 2,1 3 氣體供給管 26a 排氣泵 26 排氣管 27 第1氣體供 27 a 第1處理氣 28 第2氣體供 28a 第2處理氣 給管 體供給源 給管 體供給源 -34- (30)200406847 27d,27e,28d;28e 流量調節手段 30 晶圓皿升降器 3 1 天板 32 底板 33 支柱 34 蓋體 3 5 保溫筒 40 匯流排 42 輸入部 43 處理方法儲存部 44 程式儲存部 45 記憶部 5 1 移載控制器 5 1 移載控制器 5 2 晶圓移載手段 -35-

Claims (1)

  1. (1) (1)200406847 拾、申請專利範圍 1· 一種熱處理方法，其係包含有：具有下列熱處理 _ 過程群： . 將複數之基板保持在基板保持具上的過程，及 將該基板保持具送入反應容器內之過程，及 將該反應容器內之熱處理環境的複數區域，利用複數 之加熱手段而分別加熱的過程，及 將處理氣體導入該反應容器內而在上述複數之基板的 · 表面上形成薄膜的過程之熱處理方法，其特徵爲：該方法 具備有： 第1熱處理過程，其係使用薄膜形成時之處理氣體的 消耗量比製品基板更少的複數之第1基板做爲上述複數之 基板，而實施上述熱處理過程群，及 第1測定過程，其將形成於上述之第1基板表面上的 薄膜之膜厚在每個該反應容器內之熱處理環境的複數區域 中進行測定，及 _ * 第1設定過程，其係根據在該第1測定過程之測定結 果而設定複數之加熱手段之每個溫度設定値，而使在每個 複數區域中測定之該每個膜厚與形成於製品基板上的薄膜 的目標膜厚爲大致相同的値，及 第2熱處理過程，其係使用薄膜形成時之處理氣體的 消耗量比該第1基板更多的複數之第2基板做爲上述複數 之基板，並且使用每個上述加熱手段在上述第1設定過程 ’ 所設定之各個溫度設定値，而實施上述熱處理過程群，及 . -36- (2) (2)200406847 第2測定過程，其將形成於上述之第2基板表面上的 薄膜之膜厚在每個該反應容器內之熱處理環境的複數區域 中進行測定，及 第2校正過程，其係根據在該第2測定過程之測定結 果而校正複數之加熱手段之每個溫度設定値，使在每個複 數區域中所測定之該每個膜厚與形成於製品基板上的薄膜 之目標膜厚爲大致相同的値，及 第3熱處理過程，其使用至少複數之製品基板做爲上 述複數之基板，並且使用每個上述加熱手段以上述第2校 正過程所校正之各個溫度設定値，而實施上述熱處理過程 群。 2 ·如申請專利範圍第1項之熱處理方法，其中上述第 1設定過程及上述第2校正過程係分別根據預先求得之溫 度設定値的變化量與薄膜之膜厚的變化量之關係而進行者 〇 3 ·如申請專利範圍第1或2項之熱處理方法，其中在 上述熱處理過程群中，上述處理氣體被活性化而產生活性 霍，利用該活性種在基板之表面上形成氧化膜。 4 ·如申請專利範圍第3項之熱處理方法，其中上述處 理氣體係包含氫氣及氧氣。 5 ·如申請專利範圍第4項之熱處理方法，其中上述第 1基板爲預先形成平均膜厚爲50奈米以上之氧化膜的基 板。 6 ·如申請專利範圍第5項之熱處理方法，其中該第2 -37- (3) (3)200406847 基板爲裸矽基板。 7.如申請專利範圍第1或2項之熱處理方法，其中上 述熱處理過程群中，利用化學蒸氣沉積法在基板之表面上 形成薄膜。 8 .如申請專利範圍第7項之熱處理方法，其中上述第 1基板係表面未形成圖型的基板，而上述之第2基板係表 面形成圖型的基板。 9.如申請專利範圍第1或2項中任一項之熱處理方法 ，其中在上述第1熱處理過程之中，基板保持具中之被處 理基板的保持領域上滿載有第1基板， 而在上述第2熱處理過程之中，基板保持具中之被處 理基板的保持領域上滿載有第2基板。 1 〇.如申請專利範圍第9項之熱處理方法，其中在上 述第3熱處理過程中，基板保持具中之被處理基板的保持 領域中，導入反應容器內的處理氣體之流動的上游側之一 部分上承載有製品基板，而下游側之其餘部分上則承載有 第1基板。 11. 如申請專利範圍第1 0項之熱處理方法，其中上述 第2熱處理過程與上述第3熱處理過程，其反應容器內之 壓力、處理氣體之流量及熱處理時間係爲共同。 12. —種熱處理裝置，其特徵爲：具備有： 保持複數之基板的基板保持具，及 該基板保持具被送入的反應容器，及 將該反應容器內之熱處理環境的複數區域分別加熱的 -38- (4) (4)200406847 複數之加熱手段，及 爲了在上述複數之基板的表面上形成薄膜而將處理氣 ~ 體導入該反應容器內之處理氣體導入手段，及 - 溫度設定部，其可設定複數之加熱手段的每個溫度設 定値，而對薄膜形成時之處理氣體消耗量比製品基板更少 的複數之第1基板實施熱處理，並根據形成於上述之第1 基板表面上的薄膜之膜厚，使在每個複數區域中所測定之 上述每個膜厚與形成於製品基板上的薄膜之目標膜厚爲大 · 致相同的値，及 溫度校正部，其可校正複數之加熱手段的每個溫度設 定値，並依照在溫度設定部所設定之各溫度設定値而對薄 膜形成時之處理氣體消耗量比該第1基板更多的複數之第 2基板實施熱處理，且根據形成於上述之第2基板表面上 的薄膜之膜厚，使在每個複數區域中所測定之上述每個膜 厚與形成於製品基板上的薄膜之目標膜厚爲大致相同的値 ，及 ❿ 製品基板熱處理部，其依照以溫度校正部所校正之各 溫度設定値，而對至少複數之製品基板實施熱處理。 1 3 ·如申請專利範圍第1 2項之熱處理裝置，其中對複 數之第1基板實施熱處理之時，基板保持具中之被處理基 板的保持領域上滿載有第1基板，而對複數之第2基板實 施熱處理之時，基板保持具中之被處理基板的保持領域上 滿載有第2基板。 1 4 .如申請專利範圍第1 3項之熱處理裝置，其更具備 -39· (5) (5)200406847 有將基板移載到基板保持具的基板移載手段’該製品基板 熱處理部在對至少複數之製品基板實施熱處理之時可控制 該基板移載手段，而使基板保持具中之被處理基板的保持 領域中，導入反應容器內的處理氣體之流動的上游側之一 部分上承載有製品基板，而下游側之其餘部分上則承載有 第1基板。 1 5 .如申請專利範圍第1 4項之熱處理裝置，其中上述 製品基板熱處理部具有判斷製品基板之片數的判斷部。 1 6 . —種控制裝置，其係使用於具備有： 保持複數之基板的基板保持具，及 該基板保持具被送入的反應容器，及 將該反應容器內之熱處理環境的複數區域分別加熱的 複數之加熱手段，及 將處理氣體導入該反應容器內、而在上述複數之基板 的表面上形成薄膜之處理氣體導入手段 之熱處理裝置的控制裝置，其特徵爲：該控制裝置具備有 溫度設定部，其可設定複數之加熱手段的每個溫度設 定値，而對薄膜形成時之處理氣體消耗量比製品基板更少 的複數之第1基板實施熱處理，並根據形成於上述之第1 基板表面上的薄膜之膜厚，使在每個複數區域中所測定之 該每個膜厚與形成於製品基板上的薄膜之目標膜厚爲大致 相同的値，及 溫度校正部，其可校正複數之加熱手段的每個溫度設 -40- (6) (6)200406847 定値，並依照以溫度設定程式所設定之各溫度設定値而對 薄膜形成時之處理氣體消耗量比該第1基板更多的複數之 — 第2基板實施熱處理，且根據形成於上述之第2基板表面 - 上的薄膜之膜厚，使在每個複數區域中所測定之該每個膜 厚與形成於製品基板上的薄膜之目標膜厚爲大致相同的値 〇 1 7 . —種控制程式，其係使用於具備有： 保持複數之基板的基板保持具’及 鲁 該基板保持具被送入的反應谷益’及 將該反應容器內之熱處理環境的複數區域分別加熱的 複數之加熱手段，及 將處理氣體導入該反應容器內、而在上述複數之基板 的表面上形成薄膜之處理氣體導入手段 之熱處理裝置的控制程式，其特徵爲：具備有： 溫度設定程式，其可設定複數之加熱手段的每個溫度 設定値，而對薄膜形成時之處理氣體消耗量比製品基板更 鲁 少的複數之第1基板實施熱處理，並根據形成於上述之第 1基板表面上的薄膜之膜厚，使在每個複數區域中所測定 之該每個膜厚與形成於製品基板上的薄膜之目標膜厚爲大 致相同的値，及 溫度校正程式，其可校正複數之加熱手段的每個溫度 設定値，並依照以溫度設定程式所設定之各溫度設定値而 對薄膜形成時之處理氣體消耗量比該第1基板更多的複數 ^ 之第2基板實施熱處理，且根據形成於上述之第2基板表 . -41 - (7)200406847 面上的薄膜之膜厚，使在每個複數區域中所測定之該每個 膜厚與形成於製品基板上的薄膜之目標膜厚爲大致相同的 値。
    -42-
TW092121906A 2002-08-09 2003-08-08 Heat processing method and heat processing apparatus TW200406847A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002233513 2002-08-09
JP2003124153A JP3853302B2 (ja) 2002-08-09 2003-04-28 熱処理方法及び熱処理装置

Publications (2)

Publication Number Publication Date
TW200406847A true TW200406847A (en) 2004-05-01
TWI304617B TWI304617B (zh) 2008-12-21

Family

ID=31719872

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092121906A TW200406847A (en) 2002-08-09 2003-08-08 Heat processing method and heat processing apparatus

Country Status (8)

Country Link
US (1) US7625604B2 (zh)
EP (1) EP1548809B8 (zh)
JP (1) JP3853302B2 (zh)
KR (1) KR100960180B1 (zh)
CN (1) CN100336176C (zh)
DE (1) DE60330693D1 (zh)
TW (1) TW200406847A (zh)
WO (1) WO2004015750A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998207B2 (en) 2018-11-05 2021-05-04 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for managing heat treatment of dummy wafer

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1762043B (zh) * 2003-08-26 2010-05-05 株式会社日立国际电气 半导体装置的制造方法及衬底处理装置
US6869892B1 (en) 2004-01-30 2005-03-22 Tokyo Electron Limited Method of oxidizing work pieces and oxidation system
JP4609098B2 (ja) * 2004-03-24 2011-01-12 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
US20050247266A1 (en) * 2004-05-04 2005-11-10 Patel Nital S Simultaneous control of deposition time and temperature of multi-zone furnaces
JP4962829B2 (ja) * 2004-08-30 2012-06-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP4329655B2 (ja) * 2004-09-10 2009-09-09 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置。
US7700376B2 (en) * 2005-04-06 2010-04-20 Applied Materials, Inc. Edge temperature compensation in thermal processing particularly useful for SOI wafers
JP4893045B2 (ja) * 2006-03-22 2012-03-07 富士通セミコンダクター株式会社 薄膜製造方法及び薄膜製造装置
US8206996B2 (en) 2006-03-28 2012-06-26 Lam Research Corporation Etch tool process indicator method and apparatus
US7951616B2 (en) * 2006-03-28 2011-05-31 Lam Research Corporation Process for wafer temperature verification in etch tools
JP4983159B2 (ja) * 2006-09-01 2012-07-25 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP5312765B2 (ja) * 2007-01-26 2013-10-09 株式会社日立国際電気 基板処理方法及び半導体製造装置
JP5383332B2 (ja) * 2008-08-06 2014-01-08 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5274213B2 (ja) * 2008-11-14 2013-08-28 株式会社日立国際電気 基板処理装置および半導体装置の製造方法、温度制御方法
JP2010147265A (ja) * 2008-12-19 2010-07-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR101024533B1 (ko) * 2009-03-27 2011-03-31 주식회사 에스엠아이 반도체 제조설비용 히터 제어장치 및 방법
CN102859645B (zh) * 2010-02-24 2016-05-04 威科仪器有限公司 带温度分布控制的加工方法和装置
JP5510897B2 (ja) * 2010-06-07 2014-06-04 信越半導体株式会社 エピタキシャルウェーハの製造方法
US9512519B2 (en) * 2012-12-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition apparatus and method
CN103400780B (zh) * 2013-08-14 2016-03-23 上海华力微电子有限公司 多晶硅炉管生长厚度监测方法
JP6280407B2 (ja) * 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム
JP6739386B2 (ja) * 2017-03-28 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム
JP6586440B2 (ja) * 2017-07-11 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10741426B2 (en) * 2017-09-27 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for controlling temperature of furnace in semiconductor fabrication process
US11127607B2 (en) * 2019-11-11 2021-09-21 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Heat processing system
JP2022075362A (ja) * 2020-11-06 2022-05-18 東京エレクトロン株式会社 熱処理装置及びダミー基板の処理方法
TWI768860B (zh) * 2021-04-29 2022-06-21 力晶積成電子製造股份有限公司 沉積製程控制方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3070660B2 (ja) * 1996-06-03 2000-07-31 日本電気株式会社 気体不純物の捕獲方法及び半導体製造装置
KR100292030B1 (ko) * 1998-09-15 2001-08-07 윤종용 반도체 박막 공정에서의 박막 두께 제어 방법
JP2000269417A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体装置
JP4232307B2 (ja) * 1999-03-23 2009-03-04 東京エレクトロン株式会社 バッチ式熱処理装置の運用方法
JP4426024B2 (ja) 1999-09-02 2010-03-03 東京エレクトロン株式会社 熱処理装置の温度校正方法
JP4459357B2 (ja) * 2000-02-01 2010-04-28 東京エレクトロン株式会社 温度調整方法及び温度調整装置
US6495805B2 (en) * 2000-06-30 2002-12-17 Tokyo Electron Limited Method of determining set temperature trajectory for heat treatment system
JP3497450B2 (ja) * 2000-07-06 2004-02-16 東京エレクトロン株式会社 バッチ式熱処理装置及びその制御方法
JP4546623B2 (ja) * 2000-07-25 2010-09-15 東京エレクトロン株式会社 熱処理装置の制御条件決定方法
JP2002252220A (ja) * 2000-10-27 2002-09-06 Tokyo Electron Ltd 熱処理システム及び熱処理方法
JP4222461B2 (ja) * 2000-11-07 2009-02-12 東京エレクトロン株式会社 バッチ式熱処理方法
US20030162372A1 (en) * 2002-02-26 2003-08-28 Yoo Woo Sik Method and apparatus for forming an oxide layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998207B2 (en) 2018-11-05 2021-05-04 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for managing heat treatment of dummy wafer
TWI754850B (zh) * 2018-11-05 2022-02-11 日商斯庫林集團股份有限公司 熱處理方法及熱處理裝置

Also Published As

Publication number Publication date
KR100960180B1 (ko) 2010-05-26
CN1669127A (zh) 2005-09-14
EP1548809B8 (en) 2010-02-24
KR20050030625A (ko) 2005-03-30
DE60330693D1 (de) 2010-02-04
JP2004134729A (ja) 2004-04-30
TWI304617B (zh) 2008-12-21
CN100336176C (zh) 2007-09-05
US20050201894A1 (en) 2005-09-15
JP3853302B2 (ja) 2006-12-06
EP1548809B1 (en) 2009-12-23
EP1548809A4 (en) 2007-02-28
EP1548809A1 (en) 2005-06-29
US7625604B2 (en) 2009-12-01
WO2004015750A1 (ja) 2004-02-19

Similar Documents

Publication Publication Date Title
TW200406847A (en) Heat processing method and heat processing apparatus
KR100887445B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
TWI681356B (zh) 控制裝置、基板處理系統、基板處理方法及程式
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
KR102147563B1 (ko) 제어 장치, 기판 처리 시스템, 기판 처리 방법 및 프로그램
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
TWI303083B (zh)
JP2011249407A (ja) 基板処理装置
US11876010B2 (en) Substrate processing apparatus and recording medium
JP4553227B2 (ja) 熱処理方法
JP2008240003A (ja) 成膜方法、成膜装置及び記憶媒体
JP6630237B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP3901958B2 (ja) 熱処理装置設定温度の作成方法、および熱処理方法
WO2021187029A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP2005333032A (ja) モニタ用被処理体の温度換算関数の形成方法、温度分布の算出方法及び枚葉式の熱処理装置
TW202247710A (zh) 基板處理裝置，半導體裝置的製造方法及程式
JP2023141761A (ja) 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
TW202217964A (zh) 半導體裝置之製造方法、記錄媒體及基板處理裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees