KR20050030625A - 열처리 방법 및 열처리 장치 - Google Patents

열처리 방법 및 열처리 장치 Download PDF

Info

Publication number
KR20050030625A
KR20050030625A KR1020047021366A KR20047021366A KR20050030625A KR 20050030625 A KR20050030625 A KR 20050030625A KR 1020047021366 A KR1020047021366 A KR 1020047021366A KR 20047021366 A KR20047021366 A KR 20047021366A KR 20050030625 A KR20050030625 A KR 20050030625A
Authority
KR
South Korea
Prior art keywords
substrate
heat treatment
thin film
film thickness
substrates
Prior art date
Application number
KR1020047021366A
Other languages
English (en)
Other versions
KR100960180B1 (ko
Inventor
게이스께 스즈끼
웬링 왕
쯔까사 요네까와
도시유끼 이께우찌
도오루 사또오
Original Assignee
도쿄 엘렉트론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄 엘렉트론 가부시키가이샤 filed Critical 도쿄 엘렉트론 가부시키가이샤
Publication of KR20050030625A publication Critical patent/KR20050030625A/ko
Application granted granted Critical
Publication of KR100960180B1 publication Critical patent/KR100960180B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/25—Chemistry: analytical and immunological testing including sample preparation

Abstract

본 발명은 반응 용기내의 열처리 분위기의 복수의 구역을 복수의 가열 수단에 의해 각각 가열하는 공정과, 반응 용기내에 처리 가스를 도입하여 복수의 기판 표면에 박막을 형성하는 공정을 갖는 열처리 방법에 관한 것으로, 그 열처리 공정군이, 처리 가스의 소비량이 제품 기판보다도 적은 복수의 제1 기판을 이용하는 제1 열처리 공정과, 구역마다 박막의 막두께를 측정하는 제1 측정 공정과, 그 막두께의 각각이 목표치가 되도록, 가열 수단 각각의 온도 설정치를 설정하는 제1 설정 공정과, 처리 가스의 소비량이 제1 기판보다도 많은 복수의 제2 기판에 대하여 상기 온도 설정치를 이용하는 제2 열처리 공정과, 제2 기판의 표면에 형성된 박막의 막두께를 복수의 구역마다 측정하는 제2 측정 공정과, 복수의 가열 수단 각각의 상기 온도 설정치를 보정하는 제2 보정 공정과, 복수의 제품 기판에 대하여 상기 보정된 각 온도 설정치를 이용하여 상기 열처리 공정군을 실시하는 제3 열처리 공정을 구비하고 있다.

Description

열처리 방법 및 열처리 장치{HEAT TREATMENT METHOD AND HEAT TREATMENT APPARATUS}
본 발명은 반도체 웨이퍼 등의 기판을 다수매 일괄하여 열처리하는 배치(batch)식의 열처리 방법 및 열처리 장치에 관한 것이다.
반도체 디바이스를 제조할 때에는, 반도체 웨이퍼(이하, 웨이퍼라 함)에 대하여 산화나 CVD(chemical vapor deposition) 등의 열처리가 행해지고 있다. 이 열처리를 수행하는 배치식의 열처리 장치로서, 종형 열처리 장치가 알려져 있다. 이 장치에서는, 웨이퍼 보트라 불리는 보유구에 다수매의 웨이퍼가 선반형으로 보유되어, 예를 들면 종형의 열처리로 내에 상기 보유구가 예를 들면 당해 열처리로의 하부측으로부터 반입된다. 그 후, 열처리로내의 분위기가 소정의 온도의 가열 분위기로 되어진 상태에서, 열처리가 행해진다. 일반적으로 열처리로의 피가열 구역은 상하로 복수로 분할되고, 각 구역마다 온도 제어할 수 있도록, 각 구역마다 가열 수단 및 온도 제어기가 설치되어 있다.
도10은 종형 열처리 장치의 일례로서의 산화 처리 장치의 종단면도이다. 도면 중 참조 번호 11은 하부측이 개구하는 반응 용기이다. 반응 용기(11)의 하단부에는, 산화 처리용의 가스 예를 들면 산소 가스 및 염화 수소 가스를 반응 용기(11)내에 공급하기 위한 가스 공급관(12, 13)과, 배기 펌프(14)로 연장되는 배기관(15)이 접속되어 있다. 가스 공급관(12, 13)은 반응 용기(11)의 내부에서 상측 방향으로 상승하고, 당해 반응 용기(11)의 천정부 근방에서 개구하고, 그곳으로부터 각 가스의 공급을 수행하도록 배관되어 있다. 또한, 도면 중 16은 반응 용기(11)의 주위에 예를 들면 상하 방향으로 분할하여 설치되어 있는 복수의 히터이고, 17은 다수의 웨이퍼(W)를 선반형으로 보유하는 웨이퍼 보트이다.
도10의 장치를 이용한 산화 처리의 흐름에 대하여 간단히 설명하면, 우선 표면에 실리콘층이 형성된 예를 들면 140매의 웨이퍼(W)가 웨이퍼 보트(17)에 이송탑재된다. 그 후, 웨이퍼 보트(17)가 반응 용기(11)내에 반입된다. 이 때, 웨이퍼 보트(17)의 하단에 설치된 덮개(18)에 의해, 반응 용기(11)의 하단 개구부(19)가 기밀하게 막혀진다. 이어서, 반응 용기(11)내가 소정의 온도까지 승온됨과 동시에, 당해 반응 용기(11)내가 미소한 감압 상태로 유지된다. 이러한 상태에서, 반응 용기(11)내에 처리 가스 예를 들면 산소 가스와 염화 수소 가스가 공급되어, 웨이퍼(W)의 표면이 산화되어 실리콘 산화막이 형성된다.
상기 산화 처리를 수행함에 있어서는, 상기 실리콘 산화막의 막두께를 웨이퍼 사이에서 대략 균일하게 하도록, 미리 각 히터(16)마다의 온도 설정치의 매칭 작업이 이루어진다[예를 들면, 일본 특허공개 2001-77041호 공보(청구항 1 및 단락 0003)]. 그리고, 도시하지 않은 온도 제어부에 의해, 각 히터(16)가 상기 온도 설정치로 유지되도록, 각 히터(16)마다 온도 제어가 행해진다.
온도 설정치의 매칭 작업에서는, 예를 들면 우선 실리콘 산화막이 형성되어 있는 더미 웨이퍼가, 처리하려고 하는 제품 웨이퍼의 배치 레이아웃에 따른 레이아웃으로 웨이퍼 보트(17)에 보유된다. 그리고, 얻어지는 산화막이 대략 목표로 하는 막두께가 되도록, 소정의 온도 설정치에서 열처리(산화 처리)가 행해진다. 그리고, 예를 들면 열처리 분위기의 구역마다 실리콘 산화막의 막두께가 측정되고, 예를 들면 미리 구해져 있는 막두께의 변화분과 각 히터(16)마다의 온도 설정치의 변화분과의 관계에 기초하여 계산이 행해져, 온도 설정치가 보정된다.
한번의 보정으로 막두께 프로파일이 평탄해지지 않은 경우에는, 목표 막두께의 오차 범위내에 들 때까지, 상기의 보정(조정 작업)이 반복하여 수행된다.
그런데, 본 발명자는 반응 용기내를 감압 분위기로 하고, 이 반응 용기내에 수소 가스와 산소 가스를 소정의 유량비로 도입함과 동시에, 예를 들면 1000℃ 정도로 가열함으로써 O 래디컬 및 OH 래디컬을 포함하는 활성종을 생성하고, 이들 래디컬에 의해 웨이퍼상에 산화막을 성막하는 방법을 검토하고 있다. 이 방법에 따르면, 건식 산화나 습식 산화에 비해서 산화력이 강하므로, 양호한 막질의 산화막을 얻을 수 있다.
한편, 상기 공보에는 제품 웨이퍼를 온도의 매칭에 이용하는 것이 기재되어 있다. 그러나, 온도의 매칭 작업은 복수회의 열처리를 수반하는 것이므로, 제품 웨이퍼를 이용하면, 특히 대구경의 웨이퍼인 경우, 비용 부담이 커져서 바람직하지 않다. 이 때문에 온도의 매칭 작업에는, 통상 더미 웨이퍼가 이용된다.
그러나, 상술한 바와 같이 래디컬을 이용하는 산화 처리에 있어서는, 더미 웨이퍼를 이용하여 온도 설정치의 매칭이 행해지더라도, 제품 웨이퍼에 형성되는 산화막의 막두께의 면간 균일성이 나쁘고, 특히 처리 가스의 상류측에 위치하는 웨이퍼보다도 하류측에 위치하는 웨이퍼의 막두께가 얇아지는 경향(로딩 효과)이 있었다.
도11은 이 로딩 효과를 파악하기 위한 실험 결과이다. 각 구역의 히터(16)의 온도 설정치는 막두께에 대하여 어느 정도의 면간 균일성을 얻을 수 있다고 예측되는 값으로 조정되었다. 그리고, 웨이퍼 보트(17)에 웨이퍼(W)가 만재(滿載)되었다. 모든 웨이퍼(W)가 더미 웨이퍼인 경우, 표면에 트렌치 구조를 갖는 웨이퍼(트렌치 웨이퍼)가 22매 탑재된 경우, 및 트렌치 웨이퍼가 39매 탑재된 경우의 3가지에 대해서, 각각 동일 조건으로 래디컬에 의한 산화 처리가 이루어져, 각각의 막두께 프로파일이 측정되었다. ◆는 모든 웨이퍼가 더미 웨이퍼인 경우의 결과, ▲는 22매의 트렌치 웨이퍼가 이용된 경우의 결과, ■는 39매의 트렌치 웨이퍼가 이용된 경우의 결과에 대응하고 있다.
이들 결과로부터 알 수 있는 바와 같이, 충분히 두꺼운 산화막이 형성되어 있는 더미 웨이퍼에 대해서는, 하류측 웨이퍼의 막두께가 다소 얇아지는 경향은 보이지만, 면간 균일성은 그다지 나쁘지 않다. 그러나, 트렌치 웨이퍼가 이용된 경우에는, 하류측에 위치하는 웨이퍼의 막두께가 얇아지는 경향이 강하고, 트렌치 웨이퍼의 매수가 증가됨에 따라서, 그 경향은 더욱 강하다.
이 원인에 대해서, 본 발명자는 다음과 같이 생각하고 있다. 즉, 홈이 깊은 패턴(트렌치)을 갖는 웨이퍼(트렌치 웨이퍼)는 표면적이 크므로, 래디컬의 소비량이 많다고 추측된다. 이에 대해, 더미 웨이퍼는 패턴이 없는 평탄한 표면에 두꺼운 산화막이 형성되어 있으므로, 이 산화막 표면에서의 래디컬의 소비량은 트렌치 웨이퍼에 비해서 적다고 추측된다.
한편, 처리 가스의 유량을 증가시키면, 각 기판에서의 막두께의 면내 균일성이 저하되게 되고, 또한 반응 용기(11)내의 압력이 증가하여, 이에 따라 래디컬이 비활성화(deactivation)되기 쉬워져서 그 라이프 타임이 짧아지게 된다. 따라서, 유량을 그다지 크게 설정할 수 없다. 따라서, 래디컬을 이용한 산화 처리에 있어서는, 종래의 기법으로는 로딩 효과의 영향을 받게 되어, 산화막의 막질에 대하여 높은 면간 균일성을 확보하기 곤란하다.
또한, 제품 웨이퍼의 배치 레이아웃에 따른 온도 등의 처리 조건을 결정하도록 하면, 처리 조건의 설정 작업이 번거롭다. 또한, 열처리시에 웨이퍼 보트에 탑재하는 제품 웨이퍼의 매수나 배치 레이아웃에 따라서 처리 조건, 예를 들면 반응 용기의 각 구역의 온도, 압력, 가스 유량, 처리 시간 등을 설정하면, 조작 실수(operation mistake)가 일어나기 쉽다는 문제도 있다.
도1은 본 발명에 따른 열처리 장치의 일 실시 형태에서의 가열로 및 그 주변을 나타내는 종단면도이다.
도2는 상기 열처리 장치에서의 제어부와, 가열로 및 그 밖의 장치와의 접속 상황을 나타내는 개략 설명도이다.
도3은 제어부의 구성을 설명하기 위한 블록도이다.
도4는 본 실시 형태의 작용을 설명하기 위한 공정도이다.
도5는 본 실시 형태에 따른 온도의 매칭의 모습을 막두께와 웨이퍼의 보유 위치의 관계에 따라 나타내는 특성도이다.
도6은 본 발명의 다른 실시 형태를 나타내는 설명도이다.
도7은 본 실시 형태에 따른 온도의 매칭의 모습을 막두께와 웨이퍼의 보유 위치의 관계에 따라 나타낸 특성도이다.
도8은 본 실시 형태에 따라 열처리한 웨이퍼의 보유 위치와 막두께의 관계를 나타낸 특성도이다.
도9는 비교예에 따라 열처리한 웨이퍼의 보유 위치와 막두께의 관계를 나타낸 특성도이다.
도10은 종래의 종형 열처리 장치를 나타낸 개략 종단면도이다.
도11은 발명이 해결하고자 하는 과제를 설명하기 위한 특성도이다.
본 발명은 이와 같은 사정에 근거하여 이루어진 것으로, 그 목적은 복수의 기판에 대한 열처리를 일괄하여 수행하여 각 기판의 표면에 박막을 형성함에 있어서, 당해 박막의 막두께에 대하여 면간 균일성을 향상시킬 수 있는 기술을 제공하는데 있다. 또한 본 발명의 다른 목적은 열처리하는 제품 매수에 의존하지 않고 같은 처리 결과를 얻을 수 있고, 게다가 조작의 부담이 적은 기술을 제공하는 데 있다.
본 발명은,
복수의 기판을 기판 보유구에 보유하는 공정과,
상기 기판 보유구를 반응 용기내로 반입하는 공정과,
상기 반응 용기내의 열처리 분위기의 복수의 구역을 복수의 가열 수단에 의해서 각각 가열하는 공정과,
상기 반응 용기내에 처리 가스를 도입하여 상기 복수의 기판 표면에 박막을 형성하는 공정을 갖는 열처리 공정군을 포함하는 열처리 방법에 있어서,
상기 복수의 기판으로서, 박막이 형성될 때의 처리 가스의 소비량이 제품 기판보다도 적은 복수의 제1 기판을 이용하여, 상기 열처리 공정군을 실시하는 제1 열처리 공정과,
상기 제1 기판의 표면에 형성된 박막의 막두께를, 상기 반응 용기내의 열처리 분위기의 복수의 구역마다 측정하는 제1 측정 공정과,
상기 제1 측정 공정에서의 측정 결과에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 설정하는 제1 설정 공정과,
상기 복수의 기판으로서, 박막이 형성될 때의 처리 가스의 소비량이 상기 제1 기판보다도 많은 복수의 제2 기판을 이용하고, 또한 상기 가열 수단의 각각을 상기 제1 설정 공정에서 설정된 각 온도 설정치로 하여, 상기 열처리 공정군을 실시하는 제2 열처리 공정과,
상기 제2 기판의 표면에 형성된 박막의 막두께를, 상기 반응 용기내의 열처리 분위기의 복수의 구역마다 측정하는 제2 측정 공정과,
상기 제2 측정 공정에서의 측정 결과에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 보정하는 제2 보정 공정과,
상기 복수의 기판으로서 적어도 복수의 제품 기판을 이용하고, 또한 상기 가열 수단의 각각을 상기 제2 보정 공정에서 보정된 각 온도 설정치로 하여, 상기 열처리 공정군을 실시하는 제3 열처리 공정을 구비한 것을 특징으로 하는 열처리 방법이다.
여기에서, 반응 용기내의 열처리 분위기의 복수의 구역이란, 물리적으로 구획되어 있는 것은 아니고, 구역간의 경계도 명확하게 되어 있지 않을 수도 있다. 요컨대, 각 가열 수단이 가열을 담당하는 구역마다 대응하여 설치되어 있다는 것이다.
또한, 박막의 막두께의 측정에 관해서는, 제1 기판 내지 제2 기판상의 박막의 막두께를 직접적으로 측정하는 외에, 복수의 제1 기판 내지 제2 기판의 일부를 측정용의 모니터 기판으로 치환하여 열처리를 행하여 당해 모니터 기판상에 형성된 박막의 막두께로서, 제1 기판 내지 제2 기판상의 박막의 막두께로 하는 태양도 포함한다. 후자의 경우, 모니터 기판은 일정 간격으로 배치되는 것이 바람직하다.
본 발명에 따르면, 제품 기판보다도 처리 가스의 소비량이 적은 제1 기판을 이용하여 열처리시의 온도 설정치가 설정되고, 제1 기판보다도 처리 가스의 소비량이 많은 제2 기판을 이용하여 상기 온도 설정치가 보정되므로, 로딩 효과(처리 가스의 상류측 기판이 처리 가스를 소비함으로써, 처리 가스의 하류측 기판에 형성되는 박막의 막두께가 얇아져 버리는 현상)가 존재하는 경우이더라도, 로딩 효과에 의해 발생할 수 있는 목표 막두께와의 차분이 온도 설정치의 보정에 의해 상쇄될 수 있다. 이 때문에, 보정후의 온도 설정치를 이용하여 행해지는 열처리에서는, 구역간의 제품 기판상의 박막의 막두께에 대하여 높은 균일성을 얻을 수 있다.
바람직하게는, 상기 제1 설정 공정 및 상기 제2 보정 공정은 각각 미리 구해 둔 온도 설정치의 변화량과 박막의 막두께의 변화량의 관계에 기초하여 행해질 수 있다.
또한, 예를 들면, 상기 열처리 공정군에 있어서, 상기 처리 가스가 활성화되어 활성종이 생성되고, 당해 활성종에 의해서 기판의 표면에 실리콘 산화막과 같은 산화막이 형성될 수 있다. 이 경우, 예를 들면, 상기 처리 가스는 수소 가스 및 산소 가스를 포함한다. 이 경우, 상기 제1 기판은 미리 평균 막두께 50㎚ 이상의 산화막이 형성되어 있는 기판인 것이 바람직하다. 또한, 이 경우 상기 제2 기판은 베어 실리콘 기판인 것이 바람직하다.
또는, 예를 들면, 상기 열처리 공정군에 있어서, 화학 증착법에 의해 기판의 표면에 박막이 형성될 수 있다. 이 경우, 상기 제1 기판은 표면에 패턴이 형성되어 있지 않은 기판이고, 상기 제2 기판은 표면에 패턴이 형성되어 있는 기판인 것이 바람직하다.
일반적으로는, 상기 제1 열처리 공정에서는 기판 보유구에서의 피처리 기판의 보유 영역에 제1 기판이 만재되고, 상기 제2 열처리 공정에서는 기판 보유구에서의 피처리 기판의 보유 영역에 제2 기판이 만재될 수 있다.
상기 제3 열처리 공정에서는 기판 보유구에서의 피처리 기판의 보유 영역에 제품 기판이 만재될 수도 있으나, 보다 적은 매수의 제품 기판만이 탑재될 수도 있다. 후자의 경우에는, 기판 보유구에서의 피처리 기판의 보유 영역 중, 반응 용기내로 도입되는 처리 가스의 흐름의 상류측의 일부에 제품 기판이 탑재되고, 하류측의 나머지부에는 제1 기판이 탑재되는 것이 바람직하다. 이 경우, 1배치로 처리하는 제품 매수가 몇장이더라도, 같은 열처리 결과를 얻을 수 있다. 게다가, 반응 용기내의 각 구역의 온도 설정치는 공통이므로, 조작의 부담이 경감되어, 온도의 설정 오류를 방지할 수 있다.
또, 상기 제2 열처리 공정과 상기 제3 열처리 공정은 반응 용기내의 압력, 처리 가스의 유량 및 열처리 시간이 공통일 수 있다.
또한, 본 발명은,
복수의 기판을 보유하는 기판 보유구와,
상기 기판 보유구가 반입되는 반응 용기와,
상기 반응 용기내의 열처리 분위기의 복수의 구역을 각각 가열하는 복수의 가열 수단과,
열처리에 의해 상기 복수의 기판 표면에 박막을 형성하기 위한 처리 가스를 상기 반응 용기내로 도입하는 처리 가스 도입 수단과,
박막이 형성될 때의 처리 가스의 소비량이 제품 기판보다도 적은 복수의 제1 기판에 대하여 열처리를 실시하고, 당해 제1 기판의 표면에 형성된 박막의 막두께에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 설정하는 온도 설정부와,
온도 설정부에서 설정된 각 온도 설정치에 따라서 박막이 형성될 때의 처리 가스의 소비량이 상기 제1 기판보다도 많은 복수의 제2 기판에 대하여 열처리를 실시하고, 당해 제2 기판의 표면에 형성된 박막의 막두께에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께과 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 보정하는 온도 보정부와,
온도 보정부에서 보정된 각 온도 설정치에 따라서 적어도 복수의 제품 기판에 대하여 열처리를 실시하는 제품 기판 열처리부를 구비한 것을 특징으로 하는 열처리 장치이다.
예를 들면, 복수의 제1 기판에 대하여 열처리가 실시될 때에는, 기판 보유구에서의 피처리 기판의 보유 영역에 제1 기판이 만재되고, 복수의 제2 기판에 대하여 열처리가 실시될 때에는, 기판 보유구에서의 피처리 기판의 보유 영역에 제2 기판이 만재될 수 있다.
바람직하게는, 열처리 장치는 기판을 기판 지지부로 이송 적재하기 위한 기판 이송 적재 수단을 더 구비하고, 상기 제품 기판 열처리부는 적어도 복수의 제품 기판에 대하여 열처리가 실시될 때에 있어서, 기판 보유구에서의 피처리 기판의 보유 영역 중, 반응 용기내로 도입되는 처리 가스의 흐름의 상류측의 일부에 제품 기판이 탑재되고, 하류측의 나머지부에 제1 기판이 탑재되도록, 상기 기판 이송 적재 수단을 제어하도록 되어 있다.
또한, 바람직하게는, 상기 제품 기판 열처리부는 제품 기판의 매수를 판별하는 판별부를 갖고 있다.
또는, 본 발명은 복수의 기판을 보유하는 기판 보유구와, 상기 기판 보유구가 반입되는 반응 용기와, 상기 반응 용기내의 열처리 분위기의 복수의 구역을 각각 가열하는 복수의 가열 수단과, 상기 반응 용기내에 처리 가스를 도입하여 상기 복수의 기판 표면에 박막을 형성하는 처리 가스 도입 수단을 구비한 열처리 장치를 위해서 이용되는 제어 장치이며,
박막이 형성될 때의 처리 가스의 소비량이 제품 기판보다도 적은 복수의 제1 기판에 대하여 열처리를 실시하고, 당해 제1 기판의 표면에 형성된 박막의 막두께에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 설정하는 온도 설정부와,
온도 설정 프로그램으로 설정된 각 온도 설정치에 따라서 박막이 형성될 때의 처리 가스의 소비량이 상기 제1 기판보다도 많은 복수의 제2 기판에 대하여 열처리를 실시하고, 당해 제2 기판의 표면에 형성된 박막의 막두께에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 보정하는 온도 보정부를 구비한 것을 특징으로 하는 제어 장치이다.
또한, 본 발명은 복수의 기판을 보유하는 기판 보유구와, 상기 기판 보유구가 반입되는 반응 용기와, 상기 반응 용기내의 열처리 분위기의 복수의 구역을 각각 가열하는 복수의 가열 수단과, 상기 반응 용기내에 처리 가스를 도입하여 상기 복수의 기판 표면에 박막을 형성하는 처리 가스 도입 수단을 구비한 열처리 장치를 위해서 이용되는 제어 프로그램이며,
박막이 형성될 때의 처리 가스의 소비량이 제품 기판보다도 적은 복수의 제1 기판에 대하여 행해진 열처리에 의해 당해 제1 기판의 표면에 형성된 박막의 막두께에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 설정하는 온도 설정 프로그램과,
온도 설정 프로그램으로 설정된 각 온도 설정치에 따라서 박막이 형성될 때의 처리 가스의 소비량이 상기 제1 기판보다도 많은 복수의 제2 기판에 대하여 행해진 열처리에 의해 당해 제2 기판의 표면에 형성된 박막의 막두께에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 보정하는 온도 보정 프로그램을 구비한 것을 특징으로 하는 제어 프로그램이다.
이하, 본 발명의 일 실시 형태로서, 종형 열처리 장치인 산화 처리 장치를 설명한다. 도1은 본 실시 형태의 산화 처리 장치를 나타낸 종단면도이다. 종형의 가열로(21)가 예를 들면 천정부가 막혀 있는 통형의 단열체(22)와, 이 단열체(22)의 내벽면을 따라서 둘레 방향으로 설치된 가열 수단을 이루는 예를 들면 저항 발열체로 이루어지는 히터(2)를 갖고 있다. 가열로(21)의 하단부는 베이스체(23)에 고정되어 있다. 히터(2)는 상하 방향의 복수의 구역마다 개별적으로 가열 제어 할 수 있도록, 예를 들면 4단[히터(2a, 2b, 2c, 2d)]으로 분할되어 있다. 또한, 가열로(21)의 가운데에는, 반응 용기를 구성하고, 상단만 폐색됨과 동시에, 그 내부에 열처리 분위기가 형성되는 종형의 예를 들면 석영으로 이루어지는 반응관(24)이 설치되어 있다. 이 반응관(24)은 예를 들면 통형의 단열 부재(25)를 통하여, 베이스체(23)에 고정되어 있다.
반응관(24)의 하단 근방에는, 밸브(V1)을 통하여 배기 펌프(26a)로 배관되는 배기관(26)과, 제1 가스 공급관(27)과, 제2 가스 공급관(28)이 접속되어 있다. 제1 가스 공급관(27)은 일단이 밸브(V2)를 통하여 제1 처리 가스 예를 들면 산소(O2) 가스의 공급을 수행하는 제1 처리 가스 공급원(27a)과 접속되어 있다. 또한, 제1 가스 공급관(27)은 밸브(V2)의 하류측에서 2개[제1 가스 공급관(27b, 27c)]로 분기되어 있다. 제2 가스 공급관(28)은 일단이 밸브(V3)를 통하여 제2 처리 가스 예를 들면 수소(H2) 가스의 공급을 수행하는 제2 처리 가스 공급원(28a)와 접속되어 있다. 제2 가스 공급관(28)은 밸브(V3)의 하류측에서 2개[제2 가스 공급관(28b, 28c)]로 분기되어 있다. 그리고, 제1 가스 공급관(27b, 27c)과 제2 가스 공급관(28b, 28c)의 타단측은 단열 부재(25)를 바깥으로부터 관통하여 배관되어 있다. 제1 가스 공급관(27b)와 제2 가스 공급관(28b)은 반응관(24)의 내부에서 수직 상방향으로 상승되고, 그들의 선단은 당해 반응관(24)의 천정부 근방에 위치하고 있다. 본 실시 형태의 제1 가스 공급관(27b) 및 제2 가스 공급관(28b)의 선단부는 반응관 (24)의 중심부 부근에서 천정부를 향하여 처리 가스를 배출하도록, 굴곡되게 설치되어 있다. 제1 가스 공급관(27c) 및 제2 가스 공급관(28c)의 선단부는 후술하는 웨이퍼 보트(3)가 반응관(24)내에 반입되었을 때의 당해 웨이퍼 보트(3)의 기판 보유 영역의 하부측에 처리 가스를 공급할 수 있도록, 반응관(24)의 하부에 위치하고 있다. 또한, 도면 중 참조 번호 27d, 27e, 28d, 28e는 예를 들면 질량 유량 제어기로 이루어지는 유량 조절 수단이다.
또한, 이 산화 처리 장치는 기판인 웨이퍼(W)의 보유구인 웨이퍼 보트(3)를 구비하고 있다. 웨이퍼 보트(3)는 예를 들면 상부판(31) 및 바닥판(32) 사이에 복수의 지주(33)를 갖고 있으며, 지주(33)에 형성된 도시하지 않은 홈에 의해서 웨이퍼(W)의 주연부를 선반형으로 지지하도록 구성되어 있다. 웨이퍼 보트(3)는 반응관(24)의 하단의 개구부(24a)를 개폐하는 덮개(34)의 위에 보온통(35)을 통하여 놓여져 있다. 덮개(34)는 보트 엘리베이터(30)상에 설치되어 있다. 이 보트 엘리베이터(30)가 승강함으로써, 가열로(21)[반응관(24)]에의 웨이퍼 보트(3)의 반입출이 행해진다. 또한, 예를 들면 보트 엘리베이터(30)에 모터 등의 회전 기구가 설치되고, 프로세스중에 이 회전 기구에 의해 웨이퍼 보트(3)가 연직축 회전으로 회동되도록 되어 있을 수도 있다.
이어서, 도2를 참조하면서 상술한 구성 요소와 제어계의 관계에 대하여 설명한다. 도면 중 4는 제어부이고, 각 히터(2; 2a∼2d)를 콘트롤하기 위한 온도 제어기(5; 5a, 5b, 5c, 5d)와 접속되어 있다. 이에 따라, 제어부(4)는 열처리 분위기를 구성하는 각 구역의 온도 제어를 수행하도록 되어 있다. 또한, 제어부(4)는 이송 적재 제어기(51)를 통하여 도시하지 않는 웨이퍼 이송 적재 수단의 제어를 수행하는 기능을 구비하고 있다. 여기에서 웨이퍼 이송 적재 수단이란, 웨이퍼 보트(3)에 대하여 웨이퍼(W)의 전달을 수행하는 웨이퍼 암 뿐만 아니라, 웨이퍼 암의 액세스 위치에 웨이퍼 카세트를 반송하는 도시하지 않는 카세트 이송 적재기 등도 포함한다. 본 실시 형태에서의 종형 열처리 장치에서는, 카세트(C)내에 제품 웨이퍼(W3)가 준비되는 것에 더하여, 히터(2; 2a∼2d)의 온도 설정치의 매칭 작업을 수행하기 위해, 더미 웨이퍼(W1) 및 베어 웨이퍼(W2)도 카세트(C)내에 준비된다. 이들 웨이퍼(W; W1, W2, W3)가 웨이퍼 이송 적재 수단에 의해, 웨이퍼 보트(3)에 이송 적재되게 된다.
또한, 예를 들면 종형 열처리 장치의 부근에는, 웨이퍼(W)의 막두께를 측정하는 막두께 측정부(6)가 설치되어 있다. 제어부(4)는 이 막두께 측정부(6)와도 접속되어 있다. 막두께 측정부(6)는 후술하는 각 히터(2; 2a∼2d)의 온도 설정치의 매칭 작업에 있어서, 예를 들면 더미 웨이퍼(W1) 및 베어 웨이퍼(W2)의 각각의 표면에 형성된 박막의 막두께를 측정하고, 그 측정치를 제어부(4)에 송신하도록 구성되어 있다.
여기에서, 특허 청구의 범위에 기재된 문헌과의 대응에 대하여 설명하면, 더미 웨이퍼(W1)는 제품 웨이퍼보다도 처리 가스(이 예에서는 래디컬)의 소비량의 적어도 제1 기판에 상당하고, 패턴이 형성되어 있지 않은 평탄한 표면에, 앞서 기술한 로딩 효과의 영향이 거의 보이지 않는 정도로 충분한 두께의 실리콘 산화막이 형성된 것이다. 베어 웨이퍼(W2)는 처리 가스(이 예에서는 래디컬)의 소비량이 제1 기판보다도 많은 제2 기판에 상당하고, 패턴이 형성되어 있지 않은 평탄한 표면에 실리콘이 노출되어 있는 웨이퍼이다.
다음에, 제어부(4)의 구성을 설명한다. 도3에 도시한 바와 같이, 온도 제어기(5; 5a∼5d), 이송 적재 제어기(51) 및 막두께 측정부(6)는 제어부(4)내의 CPU(41)로부터의 제어 신호에 따라서, 각 제어 대상의 콘트롤을 수행하도록 구성되어 있다. 또한, 제어부(4)내에서는 버스(40)에, 입력부(42), 레시피 저장부(43), 프로그램 저장부(44) 및 기억부(45)가 각각 접속되어 있다.
입력부(42)는 예를 들면 산화 처리에서의 파라미터의 입력이나, 레시피 저장부(43)내에 저장되어 있는 레시피의 선택을 수행하기 위한 것으로, 예를 들면 장치 전면에 설치되는 터치 패널이나 키 조작부 등에 의해 구성된다.
레시피 저장부(43)에는 웨이퍼의 종류, 웨이퍼 보트(3)에 이송 적재하는 웨이퍼의 매수, 및/또는 그 배치 레이아웃 등에 따라서, 웨이퍼에 형성하는 박막의 목표 막두께, 처리 가스의 유량, 및 압력 등을 기록한 레시피가 미리 다수 준비되어 있다.
프로그램 저장부(44)에는 더미 웨이퍼(W1)를 이용하여 산화 처리를 수행한 후에, 반응관(24)내에서의 열처리 분위기의 각 구역의 더미 웨이퍼(W1)의 막두께가 제품 웨이퍼(W3)의 목표 막두께와 대략 같은 값이 되도록, 각 히터(2; 2a∼2d)의 온도 설정치의 설정을 수행하는 제1 프로그램과, 이 제1 프로그램에 의해 설정한 온도 설정치에 기초하여 베어 웨이퍼(W2)에 대한 산화 처리를 수행한 후에, 상기 각 구역의 베어 웨이퍼(W2)의 막두께와 제품 웨이퍼(W3)의 목표 막두께에 기초하여 상기 온도 설정치의 보정을 수행하는 제2 프로그램과, 보정후의 온도 설정치를 이용하여 제품 웨이퍼(W3)에 대한 열처리를 수행하기 위한 제3 프로그램이 저장되어 있다.
기억부(45)는 막두께 측정부(6)에 의해 얻어진 히터(2a∼2d)에 대응하는 각 구역의 웨이퍼 표면의 산화막의 막두께나, 온도 설정치 등을 기억하기 위한 것이다.
또한, 레시피 저장부(43), 프로그램 저장부(44) 및 기억부(45)는, 실제는 모두가 예를 들면 반도체 메모리나 하드 디스크와 같은 컴퓨터용의 기억 매체에 의해 실현되는 것이나, 도3에서는 편의상 블록으로 나타내어져 있다.
다음에, 도4에 도시한 공정도를 참조하면서, 본 실시 형태의 작용에 대하여 설명을 한다.
먼저, 제1 단계(S1)에 도시한 바와 같이, 입력부(42)에 있어서 더미 웨이퍼(제1 기판; W1)를 이용한 산화 처리에 필요한 파라미터가 입력된다. 이 제1 단계(S1)에서는 앞으로 산화 처리를 수행할 제품 웨이퍼용의 레시피[예를 들면, 가스 유량, 반응관(24)내의 압력 및 처리 시간 등]와 같은 파라미터의 입력이 이루어진다. 제1 단계(S1)에서의 입력 작업에서는, 조작자가 각종 파라미터를 하나씩 입력할 수도 있고, 미리 준비된 레시피를 레시피 저장부(43)로부터 선택하도록 할 수도 있다.
파라미터의 입력후, 예를 들면 입력부(42)에서의 조작에 의해, 더미 웨이퍼(W1)에 대한 산화 처리가 개시된다[제2 단계(S2)]. 이 산화 처리는 제1 프로그램에 의해 실시된다. 후술하는 바와 같이, 다른 웨이퍼[베어 웨이퍼(W2) 및 제품 웨이퍼(W3)]를 이용하는 처리에 있어서도, 온도 설정치를 제외한 산화 처리의 파라미터, 및 웨이퍼 보트(3)에 이송 적재하는 웨이퍼의 배치 레이아웃은 공통으로 설정된다. 따라서, 이들 조건은 제2 및 제3 프로그램에 있어서도 그대로 이용된다. 또한, 웨이퍼의 배치 레이아웃이 공통인 것은, 웨이퍼의 매수와 웨이퍼 보트(3)상의 보유홈(슬롯)의 번호(몇단째의 보유홈이라는 번호)가 완전히 같은 경우에 한하지 않고, 예를 들면 임의의 레시피로 열처리를 수행할 때에 양호한 면간 균일성을 얻을 수 있는 레이아웃일 수도 있다.
웨이퍼의 배치 레이아웃에 대해서는, 예를 들면 제품 웨이퍼를 풀 배치로 처리하려는 경우, 즉 웨이퍼 보트(3)에서의 제품 웨이퍼의 보유 영역에 제품 웨이퍼를 만재하여 처리하려고 하는 경우에는 당해 제품 웨이퍼의 보유 영역에 더미 웨이퍼(W1)가 만재된다.
또한, 본 발명은 웨이퍼 보트(3)에 웨이퍼를 간극 없이 탑재하는 태양에 한정되는 것은 아니고, 예를 들면 제품 웨이퍼의 보유 영역에 빈 영역이 잔존하도록 제품 웨이퍼를 보유하는 경우에도 적용할 수 있다.
이어서, 더미 웨이퍼(W1)에 대하여 산화 처리가 행해진다. 이 공정의 흐름에 대하여 간단히 설명한다.
우선, 도시하지 않은 웨이퍼 이송 적재 수단에 의해, 웨이퍼 보트(3)에 대하여 설정된 배치 레이아웃에 따라서, 더미 웨이퍼(W)가 이송 적재된다. 이에 따라서, 더미 웨이퍼(W1)가 웨이퍼 보트(3)상에 상하 방향으로 선반형으로 보유된다. 그 후, 웨이퍼 보트(3)가 반응 용기내로 반입된다.
그리고, 반응관(24)내의 압력이 소정의 진공도까지 감압됨과 동시에 열처리 분위기가 각 히터(2; 2a∼2d)에 의해 구역마다 설정 온도가 될 때까지 승온된다. 그리고, 반응관(24)내에 O2(산소) 가스 및 H2(수소) 가스가 공급되고, 반응관(24)내가 예를 들면 0.35Torr(약 46.6Pa)가 되도록 유지된다. 열처리 분위기의 온도는 예를 들면 대략 1000℃ 정도로 설정된다. 또한, O2 가스 및 H2 가스의 유량에 대해서는, 예를 들면 O2:H2 = 9:1이 되도록 조절된다. 각 유량 조절 수단 27d, 27e, 28d, 28e에 의해서 제1 가스 공급관(27b, 27c) 및 제2 가스 공급관(28b, 28c)의 각각의 유량이 조정된다. 여기에서는, 반응관(24)의 천정부에까지 연장되는 제1 가스 공급관(27b) 및 제2 가스 공급관(28b)으로부터만, 가스의 공급이 이루어진다. 이 경우, 웨이퍼 보트(3)의 윗쪽으로부터 공급되는 O2 가스 및 H2 가스는 감압 고온하에 있어서 활성화되고, 예를 들면 O 래디컬이나 OH 래디컬 등의 활성종이 되어 아래측으로 향한다. 이에 수반하여, 각 웨이퍼의 표면에서 산화 반응이 진행되어 간다.
이상과 같은 산화 처리가 종료되면, 더미 웨이퍼(W1)가 종형 열처리 장치로부터 반출되어, 막두께 측정부(6)로 반송된다. 그리고, 제3 단계(S3)에 도시한 바와 같이, 막두께 측정부(6)에서 더미 웨이퍼(W1)상의 막두께가 측정된다. 여기에서는, 편의상 더미 웨이퍼(W1)가 만재되어, 더미 웨이퍼(W1) 자체의 막두께가 측정되는 것으로 하고 있으나, 현실에서는 더미 웨이퍼(W1)는 이미 산화막이 형성되어 있으므로, 그 위에 형성된 산화막의 막두께를 측정할 수 없는 경우도 있을 수 있다. 그 경우에는, 더미 웨이퍼(W1)의 배열군 가운데에 소정의 간격으로 설정된 모니터 웨이퍼 보유 영역에 모니터 기판인 예를 들면 베어 웨이퍼로 이루어지는 모니터 웨이퍼가 보유되고, 당해 베어 웨이퍼상의 막두께가 측정되고, 그 막두께가 더미 웨이퍼(W1)의 막두께 측정치로서 취급될 수 있다. 이와 같이 모니터 웨이퍼가 배치되어 있더라도, 그 밖의 보유 영역에 더미 웨이퍼(W1)가 만재되어 있으면, 실질적으로는 더미 웨이퍼(W1)가 보유 영역에 만재되어 있는 상황과 같게 된다.
막두께 측정은 예를 들면 각 히터(2a∼2d)가 대응하는 열처리 분위기의 각 구역마다 이루어진다. 예를 들면, 각 구역마다 1매씩 합계 4매분의 막두께가 측정되었다고 하면, 이들 막두께 T[T1, T2, T3, T4: 각 구역에 대응하는 더미 웨이퍼(W1)의 막두께]의 데이터는 제어부(4)로 보내진다. 그리고, 제1 프로그램에 따라서, 막두께 T1∼T4가 모두 제품 웨이퍼에서의 목표 막두께의 오차 범위내에 있는지의 여부가 판단된다.
어떠한 막두께도 상기 오차 범위내에 들어 있으면, 이번 열처리에서 이용된 각 히터(2; 2a∼2d)의 온도 설정치는 변경되지 않는다. 한편, 막두께 T1∼T4 중 어느것이 상기 목표 막두께로부터 소정량 이상 벗어나 있으면, 이들 막두께 T1∼T4가 목표 막두께와 대략 같아지도록, 온도 설정치의 매칭이 이루어진다[제4 단계(S4)].
온도 설정치의 매칭에 대해서는, 미리 구해진 막두께의 변화분과 온도 설정치의 변화분의 관계에 기초하여, 막두께의 측정치를 목표 막두께에 대략 같도록 하기 위해서는 온도 설정치를 현재의 값에서 어느 정도 변화시키면 되는지가 계산된다. 이에 따라, 이번의 처리 조건에 있어서 목표 막두께를 실현하기 위한 적정한 온도 설정치가 산출된다. 또한, 제1 프로그램에서 이용되는 「막두께의 변화분과 온도 설정치의 변화분의 관계」로서는, 예를 들면 측정한 막두께의 값에 대응하여, 온도 설정치를 1℃ 높임으로써 막두께가 몇 ㎚ 증감하는 것과 같이 온도와 막두께 변화량을 대응시킨 테이블 등이 이용된다. 구체적으로는, 예를 들면 온도 설정치 y1일 때 막두께의 측정치가 x1, 목표 막두께가 x0, 막두께의 변화분과 온도의 변화분의 관계가 Δy/Δx이라고 하면, 온도 설정치는 y1+(x0-x1)×Δy/Δx가 된다.
이상과 같이, 더미 웨이퍼(W1)를 이용한 산화 처리를 이용하여 적정한 온도 설정치가 산출되면, 제5 단계(S5)에 도시한 바와 같이, 당해 온도 설정치가 기억부(45)에 기억된다. 이에 따라, 온도 설정치의 설정이 종료된다. 여기에서, 도5는 산화 처리 후의 웨이퍼의 막두께 프로파일을 나타낸 특성도이다. 종축이 막두께, 횡축이 웨이퍼 보트(3)에서의 웨이퍼 슬롯의 위치를 나타내고 있다. 횡축에서의 1단째(좌단)가 최상단이고, 140단째(우단)이 최하단이다. 이 도5 중, ◆으로 나타내어진 막두께 프로파일은 이 제5 단계(S5)에서 설정된 온도 설정치를 이용하고, 목표 막두께를 14.7㎚로 하여, 더미 웨이퍼(W1)에 의한 산화 처리를 수행했을 때의 막두께 프로파일이다. 이 경우, 어떠한 구역에서도 산화막의 막두께가 목표 막두께와 대략 같아지도록 각 히터(2; 2a∼2d)의 온도 설정치가 설정되어 있음을 알 수 있다.
이상과 같이 더미 웨이퍼(W1)를 이용한 온도 설정 작업이 이루어진 후, 웨이퍼 보트(3)에서의 제품 웨이퍼(W3)의 보유 영역에, 제2 기판인 베어 웨이퍼(W2)가 이송 적재되고, 제6 단계(S6)에 나타낸 산화 처리가 행해진다. 여기에서는, 앞서 기억한 새로운 각 히터(2; 2a∼2d)의 온도 설정치가 이용된다. 온도 설정치 이외의 조건에 대해서는, 제2 단계(S2)의 산화 처리와 동일 조건이다.
산화 처리가 종료되면 베어 웨이퍼(W2)가 종형 열처리 장치로부터 반출되고, 막두께 측정부(6)로 반송된다. 그리고, 제7 단계(S7)에 도시한 바와 같이, 베어 웨이퍼(2)상의 막두께가 측정된다. 이에 따라, 막두께 T'(T1', T2', T3', T4': 각 구역에 대응하는 베어 웨이퍼의 막두께)가 얻어진다. 베어 웨이퍼(W2)는 표면 전체에 실리콘이 노출되어 있으므로, 래디컬의 소비량이 많다. 따라서, 처리 가스의 하류측에는 충분한 양의 래디컬이 공급되지 않는다. 이 때문에, 더미 웨이퍼(W1)를 이용하여 얻어진 온도 설정치에 의해 산화 처리가 이루어지더라도, 막두께 프로파일은 목표 막두께 근방에서 편평해지지 않는다. 예를 들면, 목표 막두께를 14.7㎚로 하면, 도5에 ◇로 나타낸 바와 같이, 그 막두께 프로파일은 우하향이 되고, 최대 0.7∼1.0㎚정도 막두께가 얇아진다.
이와 같이 막두께 T'가 얻어지면, 제2 프로그램에 따라, 제8 단계(S8)에 나타낸 온도 설정치의 보정이 이루어진다. 즉, 베어 웨이퍼(W2)와 같이 이미 기술한 로딩 효과를 발생하기 쉬운 종류의 웨이퍼를 이용했을 때에 막두께 프로파일이 목표 막두께와 거의 같아(편평해)지도록, 온도 설정치의 보정이 이루어진다.
이 보정에 대해서, 도5를 이용하여 구체적으로 설명한다.
제7 단계(S7)가 종료된 시점에서, 각 히터(2; 2a∼2d)에 대응하는 각 구역의 목표 막두께는 모두 예를 들면 대략 14.7㎚로 되어 있다. 그러나, 실제로는 도5에 도시한 바와 같이, 각 막두께 T1'∼T4'는 목표 막두께보다도 낮은 막두께로 되어 있으며, 또한 각 막두께 T1'∼T4'와 목표 막두께의 막두께차는 각각 다르다. 이미 설명한 바와 같이, 도5에 ◆로 나타내어진 막두께 프로파일은 래디컬의 소비가 적은 더미 웨이퍼(W1)를 이용했을 때의 더미 웨이퍼상의 산화막을 나타낸다. 또한, ◇으로 나타내어진 막두께 프로파일은 상기와 같이 래디컬의 소비가 많은 베어 웨이퍼(W2)를 이용했을 때의 베어 웨이퍼상의 산화막을 나타낸다. 전자에서는 로딩 효과가 전혀없거나, 또는 거의 없다. 후자에서는 로딩 효과가 크다. 즉, 도면 중의 ◆와 ◇의 차는 양자의 로딩 효과에 기초한 막두께차이다.
따라서, 제2 프로그램은 상술한 로딩 효과에 기초한 막두께차를 상쇄하기 위해서, 각 구역에서의 목표 막두께를, 예를 들면 현재의 목표 막두께와 막두께 T'의 차의 분만큼 두껍게 하도록, 즉 예를 들면 더미 웨이퍼(W1)상의 산화막에 대하여 도5중에 △로 나타낸 막두께 프로파일이 얻어지도록, 각 히터(2; 2a∼2d)의 온도 설정치를 결정한다(보정한다). 이 온도 설정치의 결정시에는, 이미 설명한 바와 같이 미리 구해진 막두께의 변화분과 온도 설정치의 변화분의 관계를 이용하여, 구역마다(히터 마다)의 각각의 온도 설정치가 산출된다.
그리고, 제9 단계(S9)에 도시한 바와 같이, 보정 후의 온도 설정치가 기억부(45)에 기억된다.
그 후, 제10 단계(S10)에 도시한 바와 같이, 예를 들면 제1 단계(S1)에서 설정된 산화 처리의 조건에서의 온도 설정치로서, 제8 단계(S8)에서 보정된 온도 설정치가 레시피에 기록되고, 당해 레시피가 레시피 저장부(43)내에 저장된다.
그 후, 이 레시피를 이용하여 제품 웨이퍼에 대하여 같은 산화 처리를 수행한다(S11).
이상과 같이 본 실시의 형태에 따르면, 웨이퍼에 대한 산화 처리(열처리)를 배치식으로 수행하여 각 웨이퍼의 표면에 산화막을 형성함에 있어서, 로딩 효과(웨이퍼상의 산화막이 래디컬을 소비함으로써 발생하는 하류측의 웨이퍼상의 산화막의 막두께가 얇아지는 현상)가 전혀 없거나, 또는 거의 없는 더미 웨이퍼(W1)를 이용하여 온도 설정치의 매칭이 이루어지고, 이어서 로딩 효과가 있는 베어 웨이퍼(W2)를 이용하여 로딩 효과에 따른 목표 막두께로부터의 막두께의 감소량이 구해지고, 이 막두께의 감소량 즉 로딩 효과에 따른 막두께차를 보상하도록 온도 설정치가 높여진다. 따라서, 이와 같이 설정된 온도 설정치를 이용하여 제품 웨이퍼(W3)에 대하여 산화 처리를 수행하면, 로딩 효과가 상쇄되어, 웨이퍼상의 산화막의 막두께에 대하여 구역 사이에서 높은 균일성이 얻어진다.
또한, 로딩 효과가 없거나, 또는 거의 없는 더미 웨이퍼(W1)를 이용한 산화 처리를 이용하여 온도 설정치가 조정되고, 그 후에 로딩 효과가 나타나는 베어 웨이퍼(W2)를 이용한 산화 처리를 이용하여 로딩 효과에 따른 막두께의 목표 막두께로부터의 오차량이 구해지고, 이 오차량에 따라서 다시 온도 설정치가 조정되므로, 예를 들면 제품 웨이퍼(W3)를 이용하여 시행 착오로 온도 설정치가 조정되는 경우에 비하여, 온도 설정치의 매칭 작업이 용이하다.
또한, 본 실시 형태에 있어서 이용되는 베어 웨이퍼는 제품 웨이퍼로 간주하여 이용되는 것이다. 이 때문에, 제품 웨이퍼와 마찬가지로 처리 가스를 소비하는 웨이퍼이면, 패턴이 있을 수도 있고, 패턴의 형상도 한정되지 않는다. 예를 들면, 제품 웨이퍼가 미리 표면에 패턴이 형성되어 있는 것이라면, 베어 웨이퍼를 대신하여 제품 웨이퍼 그 자체, 또는 같은 패턴이 형성된 웨이퍼를 이용할 수도 있다.
그런데, 최근에는 웨이퍼는 작은 로트 다품종으로 생산되는 경향에 있다. 이 때문에, 제품 웨이퍼 매수가 웨이퍼 보트의 최대 제품 웨이퍼 탑재 매수에 만족되지 않는 상태에서 제품 웨이퍼의 열처리를 하는 것도 있다. 이와 같은 경우에 바람직한 실시의 형태에 대하여 설명한다. 이 실시 형태에 있어서도, 앞의 실시 형태와 마찬가지로, 도4에 도시한 각 단계 S1∼S10이 이루어진다. 즉, 웨이퍼 보트(3)에서의 제품 웨이퍼의 보유 영역에 제1 기판인 더미 웨이퍼(W1)가 만재된 상태에서, 도4의 제2 단계(S2)에서의 더미 웨이퍼(W1)의 열처리가 행해지고, 또한 상기 보유 영역에 제2 기판인 베어 웨이퍼(W2)가 만재된 상태에서, 도4의 제6 단계(S6)에서의 베어 웨이퍼(W2)의 열처리가 행해진다.
도6은 당해 실시의 형태를 나타낸 도면이다. 설정된 온도 설정치, 즉 도4 에 도시한 제8 단계(S8)에서 보정된 온도 설정치가 제어부(4)의 도시하지 않은 기억부에 저장된다. 그리고, 제품 웨이퍼(W3)에 대하여 열처리가 이루어지는 경우에는, 제어부(4)가 1배치로 수행하는 제품 웨이퍼(W3)의 매수를 판단한다. 이 판단은 예를 들면 이전 공정을 실시한 스테이션의 컴퓨터로부터 온라인으로 보내어져 오는 매수 정보, 또는 열처리 장치에 설치된 매핑 센서로부터의 매수 정보 등에 기초하여, CPU에 의해 이루어진다.
이어서, 제어부(4)가 이송 적재 제어기(51)를 통하여 웨이퍼 이송 적재 수단(52)을 제어하고, 웨이퍼 이송 적재 수단(52)은 도2에 도시한 웨이퍼 카세트(C)내로부터 제품 웨이퍼(W)를 추출하여 웨어퍼 보트(3)에 이송 적재한다. 이 때, 도6에 도시한 바와 같이, 웨이퍼 보트(3)에서의 제품 웨이퍼(W3)의 보유 영역 중에서 반응 용기에 공급되는 처리 가스의 흐름의 상류측(이 예에서는 상부측)으로부터 제품 웨이퍼(W3)가 채워져 이송 적재된다. 그리고, 나머지의 제품 웨이퍼(W3)의 보유 영역에 더미 웨이퍼(W1)가 채워져 이송 적재되고, 풀 배치(만재) 상태가 된다. 그 후, 웨이퍼 보트(3)가 반응 용기내로 반입되고, 열처리가 이루어져, 산화막이 제품 웨이퍼(W3)에 형성된다. 이 열처리에 있어서는, 제품 웨이퍼(W3)의 매수에 상관없이, 기억부에 저장된 상기의 온도 설정치가 이용된다. 또한, 온도 이외의 처리 파라미터 예를 들면 반응 용기내의 압력, 처리 가스의 유량 및 열처리의 시간 등에 대해서는, 제6 단계(S6)에서의 베어 웨이퍼(W2)의 열처리시에 이용한 것과 같은 값이 이용된다.
이 실시 형태에 따르면, 후술의 실시예로부터도 알 수 있는 바와 같이, 공통의 처리 조건이면서, 제품 웨이퍼(W3)의 매수의 차이에 의존하지 않고, 제품 웨이퍼(W3)에 대하여 같은 성막 결과 즉 산화막의 막두께가 같다는 결과를 얻을 수 있다. 따라서, 제품 웨이퍼(W)의 매수마다 처리 조건을 설정하는 경우에 비하여, 처리 조건의 설정 작업이 간단하다. 또한, 제품 웨이퍼(W3)의 매수가 바뀔 때마다 처리 조건을 선택할 필요도 없으므로, 조작자의 부담이 가볍다. 또한, 처리 조건의 설정 오류도 방지할 수 있다.
또한, 본 발명은 로딩 효과가 발생될 수 있는 다른 종류의 열처리에 있어서도 적용 가능하다. 예를 들면, 산화 처리 이외에 처리 가스로서 디클로로실란 (SiH2Cl2)과 암모니아(NH3)를 사용하고, 이에 열에너지를 부여하여 분해시켜서, 기상 반응에 의해 웨이퍼 표면에 예를 들면 질화 규소(SiN)의 박막을 형성하는 것 같은, 화학 증착법(CVD)에 의한 성막을 수행하는 장치에도 적용 가능하다. 이 경우, CVD에 이용되는 처리 가스의 소비량은 웨이퍼의 표면에 형성되는 패턴의 홈의 대소(표면적의 대소)만에 의해 변화한다. 이 때문에, 제1 웨이퍼로서는 처리 가스의 소비량이 작은 웨이퍼, 예를 들면 패턴이 없는 이미 기술한 더미 웨이퍼 또는 배어 웨이퍼가 이용되고, 제2 웨이퍼로서는 처리 가스의 소비량이 큰 트렌치를 갖는 웨이퍼, 예를 들면 제품 웨이퍼와 같은 패턴이 형성되어 있는 웨이퍼가 이용될 수 있다. 그리고, 이와 같은 제1 및 제2 기판을 이용하여, 이미 설명한 산화 처리시와 마찬가지로 하여 온도 설정치의 보정을 수행함으로써, 제품 웨이퍼상에 형성되는 박막의 막두께의 면간 균일성이 향상될 수 있다.
또한, 이상에 있어서, 가열로(21)내에서의 처리 가스의 공급 방향(흐르는 방향)은 웨이퍼 보트(3)의 상부로부터 하측 방향으로 한정되는 것은 아니다. 예를 들면, 하부에 설치된 제1 가스 공급관(27c) 및 제2 가스 공급관(28c)으로부터도 보조적으로 처리 가스가 공급될 수 있다. 또는, 배기관(26)의 일단을 반응관(24)의 천정부에 접속하고, 반응관(24)의 하부로부터만 처리 가스의 공급을 수행하여, 처리 가스의 흐름을 상술한 실시 형태와 역방향(하부로부터 상측 방향으로 흐르는)으로 할 수도 있다.
(실시예)
제품 웨이퍼의 보유 영역에서의 최대 보유 매수가 100매인 웨이퍼 보트가 이용되고, 제품 웨이퍼의 보유 영역의 전체에 더미 웨이퍼가 지지되어 열처리인 산화 처리가 이루어졌다. 또한, 웨이퍼 보트에서의 제품 웨이퍼의 보유 영역 이외의 영역, 예를 들면 웨이퍼 보트의 상단측 및 하단측에는 예를 들면 사이드 더미 웨이퍼 등으로 불리고 있는 더미 웨이퍼가 지지되었다, 열처리 조건에 대해서는, 열처리 분위기의 온도가 1000℃, O2 가스 및 H2 가스의 유량비가 O2:H2 = 2:1로 했다. 여기에서 열처리 분위기의 온도란 예를 들면 제품 웨이퍼 보유 영역의 상하 방향의 중앙부의 설정 온도이다. 그리고, 웨이퍼 보트에서의 보유구의 10단째, 50단째, 80단째, 110단째에 각각 위치하는 모니터용 웨이퍼(막두께 모니터)의 각 막두께가 대략 목표 막두께와 같아지도록, 반응 용기의 각 구역의 온도 설정치의 매칭이 행해졌다.
온도 설정치의 매칭을 위해서 행해진 열처리로 형성된 산화막의 막두께를 조사한 바, 도7의 ◆로 표시되는 결과를 얻었다.
이어서, 웨이퍼 보트에서의 제품 웨이퍼의 보유 영역에 베어 웨이퍼가 만재되고, 같은 처리 조건으로 열처리가 행해지고, 마찬가지로 하여 산화막의 막두께를 조사한 바, 도7의 ◇으로 표시되는 결과가 얻어졌다.
그리고, 각 구역에 있어서 열처리에 의해 성막되는 산화막의 막두께가 제품 기판의 목표 막두께와 ◇로 표시되는 막두께의 차만큼 두껍게 되도록, 각 구역의 온도 설정치가 이미 기술한 바와 같이 하여 보정되었다. 즉, 더미 웨이퍼에 대하여 형성되는 산화막에 대하여 도7에 △로 나타낸 막두께 프로파일이 얻어지도록, 각 구역의 온도 설정치가 보정되었다.
이와 같이 각 구역의 온도가 설정되고, 베어 웨이퍼를 제품 웨이퍼로 간주하여 평가가 이루어졌다. 즉, 웨이퍼 보트의 제품 웨이퍼의 보유 영역에 베어 웨이퍼(베어 실리콘 웨이퍼)가 보유되고, 그 보유 매수를 다양하게 변화시키면서, 같은 처리 조건으로 열처리가 행해지고, 각 베어 웨이퍼상의 산화막의 막두께가 측정되었다. 구체적으로는, 베어 실리콘 웨이퍼의 보유 매수가 25매, 50매, 75매 및 100매의 4가지로 설정되었다. 어느 경우에 있어서도, 제품 웨이퍼의 보유 영역의 상류측(이 예에서는 상부측)으로부터 베어 실리콘 웨이퍼가 채워져서 지지되었다. 이 예에서는, 웨이퍼 보트의 보유홈의 위로부터 10단째부터, 순차 베어 실리콘 웨이퍼가 배치되었다. 또한, 나머지의 보유 영역에는 더미 웨이퍼가 탑재되었다. 어떠한 열처리에 있어서도, 베어 웨이퍼의 매수 이외는 같은 처리 조건이었다.
막두께의 측정 결과는 도8에 도시한 바와 같다. 또한, 백색 표시의 데이터(○, △, □)는 더미 웨이퍼의 산화막의 막두께이다. 또한, 웨이퍼 보유 영역 전체에 더미 웨이퍼를 보유하여 열처리를 수행한 경우의 막두께에 대해서도, 도8에 굵은선으로 나타낸다.
이 결과로부터 알 수 있는 바와 같이, 더미 웨이퍼를 보유한 영역에 있어서는 막두께가 균일하지 않으나, 베어 웨이퍼를 보유한 영역에 있어서는 막두께의 균일성이 높다. 따라서, 로딩 효과가 있는 웨이퍼를 열처리함에 있어서, 이미 기술한 실시 형태와 같이 하여 각 구역의 온도 설정치를 조정함으로써, 제품 웨이퍼의 매수에 상관없이, 공통의 처리 조건이면서, 웨이퍼 사이에서 막두께의 균일성이 높은 처리를 수행할 수 있다.
(비교예)
베어 웨이퍼에 의한 온도 설정치의 매칭을 수행하지 않고, 더미 웨이퍼에서의 조정만을 수행한 경우, 즉 도7의 ◆로 표시되는 결과가 얻어진 상태에서 실시예와 같은 시험을 수행한 바, 도9에 도시한 결과가 얻어졌다. 이 결과로부터 알 수 있는 바와 같이, 베어 웨이퍼상의 산화막은 로딩 효과의 영향을 받아서 베어 웨이퍼의 처리 매수가 많을수록, 하부측 위치에서 막두께가 감소하고 있다.

Claims (17)

  1. 복수의 기판을 기판 보유구에 보유하는 공정과,
    상기 기판 보유구를 반응 용기내로 반입하는 공정과,
    상기 반응 용기내의 열처리 분위기의 복수의 구역을 복수의 가열 수단에 의해 각각 가열하는 공정과,
    상기 반응 용기내에 처리 가스를 도입하여 상기 복수의 기판 표면에 박막을 형성하는 공정을 갖는 열처리 공정군을 포함하는 열처리 방법에 있어서,
    상기 복수의 기판으로서, 박막이 형성될 때의 처리 가스의 소비량이 제품 기판보다도 적은 복수의 제1 기판을 이용하여, 상기 열처리 공정군을 실시하는 제1 열처리 공정과,
    상기 제1 기판의 표면에 형성된 박막의 막두께를, 상기 반응 용기내의 열처리 분위기의 복수의 구역마다 측정하는 제1 측정 공정과,
    상기 제1 측정 공정에서의 측정 결과에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 설정하는 제1 설정 공정과,
    상기 복수의 기판으로서, 박막이 형성될 때의 처리 가스의 소비량이 상기 제1 기판보다도 많은 복수의 제2 기판을 이용하고, 또한 상기 가열 수단의 각각을 상기 제1 설정 공정에서 설정된 각 온도 설정치로 하여, 상기 열처리 공정군을 실시하는 제2 열처리 공정과,
    상기 제2 기판의 표면에 형성된 박막의 막두께를, 상기 반응 용기내의 열처리 분위기의 복수의 구역마다 측정하는 제2 측정 공정과,
    상기 제2 측정 공정에서의 측정 결과에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 보정하는 제2 보정 공정과,
    상기 복수의 기판으로서 적어도 복수의 제품 기판을 이용하고, 또한 상기 가열 수단의 각각을 상기 제2 보정 공정에서 보정된 각 온도 설정치로 하여, 상기 열처리 공정군을 실시하는 제3 열처리 공정을 구비한 것을 특징으로 하는 열처리 방법.
  2. 제1항에 있어서, 상기 제1 설정 공정 및 상기 제2 보정 공정은 각각 미리 구해 둔 온도 설정치의 변화량과 박막의 막두께의 변화량과의 관계에 기초하여 행해지는 것을 특징으로 하는 열처리 방법.
  3. 제1항 또는 제2항에 있어서, 상기 열처리 공정군에서, 상기 처리 가스가 활성화되어 활성종이 생성되고, 당해 활성종에 의해 기판의 표면에 산화막이 형성되는 것을 특징으로 하는 열처리 방법.
  4. 제3항에 있어서, 상기 처리 가스는 수소 가스 및 산소 가스를 포함하는 것을 특징으로 하는 열처리 방법.
  5. 제3항 또는 제4항에 있어서, 상기 제1 기판은 미리 평균 막두께 50㎚ 이상의 산화막이 형성되어 있는 기판인 것을 특징으로 하는 열처리 방법.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 제2 기판은 베어 실리콘 기판인 것을 특징으로 하는 열처리 방법.
  7. 제1항 또는 제2항에 있어서, 상기 열처리 공정군에서, 화학 증착법에 의해 기판의 표면에 박막이 형성되는 것을 특징으로 하는 열처리 방법.
  8. 제7항에 있어서, 상기 제1 기판은 표면에 패턴이 형성되어 있지 않은 기판이고, 상기 제2 기판은 표면에 패턴이 형성되어 있는 기판인 것을 특징으로 하는 열처리 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 열처리 공정에서는 기판 보유구에서의 피처리 기판의 보유 영역에 제1 기판이 만재되고,
    상기 제2 열처리 공정에서는 기판 보유구에서의 피처리 기판의 보유 영역에 제2 기판이 만재되는 것을 특징으로 하는 열처리 방법.
  10. 제9항에 있어서, 상기 제3 열처리 공정에서는 기판 보유구에서의 피처리 기판의 보유 영역 중, 반응 용기내로 도입되는 처리 가스의 흐름의 상류측 일부에 제품 기판이 탑재되고, 하류측 나머지부에는 제1 기판이 탑재되는 것을 특징으로 하는 열처리 방법.
  11. 제10항에 있어서, 상기 제2 열처리 공정과 상기 제3 열처리 공정은, 반응 용기내의 압력, 처리 가스의 유량 및 열처리 시간이 공통인 것을 특징으로 하는 열처리 방법.
  12. 복수의 기판을 보유하는 기판 보유구와,
    상기 기판 보유구가 반입되는 반응 용기와,
    상기 반응 용기내의 열처리 분위기의 복수의 구역을 각각 가열하는 복수의 가열 수단과,
    열처리에 의해 상기 복수의 기판 표면에 박막을 형성하기 위한 처리 가스를 상기 반응 용기내로 도입하는 처리 가스 도입 수단과,
    박막이 형성될 때의 처리 가스의 소비량이 제품 기판보다도 적은 복수의 제1 기판에 대하여 열처리를 실시하고, 당해 제1 기판의 표면에 형성된 박막의 막두께에 기초하여, 복수의 구역마다 측정되는 상기 막두께 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 설정하는 온도 설정부와,
    온도 설정부에서 설정된 각 온도 설정치에 따라서 박막이 형성될 때의 처리 가스의 소비량이 상기 제1 기판보다도 많은 복수의 제2 기판에 대하여 열처리를 실시하고, 당해 제2 기판의 표면에 형성된 박막의 막두께에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 보정하는 온도 보정부와,
    온도 보정부에서 보정된 각 온도 설정치에 따라 적어도 복수의 제품 기판에 대하여 열처리를 실시하는 제품 기판 열처리부를 구비한 것을 특징으로 하는 열처리 장치.
  13. 제12항에 있어서, 복수의 제1 기판에 대하여 열처리가 실시될 때에는, 기판 보유구에서의 피처리 기판의 보유 영역에 제1 기판이 만재되고,
    복수의 제2 기판에 대하여 열처리가 실시될 때에는, 기판 보유구에서의 피처리 기판의 보유 영역에 제2 기판이 만재되는 것을 특징으로 하는 열처리 장치.
  14. 제13항에 있어서, 기판을 기판 보유부로 이송 적재하기 위한 기판 이송 적재 수단을 더 구비하고,
    상기 제품 기판 열처리부는 적어도 복수의 제품 기판에 대하여 열처리가 실시될 때에 있어서, 기판 보유구에서의 피처리 기판의 보유 영역 중, 반응 용기내로 도입되는 처리 가스의 흐름의 상류측의 일부에 제품 기판이 탑재되고, 하류측의 나머지부에 제1 기판이 탑재되도록, 상기 기판 이송 적재 수단을 제어하도록 되어 있는 것을 특징으로 하는 열처리 장치.
  15. 제14항에 있어서, 상기 제품 기판 열처리부는 제품 기판의 매수를 판별하는 판별부를 갖고 있는 것을 특징으로 하는 열처리 장치.
  16. 복수의 기판을 보유하는 기판 보유구와,
    상기 기판 보유구가 반입되는 반응 용기와,
    상기 반응 용기내의 열처리 분위기의 복수의 구역을 각각 가열하는 복수의 가열 수단과,
    상기 반응 용기내에 처리 가스를 도입하여 상기 복수의 기판 표면에 박막을 형성하는 처리 가스 도입 수단을 구비한 열처리 장치를 위해 이용되는 제어 장치이며,
    박막이 형성될 때의 처리 가스의 소비량이 제품 기판보다도 적은 복수의 제1 기판에 대하여 열처리를 실시하고, 당해 제1 기판의 표면에 형성된 박막의 막두께에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 설정하는 온도 설정부와,
    온도 설정 프로그램으로 설정된 각 온도 설정치에 따라서 박막이 형성될 때의 처리 가스의 소비량이 상기 제1 기판보다도 많은 복수의 제2 기판에 대하여 열처리를 실시하고, 당해 제2 기판의 표면에 형성된 박막의 막두께에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 보정하는 온도 보정부를 구비한 것을 특징으로 하는 제어 장치.
  17. 복수의 기판을 보유하는 기판 보유구와,
    상기 기판 보유구가 반입되는 반응 용기와,
    상기 반응 용기내의 열처리 분위기의 복수의 구역을 각각 가열하는 복수의 가열 수단과,
    상기 반응 용기내에 처리 가스를 도입하여 상기 복수의 기판 표면에 박막을 형성하는 처리 가스 도입 수단을 구비한 열처리 장치를 위해 이용되는 제어 프로그램이며,
    박막이 형성될 때의 처리 가스의 소비량이 제품 기판보다도 적은 복수의 제1 기판에 대하여 행해진 열처리에 의해 당해 제1 기판의 표면에 형성된 박막의 막두께에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 설정하는 온도 설정 프로그램과,
    온도 설정 프로그램으로 설정된 각 온도 설정치에 따라서 박막이 형성될 때의 처리 가스의 소비량이 상기 제1 기판보다도 많은 복수의 제2 기판에 대하여 행해진 열처리에 의해 당해 제2 기판의 표면에 형성된 박막의 막두께에 기초하여, 복수의 구역마다 측정되는 상기 막두께의 각각이 제품 기판에 형성되는 박막의 목표 막두께와 대략 같은 값이 되도록, 복수의 가열 수단 각각의 온도 설정치를 보정하는 온도 보정 프로그램을 구비한 것을 특징으로 하는 제어 프로그램.
KR1020047021366A 2002-08-09 2003-08-08 열처리 방법, 열처리 장치, 제어 장치 및 제어 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체 KR100960180B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002233513 2002-08-09
JPJP-P-2002-00233513 2002-08-09
JP2003124153A JP3853302B2 (ja) 2002-08-09 2003-04-28 熱処理方法及び熱処理装置
JPJP-P-2003-00124153 2003-04-28

Publications (2)

Publication Number Publication Date
KR20050030625A true KR20050030625A (ko) 2005-03-30
KR100960180B1 KR100960180B1 (ko) 2010-05-26

Family

ID=31719872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047021366A KR100960180B1 (ko) 2002-08-09 2003-08-08 열처리 방법, 열처리 장치, 제어 장치 및 제어 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체

Country Status (8)

Country Link
US (1) US7625604B2 (ko)
EP (1) EP1548809B8 (ko)
JP (1) JP3853302B2 (ko)
KR (1) KR100960180B1 (ko)
CN (1) CN100336176C (ko)
DE (1) DE60330693D1 (ko)
TW (1) TW200406847A (ko)
WO (1) WO2004015750A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024533B1 (ko) * 2009-03-27 2011-03-31 주식회사 에스엠아이 반도체 제조설비용 히터 제어장치 및 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771782B1 (ko) * 2003-08-26 2007-10-30 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
US6869892B1 (en) 2004-01-30 2005-03-22 Tokyo Electron Limited Method of oxidizing work pieces and oxidation system
JP4609098B2 (ja) * 2004-03-24 2011-01-12 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
US20050247266A1 (en) * 2004-05-04 2005-11-10 Patel Nital S Simultaneous control of deposition time and temperature of multi-zone furnaces
JP4962829B2 (ja) * 2004-08-30 2012-06-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP4329655B2 (ja) * 2004-09-10 2009-09-09 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置。
US7700376B2 (en) * 2005-04-06 2010-04-20 Applied Materials, Inc. Edge temperature compensation in thermal processing particularly useful for SOI wafers
JP4893045B2 (ja) * 2006-03-22 2012-03-07 富士通セミコンダクター株式会社 薄膜製造方法及び薄膜製造装置
US7951616B2 (en) * 2006-03-28 2011-05-31 Lam Research Corporation Process for wafer temperature verification in etch tools
US8206996B2 (en) 2006-03-28 2012-06-26 Lam Research Corporation Etch tool process indicator method and apparatus
JP4983159B2 (ja) * 2006-09-01 2012-07-25 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP5312765B2 (ja) * 2007-01-26 2013-10-09 株式会社日立国際電気 基板処理方法及び半導体製造装置
JP5383332B2 (ja) * 2008-08-06 2014-01-08 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5274213B2 (ja) * 2008-11-14 2013-08-28 株式会社日立国際電気 基板処理装置および半導体装置の製造方法、温度制御方法
JP2010147265A (ja) * 2008-12-19 2010-07-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
SG183432A1 (en) * 2010-02-24 2012-09-27 Veeco Instr Inc Processing methods and apparatus with temperature distribution control
JP5510897B2 (ja) * 2010-06-07 2014-06-04 信越半導体株式会社 エピタキシャルウェーハの製造方法
US9512519B2 (en) * 2012-12-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition apparatus and method
CN103400780B (zh) * 2013-08-14 2016-03-23 上海华力微电子有限公司 多晶硅炉管生长厚度监测方法
JP6280407B2 (ja) * 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム
JP6739386B2 (ja) * 2017-03-28 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム
JP6586440B2 (ja) * 2017-07-11 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10741426B2 (en) * 2017-09-27 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for controlling temperature of furnace in semiconductor fabrication process
JP7091227B2 (ja) * 2018-11-05 2022-06-27 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US11127607B2 (en) * 2019-11-11 2021-09-21 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Heat processing system
JP2022075362A (ja) * 2020-11-06 2022-05-18 東京エレクトロン株式会社 熱処理装置及びダミー基板の処理方法
TWI768860B (zh) * 2021-04-29 2022-06-21 力晶積成電子製造股份有限公司 沉積製程控制方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3070660B2 (ja) * 1996-06-03 2000-07-31 日本電気株式会社 気体不純物の捕獲方法及び半導体製造装置
KR100292030B1 (ko) * 1998-09-15 2001-08-07 윤종용 반도체 박막 공정에서의 박막 두께 제어 방법
JP2000269417A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体装置
JP4232307B2 (ja) * 1999-03-23 2009-03-04 東京エレクトロン株式会社 バッチ式熱処理装置の運用方法
JP4426024B2 (ja) 1999-09-02 2010-03-03 東京エレクトロン株式会社 熱処理装置の温度校正方法
JP4459357B2 (ja) * 2000-02-01 2010-04-28 東京エレクトロン株式会社 温度調整方法及び温度調整装置
US6495805B2 (en) * 2000-06-30 2002-12-17 Tokyo Electron Limited Method of determining set temperature trajectory for heat treatment system
JP3497450B2 (ja) * 2000-07-06 2004-02-16 東京エレクトロン株式会社 バッチ式熱処理装置及びその制御方法
JP4546623B2 (ja) * 2000-07-25 2010-09-15 東京エレクトロン株式会社 熱処理装置の制御条件決定方法
JP2002252220A (ja) * 2000-10-27 2002-09-06 Tokyo Electron Ltd 熱処理システム及び熱処理方法
JP4222461B2 (ja) * 2000-11-07 2009-02-12 東京エレクトロン株式会社 バッチ式熱処理方法
US20030162372A1 (en) * 2002-02-26 2003-08-28 Yoo Woo Sik Method and apparatus for forming an oxide layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024533B1 (ko) * 2009-03-27 2011-03-31 주식회사 에스엠아이 반도체 제조설비용 히터 제어장치 및 방법

Also Published As

Publication number Publication date
DE60330693D1 (de) 2010-02-04
WO2004015750A1 (ja) 2004-02-19
US7625604B2 (en) 2009-12-01
TWI304617B (ko) 2008-12-21
US20050201894A1 (en) 2005-09-15
CN1669127A (zh) 2005-09-14
JP3853302B2 (ja) 2006-12-06
EP1548809A1 (en) 2005-06-29
JP2004134729A (ja) 2004-04-30
KR100960180B1 (ko) 2010-05-26
TW200406847A (en) 2004-05-01
EP1548809B1 (en) 2009-12-23
CN100336176C (zh) 2007-09-05
EP1548809A4 (en) 2007-02-28
EP1548809B8 (en) 2010-02-24

Similar Documents

Publication Publication Date Title
KR100960180B1 (ko) 열처리 방법, 열처리 장치, 제어 장치 및 제어 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체
KR100887445B1 (ko) 기판 처리 방법 및 기판 처리 장치
TWI453560B (zh) A substrate processing device and a method of determining whether or not to adjust the method
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP6560818B2 (ja) 半導体装置の製造方法、基板装填方法、プログラムおよび基板処理装置
US20050136591A1 (en) Method of and apparatus for performing sequential processes requiring different amounts of time in the manufacturing of semiconductor devices
CN107230654B (zh) 控制装置、基板处理系统、基板处理方法以及存储介质
JP5805461B2 (ja) 基板処理装置および半導体装置の製造方法
US8642486B2 (en) Thin film forming method, thin film forming apparatus, and program
KR102111210B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
WO2004040632A1 (ja) 熱処理装置及び熱処理方法
KR102384558B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JP4553227B2 (ja) 熱処理方法
US7211514B2 (en) Heat-processing method for semiconductor process under a vacuum pressure
KR20220040395A (ko) 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
JP2022124047A (ja) 基板処理装置、半導体装置の製造方法、プログラムおよび基板処理方法
KR20200110122A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6630237B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
WO2023012872A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US20220243323A1 (en) Use of rotation to correct for azimuthal non-uniformities in semiconductor substrate processing
CN114256092A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP2022127250A (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび基板処理方法
JP2001338883A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 10