KR100771782B1 - 반도체 장치의 제조 방법 및 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR100771782B1
KR100771782B1 KR1020077017726A KR20077017726A KR100771782B1 KR 100771782 B1 KR100771782 B1 KR 100771782B1 KR 1020077017726 A KR1020077017726 A KR 1020077017726A KR 20077017726 A KR20077017726 A KR 20077017726A KR 100771782 B1 KR100771782 B1 KR 100771782B1
Authority
KR
South Korea
Prior art keywords
containing gas
processing chamber
hydrogen
substrates
oxygen
Prior art date
Application number
KR1020077017726A
Other languages
English (en)
Other versions
KR20070091228A (ko
Inventor
다카시 오자키
가즈히로 유아사
기요히코 마에다
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20070091228A publication Critical patent/KR20070091228A/ko
Application granted granted Critical
Publication of KR100771782B1 publication Critical patent/KR100771782B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Abstract

본 발명의 반도체 장치의 제조 방법은, 복수 매의 기판(1)을 처리실(4) 내에 반입하는 공정과, 처리실(4) 내에 반입된 복수 매의 기판(1)보다도 상류측에서 산소함유 가스를 공급하는 공정과, 처리실(4) 내에 반입된 복수 매의 기판(1)이 존재하는 영역에 대응하는 도중의 적어도 1개소로부터 수소함유 가스를 공급하는 공정과, 처리실(4) 내에서 산소함유 가스와 수소함유 가스를 반응시켜 복수 매의 기판(1)을 산화하는 공정과, 처리 후의 기판(1)을 처리실(4)에서 반출하는 공정을 구비하고 있다.

Description

반도체 장치의 제조 방법 및 기판 처리 장치{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SUBSTRATE PROCESSING APPARATUS}
본 발명은, 반도체 장치의 제조 방법 및 기판 처리 장치에 관한 것으로, 특히, 반도체 웨이퍼 등의 기판의 표면을 산화 처리하는 공정을 갖는 반도체 장치의 제조 방법 및 그를 위해 적합하게 사용되는 기판 처리 장치에 관한 것이다.
반도체 프로세스의 도중 과정에서 형성되는, 다른 Si 결정면이 노출한 Si 기판(웨이퍼) 상을 직접 산화 반응시키는 공정에서, 종래의 산화 기술에 있어서는, 결정 면에 의존하여 산화 속도가 다른 결과, 기판 상에서 다른 막두께의 산화막이 형성되어, 기판 상의 장소에 따라 특성이 변동한다는 문제가 있었다.
다른 Si 결정면이 기판 상에 노출하는 공정에는, 예컨대 STI(Shallow Trench Isolation)로서 알려지는 소자간 분리나, Si 기판을 파넣은 종형(縱刑)의 MOS 트랜지스터의 형성 공정이 있고, Si 기판상에 드라이 에칭에 의해 홈을 형성함으로써, 홈의 측면과 저면에서 다른 면방위가 노출된다. 또한, STI 공정에서는, 산화 공정에서, Si3N4도 기판 표면에 노출하고 있고, Si3N4 상의 산화 속도를 Si 기판상의 산화 속도에 가깝게 하여, 극력 동일한 산화막 두께로 하고 싶은 프로세스 요구가 있 다.
종래의 산화 방법에는, 반응실의 분위기를 상압, 또는 감압으로 하여, 산소 단독 또는, N2, Ar 등에 의해 산소 분압이 조절된 분위기에서 기판의 산화 처리를 행하는 드라이 산화와, 산소와 수소를 반응실의 전단에서 혼합함으로써 형성되는 수분을 이용하여 기판의 산화 처리를 행하는 웨트(습식) 산화가 있다. 수소와 산소의 혼합에 의해 수분을 형성하는 방법에는, 저항 가열이나 램프 집광 가열 등에 의해 수소, 산소의 착화 온도 이상으로 승온, 연소시키는 방법과, 착화 온도 이하에서 촉매 작용에 의해 수소, 산소를 반응시키는 방법이, 널리 이용되어 오고 있다(일본 특개평11-204511호 참조).
종래의 산화 방법에서는, 다른 Si 기판의 면방위간, 예컨대 (100)면과 (110)면에서는, Si 기판 표면의 Si 원자 면 밀도에 의존하여, 보다 Si 원자 면 밀도가 큰 (110)면의 산화 속도가 (100)면의 그것보다, 박막 산화 영역에서 대략 2배로 된다. 또한, Si3N4 상에서는 통상, 내산화성이 높고, Si3N4가 산화에 대한 배리어층으로서 사용되는 것도 있어, 거의 산화가 진행하지 않는다.
이에 대하여, 감압 분위기로 한 반응실에, 독립한 가스 공급계로부터 산소, 수소를 각각 도입하도록 하면, 산화 초기의 성장속도가 빠르고, 다른 Si 기판의 면방위 간에서의 성장 속도 차나, Si 기판과 Si3N4 상에서의 성장 속도 차가 작아진 결과, 막 두께차를 현저하게 작게 할 수 있어, 등방성 산화가 가능한 것을 알 수 있었다.
그렇지만 등방성 산화를, 일괄(batch)식의 종형 장치로 실시하는 경우, 가스의 공급 개소(箇所)를 피처리물인 기판의 상류인 상부로부터만 하면, 수직방향으로 다단으로 배치된 각 기판 배치 장소에 따라, 수소 농도가 다르게 되어, 형성되는 산화막 두께가 크게 변동하는 문제가 있는 것을 발견하였다.
본 발명의 주된 목적은, 등방성 산화를 복수 매의 기판이 적층하여 배치된 장치에서 실시하는 경우에, 기판 배치 장소에 따라 수소 농도가 다르고 산화막 두께가 크게 변동하는 것을 억제하여, 고품질인 반도체 장치를 제조할 수 있는 반도체 장치의 제조 방법 및 그를 위해 적합하게 사용할 수 있는 기판 처리 장치를 제공하는 것에 있다.
본 발명의 하나의 태양에 의하면,
복수 매의 기판을 처리실 내에 반입하는 공정과,
상기 처리실 내에 반입된 상기 복수 매의 기판보다도 상류 측에서 산소함유 가스를 공급하는 공정과,
상기 처리실 내에 반입된 상기 복수 매의 기판이 존재하는 영역에 대응하는 적어도 1개소에서 수소함유 가스를 공급하는 공정과,
상기 처리실 내에서 상기 산소함유 가스와 상기 수소함유 가스를 반응시켜 상기 복수 매의 기판을 산화하는 공정과,
처리 후의 상기 기판을 상기 처리실에서 반출하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 태양에 의하면,
복수 매의 기판을 처리하는 처리실과,
상기 처리실 내에서 상기 복수 매의 기판을 유지하는 유지기구와,
상기 복수 매의 기판보다도 상류 측에서 상기 복수 매의 기판에 대하여 산소함유 가스를 공급하는 산소함유 가스공급 라인과,
상기 복수 매의 기판이 존재하는 영역에 대응하는 적어도 1개소에서 상기 기판에 대하여 수소함유 가스를 공급하는 수소함유 가스공급 라인과,
상기 처리실 내를 배기하는 배기 라인을 갖는 것을 특징으로 하는 기판 처리 장치가 제공된다.
본 발명에 의하면, 다양한 반도체웨이퍼의 프로세스 공정에서 형성되는 실리콘 기판상의 다른 면방위의 실리콘 표면에서, 산화막의 성장 속도차를, 종래의 산화 방법에 비교하여 현저하게 작게 할 수 있다. 또한, 일괄식의 종형 장치로써 복 수 매의 기판을 처리할 때에, 각 기판 상에서의 수소농도의 불균형에 따르는 산화막 두께의 불균형을 억제할 수 있고, 고품질인 반도체장치를 제조할 수 있다.
본 발명자들은, 감압 분위기로 한 반응실 내에 산소와 수소를 도입하면, 등방성 산화가 가능해지고, 또한 그 성막 속도가 수소의 공급율속반응인 것을 발견하고, 수직 방향 다단으로 배치된 각 기판상의 성막 속도를 일정하게 하기 위해서, 반응실로의 수소 공급 라인을 2계통 이상의 복수 개로 하는 것을 고안하였다. 이에 따라, 반응실의 상류에서 공급된 수소가, 동일하게 반응실의 상류에서 공급된 산소와 반응소비되는 것에 의한, 반응실 내부의 가스 흐름 하류방향에서의 수소농도의 감쇠(減衰)를 없앨 수 있고, 일괄식의 종형장치를 이용하여 등방성 산화를 행하는 경우에 있어서, 복수 매의 기판상에서의 산화막 두께의 균일성을 향상하는 것에 성공하였다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
실시예 1
도 1을 참조하여, 본 실시예에 있어서의 기판 처리 장치로서의 일괄식 종형 반도체 제조 장치(산화 장치)를 설명한다. 반응로(20)는, 반응관(21)을 갖고, 이 반응관(21)에 의해 형성되는 반응실(처리실)(4) 내에 기판 유지기구로서의 보트(2)가 삽입된다. 유지기구(2)는, 복수 매의 기판으로서의 반도체 웨이퍼(실리콘 웨이퍼)(1)를 대략 수평 상태로 간극(기판 피치간격)을 갖고 복수 단으로 유지하도록 구성되어 있다. 반응관(21)의 아래쪽은, 유지기구(2)를 삽입하기 위해서 개방되 고, 이 개방 부분은 밀봉캡(22)에 의해 밀폐되도록 하고 있다. 유지기구(2)는 단열캡(25) 상에 탑재되고, 단열캡(25)은 회전축(26)을 통해 회전기구(27)에 부착되어 있다. 반응관(21)의 주위에는 가열원으로서의 저항가열 히터(5)가 배치되어 있다. 반응관(21)에는, 산소함유 가스로서의 산소(O2) 가스를 기판(1)의 상류측에서 기판(1)에 대하여 공급하는 산소공급 라인(7)과, 수소함유 가스로서의 수소(H2) 가스를 기판(1)의 상류측에서 기판(1)에 대하여 공급하는 수소공급 라인(8)과, 복수 매의 기판(1)이 존재하는 영역에 대응하는 도중 개소로부터 수소함유 가스로서의 수소(H2) 가스를 기판(1)에 대하여 공급하는 수소공급 라인(9)이 접속되어 있다. 수소공급 라인(9)은, 복수로 설치되는 것이 바람직하다. 산소공급 라인(7)은 산소 가스공급원(41)에 접속되고, 수소공급 라인(8, 9)은 수소 가스공급원(42)에 접속되어 있다. 산소공급 라인(7)과 수소공급 라인(8)은, 반응관(21)의 천장벽(31)을 관통하여 설치되어 있다. 가스 분출구는 아래쪽을 향하고 있고 아래쪽으로 향하여 산소 가스 및 수소 가스를 각각 분출한다. 수소공급 라인(9)은, 반응관(21)의 측벽(32)을 관통하여 설치되어 있다. 가스 분출구는 수평방향을 향하고 있고, 웨이퍼 방향으로 향하여 수소 가스를 분출한다. 각 공급 라인(7, 8, 9)에는 가스의 공급 및 공급정지를 행하기 위한 전자(電磁) 밸브(6)가 설치되어 있다. 또한, 반응관(21)에는 처리 가스를 배기하는 배기 라인(23)이 접속되어 있고, 이 배기 라인(23)에는 진공 배기 펌프(3)가 접속되어 있다. 기판처리 중, 반응관(21) 내는 진공펌프(3)에 의해 대기압보다도 낮은 소정의 압력(감압)으로 되는데, 이 압력제 어는 제어수단(24)에 의해 행한다.
다음에, 상술한 산화장치를 사용하여, 반도체장치의 제조공정의 일공정으로서, 기판에 산화 처리를 실시하는 방법에 대해서 설명한다.
1 일괄분의 웨이퍼(1)를 유지기구(2)에 이송하면, 가열원(5)에 의해 가열상태가 유지된 반응로(20)의 처리실(4) 내에 복수 매의 웨이퍼(1)를 장전한 유지기구(2)를 장입(로드)하고, 밀봉캡(22)에 의해 반응관(21) 내를 밀폐한다. 다음에, 진공펌프(3)에 의해 반응관(21) 내를 진공화하고, 제어수단(24)에 의해 로(爐)내 압력이 대기압보다도 낮은 소정의 처리압력이 되도록 제어한다. 회전기구(27)에 의해 보트(2)가 소정의 회전속도로 회전하도록 한다. 또한, 로내 온도를 승온시켜, 제어 수단(24)에 의해 로내 온도가 소정의 처리 온도가 되도록 제어한다. 그 후, 산소공급 라인(7)으로부터 처리실(4) 내에 산소를 공급하는 동시에, 수소공급 라인(8), 수소공급 라인(9)으로부터 처리실(4) 내에 수소 가스를 공급한다. 이에 따라, 산소 가스와 수소 가스가 가열원(5)에 의해 가열된 분위기 내에서 반응하여 반응종이 생성되고, 이 반응종에 의해 웨이퍼(1)에 산화 처리가 실시된다. 처리 온도로서는, 500∼1OOO℃, 처리 압력으로서는 1∼1OOOPa이 예시된다.
웨이퍼(1)의 산화 처리가 종료하면, 진공화, 불활성가스에 의한 퍼지 등에 의해 로내의 잔류 가스를 제거하여, 로내 온도를 소정의 온도까지 온도 강하한 후, 유지기구(2)를 반응로(20)로부터 언로드하여, 유지기구(2)에 지지된 모든 웨이퍼(1)가 냉각될 때까지, 유지기구(2)를 소정 개소에 대기시킨다. 대기시킨 유지기구(2)에 유지된 웨이퍼(1)가 소정 온도까지 냉각되면, 기판 이재기 등에 의해 웨이 퍼를 회수한다.
본 실시예에 의하면, 다양한 반도체 웨이퍼의 프로세스 공정에서 형성되는 웨이퍼 기판 상의 다른 면방위의 실리콘 표면에서, 산화막의 성장 속도차를, 종래의 산화 방법에 비교하여 현저하게 작게 할 수 있고(처리웨이퍼의 면방위 의존성을 작게 할 수 있고), 덧붙여, 종형 반도체 제조 장치에서 복수 매의 웨이퍼를 처리할 때에, 각 웨이퍼 상에서의 수소농도의 편차에 따르는, 산화막 두께의 편차를 억제하는 것이 가능해진다. 또, 본 발명은, 산화 처리를 행하는 기판의 표면이, 다른 결정 방위면을 갖거나, CVD에 의한 다결정 실리콘, 또는 실리콘 질화물을 갖는 경우에 특히 유효하게 된다.
또, 상기 실시예에서는, 산소함유 가스로서 산소 가스를 이용하는 경우에 대해서, 수소함유 가스로서 수소 가스를 이용하는 경우에 대해서 설명하였지만, 산소함유 가스로서는, 산소(O2) 가스 및 아산화질소(N2O) 가스로 이루어지는 군으로부터 선택되는 적어도 하나의 가스를 이용할 수 있고, 수소함유 가스로서는, 수소(H2) 가스, 암모니아(NH3) 가스 및 메탄(CH4) 가스로 이루어지는 군으로부터 선택되는 적어도 하나의 가스를 이용할 수 있다.
실시예 2
다음에 도 2를 참조하여, 실시예 2에 있어서의 기판 처리 장치에 대해서 상술한다.
진공 배기 펌프(3)를 통해 감압분위기로 한 반응실(4)에, 각각 독립한, 산소 공급 라인(7)과, 수소공급 노즐(8)이 접속되어 있고, 산소 가스와 수소 가스가, 반응실(4)에 공급되기 전에 혼합되는 일이 없이, 가열원(5)에 의해 가열된 분위기 내에서, 활성인 수소와 산소의 반응이 일어나기 때문에, 산화 초기에서의 산화 속도를 크게 할 수 있다.
산화 속도의 가속은, 웨이퍼 근방의 수소 농도에 의존하고 있어, 웨이퍼(1)의 배열의 상류로부터, 수소공급 라인(8)을 통해서만 수소 가스의 공급을 실시하는 구성에 있어서는, 웨이퍼 배열의 하류 방향으로 향해, 수소 가스가 산화 반응에 기여함으로써 소비되어, 수소가스 농도가 웨이퍼 배치 개소에 따라 다른 결과, 막두께 균일성을 현저히 나쁘게 한다.
그래서, 수소의 공급 라인으로서, 수소공급 라인(8)과는 별도로, 산화반응으로 소비되어, 하류에서 결핍한 수소 가스를 보충하기 위해서, 수소공급 라인(91, 92, 93)을 복수개 설치하고 있다. 이에 따라, 복수 매의 웨이퍼(1)가 존재하는 영역의 도중의 복수 개소로부터 기판에 대하여 수소 가스를 공급할 수 있고, 웨이퍼(1)가 존재하는 영역의 도중에서 결핍한 수소 가스를 보충할 수 있기 때문에, 반응실(4)에 배치된 복수의 웨이퍼(1)의 막두께 균일성을 향상시키는 것이 가능해진다. 수소공급 라인(91, 92, 93)은, 각각 독립하고 있고, 반응관(21)의 측벽(32)을 관통하여 설치되어 있다. 수소공급 라인(91, 92, 93)의 가스 분출구는 각각 웨이퍼 방향을 향하고 있고(웨이퍼(1)와 대향하고 있고), 웨이퍼 근방에 수소를 공급하는 것이 가능하다. 수소공급 라인(91, 92, 93)으로부터 공급되는 수소는, 웨이퍼 배열의 상류에 접속되는 산소공급 라인(7)으로부터 공급되는 산소와 웨이퍼(1) 근방 에서 혼합되게 된다. 또, 산소공급 라인(7)과 수소공급 라인(8)은, 반응관(21)의 천장벽(31)을 관통하여 설치되어 있다. 가스 분출구는 아래쪽을 향하고 있고 아래쪽으로 향하여 산소 가스 및 수소 가스를 각각 분출한다.
실시예 3
다음에 도 3를 참조하여, 실시예 3에 있어서의 기판 처리 장치에 대해서 상술한다.
반응실(4)의 천장벽(31)에, 산소공급 라인(7)과는 독립한 수소공급 라인(8)이 접속되어 있는 점은 실시예 2와 마찬가지다. 실시예 2와 다른 것은, 수소공급 라인(8)과는 독립한 수소공급 라인(91, 92, 93)이, 반응실(4)내를 반응관(21)의 측벽(32)의 내벽을 따라 상승하는 길이가 다른 복수(다계통)의 노즐(101, 102, 103)에 각각 접속되어 있는 점이다. 구체적으로는, 수소공급 라인(91, 92, 93)은, 웨이퍼 배열 방향에 대하여 길이가 다른, 수소공급 노즐(101, 102, 103)에 각각 접속되어 있어, 웨이퍼 배열 방향(수직 방향)의 반응실(4) 내의 수소 농도를 조절하는 것이 가능해지고 있다. 또, 각각의 노즐의 선단은 개방되어 있고, 이 개방부가 가스 분출구로 되어 있다. 이 가스 분출구는 반응실(4) 위쪽을 향하고 있고, 웨이퍼(1)의 방향을 향하고 있지 않지만, 실시예 2와 같이 웨이퍼의 방향을 향하도록(웨이퍼(1)와 대향하도록) 해도 된다.
실시예 4
다음에 도 4를 참조하여, 실시예 4에 있어서의 기판 처리 장치에 대해서 상술한다.
반응실(4)에, 산소공급 라인(7)과는 독립한 수소공급 라인(8)이 접속되어, 수소공급 라인(8)과는 별도로, 산화 반응으로 소비되어, 하류에서 결핍한 수소 가스를 보충하기 위해서, 수소공급 라인(91, 92, 93) 및 노즐(101, 102, 103)이 설치되어 있는 점은 실시예 3과 마찬가지다. 실시예 3과 다른 것은, 산소공급 라인(7), 수소공급 라인(8), 수소공급 라인(91, 92, 93)의 각각에, 유량의 조정이 가능한 매스 플로우 콘트롤러(유량 제어 장치)(12)가 각각 설치되어 있는 점이다. 이에 따라, 각각의 공급 라인에 흐르는 산소 유량, 수소 유량을 조절할 수 있어, 반응실 내의 수소 농도를 미세하게 제어하는 것이 가능해지고 있다.
실시예 5
다음에 도 5를 참조하여, 실시예 5에 있어서의 기판 처리 장치에 대해서 상술한다.
반응실(4)에, 산소공급 라인(7)과는 독립한 수소공급 라인(8)이 접속되어 있는 점은 실시예 2와 마찬가지다. 실시예 2와 다른 것은, 수소공급 라인(8)과는 독립하여 설치된 반응실 내의 수소농도 조정용의 도중 공급 노즐인 수소공급 라인(91, 92, 93)의 대신에, 다공 노즐(13)을 설치한 점이다. 이 다공 노즐(13)은, 노즐 선단이 실링(封止)되어 있고, 또한 노즐 측면 방향에 적어도 2개 이상의 소구멍(131)을 갖고 있고, 복수의 수소 라인을 이용하는 일없이, 반응실 내의 수소 농도를 제어하는 것이 가능해지고 있다. 다공 노즐(13)의 측면에는, 직경 즉, 개구 면적이 다른 적어도 2종류 이상의 소구멍(131)을 설치하도록 해도 된다. 즉 소구멍의 구멍 직경이, 적어도 2종류 이상 설치되어 있어도 된다. 이에 따라, 각각의 소구멍으로부터 유출하는 수소 유량을 미세하게 제어하는 것이 가능해진다. 또, 본 실시예에서는, 후술하는 이유에 의해, 다공 노즐(13)의 가스 분출구를 형성하는 소구멍(131)은, 웨이퍼 측이 아니라, 반응관(21)의 측벽(32)의 내벽측과 대향하도록 설치되어 있고, 도중 공급하는 수소가 반응관(21)의 측벽(32)의 내벽으로 향해 공급되게 되어 있다.
실시예 6
다음에 도 6을 참조하여, 실시예 6에 있어서의 기판 처리 장치에 대해서 상술한다.
실시예 6은, 실시예 1∼5와는 반응실(4) 내에서의 가스 흐름 방향이 다른 실시예이다. 실시예 1∼5의 경우, 반응실(4) 내에서 가스는 기본적으로는 위쪽으로부터 아래쪽으로 향해서 흐르지만, 본 실시예의 경우, 반응실(4) 내에서 가스는 아래 쪽으로부터 윗쪽으로 향해서 흐른다. 산소공급 라인(7)과 수소공급 라인(8)은, 반응관(21)의 하부의 측벽(32)을 관통하여 수평으로 설치되어 있는 산소공급 노즐(71)과 수소공급 노즐(81)에 각각 접속되어 있다. 산소공급 노즐(71)과 수소공급 노즐(81)의 가스 분출구는 수평 방향을 향하고 있다. 반응실(4)의 구성에 있어서, 아우터 튜브(반응관)(21)내에 이너 튜브(14)를 갖고 있고, 이것을 통해 반응실(4) 내가 구분되고 있고, 반응 가스인 산소와 수소가, 산소공급 노즐(71) 및 수소공급 노즐(81)에 의해 각각 반응실 하부로부터 이너 튜브(14)의 안쪽에 공급되어, 도중 공급용의 수소공급 노즐도 이너 튜브(14)의 안쪽으로 수직으로 상승하고 있고, 반응 후의 가스나 미반응의 가스는, 이너 튜브(14)의 바깥쪽(이너 튜브(14)와 아우터 튜브(21)와의 사이의 공간)을 통해, 배기 라인(23), 진공 펌프(3)를 통해 배기되는 구조로 되어 있다.
실시예 7
다음에 도 7, 도 8을 참조하여, 실시예 7에 있어서의 기판처리장치에 대해서 상술한다.
실시예 7은, 수소함유 가스공급 라인으로서의 H2 가스 라인을 다수개(다계통)로 하고, 또한 각각의 가스 라인의 H2유량을 다르게 하여 최적화함으로서 웨이퍼간 막두께 균일성을 향상시키는 것이다. 이 기판 처리 장치는 종형 로라고 칭해지는 것으로, 기판에 대한 감압 산화처리를 행하는 반응로(20)와, 반응로 아래쪽의 웨이퍼를 이송하는 이송실(35)로 구성되어 있다. 산화처리를 할 때에는 복수 매의 웨이퍼(1)를 장전한 보트(2)를 이송실(35)로부터 반응로(20)로 입로(入爐)하는 방식을 취한다. 도 7은 이송실(35) 내에서 보트(2)에 웨이퍼(1)를 장전한 상태를 나타내고 있다. 또한, 도 8는 웨이퍼(1)를 장전한 보트(2)를 반응로(20)에 로드한 상태를 나타내고 있다. 반응로(20)의 구성은, 실시예 6과 마찬가지로 되어 있고, 반응실(4) 내에서 가스는 아래쪽에서 위쪽으로 향해서 흐른다. 또, 보트(2)가 이송실(35) 내에 있는 동안은, 반응실(4) 하부의 로입구 플랜지(33)의 하단의 개구는, 로입구 게이트 밸브(34)에 의해서 폐색되어 있다.
반응실(4)의 구성도 실시예 6과 마찬가지로 되어 있고, 아우터 튜브(반응관)(21) 내에 이너 튜브(14)를 갖고 있고, 이에 따라 반응실(4) 내가 구분되어 있 다. 기판(1)에 대한 감압 산화처리 시에는, 반응 가스인 산소함유 가스로서의 O2 및 수소함유 가스로서의 H2는, 각각 반응실(4) 하부의 로입구 플랜지(33)에 설치된 산소함유 가스공급 라인(7) 및 산소함유 가스공급 노즐(71) 및 수소함유 가스공급 라인(8) 및 수소함유 가스공급 노즐(81)을 통해, 웨이퍼 배열의 상류측으로부터, 감압으로 된 이너 튜브(14)의 안쪽에 각각 공급된다. 수소농도 조정용의 도중 공급용 라인(노즐)인 수소함유 가스공급 라인(91)(노즐(101)), 수소함유 가스공급 라인(92)(노즐(102))은, 이너 튜브(14) 안쪽에 수직하게 상승하고 있다. 이들 수소함유 가스공급 노즐(101), 수소함유 가스공급 노즐(102)은, 실시예 3과 같이 구성, 배치되어 있다. 수소함유 가스공급 노즐(101), 수소함유 가스공급 노즐(102)을 통해, 복수 매의 웨이퍼(1)가 존재하는 영역의 도중의 복수 개소로부터 기판(1)에 대하여 수소 가스가 공급된다. 이와 같이 02는 1계통의 라인(노즐)으로부터 도입되지만, H2는 다수 개(다계통)의 라인(노즐)으로부터 도입되는 것이 된다. 이 H2 라인의 각각에는, 유량을 조정하기 위한 MFC(매스 플로우 콘트롤러)(12)가 설치되어 있다. O2 라인에도 MFC(매스 플로우 콘트롤러)(12)가 설치되어 있다. 각 라인에 설치된 MFC는 제어수단(24)에 의해 제어된다. 반응 후의 가스나 미반응의 가스는, 이너 튜브(14)의 바깥쪽(이너 튜브(14)와 아우터 튜브(21)의 사이의 공간)을 통해, 배기 라인(23), 진공 펌프(3)를 통해 배기된다.
본 발명자들이, 이 기판 처리 장치를 이용하여, 기판에 대하여 감압 산화처 리를 행하는 실험을 행한 바, 각 H2 라인의 각각의 H2 유량을 변경시킴으로써, 웨이퍼 간의 막두께 균일성이 크게 변화하는 것을 발견하였다. 그 실험 결과를 도 9에 나타낸다. 도 9는, 각 H2 노즐로부터의 H2 유량 변경에 따르는 보트상 각 개소에서의 웨이퍼 막두께 결과를 나타내는 것이다. 횡축은 보트 개소(최하부의 슬롯을 기준으로 한 슬롯번호)를 표시하고 있고, 종축은 막두께를 표시하고 있다. 도면 중의 H2(단/중/장)는, H2 노즐(81, 102, 101)의 것을 표시하고 있고, H2(단/중/장)= 220/145/135 cc는, H2 노즐(81), H2 노즐(102), H2 노즐(101)의 설정유량이, 각각 220 sccm, 145 sccm, 135 sccm인 것을 나타내고 있다. 또, O2 노즐(71)은 1계통만으로, 유량은 2500 sccm 일정하게 하였다. 도 9로부터, 각 H2 노즐의 H2 유량은, 각 라인에서 일정하게 하는 것보다도, 각 라인에서 다르게 하도록 한 쪽이 막두께 균일성은 향상하는 것을 알 수 있다. 또, 막두께 균일성이 가장 좋아지는 것은, H2(단/중/장)= 220/145/135 cc의 경우이다. 이것으로부터, 각 라인으로부터 공급하는 H2의 유량은, 상류로 갈수록 크게 하는(하류로 갈수록 작게 하는) 것이 바람직하다고 할 수 있다. 또 이 결과는 웨이퍼 172매 동시처리의 결과이고, 로내 온도 850℃, 압력 35Pa, 또한 H2 라인 3계통의 결과이지만, 처리 매수가 증감하거나, 또한 H2 라인이 2계통 및 4계통 이상이더라도 같은 경향을 나타내는 것은 말할 필요도 없다. 또한 본 결과는 CVD 구성의 2중 반응관 타입의 로체(爐體)를 사용하고 있지만, 확산로와 같은 이너 튜브가 없는 구조이더라도 동일한 효과가 있다고 말할 수 있다. 이 결과로부터, 각 라인부터의 H2 유량을 최적화시킴으로써, 웨이퍼간의 막두께 균일성이 개선되는 것을 알 수 있다.
로내에서 생기는 반응이 H2의 공급율속이기 때문에, 배기방향으로 향하여 가스의 결핍이 일어나 웨이퍼 면간 균일성이 얻어지지 않게 되지만, 도중 공급하는 H2는 가스의 결핍을 보충하는 유량만으로 좋기 때문에, 결과적으로 최상류가 가장 많아지고 있다.
실시예 8
다음에 도 10을 참조하여, 실시예 8에 대해서 상술한다.
실시예 8은, 실시예 7의 기판 처리 장치를 이용하여 행한 실험 결과에 관한 것이다.
도 10은, 처리(성막)압력변경에 따르는 보트상 각 개소에서의 웨이퍼 막두께 분포를 나타내는 것이다. O2는 1계통(O2 노즐(71))만으로 유량은 2500 cc 일정하게 하였다. H2는 3계통(H2 노즐(81, 102, 101))으로 유량은 단/중/장= 240/145/135 cc로 하였다. 도 10으로부터, 처리압력은 35Pa 이하의 범위내의 압력으로 하는 것이 바람직한 것을 알 수 있다. 또한, 압력을 높게 할수록 웨이퍼 간의 막두께 분포는 나쁘져 가는 것도 알 수 있다. 이것으로부터, 처리압력에 의해서도, H2 노즐 유량 및 그 계통수를 최적화하는 것이 바람직하다고 할 수 있다.
실시예 9
다음에 도 11을 참조하여, 실시예 9에 대해서 상술한다.
실시예 9는, 실시예 7의 기판 처리 장치를 이용하여 행한 실험 결과에 관한 것이다.
도 11은, 처리(성막)온도변경에 따르는 보트상 각 개소에서의 웨이퍼 막두께 분포를 나타내는 것이다. O2는 1계통(O2 노즐(71))만으로 유량은 2500 cc 일정하게 하였다. H2도 1계통(H2 노즐(81))만으로 유량은 240 cc로 하였다. 도 10으로부터, 처리온도는, 700℃ 이하의 범위내의 온도로 하는 것이 바람직한 것을 알 수 있다. 또한, 저온으로 할수록 그 막두께 분포가 개선되고, 고온으로 할수록 막두께 분포가 악화하는 것을 알 수 있다. 이로부터 상기 실시예 8과 같이 처리 온도에 의해서도 H2 노즐 유량 및 그 계통수를 최적화하는 것이 바람직하다고 할 수 있다.
또, 본 실시예 9에 있어서는, 700℃ 이하에서 보트상 각 개소에서의 웨이퍼 막두께 균일성이 좋아지고 있지만, 이것은, H2의 공급을 H2 노즐(81)만으로 행하고 있어 H2 노즐(101, 102)에 의한 로내의 유량조정이 실시되어 있지 않은 것에 의한 결과이다. 본 프로세스, 즉 감압분위기로 한 반응실 내에 O2와 H2를 도입하는 프로세스에서는, H2가 가스 상류에서 소비되기 때문에, 하류에서 H2의 가스부족이 발생하지만, 처리 온도가 낮을수록, 상류에서의 H2의 소비량이 감소하기 때문에, 하류측에서의 가스 부족이 일어나기 어려워진다. 이 결과로서, 700℃ 이하에서는 보트 상 각 개소에서의 웨이퍼 막두께 균일성이 좋아져, 노즐의 유량 조정이 간단해진 다. 또한, 본 실시예에서는, SiO2 더미 웨이퍼를 넣고 있지만, SiO2 더미 웨이퍼를 Si 기판으로 하면, H2 소비량이 크게 변동하게 되어, 저온이더라도, H2 노즐(101, 102)에 의한 로내의 유량조정이 필요해진다.
실시예 10
상기 실시예 1∼7에서는, H2를 도중 공급하는 동시에 상류로부터도 공급하고 있지만, 본 실시예에서는 상류로부터의 공급은 행하지 않고, 도중 공급만 행하도록 하였다.
도 12∼도 15를 참조하면, 본 실시예의 기판처리장치로서의 일괄식 종형반도체 제조 장치(산화 장치)에 있어서는, 반응로(20)는, 반응관(21)을 갖고, 이 반응관(21)에 의해 형성되는 반응실(처리실)(4)내에 기판 유지기구로서의 보트(2)가 삽입된다. 보트(2)는, 복수 매의 반도체 웨이퍼(1)를 대략 수평 상태로 소정 간격을 갖고 유지하도록 구성되어 있다. 반응관(21)의 아래쪽은, 보트(2)를 삽입하기 위해서 개방되고, 이 개방 부분은 밀봉캡(22)에 의해 밀폐되도록 하고 있다. 보트(2)는 보트받이(28) 상에 탑재되어, 보트받이(28)는 회전축(26)을 통해 회전기구(27)에 부착되어 있다. 보트(2)의 하부에는, 복수의 단열판(29)이 탑재되어 있다. 반응관(21)의 주위에는 가열원으로서의 저항가열 히터(5)가 배치되어 있다.
반응관(21)에는, 산소함유 가스로서의 산소(O2) 가스를 공급하는 산소공급 라인(7)과 수소함유 가스로서의 수소(H2) 가스를 공급하는 수소공급 라인(91, 92, 93, 94)이 접속되어 있다. 산소공급 라인(7)은 산소 가스공급원(41)에 접속되고, 수소공급 라인(91, 92, 93, 94)은 수소 가스공급원(42)에 접속되어 있다. 산소공급 라인(7) 및 수소공급 라인(91, 92, 93, 94)에는, 전자밸브(6) 및 매스 플로우 콘트롤러(12)가 각각 설치되어 있다.
반응관(21)의 천장벽(31)에는 샤워판(44)이 부착되고, 천장벽(31)과 샤워판(44)에 의해 버퍼실(43)을 형성하고 있다. 산소공급 라인(7)은 산소공급관(72)에 접속되어 있고, 산소공급관(72)은, 반응관(21)의 하부로부터 측벽(32)의 바깥쪽을 연장하고, 그 후 반응관(21)의 천장벽(31)의 위쪽을 연장하여 버퍼실(43)에 연통하고 있다. 본 실시예에서는, 최상류의 샤워판(44)으로부터는 O2만 도입한다.
수소공급 라인(91, 92, 93, 94)은 각각 독립하고 있고, 수소공급 노즐(101, 102, 103, 104)에 각각 접속되어 있다. 수소공급 노즐(101, 102, 103, 104)은, 반응관(21)의 측벽(32)을 관통하여 설치되어 있다. 수소공급 노즐(101, 102, 103, 104)은 반응관(21) 내를 반응관(21)의 측벽(32)의 내벽에 따라 상승하고 있지만, 상승하고 있는 길이가 다르다. 이와 같이, 수소공급 노즐(101, 102, 103, 104)은 웨이퍼 배열 방향에 대하여 길이가 다르고, H2는 웨이퍼 배열 영역의 복수 개소(실시예에서는 4개소)로부터 공급되어, 웨이퍼 배열 방향(수직 방향)의 반응실(4)내의 수소 농도를 조절하는 것이 가능해지고 있다. 단지, H2는 샤워판(44)으로부터는 공급하지 않는다.
수소공급 노즐(101, 102, 103, 104)는, 웨이퍼(1)보다도, 반응관(21)의 측벽(32)의 내벽에 가까운 측에 내벽에 따라 설치되어 있다. 수소공급 노즐(101, 102, 103, 104)의 노즐의 선단은 개방되어 있고, 이 개방부가 각각 가스 분출구(111, 112, 113, 114)로 되어있다.
수소공급 노즐(101, 102, 103, 104) 중 가장 긴 노즐(101)의 가스 분출구(111)는, 샤워판(44)으로부터 이격된 개소로서, 웨이퍼 배열 영역의 상단(최상류의 웨이퍼)에 대응하는 개소에 있다.
도 14, 15를 참조하면, 수소공급 노즐(101)의 선단은 경사지게 절단되어 있고, 가스 분출구(111)는 반응관(21)의 측벽(32)의 내벽(211) 근방에서, 내벽(211)측을 향하도록 구성되어 있다. 이에 따라, 도중 공급하는 H2를 반응관(21)의 측벽(32)의 내벽(211)으로 향하여 분출시킬 수 있어, 히터(5)에 의해 가열된 측벽(32)의 열에 의해 측벽(32) 근방에서 H2와 O2를 효율적으로 반응시킬 수 있다. 이와 같이 반응관(21)의 측벽(32)의 열에 의해 측벽(32) 근방에서 H2와 O2를 반응시키도록 하면, 측벽(32) 근방에서 반응종(反應種)이 생성되어, 생성된 반응종을 안정한 상태로 웨이퍼(1)에 공급할 수 있어, 막두께 균일성을 향상시킬 수 있다.
이와 같이, 본 실시예는, 측벽(32) 근방에서 H2와 O2를 반응시키고 있고, 웨이퍼(1)의 열에 의해, 웨이퍼 근방에서 H2와 O2를 반응시키는 방식과는 다르게 되어 있다. 또, 웨이퍼(1) 근방에서 H2와 O2를 반응시키도록 하면, 반응 초기에 생기는 불안정한 반응종이 웨이퍼(1)의 처리에 영향을 줘, 막두께 균일성에 영향을 미칠 가능성이 있다고 생각된다.
또, 상기에서는, 수소공급 노즐(101)에 대해서 설명하였지만, 수소공급 노즐(102, 103, 104)에 관해서도 동일하다.
반응관(21)의 하부에 설정된 배기관(36)에는, 처리 가스를 배기하는 배기 라인(23)이 접속되어 있고, 이 배기 라인(23)에는 압력 제어수단(37) 및 진공배기 펌프(3)가 접속되어 있다. 웨이퍼 처리중, 반응관(21)내는 진공펌프(3)에 의해 대기압보다도 낮은 소정의 압력(감압)으로 되지만, 이 압력 제어는 압력 제어수단(37) 및 제어수단(24)에 의해 행한다.
실시예 11
상기 실시예 1∼7에서는, 최상류에 있어서, H2와 O2를 각각 별도의 노즐로 반응실(4)내에 공급하고 있지만, 본 실시예에서는, 최상류의 버퍼실(43)에 있어서, H2와 O2를 혼합하여, H2와 O2의 혼합 가스를 최상류의 샤워판(44)으로부터 반응실(4)내에 도입하도록 하였다. 이와 같이 O2와 H2를 사전 혼합한 후에 반응실(4)내에 도입한 경우에도, O2나 H2O보다도 반응성이 높은 반응종이 생성된다.
도 16∼도 19를 참조하면, 수소공급 라인(91, 92, 93, 94)과는 독립의 수소공급 라인(8)을 더 설치하고, 이 수소공급 라인(8)은 수소 공급관(82)에 접속되고, 수소 공급관(82)은, 반응관(21)의 하부로부터 측벽(32)의 바깥쪽을 연장하여, 그 후 반응관(21)의 천장벽(31)의 위쪽을 연장하여 버퍼실(43)에 연통하고 있고, 버퍼실(43)에서 H2와 O2를 혼합한 후에 반응실(4)내에 공급하도록 한 점, 수소공급 노즐(101, 102, 103, 104) 중 가장 긴 노즐(101)의 가스 분출구(111)는, 샤워판(44) 으로부터 이격된 개소로서 웨이퍼 배열 영역의 상단(최상류의 웨이퍼)에 대응하는 개소보다도 아래쪽에 있고, H2를 웨이퍼 배열 영역의 일단측으로부터가 아니라 배열 영역의 도중에서 흐르게 하도록 구성한 점, 및 수소공급 노즐(101, 102, 103, 104)의 상면은 닫혀 있고 노즐 선단부 측면에 가스 분출구(111, 112, 113, 114)가 설치되고, 이들 가스 분출구(111, 112, 113, 114)가 반응관(21)의 측벽(32)의 내벽(211) 근방에서, 내벽(211)측을 향하도록 구성되어 있는 점에서 본 실시예는, 실시예 11과 다르지만, 다른 점은 동일하다.
실시예 12
본 실시예에 있어서도, H2와 O2의 혼합 가스를 최상류의 샤워판(44)으로부터 반응실(4)내에 도입하도록 하고 있다. 실시예 11에서는, 버퍼실(43)에서 H2와 O2를 혼합하였지만, 본 실시예에서는, 산소 공급관(72)과 수소 공급관(82)을 버퍼실(43)보다도 상류측에서 접속하여, O2와 H2를 버퍼실(43)이 아니라, 그보다도 상류측의 배관 내에서 혼합하도록 한 점이 실시예 11과 다르지만 다른 점은 동일하다.
실시예 13
본 발명에 의한 등방성 산화를 물리적으로 확인하기 위해서, 본 발명이 적합하게 적용되는, STI(Shallow Trench Isolation) 구조의 웨이퍼를 준비하여, 그 단면구조의 TEM 관찰을 실시하였다.
도 23을 참조하면, 본 실시예에서 작성한 웨이퍼는, 실리콘 기판(51)의 표면에 패드 실리콘 산화막(52)을 형성하고, 그 위에 Si3N4 막(53)을 형성한 후, 홈(60) 을 형성하고, 그 후, 산화막(54)을 형성하고, 그 위에 도핑되지 않은 폴리 실리콘막(55)을 형성하고, 그 위에 산화막(56)을 형성하고, 더욱이 그 위에 도핑되지 않은 폴리 실리콘막(57)을 형성하고 있다.
H2를 494 sccm, O2를 2000 sccm 흘려 H2의 농도를 19.8%로 하고, 온도 950℃, 압력 40.3Pa에서 42분간 산화를 행하여, 산화막(54) 및 산화막(56)을 각각 형성하였다.
도 24는 본 실시예에 의해 작성한 웨이퍼의 개략 종단면도이고, 도 25는 본 실시예에 의해 작성한 웨이퍼의 TEM 상이다.
비교를 위해, H2를 3000 sccm, O2를 3000 sccm, N2를 20000 sccm 흘려 H2의 농도 11.5%로 하고, 온도 950℃, 대기압 하에서 8.5분간 웨트(wet)산화를 행하여, 산화막(58) 및 산화막(59)을 각각 형성하였다.
도 26은 비교 예에 의해 작성한 웨이퍼의 개략 종단면도이고, 도 27은 비교예에 의해 작성한 웨이퍼의 TEM 상이다.
홈(60)의 저면(601) 및 측면(602)에서는, 노출하는 실리콘의 면방위가 다르기 때문에, 통상의 산화에서는 산화속도가 다르다고 생각되며, 또한, Si3N4 막(53)은 산화되기 어려우므로, 홈(60)의 저면(601), 홈(60)의 측면(602) 및 Si3N4 막(53) 상에 형성되는 산화막은, 통상의 산화에서는, 막두께가 다르다고 생각된다. 또, 도핑되지 않은 폴리 실리콘막(55) 상에 형성한 산화막에는 그와 같은 막두께의 차는 통상의 산화의 경우에도 보이지 않는다고 생각된다.
도 26, 27을 참조하면, 종래 방법인 웨트 산화에서는, 홈(60)의 저면(601)상의 산화막(581)의 막두께 D(= 16 nm)에 비교하여, 홈(60)의 측면(602)상의 산화막(582)의 막두께 B(= 26 nm)가 두껍고, 실리콘 기판(51)의 결정면 방위에 의존한 산화속도의 차이가 명확히 보여지고 있다. 즉 이방성을 명확히 나타내고 있다. 또한, Si3N4 막(53)상의 산화막(583)의 막두께 A(= 1.7 nm)가 막두께 B(= 26 nm), D(= 16 nm)에 비교하여, 산화의 진행이 느리고, Si3N4 막(53)의 내산화성을 나타내고 있다.
이에 대하여, 도 24, 도 25를 참조하면, 본 발명에 의해 처리한 본 실시예의 웨이퍼에서는, 홈(60)의 저면(601)상의 산화막(541)의 막두께 D(= 16 mm)와 홈(60)의 측면(602)상의 산화막(542)의 막두께 B(= 16.5 nm)가 거의 동일하여, 산화속도가 실리콘 기판(51)의 결정면 방위에 의존하지 않는 것을 알 수 있다. 즉, 등방성 산화를 명확히 나타내고 있다. 또한, Si3N4 막(53)상의 산화막(543)의 막두께 A가 13 nm이고, 실리콘 기판(51)의 산화막(54)의 막두께 B(= 16.5 nm), D(= 16 nm)와 거의 같은 막두께의 산화를 확인할 수 있고, 웨트 산화에 대해서는 높은 내산화성을 보인 Si3N4 막(53) 상에 있어서도 산화의 진행이 보여졌다.
웨트 산화가, H2O 가스의 막중 확산에 의존하고 있는 데 대하여, 본 발명에서는 O2와 H2와의 반응에 의해 생성되는 반응종이 높은 에너지에 의해 산화의 진행이 일어나고 있기 때문에 나타나는 차이라고 생각된다.
또, 도핑되지 않은 폴리 실리콘막(55) 상에 형성한 산화막(56)의 막두께 E는웨트 산화의 경우에 15.5 nm이고, 본 발명에 의해 처리한 본 실시예의 웨이퍼에서는 16 nm이고, 성장막 두께에 큰 차는 보이지 않는다. 또한, 장소에 의한 편차도 웨트 산화 및 본 발명의 방법에 의한 경우의 어느 경우도 작았다.
이상, 본 발명이 바람직한 실시예를 설명해왔지만, 본 발명의 바람직한 처리온도는, 500℃에서 950℃이고, 바람직한 처리 압력은, 수 Pa∼1000 Pa이다. 처리 온도에 대해서는, 적어도 H2, O2의 발화점(480℃) 이상 정도 아니면, 반응 자체가 일어나지 않을 가능성이 있으므로, 500℃ 이상은 필요하다고 생각된다. 또한, 950℃를 초과하면 고온, 감압 하에서 석영 반응관의 강도가 손상된다고 생각된다. 이상의 것으로부터 처리온도로서는 500℃ 이상, 950℃ 이하가 바람직하다고 생각된다. 처리 압력에 대해서는, 균일성을 중시하면 압력을 내리는 것이 되고, 성장 속도를 중시하면 압력을 올리는 것이 된다. 성장 속도와 균일성의 양쪽을 고려하면 압력은, 수 Pa 이상 1OOO Pa 이하가 바람직하다고 생각된다.
바람직한 H2의 유량은 10 sccm에서 2000 sccm이고, 바람직한 O2의 유량은 20 sccm∼5000 sccm 이다.
바람직한 H2/O2 유량비는 0.1∼0.5이다. 이온 등의 반응종에 의해 산화 초기의 속도가 대단히 빨라지고, H2의 농도가 높아질수록 성장속도가 빠르게 되지만, 성장속도가 빠르게 되면, 균일성은 나빠지는 방향으로 된다. 균일성을 고려하면, H2 농도를 낮게 하여 산소 리치(rich)로 하는 (H2 유량＜O2 유량)이 바람직하다고 할 수 있고, 그 경우의 H2/O2 유량비는, 현 상황에서는 50% 정도까지라고 생각되고 있고, 10%∼50%(0.1∼0.5)가 바람직하다고 생각된다. H2/O2 유량비가 0.5를 초과하면 실용 레벨의 균일성을 얻을 수 없게 된다.
또한, 본 발명에 있어서, H2는, 다음과 같이 하여 소비되고 있다고 생각된다. 즉, H2, O2를 공급하여, 상압(常壓)으로 발화점 이상으로 가열하면 연소하고, 그 결과 H2O를 발생하여 반응열을 발생한다. 그렇지만 본 발명자들이 실험을 행한 바, 감압 산화에 있어서의 배기의 Q-MASS(4중극 질량분석)측정으로서는 H2O가 관측되지 않고, 반응실 내의 국부 온도상승이 보이지 않았다. 이들의 것으로부터, 반응실 내에서는 H2O는 형성되어 있지 않고, 기본적으로는 O2, H2가 배기되어 있다고 생각된다. 따라서, 감압의 반응실 내에서 산소와 수소의 반응에 의해 이온 등의 반응종이 생성되어, 이들에 의해 가속 산화가 일어나고, 배기로서 빠르게 H2, O2로 되돌아가고 있다고 추측된다.
또한, 본 발명에 있어서, 드라이 산화와 같이 O2만 흐르게 하여도, 또한, 웨트 산화와 같이 H2O를 흐르게 하여도 본 발명과 같은 산화의 가속은 일어나지 않기 때문에, 산화에는 O2나 H2O보다도 반응성이 높은 이온 등의 반응종이 압도적으로 효과가 있다고 생각된다. 그리고, H2를 흐르게 한 때에, 유발되는 형으로 O2나 H2O보다도 반응성이 높은 반응종이 형성되어 있다고 생각된다.
본 발명에 있어서, 복수 매의 기판이 존재하는 영역에 대응하는 도중에 H2를 공급함으로써, 다음과 같은 효과가 있다고 생각된다.
(1) 도중에 소비되어 결핍한 H2를 보급할 수 있다.
(2) 기판 배열영역에 직접 H2를 공급할 수 있고, 도중 단계에서 물(H2O)이 생성되기 어려워진다.(상류 1개소로부터 H2를 대량으로 흐르게 하도록 하면 도중 단계에서 물(H2O)가 생성되기 쉬워진다.)
(3) O2에 H2를 부딪힐 수 있어, 이온 등의 반응종이 생성되기 쉬워진다.
명세서, 특허청구의 범위, 도면 및 요약서를 포함하는 2003년 8월 26일 제출의 일본 특허출원 2003-301982호의 개시내용 전체는, 그대로 인용하여 여기에 포함된다.
다양한 전형적인 실시 형태를 나타내고 또한 설명하여 왔지만, 본 발명은 그들 실시 형태에 한정되지 않는다. 따라서, 본 발명의 범위는, 다음의 청구의 범위에 의해서만 한정되는 것이다.
이상 설명한 바와 같이, 본 발명의 바람직한 형태에 의하면, 다양한 반도체웨이퍼의 프로세스 공정에서 형성되는 실리콘 기판상의 다른 면방위의 실리콘 표면에서, 산화막의 성장 속도차를, 종래의 산화 방법에 비교하여 현저하게 작게 할 수 있다. 또한, 일괄식의 종형 장치로써 복수 매의 기판을 처리할 때에, 각 기판 상 에서의 수소농도의 불균형에 따르는 산화막 두께의 불균형을 억제할 수 있고, 고품질인 반도체장치를 제조할 수 있다.
그 결과, 본 발명은, 반도체 실리콘 웨이퍼를 이용하는 반도체 장치의 제조방법 및 그를 위해 적합하게 사용되는 기판 처리 장치에 특히 적합하게 이용할 수 있다.
도 1은 본 발명의 실시예 1에 관한 기판 처리 장치를 설명하기 위한 개략 종단면도이다.
도 2는 본 발명의 실시예 2에 관한 기판 처리 장치를 설명하기 위한 개략 종단면도이다.
도 3은 본 발명의 실시예 3에 관한 기판 처리 장치를 설명하기 위한 개략 종단면도이다.
도 4는 본 발명의 실시예 4에 관한 기판 처리 장치를 설명하기 위한 개략 종단면도이다.
도 5는 본 발명의 실시예 5에 관한 기판 처리 장치를 설명하기 위한 개략 종단면도이다.
도 6은 본 발명의 실시예 6에 관한 기판 처리 장치를 설명하기 위한 개략 종단면도이다.
도 7은 본 발명의 실시예 7에 관한 기판 처리 장치를 설명하기 위한 개략 종단면도이다.
도 8은 본 발명의 실시예 7에 관한 기판 처리 장치를 설명하기 위한 개략 종단면도이다.
도 9는 본 발명의 실시예 7에 관한 실험 결과를 도시한 도면이다.
도 10은 본 발명의 실시예 8에 관한 실험 결과를 도시한 도면이다.
도 11은 본 발명의 실시예 9에 관한 실험 결과를 도시한 도면이다.
도 12는 본 발명의 실시예 1O에 관한 기판 처리 장치를 설명하기 위한 개략 종단면도이다.
도 13은 도 12의 AA선 개략 횡단면도이다.
도 14는 도 12의 B부의 부분 확대 개략 종단면도이다.
도 15는 도 14의 CC선 개략 횡단면도이다.
도 16은 본 발명의 실시예 11에 관한 기판 처리 장치를 설명하기 위한 개략 종단면도이다.
도 17은 도 12의 DD선 개략 횡단면도이다.
도 18은 도 12의 E부의 부분 확대 개략 종단면도이다.
도 19는 도 18의 FF선 개략 횡단면도이다.
도 20은 본 발명의 실시예 12에 관한 기판 처리 장치를 설명하기 위한 개략 종단면도이다.
도 21은 도 20의 GG선 개략 횡단면도이다.
도 22는 도 20의 H부의 부분 확대 개략 종단면도이다.
도 23은 본 발명의 실시예 13에 의해 작성한 웨이퍼의 구조를 설명하기 위한 개략 종단면도이다.
도 24는 본 발명의 실시예 13에 의해 작성한 웨이퍼를 설명하기 위한 개략 종단면도이다.
도 25는 본 발명의 실시예 13에 의해 작성한 웨이퍼의 투과 전자 현미경 상이다.
도 26은 비교예에 의해 작성한 웨이퍼를 설명하기 위한 개략 종단면도이다.
도 27은 비교예에 의해 작성한 웨이퍼의 투과 전자 현미경 상이다.

Claims (28)

  1. 복수 매의 기판을 처리실 내에 반입하는 공정과,
    상기 처리실 내의 압력을 대기압보다 낮게 한 상태로 상기 처리실 내에 산소 함유 가스와 수소 함유 가스를 공급하여 상기 복수 매의 기판을 처리하는 공정과,
    처리 후의 상기 복수 매의 기판을 상기 처리실에서 반출하는 공정을 갖고,
    상기 기판을 처리하는 공정에서는, 상기 처리실 내벽 및 상기 처리실 내를 가열한 상태로, 상기 복수 매의 기판보다 상류측으로부터 상기 산소 함유 가스를 공급하는 동시에, 상기 복수 매의 기판이 존재하는 영역에 대응하는 상기 처리실 내벽 근방의 복수 개소로부터 상기 수소 함유 가스를 공급하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 청구항 1에 있어서, 상기 처리실 내벽 근방은, 상기 복수 매의 기판보다 상기 처리실 내벽에 가까운 쪽인 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 청구항 1에 있어서, 상기 기판을 처리하는 공정에서는, 상기 수소 함유 가스를 상기 처리실 내벽으로 향해서 공급하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 청구항 1에 있어서, 상기 기판을 처리하는 공정에서는, 가열된 상기 처리실 내벽의 열에 의해, 상기 처리실 내벽 근방에서 상기 산소 함유 가스와 상기 수소 함유 가스가 반응하여 반응종이 생성되어, 생성된 상기 반응종이 상기 복수 매의 기판에 공급되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 청구항 1에 있어서, 상기 기판을 처리하는 공정에서는, 상기 산소 함유 가스를 샤워 형상으로 공급하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 청구항 1에 있어서, 상기 기판을 처리하는 공정에서는, 각 공급 개소로부터 공급하는 상기 수소 함유 가스의 유량을 각각 다르게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 복수 매의 기판을 처리실 내에 반입하는 공정과,
    상기 처리실 내의 압력을 대기압보다 낮게 한 상태로 상기 처리실 내에 산소 함유 가스와 수소 함유 가스를 공급하여 상기 복수 매의 기판을 처리하는 공정과,
    처리 후의 상기 복수 매의 기판을 상기 처리실에서 반출하는 공정을 갖고,
    상기 기판을 처리하는 공정에서는, 상기 처리실 내벽 및 상기 처리실 내를 가열한 상태로, 상기 복수 매의 기판보다 상류측으로부터 상기 산소 함유 가스와 상기 수소 함유 가스를 공급하는 동시에, 상기 복수 매의 기판이 존재하는 영역에 대응하는 상기 처리실 내벽 근방의 복수 개소로부터 상기 수소 함유 가스를 공급하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 청구항 7에 있어서, 상기 처리실 내벽 근방은, 상기 복수 매의 기판보다 상기 처리실 내벽에 가까운 쪽인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 청구항 7에 있어서, 상기 기판을 처리하는 공정에서는, 상기 수소 함유 가스를 상기 처리실 내벽으로 향해서 공급하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 청구항 7에 있어서, 상기 기판을 처리하는 공정에서는, 가열된 상기 처리실 내벽의 열에 의해, 상기 처리실 내벽 근방에서 상기 산소 함유 가스와 상기 수소 함유 가스가 반응하여 반응종이 생성되어, 생성된 상기 반응종이 상기 복수 매의 기판에 공급되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 청구항 7에 있어서, 상기 기판을 처리하는 공정에서는, 상기 복수 매의 기판보다 상류측으로부터 공급하는 상기 산소 함유 가스와 상기 수소 함유 가스는 샤워 형상으로 공급하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 청구항 7에 있어서, 상기 기판을 처리하는 공정에서는, 상기 복수 매의 기판보다 상류측으로부터 상기 처리실 외에서 혼합한 상기 산소 함유 가스와 상기 수소 함유 가스의 혼합 가스를 공급하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 청구항 7에 있어서, 상기 기판을 처리하는 공정에서는, 각 공급 개소로부터 공급하는 상기 수소 함유 가스의 유량을 각각 다르게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 복수 매의 기판을 처리실 내에 반입하는 공정과,
    상기 처리실 내의 압력을 대기압보다 낮게 한 상태로 상기 처리실 내에 산소 함유 가스와 수소 함유 가스를 공급하여 상기 복수 매의 기판을 처리하는 공정과,
    처리 후의 상기 복수 매의 기판을 상기 처리실에서 반출하는 공정을 갖고,
    상기 기판을 처리하는 공정에서는, 상기 복수 매의 기판보다 상류측으로부터 상기 처리실 외에서 혼합한 상기 산소 함유 가스와 상기 수소 함유 가스의 혼합 가스를 공급하는 동시에, 상기 복수 매의 기판이 존재하는 영역에 대응하는 복수 개소로부터 상기 수소 함유 가스를 공급하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 청구항 14에 있어서, 상기 기판을 처리하는 공정에서는, 상기 복수 매의 기판보다 상류측으로부터 공급하는 상기 혼합 가스는 샤워 형상으로 공급하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 복수 매의 기판을 처리하는 처리실과,
    상기 처리실의 주위에 설치되어 상기 처리실 내벽 및 상기 처리실 내를 가열하는 가열원과,
    상기 처리실 내에서 상기 복수 매의 기판을 유지하는 유지기구와,
    상기 복수 매의 기판보다 상류측으로부터 상기 처리실 내에 산소 함유 가스를 공급하는 산소 함유 가스 공급 라인과,
    상기 복수 매의 기판이 존재하는 영역에 대응하는 상기 처리실 내벽 근방의 복수 개소로부터 상기 처리실 내에 수소 함유 가스를 공급하는 수소 함유 가스 공급 라인과,
    상기 처리실 내를 배기하는 배기 라인과,
    상기 배기 라인에 설치되어 상기 처리실 내를 진공화하는 진공 펌프와,
    상기 처리실 내가 대기압보다 낮은 압력이 되도록 제어하는 제어 수단을 갖는 것을 특징으로 하는 기판 처리 장치.
  17. 청구항 16에 있어서, 상기 처리실 내벽 근방은, 상기 복수 매의 기판보다 상기 처리실 내벽에 가까운 쪽인 것을 특징으로 하는 기판 처리 장치.
  18. 청구항 16에 있어서, 수소 함유 가스 공급 라인의 가스 분출구는 상기 처리실 내벽 근방에서 상기 처리실 내벽측을 향하도록 구성되어 있는 것을 특징으로 하는 기판 처리 장치.
  19. 청구항 16에 있어서, 상기 복수 매의 기판보다 상류 측에는 샤워판이 설치되고, 상기 샤워판은 상기 산소 함유 가스 공급 라인으로부터 공급된 상기 산소 함유 가스를 상기 처리실 내에 샤워 형상으로 공급하도록 구성되어 있는 것을 특징으로 하는 기판 처리 장치.
  20. 청구항 16에 있어서, 상기 수소 함유 가스 공급 라인은, 상기 복수 개소로부터 수소 함유 가스를 공급하는 복수의 공급 라인으로 이루어지고, 각각의 공급 라인은 독립해서 설치되며, 상기 각 공급 라인에는 각각 매스 플로우 콘트롤러가 설치되어, 각 공급 개소로부터 공급하는 수소 함유 가스의 유량을 각각 다르게 하도록 제어하는 제어 수단을 가지는 것을 특징으로 하는 기판 처리 장치.
  21. 복수 매의 기판을 처리하는 처리실과,
    상기 처리실의 주위에 설치되어 상기 처리실 내벽 및 상기 처리실 내를 가열하는 가열원과,
    상기 처리실 내에서 상기 복수 매의 기판을 유지하는 유지기구와,
    상기 복수 매의 기판보다 상류측으로부터 상기 처리실 내에 산소 함유 가스를 공급하는 산소 함유 가스 공급 라인과,
    상기 복수 매의 기판보다 상류측으로부터 상기 처리실 내에 수소 함유 가스를 공급하는 제 1 수소 함유 가스 공급 라인과,
    상기 복수 매의 기판이 존재하는 영역에 대응하는 상기 처리실 내벽 근방의 복수 개소로부터 상기 처리실 내에 수소 함유 가스를 공급하는 제2 수소 함유 가스 공급 라인과,
    상기 처리실 내를 배기하는 배기 라인과,
    상기 배기 라인에 설치되어 상기 처리실 내를 진공화하는 진공 펌프와,
    상기 처리실 내가 대기압보다 낮은 압력이 되도록 제어하는 제어 수단을 갖는 것을 특징으로 하는 기판 처리 장치.
  22. 청구항 21에 있어서, 상기 처리실 내벽 근방은, 상기 복수 매의 기판보다 상기 처리실 내벽에 가까운 쪽인 것을 특징으로 하는 기판 처리 장치.
  23. 청구항 21에 있어서, 상기 제2 수소 함유 가스 공급 라인의 가스 분출구는 상기 처리실 내벽 근방에서 상기 처리실 내벽측을 향하도록 구성되어 있는 것을 특징으로 하는 기판 처리 장치.
  24. 청구항 21에 있어서, 상기 복수 매의 기판보다 상류 측에는 샤워판이 설치되고, 상기 샤워판은 상기 산소 함유 가스 공급 라인으로부터 공급된 상기 산소 함유 가스와 상기 제1 수소 함유 가스 공급 라인으로부터 공급된 상기 수소 함유 가스를 상기 처리실 내에 샤워 형상으로 공급하도록 구성되어 있는 것을 특징으로 하는 기판 처리 장치.
  25. 청구항 21에 있어서, 상기 산소 함유 가스 공급 라인 및 상기 제1 수소 함유 가스 공급 라인과 상기 처리실과의 사이에는, 상기 산소 함유 가스 공급 라인으로부터 공급되는 상기 산소 함유 가스와, 상기 제1 수소 함유 가스 공급 라인으로부터 공급되는 상기 수소 함유 가스를, 상기 처리실 내에 공급하기 전에 혼합하는 혼합부가 설치되는 것을 특징으로 하는 기판 처리 장치.
  26. 청구항 21에 있어서, 상기 제2 수소 함유 가스 공급 라인은, 상기 복수 개소로부터 수소 함유 가스를 공급하는 복수의 공급 라인으로 이루어지고, 각각의 공급 라인은 독립해서 설치되며, 상기 각 공급 라인에는 각각 매스 플로우 콘트롤러가 설치되어, 각 공급 개소로부터 공급하는 수소 함유 가스의 유량을 각각 다르게 하도록 제어하는 제어 수단을 가지는 것을 특징으로 하는 기판 처리 장치.
  27. 복수 매의 기판을 처리하는 처리실과,
    상기 처리실의 주위에 설치되어 상기 처리실 내를 가열하는 가열원과,
    상기 처리실 내에서 상기 복수 매의 기판을 유지하는 유지기구와,
    상기 복수 매의 기판보다 상류측으로부터 상기 처리실 내에 산소 함유 가스를 공급하는 산소 함유 가스 공급 라인과,
    상기 복수 매의 기판보다 상류측으로부터 상기 처리실 내에 수소 함유 가스를 공급하는 제 1 수소 함유 가스 공급 라인과,
    상기 산소 함유 가스 공급 라인 및 상기 제1 수소 함유 가스 공급 라인과 상 기 처리실과의 사이에 설치되어 상기 산소 함유 가스 공급 라인으로부터 공급되는 상기 산소 함유 가스라고 상기 제1 수소 함유 가스 공급 라인으로부터 공급되는 상기 수소 함유 가스를, 상기 처리실 내에 공급하기 전에 혼합하는 혼합부와,
    상기 복수 매의 기판이 존재하는 영역에 대응하는 복수 개소로부터 상기 처리실 내에 수소 함유 가스를 공급하는 제2 수소 함유 가스 공급 라인과,
    상기 처리실 내를 배기하는 배기 라인과,
    상기 배기 라인에 설치되어 상기 처리실 내를 진공화하는 진공 펌프와,
    상기 처리실 내가 대기압보다 낮은 압력이 되도록 제어하는 제어 수단을 갖는 것을 특징으로 하는 기판 처리 장치.
  28. 청구항 27에 있어서, 상기 복수 매의 기판보다 상류 측에는 샤워판이 설치되고, 상기 샤워판은 상기 혼합부에서 혼합한 상기 산소 함유 가스와 상기 수소 함유 가스의 혼합 가스를 상기 처리실 내에 샤워 형상으로 공급하도록 구성되어 있는 것을 특징으로 하는 기판 처리 장치.
KR1020077017726A 2003-08-26 2004-08-25 반도체 장치의 제조 방법 및 기판 처리 장치 KR100771782B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003301982 2003-08-26
JPJP-P-2003-00301982 2003-08-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020057017604A Division KR100766196B1 (ko) 2003-08-26 2004-08-25 반도체 장치의 제조 방법 및 기판 처리 장치

Publications (2)

Publication Number Publication Date
KR20070091228A KR20070091228A (ko) 2007-09-07
KR100771782B1 true KR100771782B1 (ko) 2007-10-30

Family

ID=34213923

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077017726A KR100771782B1 (ko) 2003-08-26 2004-08-25 반도체 장치의 제조 방법 및 기판 처리 장치
KR1020057017604A KR100766196B1 (ko) 2003-08-26 2004-08-25 반도체 장치의 제조 방법 및 기판 처리 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020057017604A KR100766196B1 (ko) 2003-08-26 2004-08-25 반도체 장치의 제조 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (4) US7534730B2 (ko)
JP (4) JP4164092B2 (ko)
KR (2) KR100771782B1 (ko)
CN (2) CN101807525B (ko)
WO (1) WO2005020309A1 (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807525B (zh) 2003-08-26 2012-05-23 株式会社日立国际电气 半导体装置的制造方法及衬底处理装置
JP4586544B2 (ja) * 2004-02-17 2010-11-24 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP4609098B2 (ja) * 2004-03-24 2011-01-12 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
KR100609065B1 (ko) * 2004-08-04 2006-08-10 삼성전자주식회사 산화막 형성 장치 및 방법
JP2007019191A (ja) * 2005-07-06 2007-01-25 Fujitsu Ltd 半導体装置とその製造方法
JP2007081147A (ja) * 2005-09-14 2007-03-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP4733738B2 (ja) * 2006-03-20 2011-07-27 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
US7910494B2 (en) * 2006-03-29 2011-03-22 Tokyo Electron Limited Thermal processing furnace, gas delivery system therefor, and methods for delivering a process gas thereto
JP2008053683A (ja) * 2006-07-27 2008-03-06 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置、および基板処理装置
JP4983159B2 (ja) 2006-09-01 2012-07-25 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP4899744B2 (ja) * 2006-09-22 2012-03-21 東京エレクトロン株式会社 被処理体の酸化装置
JP5211464B2 (ja) * 2006-10-20 2013-06-12 東京エレクトロン株式会社 被処理体の酸化装置
JP2008160081A (ja) * 2006-11-29 2008-07-10 Hitachi Kokusai Electric Inc 基板処理装置及び基板処理方法
JP4961218B2 (ja) * 2007-01-18 2012-06-27 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP2008186865A (ja) * 2007-01-26 2008-08-14 Tokyo Electron Ltd 基板処理装置
JP5575582B2 (ja) * 2007-12-26 2014-08-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
KR101431197B1 (ko) * 2008-01-24 2014-09-17 삼성전자주식회사 원자층 증착설비 및 그의 원자층 증착방법
TWI415206B (zh) * 2008-01-31 2013-11-11 Hitachi Int Electric Inc A substrate processing apparatus, and a method of manufacturing the semiconductor device
US20090197424A1 (en) * 2008-01-31 2009-08-06 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
JP2009283641A (ja) * 2008-05-22 2009-12-03 Hitachi Kokusai Electric Inc 流量算出ツール及び流量算出方法並びに半導体装置の製造方法
JP5383332B2 (ja) 2008-08-06 2014-01-08 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2010147265A (ja) * 2008-12-19 2010-07-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2010239115A (ja) * 2009-03-10 2010-10-21 Hitachi Kokusai Electric Inc 基板処理装置
TWI419275B (zh) * 2009-03-25 2013-12-11 Unimicron Technology Corp 封裝基板結構及其製法
JP2011066219A (ja) * 2009-09-17 2011-03-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5610438B2 (ja) * 2010-01-29 2014-10-22 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
WO2012018008A1 (ja) 2010-08-05 2012-02-09 株式会社日立国際電気 基板処理装置、基板処理方法および半導体装置の製造方法
US9512520B2 (en) * 2011-04-25 2016-12-06 Applied Materials, Inc. Semiconductor substrate processing system
KR101879175B1 (ko) * 2011-10-20 2018-08-20 삼성전자주식회사 화학 기상 증착 장치
KR101364701B1 (ko) * 2011-11-17 2014-02-20 주식회사 유진테크 위상차를 갖는 반응가스를 공급하는 기판 처리 장치
KR101408084B1 (ko) * 2011-11-17 2014-07-04 주식회사 유진테크 보조가스공급포트를 포함하는 기판 처리 장치
KR101427726B1 (ko) * 2011-12-27 2014-08-07 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
CN103377902B (zh) * 2012-04-28 2016-05-04 无锡华润上华科技有限公司 热氧化晶圆生成氧化层的方法
JP6230809B2 (ja) * 2013-04-22 2017-11-15 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6151789B2 (ja) * 2013-10-10 2017-06-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP5971870B2 (ja) * 2013-11-29 2016-08-17 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体
KR102354460B1 (ko) 2015-02-12 2022-01-24 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2017168788A (ja) * 2016-03-18 2017-09-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6710149B2 (ja) 2016-11-21 2020-06-17 東京エレクトロン株式会社 基板処理装置
KR102203745B1 (ko) 2017-02-23 2021-01-18 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법, 컴퓨터 프로그램 및 반응관
US10170889B1 (en) * 2017-08-14 2019-01-01 Lumentum Operations Llc Controlling uniformity of lateral oxidation of wafer surface features using a vertical stack of horizontal wafers
EP3599290A3 (en) * 2018-07-24 2020-06-03 Lg Electronics Inc. Chemical vapor deposition equipment for solar cell and deposition method thereof
KR102501650B1 (ko) * 2018-08-03 2023-02-21 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치 및 반도체 장치의 제조 방법
CN112740377A (zh) * 2018-09-21 2021-04-30 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
CN109188751B (zh) * 2018-09-29 2021-11-05 武汉天马微电子有限公司 显示面板、显示装置以及显示面板的制作方法
CN109950143B (zh) * 2019-03-26 2022-05-13 长江存储科技有限责任公司 晶圆加工装置
JP7418287B2 (ja) 2020-05-29 2024-01-19 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP7365973B2 (ja) * 2020-06-19 2023-10-20 東京エレクトロン株式会社 ガスノズル、基板処理装置及び基板処理方法
JP7315607B2 (ja) * 2021-03-16 2023-07-26 株式会社Kokusai Electric 基板処理装置、基板処理方法及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430234A (en) * 1987-07-27 1989-02-01 Matsushita Electronics Corp Apparatus for manufacturing semiconductor device
JPH0228928A (ja) * 1988-07-19 1990-01-31 Matsushita Electron Corp 半導体装置の製造装置
JPH11121389A (ja) * 1997-10-13 1999-04-30 Nec Kyushu Ltd 縦型拡散炉および拡散方法
JP2002176052A (ja) * 2000-05-02 2002-06-21 Tokyo Electron Ltd 被処理体の酸化方法及び酸化装置
JP2003100735A (ja) * 2001-09-20 2003-04-04 Hitachi Kokusai Electric Inc 基板成膜装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129777B2 (ja) * 1990-11-16 2001-01-31 東京エレクトロン株式会社 熱処理装置及び熱処理方法
JP3056241B2 (ja) * 1990-11-20 2000-06-26 東京エレクトロン株式会社 熱処理装置
US5648282A (en) * 1992-06-26 1997-07-15 Matsushita Electronics Corporation Autodoping prevention and oxide layer formation apparatus
JP3318067B2 (ja) * 1993-07-27 2002-08-26 株式会社日立国際電気 燐ドープシリコン膜生成方法及び半導体製造装置及び半導体デバイスの製造方法
JP3242244B2 (ja) * 1993-11-19 2001-12-25 東京エレクトロン株式会社 酸化処理装置及び酸化処理方法
JP3373990B2 (ja) * 1995-10-30 2003-02-04 東京エレクトロン株式会社 成膜装置及びその方法
JPH09134913A (ja) 1995-11-09 1997-05-20 Tokyo Electron Ltd 熱処理装置及びその方法
KR970072061A (ko) * 1996-04-16 1997-11-07 김광호 반도체 제조 공정에 사용되는 확산로
KR100252213B1 (ko) * 1997-04-22 2000-05-01 윤종용 반도체소자제조장치및그제조방법
JPH11204511A (ja) 1998-01-08 1999-07-30 Kokusai Electric Co Ltd シリコン熱酸化膜の形成装置
KR100560867B1 (ko) * 2000-05-02 2006-03-13 동경 엘렉트론 주식회사 산화방법 및 산화시스템
DE10222083B4 (de) * 2001-05-18 2010-09-23 Samsung Electronics Co., Ltd., Suwon Isolationsverfahren für eine Halbleitervorrichtung
JP2003163212A (ja) * 2001-11-27 2003-06-06 Nec Electronics Corp 半導体装置の製造方法
JP3578155B2 (ja) * 2002-07-05 2004-10-20 東京エレクトロン株式会社 被処理体の酸化方法
JP3853302B2 (ja) * 2002-08-09 2006-12-06 東京エレクトロン株式会社 熱処理方法及び熱処理装置
CN101807525B (zh) * 2003-08-26 2012-05-23 株式会社日立国际电气 半导体装置的制造方法及衬底处理装置
US6869892B1 (en) * 2004-01-30 2005-03-22 Tokyo Electron Limited Method of oxidizing work pieces and oxidation system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430234A (en) * 1987-07-27 1989-02-01 Matsushita Electronics Corp Apparatus for manufacturing semiconductor device
JPH0228928A (ja) * 1988-07-19 1990-01-31 Matsushita Electron Corp 半導体装置の製造装置
JPH11121389A (ja) * 1997-10-13 1999-04-30 Nec Kyushu Ltd 縦型拡散炉および拡散方法
JP2002176052A (ja) * 2000-05-02 2002-06-21 Tokyo Electron Ltd 被処理体の酸化方法及び酸化装置
JP2003100735A (ja) * 2001-09-20 2003-04-04 Hitachi Kokusai Electric Inc 基板成膜装置

Also Published As

Publication number Publication date
KR20070091228A (ko) 2007-09-07
CN101807525A (zh) 2010-08-18
CN1762043A (zh) 2006-04-19
KR100766196B1 (ko) 2007-10-10
US7871938B2 (en) 2011-01-18
US20090239387A1 (en) 2009-09-24
US7534730B2 (en) 2009-05-19
JP4164092B2 (ja) 2008-10-08
JP2012015536A (ja) 2012-01-19
US8084369B2 (en) 2011-12-27
JP5237420B2 (ja) 2013-07-17
US20070157882A1 (en) 2007-07-12
JP4374030B2 (ja) 2009-12-02
WO2005020309A1 (ja) 2005-03-03
JP2007110168A (ja) 2007-04-26
CN1762043B (zh) 2010-05-05
CN101807525B (zh) 2012-05-23
JP2009135546A (ja) 2009-06-18
KR20050115921A (ko) 2005-12-08
US20090233452A1 (en) 2009-09-17
JP4838868B2 (ja) 2011-12-14
US20120064730A1 (en) 2012-03-15
JPWO2005020309A1 (ja) 2006-10-19

Similar Documents

Publication Publication Date Title
KR100771782B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
TWI436423B (zh) 半導體處理用之氧化裝置及方法
KR101097725B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
US5925188A (en) Film forming apparatus
KR101132233B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US7926445B2 (en) Oxidizing method and oxidizing unit for object to be processed
US7335266B2 (en) Method of forming a controlled and uniform lightly phosphorous doped silicon film
US20200135455A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2009245984A (ja) 基板処理装置及び半導体装置の製造方法
KR20180096516A (ko) 성막 장치
KR20180054448A (ko) 성막 장치
JP2007081147A (ja) 半導体装置の製造方法
JP2005072377A (ja) 半導体装置の製造方法及び基板処理装置
JPH07307292A (ja) 成膜方法およびこれに用いる減圧ｃｖｄ装置
CN115989566A (zh) 基板处理装置、半导体器件的制造方法、基板处理方法以及程序

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191002

Year of fee payment: 13