JP2000269417A

JP2000269417A - 半導体装置

Info

Publication number: JP2000269417A
Application number: JP11070499A
Authority: JP
Inventors: Yoshio Kaneko; 義男金子; Satoru Sudo; 悟須藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-03-16
Filing date: 1999-03-16
Publication date: 2000-09-29
Also published as: US6329642B1

Abstract

(57)【要約】【課題】複数のハードマクロコアを混載しても、広い
動作温度範囲が保証可能な半導体装置を提供する。【解決手段】発振部２の温度依存性を有する周波数
を、異常周波数検出部４で異常周波数か否か判定する。
ヒーター３は、周波数が異常周波数であれば発熱し、異
常周波数でなければ発熱しない。ハードマクロコアによ
る回路部８と９は停止モードから始動し周波数が異常周
波数でないとの判定により正常動作モードに移る。これ
らのことによりハードマクロコア毎に最低動作温度が設
定できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はセミカスタムＬＳＩ
等の半導体装置に係り、特に、広い動作温度範囲が保証
可能な複数の機能ブロックを混載した半導体チップに関
するものである。

【０００２】

【従来の技術】ディジタル・スチル・カメラやディジタ
ル・ビデオ・カメラといったディジタル民生機器では、
画像処理と音声処理を多用するためＰＣ（パーソナル・
コンピュータ）と同等のデータ処理能力が必要になっ
た。これらの民生機器においては低コスト化が要求され
ることはもちろん携帯性が要求され小型であることと低
消費電力であることが必要である。これらの要求に応え
るために、従来は機能毎に半導体チップを分けて構成し
ていたものをワン・チップに集積するシステムＬＳＩが
使用されるようになっている。システムＬＳＩを使用す
ることによって上記要求だけでなく処理能力を向上させ
ることができる。

【０００３】システムＬＳＩは複数の機能を発揮するた
めマイクロプロセッサ、デジタルシグナルプロセッサ、
フラッシュメモリー、スタティックＲＡＭやダイナミッ
クＲＡＭなどのハードマクロコアを有している。これら
のハードマクロコアはＩＰ（設計資産）として標準化さ
れており、セルベースト方式の組み合わせにより大規模
なシステムをワン・チップ化できるようになった。

【０００４】しかし、ハードマクロコアはコア毎に決ま
った温度保証範囲が有り、過去に開発したコアなどは、
最近の広い動作温度保証範囲を保証できない。保証でき
ない理由は様々あるが、仕様書に記載された機能とおり
の動作ができなくなり誤動作を発生したり、動かなくな
ってしまったり、スピードが速くあるいは遅くなりすぎ
たり、出力電流が少なくなりすぎたり等々、設計された
ハードマクロコアによって異なる。これらのコアを含む
システムＬＳＩでは、低温保証値はこれらのコアの中で
一番高い低温保証値を持つコアによって、動作おんど範
囲の低温保証値が決定され、高温保証値はこれらのコア
の中で一番低い高温保証値を持つコアによって、動作温
度範囲の高温保証値が決定される。

【０００５】このようにして、大部分の回路は広い温度
範囲で動作可能にも関わらず、一部のハードマクロのた
めに、システムＬＳＩとしての保証可能な温度範囲が狭
くなってしまう場合があった。

【０００６】

【発明が解決しようとする課題】本発明は、上記事情に
鑑みてなされたものであり、その目的とするところは、
温度動作保証が難しい複数種類のコアを有する場合で
も、同一プロセス製品を用いて、動作速度に関する要求
仕様を低下させることなく、広い動作温度範囲を保証可
能な半導体装置を提供することにある。

【０００７】本発明の他の目的は、発振部を温度に敏感
な回路の近くに設置することにより正確な値を把握する
ことができる半導体装置を提供することにある。

【０００８】本発明の他の目的は、発振部、ヒーター、
ヒーター制御部と異常周波数検出部を半導体チップ内部
に設置する半導体装置を提供することにある。

【０００９】本発明の他の目的は、異常周波数検出部の
設計が標準化され、顧客の様々な動作温度要求範囲に合
った検出装置が自動設計できる半導体装置を提供するこ
とにある。

【００１０】本発明の他の目的は、オーバーシュートし
にくい昇温が可能なヒーターを有する半導体装置を提供
することにある。

【００１１】本発明の他の目的は、低温の際にも仕様の
動作速度で自動的に動作をスタートさせる半導体装置を
提供することにある。

【００１２】

【課題を解決するための手段】以上目的を達成するため
に、本発明の特徴は、単数又は複数の温度依存性を有す
る周波数で発振する発振部と、単数又は複数で発振部と
対をなし、発振部の周波数が異常周波数か否か判定する
異常周波数検出部と、単数又は複数で発振部と対をな
し、周波数が異常周波数であるとの判定により発熱する
ヒーターと、発振部の個数以上で、停止モードから始動
し周波数が異常周波数でないとの判定により正常動作モ
ードに移るハードマクロコアによる回路部とで構成され
る半導体装置であることである。ここで異常周波数と
は、ハードマクロコア毎に存在し、あるハードマクロコ
アが半導体装置内で動作しない温度範囲を温度に依存す
る周波数で示したものである。このことにより、温度動
作保証が難しい複数種類のコアを有する場合でも、同一
プロセス製品を用いて、動作速度に関する要求仕様を低
下させることなく、広い動作温度範囲を保証可能な半導
体装置を供給できる。また、低温の際にも仕様の動作速
度で自動的に動作をスタートさせる半導体装置を提供す
ることができる。さらに、広い温度保証範囲を確保する
ために相対的な遅延時間を広くする設計をする必要がな
いので設計に自由度が生まれる。

【００１３】本発明の特徴は、発振部と、ヒーターと、
ハードマクロコアによる回路部が、１の半導体チップ上
にあることにより効果的である。さらに、発振部と、ヒ
ーターと、異常周波数検出部と、ハードマクロコアによ
る回路部が１の半導体チップ上にあっても効果的であ
る。このことにより、発振部、ヒーター、ヒーター制御
部と異常周波数検出部を半導体チップ内部に設置する半
導体装置を提供でき、半導体装置を小さくできる。

【００１４】さらに、本発明の特徴は、１の発振部と、
１のヒーターと、１の異常周波数検出部と、単数又は複
数のハードマクロコアによる回路部とで構成される単数
又は複数の動作保証対策回路が１の半導体チップ上にあ
ることによりいっそう効果的である。このことにより、
複数のハードマクロコアの１の半導体チップへの混載が
容易になる。

【００１５】本発明の特徴は、発振部の外周部にハード
マクロコアによる回路部が位置し、ハードマクロコアに
よる回路部の外周部にヒーターが位置することである。
このことにより、発振部を温度に敏感な回路の近くに設
置することにより正確な値を把握することができる。ま
た、回路部の全体を均一に昇温することができる。さら
に、回路部のヒーターから最も離れた場所の温度がモニ
ターできる。これらの配置によれば、回路部はヒーター
により暖められ、一番遠い位置にある発振部が一定温度
に達した時には、回路部はそれ以上の温度となってい
る。また、ヒーターがＯＦＦし降温する時は放熱はヒー
ターを介して行われるので、一番遠い位置にある発振部
が周辺の回路部に比べ温度が高くなる。温度勾配が存在
することによってヒーターのＯＮの間隔を延ばすことが
できる。

【００１６】なお、本発明の特徴は、複数の上記半導体
チップから構成されていてもよく、単数又は複数の上記
半導体チップとハードマクロコアによる回路部は含むが
動作保証対策回路は含まない単数又は複数の半導体チッ
プから構成されていてもよい。

【００１７】このことにより、容易に大きなシステムを
作ることができる。

【００１８】また、本発明の特徴は、異常周波数検出部
が、発振部で発振する周波数をカウントする周波数カウ
ンター部と、異常周波数の下限値を設定し、カウントさ
れた周波数を異常周波数か判定する異常周波数判定部
と、判定によりヒーターのＯＮとＯＦＦを行うヒーター
制御部とで構成されることである。そして、このヒータ
ー制御部がＡＮＤ回路を有することにより本発明の特徴
はいっそう効果的である。

【００１９】このことによれば、異常周波数検出部の出
力をヒーター制御部の制御信号とできるので、半導体チ
ップ上に追加される必要な回路が簡素化され、半導体チ
ップの面積の増大を小さくできる。そして、異常周波数
検出部の設計が標準化され、顧客の様々な動作温度要求
範囲に合った検出装置が自動設計できる半導体装置を提
供できる。

【００２０】本発明の特徴は、発振部が、奇数のインバ
ータ回路を直列に接続してなるリングオシレータ回路を
有することにより効果的である。

【００２１】本発明の特徴は、ヒーターが、ｐＭＯＳと
ｎＭＯＳで構成されドライブ能力が小さいプリバッファ
と、ｐＭＯＳとｎＭＯＳで構成されドライブ能力が大き
いメインバッファとが、直列に接続されてなることによ
り効果的である。そして、このヒーターが、貫通電流が
前記大きいメインバッファを流れることで発熱すること
によりいっそう効果的である。このことにより、オーバ
ーシュートしにくい昇温が可能なヒーターを有する半導
体装置を提供することができる。

【００２２】

【発明の実施の形態】以下図面を参照して、本発明の実
施の形態を説明する。以下の図面の記載において同一又
は類似の部分には同一又は類似の符号を付している。た
だし、図面は模式的なものであり、厚みと平面寸法との
関係、各層の厚みとの比率等は現実のものとは異なるこ
とに留意すべきである。したがって、具体的な厚みや寸
法は以下の説明を参酌して判断すべきものである。ま
た、図面相互間においても互いの寸法の関係や比率の異
なる部分が含まれるのはもちろんである。

【００２３】図１は、本発明の実施の形態に係る半導体
装置の構成図である。本発明の実施の形態に係る半導体
装置１は、単数又は複数の温度依存性を有する周波数で
発振する発振部２と、単数又は複数で発振部２と対をな
し、発振部２の周波数が異常周波数か否か判定する異常
周波数検出部４と、単数又は複数で発振部２と対をな
し、周波数２が異常周波数であるとの判定により発熱す
るヒーター３と、発振部２の個数以上で、停止モードか
ら始動し周波数が異常周波数でないとの判定により正常
動作モードに移るハードマクロコア１による回路部８と
ハードマクロコア２による回路部９で構成される。ここ
でハードマクロコア２には一般のコア化されていないセ
ル単位の回路を組み合わせた回路であっても良い。

【００２４】異常周波数検出４部は、発振部２で発振す
る周波数をカウントする周波数カウンター部５と、異常
周波数の下限値を設定し、カウントされた周波数を異常
周波数か判定する異常周波数判定部６と、判定によりヒ
ーター３のＯＮとＯＦＦを行うヒーター制御部７とで構
成される。

【００２５】図２は、本発明の実施の形態に係る半導体
装置の動作を説明するフローチャート図である。

【００２６】（イ）まず、ステップＳ１において異常周
波数の下限値を周波数カウンター部５に設定する。半導
体装置が正常稼動する状況では、その発振部２で発生す
る周波数がどの位になるか、その最高値があらかじめシ
ュミレーションによって求められ、その値をセットして
おく。ハードマクロコア１による回路部８とハードマク
ロコア２による回路部９を停止モードにする。

【００２７】（ロ）ステップＳ２において発振部２で発
生した発振波を周波数カウンター部５へ出力する。ステ
ップＳ３においてこのフローをストップするか否か判断
する。ストップするときは半導体装置の使用を終了させ
るときで、これ以外の場合はステップＳ４に進む。

【００２８】（ハ）ステップＳ４において発振波の周波
数のカウントを周波数カウンター部５で行う。ステップ
Ｓ５において周波数を異常周波数判定部６へ出力する。

【００２９】（ニ）ステップＳ６において周波数が異常
周波数の下限値よりも大きいか否か判断する。大きい場
合は、ステップＳ７において判定信号として周波数異常
信号＜１＞を異常周波数判定部６からヒーター制御部７
に出力する。そして、ステップＳ８においてヒーター制
御部７がヒーター３をＯＮにし、ステップＳ２に戻る。
周波数が異常周波数の下限値以下の場合は、ステップＳ
９において判定信号として周波数正常信号＜０＞を異常
周波数判定部６からヒーター制御部７とハードマクロコ
ア１による回路部８とハードマクロコア２による回路部
９に出力する。そして、ステップＳ１０においてヒータ
ー制御部７がヒーター３をＯＦＦにし、ハードマクロコ
ア１による回路部８とハードマクロコア２による回路部
９を正常動作モードにする。最後にステップＳ２に戻
る。

【００３０】異常周波数の解除する時の判定周波数を、
異常周波数の値より少し低めに設定しておくことによ
り、すなわち対応する温度より高めに設定することによ
り、ヒートアップ投入および解除の時間間隔を大きくで
きて、ヒートアップ投入、解除の繰り返し回数を減らす
ことができる。

【００３１】（実施例１）図３は、本発明の実施例１に
係る半導体装置である。図４は、図３の回路１３の拡大
図である。図３と図４に示す半導体チップ１１はハード
マクロコア１による回路８とハードマクロコア２による
回路９を混載したシステムＬＳＩである。ここでハード
マクロコア２には一般のコア化されていないセル単位の
回路を組み合わせた回路であっても良い。回路１３に
は、ヒーター３、発振部２とハードマクロコア１による
回路部８で構成されている。本発明の実施例１に係る半
導体装置は、発振部２と、ヒーター３と、回路部８と、
回路部９が、図３の半導体チップ１１上にある。半導体
装置は半導体チップ１１と異常周波数検出部４とヒータ
ー制御部７とで構成されている。回路１３からは半導体
チップ１１の外部に取り出す端子として、発振部２の出
力端子１４、ヒーター３のＯＮ、ＯＦＦ端子１５と判定
信号入力端子１６が半導体チップ１１の外周部に配置さ
れている。回路部９からは、判定信号入力端子１７が半
導体チップ１１の外周部に配置され異常周波数判定部５
に接続されている。

【００３２】発振部２の外周部に回路部８が位置し、回
路部８の外周部にヒーター３が位置する。回路部８の外
側の１ヶ所又は複数ヶ所に発振部２を配置しても良い。
このように配置すれば昇温の熱効率が向上しヒーターに
よる消費電力を小さくできる。発振部２は発振部の出力
端子１４を介して周波数カウンター部６に接続され、回
路部８は判定信号入力端子１６を介して異常周波数判定
部５に接続され、ヒーター３はヒーターのＯＮ、ＯＦＦ
端子１５を介してヒーター制御部７に接続されている。
なお、回路部８は複数のハードマクロコアで構成されて
いても良い。この場合各コアが判定信号入力端子１６に
接続される。

【００３３】図５（ａ）は、本発明の実施例１に係る半
導体装置の発振部の構成図で、図５（ｂ）、（ｃ）はそ
の発振波形の温度依存性を示す図である。図５（ａ）に
示すように、発振部２は、奇数のインバータ回路２２を
直列に接続してなるリングオシレータ回路２１を有す
る。リングオシレータ回路２１の最終段の出力信号を、
最初の段のインバータ回路の入力信号として接続したも
のであり、そのうちに１個のインバータの出力を外部出
力として取り出したものが発振部の出力端子１４であ
る。出力波形は図５（ｂ）に示すように“１”と“０”
のロジックレベルを交互に繰り返す。その周波数はイン
バータの遅延時間に反比例する。すなわち図５（ｃ）に
示すように発振部２の温度が−４０℃のような低温にな
り遅延時間が短くなると周波数は増加し、図５（ｂ）に
示すように８５℃のような高温になって遅延時間が長く
なると周波数は減少する。発振部２は前もって温度が変
化した時の周波数特性が把握され、周波数を測定するこ
とにより、発振部２の置かれている温度が把握できる。

【００３４】図６（ａ）はヒーターの構成図、図６
（ｂ）は電子回路図、図６（ｃ）はヒーターに係るメイ
ンバッファ２４への入力電圧Ｖ１の電圧波形、図６
（ｄ）はメインバッファ２４を流れる貫通電流Ｉ２の電
流波形である。ヒーターは、図６（ｂ）に示すようにｐ
ＭＯＳ１とｎＭＯＳ１で構成されドライブ能力が小さい
プリバッファ２３と、ｐＭＯＳ２とｎＭＯＳ２で構成さ
れドライブ能力が大きいメインバッファ２４とが、直列
に接続されている。ヒーターのＯＮ、ＯＦＦ端子１５に
ドライブ能力の小さなプリバッファ２３が接続してい
る。大きいメインバッファ２４はドライブ能力を大きく
するためにｐＭＯＳ２とｎＭＯＳ２のゲート幅が大き
く、ゲート、ソース間に付着するキャパシタンス負荷Ｃ
_Gが大きい。

【００３５】ヒーター３は、貫通電流が大きいメインバ
ッファ２４を流れることで発熱する。キャパシタンス負
荷Ｃ_Gが大きいのでＶ１の電圧波形の立ち上がり時や立
ち下がり時の波形はなだらかになる。メインバッファ２
４はＣＭＯＳのトランジスタで構成されている為、入力
電圧Ｖ１が中間電位になっている時には、ｐＭＯＳ２と
ｎＭＯＳの双方が導通状態となり、大きな電流が流れ
る。この大きな貫通電流によりｐＭＯＳ２とｎＭＯＳ２
等が発熱するのでこの熱をヒーターの熱源として用い
る。また、ヒーターのＯＮ、ＯＦＦ端子１５に印可する
入力波の周波数を、大きくすることにより、一定時間に
貫通する電流の回数を増やせるので高速ヒートアップが
可能になり、周波数を小さくするとゆっくりとヒートア
ップさせる事が可能となる。ヒーターのＯＮ、ＯＦＦ端
子１５に発振部２の発振波形を印可するできれば、温度
が低いときは発振波の周波数は大きく高速ヒートアップ
がなされ、温度が高いときは発振波の周波数は小さくゆ
っくりとヒートアップされることになり、温度をオーバ
ーシュートさせたり大きく振動させることが無くなる。

【００３６】図７は、ヒーター３を抵抗素子で形成した
場合のヒーター３の構成図である。ヒーター３は、抵抗
素子３０を有していても良く、ヒーターのＯＮ、ＯＦＦ
端子１５にポリシリコンによる抵抗素子３０が接続さ
れ、抵抗素子３０の他の端子が接地されていてもよい。
このことによりヒーターのＯＮ、ＯＦＦ端子１５に電圧
を印可することにより電圧に比例した電流が抵抗素子３
０に流れ発熱する。

【００３７】図８（ａ）は、本発明の実施例１に係る半
導体装置の遅延時間に対する半導体チップの温度依存性
を示す図である。横軸は図３の半導体チップ１１の温度
であり、縦軸は半導体チップ１１上のハードマクロコア
による回路の相対的な遅延時間で、メモリは任意目盛り
である。ハードマクロコア１やハードマクロコア２は各
種セルをたくさん組み合わせて構成している。各セルの
遅延時間は、通常２５℃の時の遅延時間を１．００とす
ると−４０℃で０．８１から８５℃で１．１８倍位に温
度によって遅延時間が変動する。各セルにより変動の比
率は変わらない。しかしながら、各セルを組み合わせて
ハードマクロコアを形成する方法で、２５℃では期待し
た機能とおりの動作を行うのに、周囲温度が変わって各
種セルの遅延時間が変わると誤動作を発生する場合があ
る。簡単な例として、例えば図８（ｂ）のような回路構
成をハードマクロコア１に内蔵していたケースを考え
る。入力信号が回路１のＩＮ端子に接続され、ＯＵＴ端
子から回路２のＤ型フリップフロップのＤ入力に接続さ
れており、ＣＬＯＣＫ入力信号が回路２のＣＫ端子に接
続されている場合である。ここで回路１はＩＮ端子に印
加された信号を１００ｎｓｅｃ後にＯＵＴ端子に信号出
力するものとする。ここでＤ型フリップはＣＫ端子に印
可された信号が“０”から“１”に遷移した時のＤ入力
端子のデータを取り込んでＱ出力端子に出力させる。そ
れ以外ではＱ出力端子の信号は変わらない。

【００３８】図９は図８（ｂ）の回路の動作を示す図で
ある。図９（ａ）はチップ温度が２５℃の時の各端子に
おける信号の動きを示している。ＤＡＴＡはＤ入力端子
に印可される信号である。Ａに印可されるパルスの幅
（“１”の期間機関）は１０ｎｓｅｃとする。Ａに印可
されたパルスは、それから１００ｎｓｅｃ後にＤ入力端
子に発生し、その時ＣＫ端子に信号の立ち上がり信号が
印可されて、パルスデータ“１”が正しくフリップフロ
ップに取込まれる。従ってＯＵＴ出力信号は“１”に切
り変わる。図９（ｂ）はチップの温度が−４０℃の時の
各端子における信号の動きを示している。この時にはＤ
ＡＴＡにはＡ信号の８１ｎｓｅｃ後に“１”のパルスが
発生して、ＣＫ端子に印可される信号が立ち上がる時に
は、ＤＡＴＡのパルスは消えている。従ってパルスデー
タ“１”は正しくフリップフロップに取込まれない。従
ってＯＵＴ出力信号は“０”のままである。図９（ｃ）
はチップの温度が８５℃の時の各端子における信号の動
きを示している。この時にはＤＡＴＡにはＡ信号の１１
８ｎｓｅｃ後に“１”のパルスが発生するが、ＣＫ端子
に印可される信号が立ち上がる時には、ＤＡＴＡのパル
スは未だ到着していない。従ってパルスデータ“１”は
正しくフリップフロップには取込まれない。従ってＯＵ
Ｔ出力信号“０”のままである。このように、チップの
大部分を占めるハードマクロコア２が−４０℃から８５
℃で動作可能であるにも係わらず、ハードマクロコア１
が−１０℃から５５℃の範囲でしか動作しないために、
半導体チップ１１は温度範囲が−１０℃から５５℃まで
でしか使用できない。

【００３９】本発明の実施例１に係る半導体装置は、コ
アの設計の変更をすることなしに温度範囲−４０℃から
−１０℃までの使用を可能にする。使用環境温度が−１
０℃を下まわり半導体チップ１１が使用環境温度と同じ
になっているときに、半導体チップの使用をスタートさ
せた場合について半導体装置の動作を説明する。動作の
フローは図２のフローチャート図に従う。

【００４０】（イ）まず、図２のステップＳ１におい
て、半導体チップ１１が動作しない低温の範囲の最高温
度−１０℃以上の温度例えば０℃と定め、この温度によ
って一意に決まる異常周波数の下限値を周波数カウンタ
ー部５に設定する。半導体装置が正常稼動する状況で
は、その発振部２で発生する周波数がどの位になるか、
その最高値があらかじめシュミレーションによって求め
られ、その値に基づいてセットしてもよい。回路部８と
回路部９を停止モードにする。

【００４１】（ロ）（ハ）ステップＳ２からＳ５は、図
２の説明と重複するので省略する。（ニ）ステップＳ６において周波数が異常周波数の下限
値よりも大きいか否か判断する。大きい場合（温度が低
い場合）は、ステップＳ７において判定信号として周波
数異常信号＜１＞を異常周波数判定部６からヒーター制
御部７に出力する。そして、ステップＳ８においてヒー
ター制御部７がヒーター３をＯＮにし、ステップＳ２に
戻る。このループを何度か経るうちにヒーターの発熱に
よって発振部２と回路部８の温度が上昇し０℃以上にな
り発振部２で発振する周波数が異常周波数の下限値以下
になる。ステップＳ６において周波数が異常周波数の下
限値よりも大きくないと判断され、ステップＳ９におい
て判定信号として周波数正常信号＜０＞を異常周波数判
定部６からヒーター制御部７と、判定信号入力端子１６
を経由して回路部８と、判定信号入力端子１７を経由し
て回路部９に出力する。そして、ステップＳ１０におい
てヒーター制御部７がヒーターのＯＮ、ＯＦＦ端子１５
を経由してヒーター３をＯＦＦにし、回路部８と回路部
９を正常動作モードにする。半導体装置はシステムＬＳ
Ｉとして機能するようになる。フローチャートにおいて
はステップＳ２に戻りループを循環する。発振部２の温
度が低下し０℃以下になりステップＳ６において周波数
が異常周波数の下限値よりも大きいと判断されば、上記
と同様にしてヒーター３をＯＮにする。ただ、このとき
は回路部８と回路部９を停止モードにする必要はない。
これには、異常周波数の下限値を少し低めに設定すれば
よい。

【００４２】以上、本発明の実施例１に係る半導体装置
においては、半導体チップ１１に動作温度保証範囲の狭
いハードマクロコア１を含んだ場合でも、そのコアの保
証範囲下限値−１０℃より下回る使用環境温度において
も動作を可能にしている。

【００４３】（実施例２）図１０は、本発明の実施例２
に係る半導体装置である。本発明の実施例２に係る半導
体装置は、ヒーター制御部３４にＡＮＤ回路を有する。
実施例１に係る半導体装置と比較してＡＮＤ回路を含む
ヒーター制御部３４とこれに対する結線のみが異なって
いる。結線においては発振部の出力端子１４とヒーター
制御部３４が新たに結線されている。発振部２には図５
（ａ）に示すものを、ヒーター３には図６（ａ）に示す
ものを使用する。

【００４４】ヒーターのＯＮ、ＯＦＦ端子１５では異常
周波数検出部４から判定信号として周波数異常信号＜１
＞が出力されている間は発振部の出力端子１４に出力さ
れる発振波と同じものが入力される。一方、周波数正常
信号＜０＞が出力されている間は０が入力されヒーター
はＯＦＦされる。

【００４５】ヒーターのＯＮ、ＯＦＦ端子１５に発振波
と同じものが入力されると次のような効果がある。この
波形は“１”と“０”のロジックレベルを交互に繰り返
し、その周波数はインバータの遅延時間に反比例する。
温度が−４０℃のような低温になると周波数は増加し、
一定時間に貫通する電流の回数を増やせるので高速ヒー
トアップが可能になり、０℃のように常温近くになると
周波数は減少するので、ゆっくりとヒートアップさせる
事が可能となる。このことにより温度をオーバーシュー
トさせたり大きく振動させることが無くなる。また、実
施例２の半導体装置においても実施例１と同様の効果が
得られるのはもちろんである。

【００４６】（実施例３）図１１は、本発明の実施例３
に係る半導体装置である。図１２は、本発明の実施例３
に係る半導体装置の動作保証対策回路の拡大図である。
本発明の実施例３に係る半導体装置は、発振部２と、ヒ
ーター３と、異常周波数検出部３７と、ハードマクロコ
ア１による回路部８と、ハードマクロコア２による回路
部９とを同一の半導体チップ上に搭載したシステムＬＳ
Ｉである。また、別の観点から、本発明の実施例３に係
る半導体装置では、発振部２と、ヒーター３と、異常周
波数検出部３７と、ハードマクロコア１による回路部８
とで構成される単数の動作保証対策回路３５が同一の半
導体チップ上にあるともいえる。本発明の実施例３に係
る半導体装置はワン・チップ化され半導体チップ１１の
みからなる。動作保証対策回路３５からは半導体チップ
１１の外部に取り出す端子として、判定信号出力端子３
６が導き出され、また、この端子は回路部９にも結線さ
れている。

【００４７】図１３は、異常周波数検出部３７の構成図
である。異常周波数検出部３７は、周波数カウンター部
５、異常周波数判定部６とＡＮＤ回路を含むヒーター制
御部３８で構成されている。

【００４８】実施例３では、実施例２の異常周波数検出
部４およびヒーター制御部３４を半導体チップ１１に取
込むことにより、半導体装置の部品点数の削減ができ
る。また、実施例３の半導体装置により実施例１と同様
の効果が得られる。

【００４９】（実施例４）図１４は、本発明の実施例４
に係る半導体装置である。本発明の実施例４に係る半導
体装置では、発振部、ヒーター、異常周波数検出部、ハ
ードマクロコア３による回路部４１およびハードマクロ
コア４と５をそれぞれ含む動作保証対策回路４２と４３
が同一の半導体チップ１１上にある。半導体チップ１１
はハードマクロコア３、４と５を混載したシステムＬＳ
Ｉである。回路４３からは半導体チップ１１の外部に取
り出す端子として、判定信号出力端子４９が導き出さ
れ、また、この端子は回路４２の判定信号入力端子４６
と回路部４１の判定信号入力端子４４に結線されてい
る。回路４２からは半導体チップ１１の外部に取り出す
端子として、判定信号出力端子４７が導き出され、ま
た、この端子は回路４３の判定信号入力端子４８と回路
部４１の判定信号入力端子４５に結線されている。

【００５０】動作保証対策回路４２と動作保証対策回路
４３のそれぞれの構成は図１２の動作保証対策回路３５
とほぼ同じである。動作保証対策回路４２と４３では動
作保証対策回路３５の回路部８から導かれる判定信号入
力端子（図１４の４６と４８に該当）が新たに必要にな
る。この判定信号入力端子４６、４８により一方の動作
保証対策回路によって他方の動作保証対策回路内のハー
ドマクロコアによる回路部を停止モードから正常動作モ
ードに切り替えることができる。

【００５１】図１５は、本発明の実施例４に係る半導体
装置のハードマクロコア３、４、５の動作保証温度範囲
および半導体チップ１１としての半導体動作保証温度範
囲を示す。ハードマクロコア３は−４０℃から８５℃に
て動作可能であり、ハードマクロコア４は−２０℃から
９５℃の動作可能範囲、ハードマクロコア５は−５℃か
ら１０５℃の動作可能範囲と各々のハードマクロコアの
動作可能範囲が異なっている。この場合、半導体チップ
１１は低温側ではハードマクロコア５の回路が動作しな
くなることから、−５℃より低温では動作しなくなる。
また高温側ではハードマクロコア３の回路が動作しなく
なることから、８５℃を超える高温では動作しなくな
る。こうして半導体チップ１１は温度範囲−５℃から８
５℃まででしか使用できない。

【００５２】本発明の実施例４に係る半導体装置は、コ
アの設計の変更をすることなしに温度範囲−４０℃から
−５℃までの使用を可能にする。使用環境温度が−５℃
を下まわり半導体チップ１１が使用環境温度と同じにな
っているときに、半導体チップの使用をスタートさせた
場合について半導体装置の動作を説明する。動作のフロ
ーは図２のフローチャート図に従う。そして、動作保証
対策回路毎に別々のフローが進行する。

【００５３】（イ）まず、図２のステップＳ１におい
て、半導体チップ１１の各ハードマクロコアが動作しな
くなる温度に対応した異常周波数の下限値を各ハードマ
クロコアの周波数判定部６に設定する。図１４の回路４
２に−２０℃に対応下周波数、回路４３には−５℃に対
応した周波数を設定する。そして、これらの温度によっ
て一意に決まる異常周波数の下限値を回路４２と回路４
３それぞれの周波数カウンター部５に設定する。回路部
４１と回路４２と４３にそれぞれ含まれるハードマクロ
コアによる回路部を停止モードにする。

【００５４】（ロ）（ハ）ステップＳ２からＳ５は、図
２と重複するので省略する。

【００５５】（ニ）ステップＳ６からＳ１０は、図２を
用いた実施例１の説明と重複するので省略する。

【００５６】以上、本発明の実施例４に係る半導体装置
においては、−５℃以下の温度では動作しないハードマ
クロコアを搭載しても、これらによってシステムを組ん
だシステムＬＳＩでは使用できない使用環境温度−５℃
を下まわっても、その動作を可能にしている。この効果
を図にしたのが、図１５の実施例４を使った半導体の動
作保証温度範囲欄である。この例では−４０℃から８５
℃が動作温度保証範囲となる。

【００５７】（実施例５）図１６は、本発明の実施例５
に係る半導体装置である。本発明の実施例５に係る半導
体装置は、実施例１から４に示した複数の半導体チップ
１１と４９から構成される。又は、本発明の実施例５に
係る半導体装置は、実施例１から４に示した半導体チッ
プ１１とハードマクロコアによる回路部は含むが動作保
証対策回路は含まない半導体チップ４９から構成され
る。

【００５８】半導体チップ１１からは、判定信号出力端
子３６が導き出され、また、この端子は半導体チップ４
９の判定信号入力端子５０に結線されている。半導体チ
ップ４９からは、判定信号出力端子３６が導き出され、
また、この端子は半導体チップ１１の判定信号入力端子
５０に結線されている。

【００５９】ハードマクロコアによる回路部の構成は図
１４の回路部４１と同じである。動作保証対策回路の構
成は図１４の動作保証対策回路４２と４３と同じであ
る。判定信号出力端子３６は動作保証対策回路の判定信
号出力端子に接続されている。判定信号入力端子５０は
ハードマクロコアによる回路部の判定信号入力端子に接
続されている。このことにより一方の半導体チップの動
作保証対策回路によって他方の半導体チップにあるハー
ドマクロコアによる回路部を停止モードから正常動作モ
ードに切り替えることができる。

【００６０】半導体チップ１１と４９の両方の判定信号
出力端子３６から周波数正常信号＜０＞が出力されれば
半導体装置は正常動作モードで動作する。一方、どちら
か一方でも周波数異常信号＜１＞が出力されれば半導体
装置は停止モードとなり動作しない。そして、ヒートア
ップしながら停止モードを固持して、正常動作可能な状
態になるのを待つ。この様に一つの半導体チップに複数
のハードマクロコアが混載されている場合だけでなく複
数のチップに分割されている場合でも適用は可能であ
る。

【００６１】（その他の実施の形態）上記のように、本
発明の実施の形態を記載したが、この開示の一部をなす
論述及び図面はこの発明を限定するものであると理解す
べきでない。この開示から当業者には様々な代替しうる
実施の形態、実施例及び運用技術が明らかになろう。

【００６２】既に述べた実施の形態の説明においては、
ヒーターについてのみ述べたが、冷却装置を一部の回路
部に取り付けることも有効である。冷却装置としてはペ
ルチェ素子やヒートポンプの様に発生する熱エネルギー
を強制的の排出方法も考えられるが、局部的に熱抵抗を
変化させて各回路部毎に温度分布を持たせることも有効
な手段である。

【００６３】また、ヒーターを構成するドライブ能力の
大きなメインバッファが複数のＣＭＯＳトランジスタが
複数個並列接続されていても良い。

【００６４】この様に、本発明はここでは記載していな
い様々な実施の形態を包含するということを理解すべき
である。したがって、本発明はこの開示から妥当な特許
請求の範囲に係る発明特定事項によってのみ限定される
ものである。

【００６５】

【発明の効果】以上述べたように、本発明によれば、温
度動作保証が難しい複数種類のコアを有する場合でも、
同一プロセス製品を用いて、動作速度に関する要求仕様
を低下させることなく、広い動作温度範囲を保証可能な
半導体装置を供給できる。

【００６６】本発明によれば、発振部を温度に敏感な回
路の近くに設置することにより正確な値を把握すること
ができる。

【００６７】本発明によれば、発振部、ヒーター、ヒー
ター制御部と異常周波数検出部を半導体チップ内部に設
置する半導体装置を提供できる。

【００６８】本発明によれば、異常周波数検出部の設計
が標準化され、顧客の様々な動作温度要求範囲に合った
検出装置が自動設計できる半導体装置を提供できる。

【００６９】本発明によれば、異常周波数検出部の出力
をヒーター制御部の制御信号としてすることにより、半
導体チップ上に追加される必要な回路が簡素化され、半
導体チップの増大を小さくできる。

【００７０】本発明によれば、低温の際にも仕様の動作
速度で自動的に動作をスタートさせる半導体装置を提供
することができる。

【００７１】本発明によれば、広い温度保証範囲を確保
するために相対的な遅延時間を広くする設計をする必要
がないので設計に自由度が生まれる。

【００７２】本発明によれば、オーバーシュートしにく
い昇温が可能なヒーターを有する半導体装置を提供する
ことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る半導体装置の構成図
である。

【図２】本発明の実施の形態に係る半導体装置の動作を
説明するフローチャート図である。

【図３】本発明の実施例１に係る半導体装置の配置図で
ある。

【図４】図３の回路１３の拡大図である。

【図５】（ａ）は、本発明の実施例１に係る半導体装置
の発振部の構成図で、（ｂ）、（ｃ）はその発振波形の
温度依存性を示す図である。

【図６】（ａ）はヒーターの構成図、（ｂ）は電子回路
図、（ｃ）はヒーターに係るメインバッファ２４への入
力電圧Ｖ１の電圧波形、（ｄ）はメインバッファ２４を
流れる貫通電流Ｉ２の電流波形である。

【図７】ヒーターを抵抗素子で形成した場合のヒーター
の構成図である。

【図８】（ａ）は本発明の実施例１に係る半導体装置の
遅延時間に対する半導体チップの温度依存性を示す図で
ある。（ｂ）はハードマクロコア１に内蔵される回路構
成の例を示す図である。

【図９】図８（ｂ）の回路の動作を示す図である。

【図１０】本発明の実施例２に係る半導体装置の配置図
である。

【図１１】本発明の実施例３に係る半導体装置の配置図
である。

【図１２】本発明の実施例３に係る半導体装置の動作保
証対策回路の拡大図である。

【図１３】異常周波数検出部の構成図である。

【図１４】本発明の実施例４に係る半導体装置の配置図
である。

【図１５】本発明の実施例４に係る半導体装置の各ハー
ドマクロコアの動作保証温度範囲およびチップ１１の半
導体動作保証温度範囲を示す図である。

【図１６】本発明の実施例５に係る半導体装置の配置図
である。

【符号の説明】

１半導体装置２発振部３ヒーター４、３７異常周波数検出部５周波数カウンター部６異常周波数判定部７ヒーター制御部８ハードマクロコア１による回路部９ハードマクロコア２による回路部１０動作保証対策回路１１半導体チップ１３ハードマクロコア１による回路部を含む回路１４発振部の出力端子１５ヒーターのＯＮ、ＯＦＦ端子１６、１７、４４、４５、４６、４８、５０判定信号
入力端子２１リングオシレータ回路２２インバータ２３ドライブ能力の小さいプリバッファ２４ドライブ能力の大きいプリバッファ３０抵抗素子３４、３８ＡＮＤ回路を含むヒーター制御部３５ハードマクロコア１による回路部８を含む動作保
証対策回路３６、４７、４８判定信号出力端子４１ハードマクロコア３による回路部４２ハードマクロコア４による回路部を含む動作保証
対策回路４３ハードマクロコア５による回路部を含む動作保証
対策回路４９周辺の半導体チップ

Claims

【特許請求の範囲】

【請求項１】温度依存性を有する周波数で発振する発
振部と、前記発振部の周波数が異常周波数か否か判定す
る異常周波数検出部と、前記発振部の周波数が異常周波
数であるとの判定により発熱するヒーターと、前記発振
部の個数以上で、停止モードから始動し前記周波数が異
常周波数でないとの判定により正常動作モードに移るハ
ードマクロコアによる回路部とで構成されることを特徴
とする半導体装置。
【請求項２】前記発振部と、前記ヒーターと、前記ハ
ードマクロコアによる回路部が、同一の半導体チップ上
にあることを特徴とする請求項１記載の半導体装置。
【請求項３】前記発振部と、前記ヒーターと、前記異
常周波数検出部と、前記ハードマクロコアによる回路部
が同一の半導体チップ上にあることを特徴とする請求項
１記載の半導体装置。
【請求項４】前記発振部と、前記ヒーターと、前記異
常周波数検出部と、前記ハードマクロコアによる回路部
とで構成される動作保証対策回路が同一の半導体チップ
上にあることを特徴とする請求項１記載の半導体装置。
【請求項５】前記発振部の外周部に前記ハードマクロ
コアによる回路部が位置し、前記ハードマクロコアによ
る回路部の外周部に前記ヒーターが位置することを特徴
とする請求項１乃至４のいずれか１記載の半導体装置。
【請求項６】複数の前記半導体チップから構成される
ことを特徴とする請求項２乃至５のいずれか１記載の半
導体装置。
【請求項７】前記半導体チップと前記ハードマクロコ
アによる回路部は含むが前記動作保証対策回路は含まな
い半導体チップから構成されることを特徴とする請求項
２乃至５のいずれか１記載の半導体装置。
【請求項８】前記異常周波数検出部が、前記発振部で
発振する周波数をカウントする周波数カウンター部と、
前記異常周波数の下限値を設定し、カウントされた前記
周波数を異常周波数か判定する異常周波数判定部と、前
記判定により前記ヒーターのＯＮとＯＦＦを行うヒータ
ー制御部とで構成されることを特徴とする請求項１乃至
７のいずれか１記載の半導体装置。
【請求項９】前記ヒーター制御部がＡＮＤ回路を有す
ることを特徴とする請求項８記載の半導体装置。
【請求項１０】前記発振部が、奇数のインバータ回路
を直列に接続してなるリングオシレータ回路を有するこ
とを特徴とする請求項１乃至９のいずれか１記載の半導
体装置。
【請求項１１】前記ヒーターが、ｐＭＯＳとｎＭＯＳ
で構成されドライブ能力が小さいプリバッファと、ｐＭ
ＯＳとｎＭＯＳで構成されドライブ能力が大きいメイン
バッファとが、直列に接続されてなることを特徴とする
請求項１乃至１０のいずれか１記載の半導体装置。
【請求項１２】前記ヒーターが、貫通電流が前記大き
いメインバッファを流れることで発熱することを特徴と
する請求項１１記載の半導体装置。