CN1669127A - 热处理方法和热处理装置 - Google Patents

热处理方法和热处理装置 Download PDF

Info

Publication number
CN1669127A
CN1669127A CNA038163764A CN03816376A CN1669127A CN 1669127 A CN1669127 A CN 1669127A CN A038163764 A CNA038163764 A CN A038163764A CN 03816376 A CN03816376 A CN 03816376A CN 1669127 A CN1669127 A CN 1669127A
Authority
CN
China
Prior art keywords
substrate
heat treatment
film
thickness
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038163764A
Other languages
English (en)
Other versions
CN100336176C (zh
Inventor
铃木启介
王文凌
米川司
池内俊之
佐藤享
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1669127A publication Critical patent/CN1669127A/zh
Application granted granted Critical
Publication of CN100336176C publication Critical patent/CN100336176C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/25—Chemistry: analytical and immunological testing including sample preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及热处理方法，该热处理方法具有：利用多个加热单元分别加热反应容器内的热处理气氛的多个区域的加热工序；和将处理气体导入反应容器内而在多个基板的表面形成薄膜的工序，该热处理工序组包括：使用处理气体的消耗量比制品基板少的多个第一基板的第一热处理工序、在每个区域中测定薄膜的膜厚的第一测定工序、和以该各个膜厚变为目标值的方式，设定加热单元的各个的温度设定值的第一设定工序、对处理气体的消耗量比第一基板多的多个第二基板使用所述温度设定值的第二热处理工序、在多个区域的每一个测定在所述第二基板的表面上形成的薄膜的膜厚的第二测定工序、和校正多个加热单元的各个的所述温度设定值的第二校正工序、和对多个制品基板使用所述校正过的各温度设定值而实施所述热处理工序组的第三热处理工序。

Description

热处理方法和热处理装置
技术领域
本发明涉及统一地对多个半导体晶片等的基板进行热处理的分批式热处理方法和热处理装置。
背景技术
当制造半导体器件时，对半导体晶片(以下称为晶片)进行氧化或CVD(chemical vapor deposition(化学气相沉积))等的热处理。作为进行该热处理的分批式热处理装置，立式热处理装置是众所周知的。在该装置中，将多枚晶片棚架状地保持在称为晶片保持器的保持器具中，例如从立式热处理炉的下方侧将上述保持器具搬入该热处理炉内。此后，将在热处理炉内的气氛作为规定温度的加热气氛，进行热处理。一般，以将在热处理炉的被加热区域分成上下多个，能够对每个区域进行温度控制的方式，对每个区域设置加热单元和温度控制器。
图10是作为立式热处理装置的一个例子的氧化处理装置的纵剖面图。图中11是下方侧开口的反应容器。在反应容器11的下端部，连接着用于将氧化处理用的气体例如氧气和氯化氢气体供给反应容器11内的气体供给管12、13和伸入到排气泵14的排气管15。以向上立在反应容器11的内部，在该反应容器11的顶棚部分近旁开口，从那里供给各种气体的方式，配置气体供给管12、13。又图中16是在反应容器11的周围的例如上下方向分割设置的多个加热器，17是棚架状地保持许多晶片W的晶片保持器。
如果简单地说明用图10的装置的氧化处理的流程，则首先将在表面上形成硅层的例如140枚晶片W移载到晶片保持器17中。此后，将晶片保持器17搬入到反应容器11内。这时，由设置在晶片保持器17下端的盖体18，气密地封住反应容器11的下端开口部19。接着，使反应容器11内的温度上升到规定温度，并且将该反应容器11内维持在轻微减压状态。在这种状态中，将处理气体例如氧气和氯化氢气体供给反应容器11内，使晶片W的表面氧化形成硅氧化膜。
为了进行上述氧化处理，以上述硅氧化膜的膜厚在晶片间大致均匀的方式，进行预先调整每个加热器16的温度设定值的作业(例如日本特开2001-77041号专利公报(权利要求1和段落0003))。而且，由图中未画出的温度控制单元，以将各加热器16维持在上述温度设定值上的方式，对每个加热器16进行温度控制。
在调整温度设定值的作业中，例如，首先将形成了硅氧化膜的伪晶片，以与要处理的制品晶片的配置排列相应的设计，保持在晶片保持器17中。而且，以使得到的氧化膜大致形成作为目标的膜厚的方式，用规定的温度设定值进行热处理(氧化处理)。而且，例如对于热处理气氛的每个区域测定硅氧化膜的膜厚，例如根据预先求得的膜厚的变化部分和每个加热器16的温度设定值的变化部分的关系进行计算，校正温度设定值。
在通过1次校正，膜厚分布还是不平坦的情形中，重复进行上述校正(调整作业)直到收敛到目标膜厚的误差范围内。
可是，本发明者研究了通过使反应管内为减压气氛，以规定流量比向反应管内导入氢气和氧气，并且例如在约1000℃左右进行加热，生成含有O自由基和OH自由基的活性种，由这些自由基在晶片上形成氧化膜的方法。如果根据该方法，则因为氧化力比干氧化和湿氧化强，所以能够得到膜质良好的氧化膜。
另一方面，在上述公报中，记载了将制品晶片用于温度调整的情形。但是，调整温度的作业，因为伴随着多次热处理，所以在用制品晶片，特别是大口径晶片的情形中，使成本负担增大，不是上策。因此在使温度匹配的作业中，通常都用伪晶片。
但是，如上所述在用自由基的氧化处理中，即便用伪晶片调整温度设定值，也使在制品晶片上形成氧化膜的膜厚的面间均匀性恶化，特别是存在着位于处理气体下游侧的晶片的膜厚比位于处理气体上游侧的晶片的膜厚薄的倾向(加载效应)。
图11是为了掌握该加载效应的实验结果。当关于膜厚得到某种程度的面间均匀性时，各区域的加热器16的温度设定值调整为预测的值。而且，将晶片W满载在晶片保持器17中。关于全部晶片W都是伪晶片、搭载22块表面具有槽沟构造的晶片(槽沟晶片)和搭载39块槽沟晶片这样3种情形，分别在相同条件下进行由自由基产生的氧化处理，测定各个膜厚分布。◆与全部晶片都是伪晶片时的结果对应，▲与用22块槽沟晶片时的结果对应，■与用39块槽沟晶片时的结果对应。
如从这些结果可以看到的那样，关于形成充分厚的氧化膜的伪晶片，尽管可以看到下游侧的晶片的膜厚具有多少变薄的倾向，但是面间均匀性并没有那样地恶化。但是，当用槽沟晶片时，位于下游侧的晶片的膜厚变薄的倾向很强，随着槽沟晶片的枚数增加，这种倾向变得更强。
关于其原因，本发明者进行如下考虑。即，我们推测因为具有深沟图案(槽沟)的晶片(槽沟晶片)的表面积大，所以自由基的消耗量多。与此相对，我们推测因为伪晶片在没有图案的平坦的表面上形成厚的氧化膜，所以在该氧化膜表面上的自由基的消耗量比槽沟晶片少。
另一方面，当增加处理气体流量时，各基板上的膜厚的面内均匀性降低，又，反应容器11内的压力增加，因此自由基容易失去活性，自由基的存活期变短。从而不能够将流量设定得如此之大。所以，在用自由基的氧化处理中，用已有的方法受到加载效应的影响，关于氧化膜的膜质要确保高的面间均匀性是困难的。
进一步又，当与制品晶片的配置排列相应地决定温度等的处理条件时，处理条件的设定作业很麻烦。又，也存在着当热处理时与搭载在晶片保持器中的制品晶片的枚数和配置排列相应地设定处理条件，例如反应管的各区域的温度、压力、气体流量、处理时间等时，容易引起操作错误那样的问题。
发明内容
本发明就是上述那些问题提出的，本发明的目的是提供能够统括地对多个基板进行热处理在各基板的表面上形成薄膜，针对该薄膜的膜厚提高面间均匀性的技术。又本发明的其它目的是提供能够与进行热处理的制品枚数无关地得到同样的处理结果，而且操作者负担少的技术。
本发明的热处理方法是具有热处理工序组的热处理方法，包含：
将多个基板保持在基板保持器具中的工序；
将上述基板保持器具搬入反应容器内的工序；
由多个加热单元分别加热上述反应容器内的热处理气氛的多个区域的加热工序；和
将处理气体导入上述反应容器内在上述多个基板的表面上形成薄膜的工序，该热处理方法的特征是备有，
用形成薄膜时的处理气体的消耗量比制品基板少的多个第一基板作为上述多个基板，实施上述热处理工序组的第一热处理工序；
在上述反应容器内的热处理气氛的多个区域的每个区域中测定在上述第一基板的表面上形成的薄膜的膜厚的第一测定工序；
根据上述第一测定工序中的测定结果，以在多个区域的每个区域中测定的上述各个膜厚具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，设定多个加热单元的各个的温度设定值的第一设定工序；
用形成薄膜时的处理气体的消耗量比上述第一基板多的多个第二基板作为上述多个基板，并且使上述加热单元的各个为在上述第一设定工序中设定的各个温度设定值，实施上述热处理工序组的第二热处理工序；
在上述反应容器内的热处理气氛的多个区域的每个区域中测定在上述第二基板的表面上形成的薄膜的膜厚的第二测定工序；
根据上述第二测定工序中的测定结果，以在多个区域的每个区域中测定的上述各个膜厚具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，校正多个加热单元的各个的温度设定值的第二校正工序；和
至少用多个制品基板作为上述多个基板，并且使上述加热单元的各个为在上述第二校正工序中校正的各温度设定值，实施上述热处理工序组的第三热处理工序。
这里，反应容器内的热处理气氛的多个区域不一定是物理地划分的，区域间也可以没有明确的境界。需要时，可以与每个接受加热的区域对应地设置各加热单元。
又，关于薄膜膜厚的测定，除了直接测定第一基板甚至第二基板上的薄膜的膜厚外，也包含将多个第一基板乃至第二基板的一部分置换成测定用的监控基板进行热处理，取得在该监控基板上形成的薄膜的膜厚，作为第一基板乃至第二基板上的薄膜的膜厚的方式。在后者的情形中，优选以一定间隔配置监控基板。
如果根据本发明，则因为利用处理气体的消耗量比制品基板少的第一基板设定热处理时的温度设定值，利用处理气体的消耗量比第一基板多的第二基板校正上述温度设定值，所以即便存在加载效应(由于处理气体上游侧的基板消耗处理气体，在处理气体下游侧的基板上形成的薄膜的膜厚变薄的现象)，也能够通过温度设定值的校正抵消由加载效应产生的与目标膜厚的差。因此，在用校正后的温度设定值进行的热处理中，针对区域间的制品基板上的薄膜的膜厚能够得到高的均匀性。
优选，能够根据预先求得的温度设定值的变化量和薄膜膜厚的变化量的关系进行上述第一设定工序和上述第二校正工序。
又，例如，在上述热处理工序组中，能够使上述处理气体活性化生成活性种，由该活性种在基板的表面上形成硅氧化膜那样的氧化膜。这时，例如，上述处理气体包含氢气和氧气。这时，优选上述第一基板是预先形成了平均膜厚为50nm以上的氧化膜的基板。又，这时，优选上述第二基板是裸硅基板。
或者，例如，在上述热处理工序组中，能够用化学蒸镀法在基板表面上形成薄膜。这时，优选上述第一基板是在表面上不形成图案的基板，上述第二基板是在表面上形成图案的基板。
一般地说，能够在上述第一热处理工序中，将第一基板满载在基板保持器具中的被处理基板的保持区域中，在上述第二热处理工序中，将第二基板满载在基板保持器具中的被处理基板的保持区域中。
在上述第三热处理工序中，也可以将制品基板满载在基板保持器具中的被处理基板的保持区域中，但是也可以只搭载较少枚数的制品基板。在后者的情形中，优选将制品基板搭载在基板保持器具中的被处理基板的保持区域中的位于导入反应容器内的处理气体流的上游侧的一部分上，将第一基板搭载在下游侧的剩余部分中。这时，无论在1批中处理的制品具有多少枚，也能够得到同样的热处理结果。而且，因为反应容器内的各区域的温度设定值是共用的，所以能够减轻操作者的负担，防止错误地设定温度。
此外，在上述第二热处理工序和上述第三热处理工序中，反应容器内的压力、处理气体的流量和热处理时间可以是共用的。
又，本发明的热处理装置的特征是它是备有，
保持多个基板的基板保持器具；
搬入上述基板保持器具的反应容器；
分别加热上述反应容器内的热处理气氛的多个区域的多个加热单元；
将用于通过热处理在上述多个基板的表面上形成薄膜的处理气体导入上述反应容器内的处理气体导入单元；
对形成薄膜时的处理气体的消耗量比制品基板少的多个第一基板实施热处理，根据在该第一基板的表面上形成的薄膜的膜厚，以在多个区域的每个区域中测定的上述各个膜厚具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，设定多个加热单元的各个的温度设定值的温度设定单元；
按照由温度设定单元设定的各温度设定值对形成薄膜时的处理气体的消耗量比上述第一基板多的多个第二基板实施热处理，根据在该第二基板的表面上形成的薄膜的膜厚，以在多个区域的每个区域中测定的上述膜厚的各个具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，校正多个加热单元的各个的温度设定值的温度校正单元；和
按照由温度校正单元校正的各温度设定值，至少对多个制品基板实施热处理的制品基板热处理单元。
例如，当对多个第一基板实施热处理时，将第一基板满载在基板保持器具中的被处理基板的保持区域中，当对多个第二基板实施热处理时，将第二基板满载在基板保持器具中的被处理基板的保持区域中。
优选，热处理装置进一步备有将基板移载到基板保持部中的基板移载单元，上述制品基板热处理单元，当至少对多个制品基板实施热处理时，以将制品基板搭载在基板保持器具中被处理基板的保持区域中的位于导入反应容器内的处理气体流的上游侧的一部分上，将第一基板搭载在下游侧的剩余部分中的方式，控制上述基板移载单元。
又，优选，上述制品基板热处理单元具有判断制品基板的枚数的判断单元。
或者，本发明是用于热处理装置的控制装置，该热处理装置具有：保持多个基板的基板保持器具，被搬入上述基板保持器具的反应容器、分别加热上述反应容器内的热处理气氛的多个区域的多个加热单元和将处理气体导入上述反应容器内在上述多个基板的表面上形成薄膜的处理气体导入单元，该控制装置的特征是备有：
对形成薄膜时的处理气体的消耗量比制品基板少的多个第一基板实施热处理，根据在该第一基板的表面上形成的薄膜的膜厚，以在多个区域的每个区域中测定的上述各个膜厚具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，设定多个加热单元的各个的温度设定值的温度设定单元；和
按照在温度设定程序中设定的各温度设定值对形成薄膜时的处理气体的消耗量比上述第一基板多的多个第二基板实施热处理，根据在该第二基板的表面上形成的薄膜的膜厚，以在多个区域的每个区域中测定的上述膜厚的各个具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，校正多个加热单元的各个的温度设定值的温度校正单元。
或者，本发明是用于热处理装置的控制程序，该热处理装置具有保持多个基板的基板保持器具、被搬入上述基板保持器具的反应容器、分别加热上述反应容器内的热处理气氛的多个区域的多个加热单元、和将处理气体导入上述反应容器内在上述多个基板的表面上形成薄膜的处理气体导入单元，该控制程序的特征是备有，
根据通过对形成薄膜时的处理气体的消耗量比制品基板少的多个第一基板实施热处理而在该第一基板的表面上形成的薄膜的膜厚，以在多个区域的每个区域中测定的上述各个膜厚具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，设定多个加热单元的各个的温度设定值的温度设定程序；和
根据通过按照在温度设定程序中设定的各温度设定值对形成薄膜时的处理气体的消耗量比上述第一基板多的多个第二基板实施热处理而在该第二基板的表面上形成的薄膜的膜厚，以在多个区域的每个区域中测定的上述膜厚的各个具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，校正多个加热单元的各个的温度设定值的温度校正程序。
附图说明
图1是表示与本发明有关的热处理装置的一个实施方式中的加热炉及其周边装置的纵剖面图。
图2是表示上述热处理装置中的控制单元、加热炉和其它装置的连接状况的概略说明图。
图3是用于说明控制单元构成的方框图。
图4是用于说明本实施方式的作用的工序图。
图5是从膜厚与晶片的保持位置的关系表示本实施方式的调整温度的方式的特性图。
图6是表示本发明的其它实施方式的说明图。
图7是从膜厚与晶片的保持位置的关系表示本实施方式的调整温度的方式的特性图。
图8是表示根据本实施方式经过热处理的晶片的保持位置与膜厚的关系的特性图。
图9是表示根据比较例经过热处理的晶片的保持位置与膜厚的关系的特性图。
图10是表示已有的立式热处理装置的概略纵剖面图。
图11是用于说明本发明要解决的课题的特性图。
具体实施方式
下面，作为本发明的一个实施方式，我们说明作为立式热处理装置的氧化处理装置。图1是表示本实施方式的氧化处理装置的纵剖面图。立式加热炉21例如具有封闭顶棚部分的筒状隔热体22、和沿该隔热体22的内壁面设置在周向的成为加热单元的例如由电阻发热体构成的加热器2。加热炉21的下端部固定在基体23上。以可以个别地对上下方向的多个区域中的每个区域进行加热控制的方式，将加热器2分割成例如4段(加热器2a、2b、2c、2d)。又在加热炉21中，设置构成反应容器，只封闭上端，并且在其内部形成热处理气氛的立式的例如由石英构成的反应管24。该反应管24例如经过筒状的隔热部件25固定在基体23上。
在反应管24的下端近旁，连接着经过阀门V1配置到排气泵26a的排气管26、第一气体供给管27和第二气体供给管28。第一气体供给管27一端经过阀门V2与供给第一处理气体例如氧(O2)气的第一处理气体供给源27a连接。此外，第一气体供给管27在阀门V2的下游侧分开成2根(第一气体供给管27b、27c)。第二气体供给管28一端经过阀门V3与供给第二处理气体例如氢(H2)气的第二处理气体供给源28a连接。第二气体供给管28在阀门V3的下游侧分开成2根(第二气体供给管28b、28c)。而且，第一气体供给管27b、27c和第二气体供给管28b、28c的另一端从外部贯通隔热部件25地进行配置。第一气体供给管27b和第二气体供给管28b垂直向上地竖立在反应管24的内部，它们的前端位于该反应管24的顶棚部分近旁。以在反应管24的中心部分附近向顶棚部分吹入处理气体的方式，弯曲地设置本实施方式的第一气体供给管27b和第二气体供给管28b的前端部。第一气体供给管27c和第二气体供给管28c的前端，以当将后述的晶片保持器3搬入反应管24内时能够向该晶片保持器3的基板保持区域的下方侧供给处理气体的方式，位于反应管24的下部。又，图中27d、27e、28d、28e例如是由质量流控制器构成的流量调节单元。
进一步，该氧化处理装置备有作为基板的晶片W的保持器具的晶片保持器3。晶片保持器3，例如，在顶板31和底板32之间具有多个支柱33，以由在支柱33中形成的图中未画出的槽沟棚架状地保持晶片W的边缘的方式构成。经过保温筒35将晶片保持器3载置在开闭反应管24的下端开口部24a的盖体34上。将盖体34设置在保持器升降机30上。通过该保持器升降机30的升降，进行晶片保持器3到加热炉21(反应管24)的搬入搬出。此外，例如也可以在保持器升降机30中设置马达等的转动机构，在处理过程中由该转动机构使晶片保持器3围绕垂直轴转动。
下面，我们一面参照图2，一面说明上述构成要素和控制系统的关系。图中4是控制单元，与用于控制各加热器2(2a～2d)的温度控制器5(5a、5b、5c、5d)连接。因此，控制单元4能够进行构成热处理气氛的各区域的温度控制。进一步，控制单元4备有经过移载控制器5 1控制图中未画出的晶片移载单元的功能。这里晶片移载单元不仅包含将晶片W交付给晶片保持器3的晶片臂，而且包含将晶片盒搬运到晶片臂的存取位置的图中未画出的晶片盒移载机等。在本实施方式中的立式热处理装置中，除了在晶片盒C内准备好制品晶片W3外，为了进行加热器2(2a～2d)的温度设定值的调整(使匹配)作业，也在晶片盒C内准备好伪晶片W1和裸晶片W2。由晶片移载单元将这些晶片W(W1、W2、W3)移载到晶片保持器3中。
进一步又，例如在立式热处理装置附近，设置测定晶片W的膜厚的膜厚测定单元6。控制单元4也与该膜厚测定单元6连接。膜厚测定单元6，以在后述的使各加热器2(2a～2d)的温度设定值调整作业中，例如测定在伪晶片W1和裸晶片W2的各个表面上形成的薄膜的膜厚，将该测定值发送给控制单元4的方式进行构成。
这里，如果与权利要求书中记载的文句对应地进行说明，则伪晶片W1与处理气体(在本例中是自由基)的消耗量比制品基板少的第一基板相当，是在不形成图案的平坦的表面上，以几乎看不到已经述说了的加载效应的影响的程度，形成充分厚的硅氧化膜的晶片。裸晶片W2与处理气体(在本例中是自由基)的消耗量比第一基板多的第二基板相当，是在不形成图案的平坦的表面上露出硅的晶片。
下面我们说明控制单元4的构成。如图3所示，温度控制器5(5a～5d)、移载控制器51和膜厚测定单元6，以按照来自控制单元4内的CPU41的控制信号，对各控制对象进行控制的方式进行构成，又在控制单元4内，输入单元42、处理处方储存单元43、程序储存单元44和存储单元45分别与总线40连接。
输入单元42是例如用于输入氧化处理中的参数和选择储存在处理处方储存单元43内的处理处方的输入单元，例如由设置在装置前面的触摸面板和键操作单元等构成。
在处理处方储存单元43中，与晶片的种类、积载在晶片保持器3中的晶片的枚数和/或它的配置排列等对应地，预先准备好多个记录在晶片上形成的薄膜的目标膜厚、处理气体流量和压力等的处理处方。
在程序储存单元44中，储存着在用伪晶片W1进行氧化处理后，以在反应管24内的热处理气氛的各区域的伪晶片W1的膜厚具有大致与制品晶片W3的目标膜厚相同的值的方式，设定各加热器2(2a～2d)的温度设定值的第一程序、根据由该第一程序设定的温度设定值对裸晶片W2进行氧化处理后，根据上述各区域的裸晶片W2的膜厚和制品晶片W3的目标膜厚，对上述温度设定值进行校正的第二程序、和用校正后的温度设定值对制品晶片W3进行热处理的第三程序。
存储单元45是用于存储由膜厚测定单元6得到的与加热器2a～2d对应的各区域的晶片表面的氧化膜的膜厚和温度设定值等的存储单元。
此外，处理处方储存单元43、程序储存单元44和存储单元45，实际上，都是由例如称为半导体存储器和硬盘的计算机用的存储介质实现的，但是在图3中为了方便起见都用方框表示。
下面，我们一面参照图4所示的工序图，一面说明本实施方式的作用。
最初，如工序S1所示，由输入单元42输入用伪晶片(第一基板)W1的氧化处理所需的参数。在该工序S1，输入与此后进行氧化处理的制品晶片用的处理处方(例如气体流量、反应管24内的压力和处理时间等)相同的参数。在工序S1的输入作业中，操作者既可以每次输入各种参数中的一个，也可以从处理处方储存单元43选择预先准备好的处理处方。
在输入参数后，例如通过在输入单元42中的操作，开始对伪晶片W1进行氧化处理(工序S2)。该氧化处理是由第一程序实施的。如后述的那样，即便在用其它晶片(裸晶片W2和制品晶片W3)的处理中，除了温度设定值外，氧化处理的参数和移载到晶片保持器3的晶片配置排列也都是共用地设定的。从而，在第二和第三程序中也可以原封不动地使用这些条件。此外，所谓晶片配置排列是共同的，不限于晶片枚数和晶片保持器3上的保持槽沟(槽口)的号码(是第几段保持槽沟的号码)完全相同的情形，例如可以是当用某个处理处方进行热处理时能够得到良好的面间均匀性的设计。
关于晶片配置排列，例如当满载成批地处理制品晶片时，即当将制品晶片满载在晶片保持器3中的制品晶片的保持区域中进行处理时，将伪晶片W1满载在该制品晶片的保持区域中。
此外，本发明不限于将晶片无间隙地搭载在晶片保持器3中的样态，也能够应用于例如以在制品晶片的保持区域中余留空隙区域的方式，保持制品晶片的情形。
下面，对伪晶片W1进行氧化处理。简单地说明该工序的流程。
首先，由图中未画出的晶片移载单元，按照对晶片保持器3设定的配置排列，移载伪晶片W1。因此，将伪晶片W1上下方向棚架状地保持在晶片保持器3中。此后，将晶片保持器3搬入反应管内。
而且，使反应管24内的压力降低到规定的真空度，并且用各加热器2(2a～2d)使热处理气氛在每个区域中升温到设定温度。而且，将氧(O2)气和氢(H2)气供给反应管24内，使反应管24内维持在例如0.35Torr(约46.6Pa)的压力。使热处理气氛的温度例如大致为1000℃左右。又，关于氧(O2)气和氢(H2)气的流量，例如以O2∶H2＝9∶1的方式进行调节。由各流量调节单元27d、27e、28d、28e分别调整第一气体供给管27b、27c和第二气体供给管28b、28c的流量。这里，只从延伸到反应管24的顶棚部分的第一气体供给管27b和第二气体供给管28b供给气体。这时，在低压高温下使从晶片保持器3的上方供给的O2气和H2气活性化，例如形成O自由基和OH自由基等活性种流向下方侧。与此相伴，在各晶片的表面上进行氧化反应。
当这种氧化处理结束时，从立式热处理装置搬出伪晶片W1，搬送到膜厚测定单元6。而且，如工序S3所示，用膜厚测定单元6测定伪晶片W1上的膜厚。这里，为了方便起见，满载伪晶片W1，测定伪晶片W1自身的膜厚，但是现实中，因为已经在伪晶片W1上形成了氧化膜，所以也可能存在不能够测定在其上形成的氧化膜的膜厚的情形。这时，将作为监控基板的例如由裸晶片构成的监控晶片保持在伪晶片W1的配列组中以预订间隔设定的监控晶片保持区域中，测定该裸晶片上的膜厚，能够将该膜厚作为伪晶片W1的膜厚测定值进行处理。这样，即便这样配置监控晶片，如果将伪晶片W1满载在其它的保持区域中，则实质上，也与将伪晶片W1满载在保持区域中的状况相等。
对例如与各加热器2a～2d对应的热处理气氛的各区域中的每个区域进行膜厚测定。例如，当在每个区域一枚一枚地测定共计4枚的膜厚时，将这些膜厚T(T1、T2、T3、T4：与各区域对应的伪晶片W1的膜厚)的数据发送给控制单元4。而且，根据第一程序，判断膜厚T1～T4是否都在制品晶片中的目标膜厚的误差范围内。
如果无论哪个膜厚都收敛在上述误差范围内，则不变更现在这次热处理中用的各加热器2(2a～2d)的温度设定值。另一方面，如果膜厚T1～T4中的某一个离开目标膜厚超过规定量，则调整温度设定值，以使这些膜厚T1～T4与目标膜厚大致相同(工序S4)。
关于温度设定值的调整，根据预先求得的膜厚变化部分和温度设定值的变化部分的关系，计算为了使膜厚的测定值与目标膜厚大致相等而使温度设定值从现在的值只改变多少就可以。因此，算出在现在这次处理条件下为了实现目标膜厚的合适的温度设定值。此外，作为与在第一程序中使用的“膜厚变化部分和温度设定值的变化部分的关系”，可以使用例如以与测定的膜厚值对应，由于温度设定值上升1℃膜厚要增减多少nm的方式，使温度和膜厚变化量对应起来的表等。具体地说，例如当温度设定值为y1，膜厚的测定值为x1，目标膜厚为x0，膜厚变化部分和温度变化部分的关系为Δy/Δx时，温度设定值成为y1+(x0-x1)·Δy/Δx。
如上所述，当利用用伪晶片W1的氧化处理算出适合的温度设定值时，如工序S5所示，将该温度设定值存储在存储单元45中。从而，结束温度设定值的设定。这里图5是表示氧化处理后的晶片的膜厚分布的特性图。纵轴表示膜厚，横轴表示晶片保持器3中的晶片槽的位置。横轴中第一段(左端)为最上段，第140段(右端)为最下段。在该图5中，由◆表示的膜厚分布是用由该工序S5设定的温度设定值，令目标膜厚为14.7nm，对伪晶片W1进行氧化处理时的膜厚分布。这时，我们看到以在任何一个区域中都使氧化膜的膜厚与目标膜厚大致相同的方式，设定各加热器2(2a～2d)的温度设定值。
如上所述，在用伪晶片W1进行温度设定作业后，使作为第二基板的裸晶片W2移载到在晶片保持器3中的制品晶片W3的保持区域中，进行工序S6所示的氧化处理。这里，用先前存储的各加热器2(2a～2d)的新的温度设定值。关于温度设定值以外的条件，是与工序S2的氧化处理相同的条件。
当氧化处理结束时，从立式热处理装置搬出裸晶片W2，搬送到膜厚测定单元6。而且，如工序S7所示，测定裸晶片2上的膜厚。因此，得到膜厚T′(T1′、T2′、T3′、T4′：与各区域对应的裸晶片的膜厚)。裸晶片W2，因为在整个表面上露出硅，所以自由基的消耗量多。从而，不能够向处理气体的下游侧供给充分量的自由基。因此，即便根据用伪晶片W1得到的温度设定值进行氧化处理，也不能使膜厚分布在目标膜厚近旁成为平直的。例如当令目标膜厚为14.7nm时，如图5中◇所示的那样，该膜厚分布向右下降低，膜厚最大变薄约0.7～1.0nm左右。
这样，当得到膜厚T′时，由第二程序进行工序S8所示的温度设定值的校正。即，当用如裸晶片W2那样容易产生已经述说了的加载效应的那种晶片时，校正温度设定值，使膜厚分布大致与目标膜厚相同(平直)。
我们用图5具体地说明这种校正。
在工序S7结束的时刻，与各加热器2(2a～2d)对应的各区域的目标膜厚例如都为14.7nm。但是，实际上，如图5所示，各膜厚T1′～T4′形成比目标膜厚低的膜厚，进一步，各膜厚T1′～T4′与目标膜厚的膜厚差各不相同。如已经述说的那样，在图5中由◆表示的膜厚分布是当用自由基消耗少的伪晶片W1时在伪晶片上的氧化膜的膜厚分布。又，由◇表示的膜厚分布是如上述那样当用自由基消耗多的裸晶片W2时在裸晶片上的氧化膜的膜厚分布。在前者中，完全没有或几乎没有加载效应。在后者中，加载效应大。即，图中的◆和◇的差是基于两者的加载效应的膜厚差。
因此，第二程序，为了基于上述加载效应的膜厚差相互抵消，以例如只以现在的目标膜厚和膜厚T′差的部分加厚各区域中目标膜厚的方式，即例如以针对在伪晶片W1上的氧化膜得到图5中由△表示的膜厚分布，决定(校正)各加热器2(2a～2d)的温度设定值。当决定该温度设定值时，如已经述说的那样用预先求得的膜厚变化部分和温度设定值的变化部分的关系，算出每个区域(每个峰值)的各个温度设定值。
而且，如工序S9所示，将校正后的温度设定值存储在存储单元45中。
此后，如工序S10所示，例如作为在工序S1设定的氧化处理条件中的温度设定值，将在工序S8校正了的温度设定值写入处理处方中，将该处理处方储存在处理处方储存单元43内。
此后，用该处理处方，对制品晶片进行同样的氧化处理(工序S11)。
如果如上所述地根据本实施方式，则通过对晶片分批式地进行氧化处理(热处理)，在各晶片的表面上形成氧化膜，用完全没有或几乎没有加载效应(由晶片上的氧化膜消耗自由基产生的在下游侧的晶片上的氧化膜的膜厚变薄的现象)的伪晶片W1调整温度设定值，接着用具有加载效应的裸晶片W2求得由加载效应引起的从目标膜厚的膜厚减少量，以补偿该膜厚减少量即由加载效应引起的膜厚差的方式，提高温度设定值。从而，当用这样设定的温度设定值对制品晶片W3进行氧化处理时，加载效应相互抵消，关于晶片上的氧化膜的膜厚能够在区域之间得到高的均匀性。
又，因为利用用完全没有或几乎没有加载效应的伪晶片W1的氧化处理调整温度设定值，此后利用用显现加载效应的裸晶片W2的氧化处理求得由加载效应引起的膜厚从目标膜厚的偏离量，与该偏离量相应地再次调整温度设定值，所以与例如用制品晶片W3通过试错法调整温度设定值的情形比较，温度设定值调整的作业变得容易了。
此外，将在本实施方式中使用的裸晶片看作制品晶片使用。因此，如果是与制品晶片同样消耗处理气体的晶片，则也可以具有图案，并且不限定图案的形状。例如，如果制品晶片是预先在表面上形成图案的晶片，则代替裸晶片，也可以用制品晶片本身或形成同样图案的晶片。
可是，最近，出现了小批量多品种地生产晶片的倾向。因此，也存在着在制品晶片的枚数不满足晶片保持器的最大制品晶片搭载枚数的状态中进行制品晶片的热处理的情形。现在我们说明适当的实施方式。在该实施方式中，也与前面的实施方式相同，进行图4所示的各工序S1～S10。即，在将作为第一基板的伪晶片W1满载在晶片保持器3中的制品晶片的保持区域内的状态中，进行图4的工序S2中的伪晶片W1的热处理，又，在将作为第二基板的裸晶片W2满载在上述保持区域内的状态中，进行图4的工序S6中的裸晶片W2的热处理。
图6是表示该实施方式的图。将已经设定的温度设定值，即，在图4所示的工序S8中经过校正的温度设定值储存在控制单元4的图中未画出的存储单元中。而且，当对制品晶片W3进行热处理时，控制单元4判断在1批中进行热处理的制品晶片W3的枚数。该判断，例如，是由CPU根据从实施上一工序的工作台的计算机通过联机发送过来的枚数信息，或者，来自设置在热处理装置中的映像传感器的枚数信息进行的。
下面，控制单元4经过移载控制器51对晶片移载单元52进行控制，晶片移载单元52从图2所示的晶片盒C内取出制品晶片W移载到晶片保持器3中。这时，如图6所示，在晶片保持器3中的制品晶片W3的保持区域中，从供给的处理气体流的上游侧(在本例中是上方侧)将制品晶片W3装填移载到反应容器中。而且，将伪晶片W1装填移载到余下的制品晶片W3的保持区域中，形成满批量(满载)的状态。此后，将晶片保持器3搬入反应容器内，进行热处理，在制品晶片W3上形成氧化膜。在该热处理中，与制品晶片W3的枚数无关，使用储存在存储单元中的上述温度设定值。又，关于温度以外的处理参数例如反应容器内的压力、处理气体的流量和热处理时间等，使用与在工序S6中当裸晶片W2的热处理时使用的相同的值。
如果根据本实施方式，则如从后述的实施例可以看到的那样，一面形成共用的处理条件，一面与制品晶片W3的枚数不同无关，对于制品晶片W3能够得到相同的成膜结果即氧化膜的膜厚同等的结果。从而，与对制品晶片W3的每个枚数设定处理条件的情形比较，处理条件的设定作业变得简单了。又，因为当每次改变制品晶片W3的枚数时也不需要选择处理条件，所以减轻了操作者的负担。又，也能够防止错误地设定处理条件。
此外，本发明也可以应用于能够产生加载效应的其它种类的热处理。例如，除了氧化处理以外，也可以应用于作为处理气体使用二氯硅烷SiH2C12和氨(NH3)，给予热能使它们分解，通过气相反应在晶片表面上形成例如氮化硅(SiN)的薄膜那样的用化学蒸镀法(CVD)进行成膜的装置。这时，在CVD中使用的处理气体的消耗量只与在晶片表面上形成的图案的槽沟的大小(表面积大小)有关地发生变化。因此，作为第一晶片可以用处理气体的消耗量小的晶片，例如没有图案的已经述说过的伪晶片或裸晶片，作为第二晶片可以用处理气体的消耗量大的具有槽沟的晶片，例如形成有与制品晶片相同的图案的晶片。而且，通过用这种第一和第二基板，与已经述说过的氧化处理时同样地对温度设定值进行校正，能够提高在制品晶片上形成的薄膜的膜厚的面间均匀性。
又，在以上的说明中，在加热炉21内的处理气体的供给方向(流动方向)不限定于从晶片保持器3的上方部分向下的方向。例如，也能够从设置在下方部分的第一气体供给管27c和第二气体供给管28c辅助地供给处理气体。进一步，也可以使排气管26的一端与反应管2的顶棚部分连接，只从反应管24的下方部分供给处理气体，使处理气体的流动与上述实施方式相反(从下方部分向上流动)。
(实施例)
用在制品晶片的保持区域中的最大保持枚数为100枚的晶片保持器，将伪晶片保持在全部制品晶片的保持区域中进行作为热处理的氧化处理。此外，在晶片保持器中的制品晶片的保持区域以外的区域，例如晶片保持器的上端侧和下端侧，保持例如称为边侧伪晶片等的伪晶片。关于热处理条件，令热处理气氛的温度为1000℃，O2气和H2气的流量比为O2∶H2＝2∶1。这里热处理气氛的温度例如是制品晶片保持区域的上下方向的中央部分的设定温度。而且，以使分别位于晶片保持器中的保持沟的第100段、第50段、第80段、第110段中的监视器用晶片(膜厚监视器)的各膜厚大致与目标膜厚一致的方式，调整反应容器的各区域的温度设定值。
调查在为了调整温度设定值而进行的热处理中形成的氧化膜的膜厚，得到图7的◆表示的结果。
下面，将裸晶片满载在晶片保持器中的制品晶片的保持区域中，在同样的处理条件下进行热处理，同样地调查氧化膜的膜厚，得到图7的◇表示的结果。
而且，以使由在各区域中的热处理成膜的氧化膜的膜厚只增加制品基板的目标膜厚和由◇表示的膜厚之差的厚度的方式，如已经述说的那样，对各区域的温度设定值进行校正。即，以使对伪晶片形成的氧化膜得到图7中由△表示的膜厚分布的方式，对各区域的温度设定值进行校正。
这样，设定各区域的温度，将裸晶片看作制品晶片进行评价。即，将裸晶片(裸硅晶片)保持在晶片保持器的制品晶片的保持区域中，一面对该保持枚数进行种种变更，一面在同样的处理条件下进行热处理，测定在各裸晶片上的氧化膜的膜厚。具体地说，设定裸硅晶片的保持枚数为25枚、50枚、75枚和100枚这样4种情形。在无论哪种情形中，从制品晶片的保持区域的上游侧(在本例中是上方侧)装填保持裸硅晶片。在该例中，从晶片保持器的保持沟上从第10段起顺次地配置裸硅晶片。又，将伪晶片搭载在余下的保持区域中。在无论哪个热处理中，除了裸晶片的枚数外，都具有相同的处理条件。
膜厚的测定结果如图8所示。此外涂白的数据(○、△、□)是伪晶片的氧化膜的膜厚。进一步，在图8中也用粗线表示在全部晶片保持区域中保持伪晶片进行热处理时的膜厚。
如从该结果可以看到的那样，在保持伪晶片的区域中，膜厚发生零散，但是在保持裸晶片的区域中，膜厚的均匀性高。从而，为了对具有加载效应的晶片进行热处理，如已经述说过的实施方式那样，能够通过各区域的温度设定值调整，与制品晶片的枚数无关，一面在共同的处理条件下，一面进行在晶片间膜厚均匀性高的处理。
(比较例)
在不进行用裸晶片调整温度设定值的操作，而只进行用伪晶片调整温度的操作的情形中，即，在得到图7的◆表示的结果的状态中进行与实施例同样的试验，得到图9所示的结果。如从该结果可以看到的那样，裸晶片上的氧化膜，受到加载效应的影响，裸晶片的处理枚数越多，在下方侧的位置上膜厚减少越多。

Claims (17)

1.一种热处理方法，该热处理方法包含热处理工序组，该热处理工序组具有：
将多个基板保持在基板保持器具中的工序；
将所述基板保持器具搬入反应容器内的工序；
由多个加热单元分别加热所述反应容器内的热处理气氛的多个区域的加热工序；和
将处理气体导入所述反应容器内在所述多个基板的表面上形成薄膜的工序的，其特征在于，该热处理方法具有：
用形成薄膜时的处理气体的消耗量比制品基板少的多个第一基板作为所述多个基板，实施所述热处理工序组的第一热处理工序；
在所述反应容器内的热处理气氛的多个区域的每个区域中测定在所述第一基板的表面上形成的薄膜的膜厚的第一测定工序；
根据所述第一测定工序中的测定结果，以在多个区域的每个区域中测定的所述各个膜厚具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，设定多个加热单元的各个的温度设定值的第一设定工序；
用形成薄膜时的处理气体的消耗量比所述第一基板多的多个第二基板作为所述多个基板，并且使所述加热单元中的各个为在所述第一设定工序中设定的各温度设定值，实施所述热处理工序组的第二热处理工序；
在所述反应容器内的热处理气氛的多个区域的每个区域中测定在所述第二基板的表面上形成的薄膜的膜厚的第二测定工序；
根据所述第二测定工序中的测定结果，以在多个区域的每个区域中测定的所述各个膜厚具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，校正多个加热单元的各个的温度设定值的第二校正工序；和
至少用多个制品基板作为所述多个基板，并且使所述加热单元的各个为在所述第二校正工序中校正的各温度设定值，实施所述热处理工序组的第三热处理工序。
2.根据权利要求1所述的热处理方法，其特征在于：
根据预先求得的温度设定值的变化量和薄膜的膜厚变化量的关系实施所述第一设定工序和所述第二校正工序。
3.根据权利要求1或2所述的热处理方法，其特征在于：
在所述热处理工序组中，使所述处理气体活性化生成活性种，由该活性种在基板的表面上形成氧化膜。
4.根据权利要求3所述的热处理方法，其特征在于：
所述处理气体包含氢气和氧气。
5.根据权利要求3或4所述的热处理方法，其特征在于：
所述第一基板是预先形成了平均膜厚为50nm以上的氧化膜的基板。
6.根据权利要求3到5中任何一项所述的热处理方法，其特征在于：
所述第二基板是裸硅基板。
7.根据权利要求1或2所述的热处理方法，其特征在于：
在所述热处理工序组中，用化学蒸镀法在基板表面上形成薄膜。
8.根据权利要求7所述的热处理方法，其特征在于：
所述第一基板是在表面上未形成图案的基板；
所述第二基板是在表面上形成有图案的基板。
9.根据权利要求1到8中任何一项所述的热处理方法，其特征在于：
在所述第一热处理工序中，将第一基板满载在基板保持器具中的被处理基板的保持区域中；
在所述第二热处理工序中，将第二基板满载在基板保持器具中的被处理基板的保持区域中。
10.根据权利要求9所述的热处理方法，其特征在于：
在所述第三热处理工序中，将制品基板搭载在基板保持器具中被处理基板的保持区域中的、导入反应容器内的处理气体流的上游侧的一部分上，将第一基板搭载在下游侧的剩余部分中。
11.根据权利要求10所述的热处理方法，其特征在于：
所述第二热处理工序和所述第三热处理工序中，反应容器内的压力、处理气体的流量和热处理时间是共同的。
12.一种热处理装置，其特征在于，备有：
保持多个基板的基板保持器具；
被搬入所述基板保持器具的反应容器；
分别加热所述反应容器内的热处理气氛的多个区域的多个加热单元；
将用于通过热处理在所述多个基板的表面上形成薄膜的处理气体导入所述反应容器内的处理气体导入单元；
根据对形成薄膜时的处理气体的消耗量比制品基板少的多个第一基板实施热处理而在该第一基板的表面上形成的薄膜的膜厚，以在多个区域的每个区域中测定的所述各个膜厚具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，设定多个加热单元的各个的温度设定值的温度设定单元；
根据按照由温度设定单元设定的各温度设定值对形成薄膜时的处理气体的消耗量比所述第一基板多的多个第二基板实施热处理而在该第二基板的表面上形成的薄膜的膜厚，以在多个区域的每个区域中测定的所述膜厚的各个具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，校正多个加热单元的各个的温度设定值的温度校正单元；和
按照由温度校正单元校正的各温度设定值，至少对多个制品基板实施热处理的制品基板热处理单元。
13.根据权利要求12所述的热处理装置，其特征在于：
当对多个第一基板实施热处理时，将第一基板满载在基板保持器具中的被处理基板的保持区域中；
当对多个第二基板实施热处理时，将第二基板满载在基板保持器具中的被处理基板的保持区域中。
14.根据权利要求13所述的热处理装置，其特征在于：
还具有将基板移载到基板保持部用的基板移载单元；
所述制品基板热处理单元，当至少对多个制品基板实施热处理时，以将制品基板搭载在基板保持器具中的被处理基板的保持区域中的、导入反应容器内的处理气体流的上游侧的一部分上，将第一基板搭载在下游侧的剩余部分中的方式，控制所述基板移载单元。
15.根据权利要求14所述的热处理装置，其特征在于：
所述制品基板热处理单元具有判断制品基板的个数的判断单元。
16.一种控制装置，该控制装置用于热处理装置，该热处理装置具有：
保持多个基板的基板保持器具；
被搬入所述基板保持器具的反应容器；
分别加热所述反应容器内的热处理气氛的多个区域的多个加热单元；和
将处理气体导入所述反应容器内在所述多个基板的表面上形成薄膜的处理气体导入单元，其特征在于，该控制装置具有：
根据对形成薄膜时的处理气体的消耗量比制品基板少的多个第一基板实施热处理而在该第一基板的表面上形成的薄膜的膜厚，以在多个区域的每个区域中测定的所述各个膜厚具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，设定多个加热单元的各个的温度设定值的温度设定单元；
根据按照由温度设定程序设定的各温度设定值对形成薄膜时的处理气体的消耗量比所述第一基板多的多个第二基板实施热处理而在该第二基板的表面上形成的薄膜的膜厚，以在多个区域的每个区域中测定的所述膜厚的各个具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，校正多个加热单元的各个的温度设定值的温度校正单元。
17.一种控制程序，该控制程序用于热处理装置，该热处理装置具有：
保持多个基板的基板保持器具；
被搬入所述基板保持器具的反应容器；
分别加热所述反应容器内的热处理气氛的多个区域的多个加热单元；和
将处理气体导入所述反应容器内在所述多个基板的表面上形成薄膜的处理气体导入单元，其特征在于，该控制程序具有：
根据通过对形成薄膜时的处理气体的消耗量比制品基板少的多个第一基板实施热处理而在该第一基板的表面上形成的薄膜的膜厚，以在多个区域的每个区域中测定的所述各个膜厚具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，设定多个加热单元的各个的温度设定值的温度设定程序；和
根据通过按照由温度设定程序设定的各温度设定值对形成薄膜时的处理气体的消耗量比所述第一基板多的多个第二基板实施热处理而在该第二基板的表面上形成的薄膜的膜厚，以在多个区域的每个区域中测定的所述膜厚的各个膜厚具有与在制品基板上形成的薄膜的目标膜厚大致相同的值的方式，校正多个加热单元的各个的温度设定值的温度校正程序。
CNB038163764A 2002-08-09 2003-08-08 热处理方法和热处理装置 Expired - Fee Related CN100336176C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP233513/2002 2002-08-09
JP2002233513 2002-08-09
JP124153/2003 2003-04-28
JP2003124153A JP3853302B2 (ja) 2002-08-09 2003-04-28 熱処理方法及び熱処理装置

Publications (2)

Publication Number Publication Date
CN1669127A true CN1669127A (zh) 2005-09-14
CN100336176C CN100336176C (zh) 2007-09-05

Family

ID=31719872

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038163764A Expired - Fee Related CN100336176C (zh) 2002-08-09 2003-08-08 热处理方法和热处理装置

Country Status (8)

Country Link
US (1) US7625604B2 (zh)
EP (1) EP1548809B8 (zh)
JP (1) JP3853302B2 (zh)
KR (1) KR100960180B1 (zh)
CN (1) CN100336176C (zh)
DE (1) DE60330693D1 (zh)
TW (1) TW200406847A (zh)
WO (1) WO2004015750A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400780A (zh) * 2013-08-14 2013-11-20 上海华力微电子有限公司 多晶硅炉管生长厚度监测方法
CN111146114A (zh) * 2018-11-05 2020-05-12 株式会社斯库林集团 热处理方法及热处理装置
US20220148893A1 (en) * 2020-11-06 2022-05-12 Tokyo Electron Limited Heat treatment apparatus and dummy substrate processing method

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7534730B2 (en) * 2003-08-26 2009-05-19 Hitachi Kokusai Electric In. Producing method of semiconductor device and substrate processing apparatus
US6869892B1 (en) 2004-01-30 2005-03-22 Tokyo Electron Limited Method of oxidizing work pieces and oxidation system
JP4609098B2 (ja) * 2004-03-24 2011-01-12 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
US20050247266A1 (en) * 2004-05-04 2005-11-10 Patel Nital S Simultaneous control of deposition time and temperature of multi-zone furnaces
JP4962829B2 (ja) * 2004-08-30 2012-06-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP4329655B2 (ja) * 2004-09-10 2009-09-09 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置。
US7700376B2 (en) * 2005-04-06 2010-04-20 Applied Materials, Inc. Edge temperature compensation in thermal processing particularly useful for SOI wafers
JP4893045B2 (ja) * 2006-03-22 2012-03-07 富士通セミコンダクター株式会社 薄膜製造方法及び薄膜製造装置
US7951616B2 (en) * 2006-03-28 2011-05-31 Lam Research Corporation Process for wafer temperature verification in etch tools
US8206996B2 (en) 2006-03-28 2012-06-26 Lam Research Corporation Etch tool process indicator method and apparatus
JP4983159B2 (ja) * 2006-09-01 2012-07-25 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP5312765B2 (ja) * 2007-01-26 2013-10-09 株式会社日立国際電気 基板処理方法及び半導体製造装置
JP5383332B2 (ja) 2008-08-06 2014-01-08 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5274213B2 (ja) * 2008-11-14 2013-08-28 株式会社日立国際電気 基板処理装置および半導体装置の製造方法、温度制御方法
JP2010147265A (ja) * 2008-12-19 2010-07-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR101024533B1 (ko) * 2009-03-27 2011-03-31 주식회사 에스엠아이 반도체 제조설비용 히터 제어장치 및 방법
EP2539920A1 (en) * 2010-02-24 2013-01-02 Veeco Instruments Inc. Processing methods and apparatus with temperature distribution control
JP5510897B2 (ja) * 2010-06-07 2014-06-04 信越半導体株式会社 エピタキシャルウェーハの製造方法
US9512519B2 (en) * 2012-12-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition apparatus and method
JP6280407B2 (ja) * 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム
JP6739386B2 (ja) * 2017-03-28 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム
JP6586440B2 (ja) * 2017-07-11 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10741426B2 (en) * 2017-09-27 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for controlling temperature of furnace in semiconductor fabrication process
US11127607B2 (en) * 2019-11-11 2021-09-21 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Heat processing system
TWI768860B (zh) * 2021-04-29 2022-06-21 力晶積成電子製造股份有限公司 沉積製程控制方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3070660B2 (ja) * 1996-06-03 2000-07-31 日本電気株式会社 気体不純物の捕獲方法及び半導体製造装置
KR100292030B1 (ko) * 1998-09-15 2001-08-07 윤종용 반도체 박막 공정에서의 박막 두께 제어 방법
JP2000269417A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体装置
JP4232307B2 (ja) * 1999-03-23 2009-03-04 東京エレクトロン株式会社 バッチ式熱処理装置の運用方法
JP4426024B2 (ja) 1999-09-02 2010-03-03 東京エレクトロン株式会社 熱処理装置の温度校正方法
JP4459357B2 (ja) * 2000-02-01 2010-04-28 東京エレクトロン株式会社 温度調整方法及び温度調整装置
US6495805B2 (en) * 2000-06-30 2002-12-17 Tokyo Electron Limited Method of determining set temperature trajectory for heat treatment system
JP3497450B2 (ja) * 2000-07-06 2004-02-16 東京エレクトロン株式会社 バッチ式熱処理装置及びその制御方法
JP4546623B2 (ja) * 2000-07-25 2010-09-15 東京エレクトロン株式会社 熱処理装置の制御条件決定方法
JP2002252220A (ja) * 2000-10-27 2002-09-06 Tokyo Electron Ltd 熱処理システム及び熱処理方法
JP4222461B2 (ja) * 2000-11-07 2009-02-12 東京エレクトロン株式会社 バッチ式熱処理方法
US20030162372A1 (en) * 2002-02-26 2003-08-28 Yoo Woo Sik Method and apparatus for forming an oxide layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400780A (zh) * 2013-08-14 2013-11-20 上海华力微电子有限公司 多晶硅炉管生长厚度监测方法
CN103400780B (zh) * 2013-08-14 2016-03-23 上海华力微电子有限公司 多晶硅炉管生长厚度监测方法
CN111146114A (zh) * 2018-11-05 2020-05-12 株式会社斯库林集团 热处理方法及热处理装置
US20220148893A1 (en) * 2020-11-06 2022-05-12 Tokyo Electron Limited Heat treatment apparatus and dummy substrate processing method
US12027384B2 (en) * 2020-11-06 2024-07-02 Tokyo Electron Limited Heat treatment apparatus and dummy substrate processing method

Also Published As

Publication number Publication date
EP1548809A4 (en) 2007-02-28
EP1548809B1 (en) 2009-12-23
WO2004015750A1 (ja) 2004-02-19
JP2004134729A (ja) 2004-04-30
KR20050030625A (ko) 2005-03-30
EP1548809B8 (en) 2010-02-24
TW200406847A (en) 2004-05-01
DE60330693D1 (de) 2010-02-04
US7625604B2 (en) 2009-12-01
CN100336176C (zh) 2007-09-05
EP1548809A1 (en) 2005-06-29
KR100960180B1 (ko) 2010-05-26
JP3853302B2 (ja) 2006-12-06
TWI304617B (zh) 2008-12-21
US20050201894A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
CN100336176C (zh) 热处理方法和热处理装置
JP6606551B2 (ja) 基板処理装置、半導体装置の製造方法および記録媒体
CN1760774A (zh) 控制方法、温度控制方法、温度调节器
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
KR101755761B1 (ko) 기판 처리 방법, 프로그램, 제어 장치, 성막 장치 및 기판 처리 시스템
US10640871B2 (en) Heat treatment system, heat treatment method, and program
JP2009260262A (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP7521494B2 (ja) 枚葉式エピタキシャル成長装置の制御装置及び制御方法、並びにエピタキシャルウェーハの製造システム
TW201610223A (zh) 用於ｅｐｉ腔室的注射插件
CN1515028A (zh) 用于对被处理基板实施半导体处理的系统和方法
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
US10504803B2 (en) Substrate processing system, control device, and film deposition method and program
CN1270358C (zh) 氧化膜形成方法
CN1579006A (zh) 处理系统
KR20110086286A (ko) 화학기상증착장치
JP6992736B2 (ja) エピタキシャルウェーハの製造方法および装置
CN1315161C (zh) 成膜方法
CN1701133A (zh) 处理被处理基板的半导体处理方法和装置
JPS6329502A (ja) 処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070905

CF01 Termination of patent right due to non-payment of annual fee