TW200402757A - Peeling method - Google Patents

Peeling method Download PDF

Info

Publication number
TW200402757A
TW200402757A TW092118510A TW92118510A TW200402757A TW 200402757 A TW200402757 A TW 200402757A TW 092118510 A TW092118510 A TW 092118510A TW 92118510 A TW92118510 A TW 92118510A TW 200402757 A TW200402757 A TW 200402757A
Authority
TW
Taiwan
Prior art keywords
layer
film
substrate
insulating film
metal layer
Prior art date
Application number
TW092118510A
Other languages
English (en)
Other versions
TWI272641B (en
Inventor
Yumiko Ohno
Toru Takayama
Yuugo Goto
Junya Maruyama
Akuya Tsurume
Hideaki Kuwabara
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200402757A publication Critical patent/TW200402757A/zh
Application granted granted Critical
Publication of TWI272641B publication Critical patent/TWI272641B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Description

200402757 Ο) 玖、發明說明 【發明所屬之技術領域】 本發明係關於待要剝離的層的剝離方法,特別是含有 各種元件的待要剝離的層的剝離方法。此外,本發明還關 於半導體裝置及其製造方法,此半導體裝置包含由藉由將 一個待要剝離的分立層黏附到基底而轉移的薄膜電晶體 (以下稱爲TFT )組成的電路。例如,本發明係關於諸如 液晶模組的電光裝置、諸如E L模組的發光裝置、以及包 含這些裝置作爲其組成部分的電子裝置。 在本說明書中,所謂半導體裝置包含總體上能夠利用 半導體特性而作用的任何裝置,電光裝置、發光裝置、半 導體電路、以及電子裝置,都包括在半導體裝置中。 【先前技術】 近來’已經注意到了用形成在具有絕緣表面的基底上 的半導體薄膜(厚度約爲幾nm到幾百lim )來組成薄膜 電晶體(TFT )的技術。薄膜電晶體被廣泛地應用於諸如 積體電路和電光裝置之類的電子裝置。特別是,已經加速 了其作爲影像顯示裝置的開關元件的開發。 在這種影像顯示裝置的各種期望的應用中,首先吸引 注葸的是移動裝置方面的應用。當前,雖然玻璃基底和石 英基底等被用於許多情況,但它們的缺點是容易破裂且笨 重。而且,就大規模生産而言,玻璃基底和石英基底等難 以且不適合於做成大尺寸。因此,已經試圖在諸如柔性塑 -5- (2) 200402757 膠膜之類的柔性基底上形成 然而’由於塑膠膜的抗 理溫度較低,結果,目前不 上形成的TFT那樣優異的 塑膠膜的液晶顯示裝置和發 而且’已經提出了從所 基底上的待要剝離的層的剝 的專利公開N 〇 . 1 0 - 1 2 5 9 2 9 Ν〇·1 0 - 1 2 5 9 3 1說明的技術就 其辦法是形成一個非晶矽( 藉由基底輻照雷射光束而釋 形成用於基底分離的空洞。 公開 Νο.10-125930 中,說 待要剝離的層(在本說明書 而完成了液晶顯示裝置。 然而,利用上述方法 底。爲了使能經由基底傳送 晶砂中的氫的能量,必須輻 剝離的層被損傷的問題。而 成在隔離層上的情況下,若 處理,則包含在隔離層中的 雷射光束被輻照到隔離層 性。隨後,由於包含在隔離 現形成隔離層之後處理可能 TFT元件。 熱性差,因此需要使最高的處 可能形成電學特性如玻璃基底 TFT。因此,還未曾實現採用 光元件。 述基底剝離經由隔離層存在於 離方法。例如,日本未經審查 和日本未經審查的專利公開 是一直用來剝離基底的方法, 或多晶矽)的隔離層,並經由 放包含在非晶矽中的氫,從而 此外,在日本未經審查的專利 明了這一技術的使用,藉由將 中稱爲轉移層)黏附到塑膠層 •重要的是採用高透明度的基 能量和供應足以釋放包含在非 照較強的雷射光束,導致待要 且,利用上述方法,在元件形 在元件製造技術中進行高溫熱 氫被擴散而減少。結果,即使 •也存在著剝離不充分的可能 層中的氫的數量的抑制,就出 受到限制的問題。而且,在上 -6 - (3) (3)200402757 述説明書説明中’爲了防止待要剝離的層受損傷、形成了 遮光層或反射層。在此情況下,就難以製造透射型液晶顯 不裝置。此外,利用上述方法,表面面積大的待要剝離的 層變得難以剝離。 【發明內容】 考慮到上述問題而提出了本發明,本發明的目的是提 供一種剝離方法,它不損傷待要剝離的層,且不僅可以分 離表面面積小的待要剝離的層,而且可以分離表面面積大 的待要剝離層的整個表面。 而且,本發明的目的是提供一種剝離方法,其中,熱 處理溫度和基底的類型等不受形成待要剝離的層的限制。 而且,本發明的目的是藉由將待要剝離的層黏附到各 種基底而提供一種重量輕的半導體裝置及其製造方法。特 別是,本發明的目的是藉由將諸如TFT之類的各種元件 (薄膜二極體、包含矽的PIN接面的光電轉換元件、以及 矽電阻器元件)黏附到柔性膜而提供一種重量輕的半導體 裝置及其製造方法。 藉由大量的實驗和檢測,本發明人已經發現一種剝離 方法,其中,當金屬層被提供在基底上時;當氧化物層被 形成成與此金屬層接觸時;當絕緣膜被形成在此氧化物上 時;當包含氫的層,典型爲包含氫的非晶矽膜被形成在此 絕緣膜上時;以及當在4 1 0 °C或更高溫度下對得到的疊層 進行熱處理而不出現諸如剝離之類的技術的反常時,用物 -7- (4) (4)200402757 理方法,典型是施加機械力的方法,能夠容易地在氧化物 層的介面(氧化物層與金屬層的介面)處完全進行剝離 (例如用手進行剝離)。 亦即,雖然金屬層與氧化物層之間的鍵合力能夠承受 熱能,但根據金屬層與氧化物層之間的氫的擴散和反應, 金屬層與氧化物層間的鍵合力在動能下變弱,然後改變金 屬膜、氧化物膜、或非晶矽膜的膜應力。於是容易藉由施 加機械力而發生剝離。注意,本發明不局限於非晶砂膜, 也可以採用能夠用PCVD方法形成的半導體膜,例如鍺 膜、矽和鍺的合金膜、或含有磷或硼的非晶矽膜。 而且,當氧化物層形成在金屬層上時,金屬層的表面 被氧化。於是,金屬層與氧化物層之間的黏合性得到改 善。於是認爲包含在含有氫的層中的氫在4 1 0 °C或更高的 溫度下被擴散,且氫與金屬層的氧化表面發生反應(例如 還原反應),從而降低了金屬層與氧化物層之間的黏合 性。此外,由於含有氫的層的應力藉由加熱被改變爲張應 力,故在金屬層與氧化物層的介面處引起畸變,容易導致 剝離。 注思’在本說明書中,膜的內應力(稱g胃膜應力)指 的是就形成在基底上的膜中的任意截面而言,一個截面施 加到另一個截面的每單位截面積的力。可以認爲,內應力 或多或少總是存在於用真空蒸發方法、濺射方法、氣相生 長方法等形成的薄膜中。最大達到數値l〇9N/m2。此內應 力的數値根據薄膜的材料、基底的物質、薄膜的形成條件 -8 - (5) 200402757 等而改變。而且,此內應力的數値還藉由熱處 而且,藉由垂直於基底表面的單位面積施 力沿拉力方向的狀態,被稱爲拉伸狀態,且此 應力被稱爲張應力。沿推力方向施加力的狀態 縮狀態’且此狀態下的內應力被稱爲壓縮應力 根據本發明,本說明書所揭示的剝離方法 關於一種剝離方法,其中,待要剝離的層從基 此方法包含: 在基底上相繼形成金屬層、與金屬層接 層、絕緣膜、以及在絕緣膜上具有非晶結構的 便形成疊層; 執行熱處理以便擴散氫;以及 將支持構件黏合到包括氧化物層、絕緣膜 體膜的待要剝離的層,然後,用物理方法,從 層的基底剝離黏合到支持構件的待要剝離的層 而且,根據本發明,本說明書所揭示的另 法的結構2係關於一種剝離方法,其中,待要 基底被剝離,此方法包含·· 在基底上相繼形成金屬層、與金屬層接 層、絕緣膜、以及在絕緣膜上具有非晶結構的 便形成疊層; 執行熱處理以便擴散氫; 形成包括半導體膜作爲主動層的TFT以万 接的元件;以及 r* ;- *··,.· 上 理而改變。 加到對方的 狀態下的內 ,被稱爲壓 〇 的結構1係 底被剝離, 觸的氧化物 半導體,以 、以及半導 配備有金屬 〇 一種剝離方 剝離的層從 獨的氧化物 半導體,以 與TFT連 -9- (6) (6)200402757 將支持構件黏合到包括氧化物層、絕緣膜、TFT、以 及元件的待要剝離的層,然後,用物理方法,從配備有金 屬層的基底剝離黏合到支持構件的待要剝離的層。 在上述結構中,對執行熱處理以便擴散氫的步驟以及 形成包括半導體膜作爲主動層的TFT和與TFT連接的元 件的步驟的順序,沒有特別的限制。而且,在執行4 1 0 °C 或更高溫度的熱處理的情況下’在形成包括半導體膜作爲 主動層的TFT和與TFT連接的元件的步驟中,不必分別 地執行用來擴散氫的熱處理。 在上述各個結構中,本發明之方法的特徵在於,在等 於或高於膜中的氫被發射或擴散的溫度亦即4 1 0 °C或更高 的溫度下執行熱處理。 而且,在上述各個結構中,本發明之方法的特徵在 於,金屬層是由選自 W、Ti、Ta、Mo、Cr、Nd、Fe、 Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Pt 的元素、或 包含此元素作爲其主要成分的合金材料或化合物組成的單 層,或是由多種金屬或它們的混合物組成的疊層。 注意,在本說明書中,物理方法指的是屬於非化學的 物理方法。具體地說,此物理方法是具有基於動力學規則 的技術的動力學或力學方法,且指的是用來改變某些動能 (機械能)的方法。 注意,在任何一種上述結構中,當用物理方法進行剝 離時’必須將氧化物層與金屬層之間的鍵合力設定爲小於 與支持構件的鍵合力。 -10- (7) (7)200402757 而且,含有氫的金屬層可以用來代替含有氫的半導體 層。有關另一種剝離方法的本發明的結構3係關於一種剝 離方法,其中待要剝離的層從基底被剝離,此方法包含: 在基底上相繼形成金屬層、與金屬層接觸的氧化物 層、絕緣膜、以及絕緣膜上的含有氫的金屬層,以便形成 疊層; 執行熱處理以便擴散氫; 形成包括半導體膜作爲主動層的TFT以及與TFT連 接的元件;以及 將支持構件黏合到包括氧化物層、絕緣膜、TFT、以 及元件的待要剝離的層,然後,用物理方法,從配備有金 屬層的基底剝離黏合到支持構件的待要剝離的層。 而且,含有氫的金屬層可以當成金屬層,有關另一種 剝離方法的本發明的結構4係關於一種剝離方法,其中待 要剝離的層從基底被剝離,此方法包含: 在基底上相繼形成含有氫的金屬層、與金屬層接觸的 氧化物層、絕緣膜、以及絕緣膜上具有非晶結構的半導 體,以便形成疊層; 執行熱處理以便擴散氫; 形成包括半導體膜作爲主動層的TFT以及與TFT連 接的元件;以及 將支持構件黏合到包括氧化物層、絕緣膜、TFT、以 及元件的待要剝離的層,然後,用物理方法,從配備有金 屬層的基底剝離黏合到支持構件的待要剝離的層。 -11 - (8) (8)200402757 而且,在上述各個結構中,本發明之方法的特徵在 於,氧化物層是用濺射方法形成的氧化矽膜。 而且’在上述各個結構中,本發明之方法的特徵在 於,絕緣膜是氧化矽膜、氮氧化矽膜、或這些膜的疊層。 而且,在上述各個結構中,本發明之方法的特徵在 於,氧化物層的厚度大於金屬層的膜厚度。 而且,在上述各個結構中,本發明之方法的特徵在 於,提供在絕緣膜上的元件是發光元件、半導體元件、或 液晶元件。 而且,用CVD方法(遙遠電漿等)形成的w膜或Ni 膜可以當成含有氫的金屬層。例如,用S i Η 4氣體提取當 成W膜核心的砂,或氧化砂膜(或氮化砂膜)的表面被 暴露於稀有氣體電漿以便截斷S i - Ο鍵(或S i -Ν鍵)以提 取矽。然後,流通WF0/H2以引起還原反應,從而能夠沉 積w膜。用還原反應沉積W膜的方法是一種c V D方法, 也稱爲滿鋪W方法。而且,含有氫的a B 2型氫夾附合金 (順便說一下,T i 或 Z r 作爲 A,N i、V、C r、C 〇、F e、 或Μη作爲B )或含有氫的AB 5型氫夾附合金(順便說一 下’ Mm (鈽鑭稀土合金)作爲A,Ni、Co、Μη、A1、或 Μο作爲Β ),可以被當成含有氫的金屬層。 而且,在上述各個結構中,關於金屬層,可以在基底 與金屬層之間提供另一層,例如絕緣層。但爲了簡化技 術’金屬層最好被形成爲與基底接觸。 而且,根據本發明,不僅可以採用半透明基底,而且 -12- 200402757
還可以採用任何基底,例如玻璃基底、石英基底、半 基底、陶瓷基底、以及金屬基底。提供在基底上的待 離的層能夠被剝離。 注意,在本說明書中,轉移構件是一種在剝離之 要黏合到待要剝離的層的構件,對轉移構件沒有特別 制。此轉移構件可以由諸如塑膠、玻璃、金屬、或陶 類的基底材料組成。而且,在本說明書中,支持構件 種待要黏合到用物理方法剝離的待要剝離的層的構件 支持構件沒有特別的限制。此支持構件可以由諸如塑 玻璃、金屬、或陶瓷之類的基底材料組成。此外,轉 件的形狀和支持構件的形狀都沒有特別的限制,可以 平面形狀、曲面形狀、柔性形狀、或薄膜形狀。而且 最優先考慮減小重量時,採用薄膜狀塑膠基底是較佳 例如由聚(對苯二甲酸乙二醇酯)(PET )、聚 (PES )、聚(萘二甲酸乙二酯)(PEN )、聚碳 (PC )、尼龍、聚(醚醚酮)(PEEK )、聚楓(PSF ) 醚醯亞胺(PEI )、聚芳基化合物(PAR)、聚(對苯 酸丁二酯)(PBT )、或聚醯亞胺組成的塑膠基底。 在有關半導體裝置製造方法的上述各個結構中, 製造液晶顯示裝置的情況,支持構件被當成相對基底 用密封材料作爲黏合劑將支持構件黏合到待要剝離的 足夠了。在此情況下,提供在待要剝離的層中的元件 圖素電極,並在圖素電極與相對基底之間充滿液晶材: 而且,在有關半導體裝置製造方法的上述各個 δίΐδδδ 導體 要剝 後待 的限 瓷Z 是一 ,對 膠、 移構 採用 ,當 的, 醚颯 酸酯 、聚 二甲 對於 ,並 層就 包括 料。 結構 -13- (10) (10)200402757 中’在製造典型爲包括EL元件的發光裝置的情況下,支 持構件最好被當成密封構件,且發光元件最好被完全隔絕 於外部,以便避免諸如濕氣或氧之類的加快有機化合物層 退化的物質從外部進入。而且,當優先考慮減小重量時, 最好採用薄膜狀塑膠基底。但這對於避免諸如濕氣或氧之 類的加快有機化合物層退化的物質從外部的進入沒有什麼 作用。因此,可以採用例如這樣一種結構,其中,第一絕 緣膜、第二絕緣膜、以及第三絕緣膜被提供在支持構件 上,從而足以避免諸如濕氣或氧之類的加快有機化合物層 退化的物質從外部進入。注意,夾在第一絕緣膜(屏障 膜)和第三絕緣膜(屏障膜)之間的第二絕緣膜(應力鬆 弛膜)被形成爲膜應力小於第一絕緣膜或第三絕緣膜的膜 應力。 而且,在製造典型爲包括EL元件的發光裝置的情況 下,第一絕緣膜、第二絕緣膜、以及第三絕緣膜最好不僅 被提供在支持構件上,而且還被提供在轉移構件上,這足 以避免諸如濕氣或氧之類的加快有機化合物層退化的物質 從外部進入。 【實施方式】 以下說明本發明的實施例模式。 在圖1A中,參考號1〇表示基底;11表示氮化物層 或金屬層;1 2表示氧化物層;而1 3表示待要剝離的層。 在圖1A中,基底1〇可以是玻璃基底、石英基底、 -14- (11) (11)200402757 陶瓷基底等。此外’可以採用矽基底、金屬基底、或不錄 鋼基底。 首先,如圖1A所示,在基底1 0上形成氮化物層或 金屬層1 1。氮化物層或金屬層1 1典型爲由選自W、Ti、
Ta、Mo、Nd、Ni、Co、Ζι·、Zn、Ru、Rh、Pd、Os、lr、
Pt的元素、或包含此元素作爲其主要成分的合金材料或 化合物組成的單層,或上述元素或材料的疊層;或者,氮 化物層或金屬層1 1是由此元素的氮化物例如氮化鈦、氮 化鎢、氮化鉅、或氮化鉬組成的單層,或是這些氮化物的 疊層’就足夠了。氮化物層或金屬層1 1的厚度爲10_ 2 0 0 n m ’ 較佳的是 5 0 - 7 5 n m。 而且,由於基底被濺射固定,故基底周邊附近的厚度 很可能是不均勻的。因此,最好藉由進行乾蝕刻而只是淸 除周邊部分。此時,爲了防止基底被蝕刻,可以在基底 10與氮化物層或金屬層1 1之間形成厚度約爲100nm的由 氮氧化矽膜組成的絕緣膜。 接著,在氮化物層或金屬層1 1上形成氧化物層1 2。 可以用 '濺射方法形成由氧化砂、氮氧化砂、或金屬氧化物 組成的層作爲氧化物層1 2。此氧化物層1 2的厚度最好等 於或大於氮化物層或金屬層1 1厚度的二倍。此處,用濺 射方法,利用氧化矽靶形成厚度爲1 5 0 - 2 0 0 nm的氧化矽 膜。注意,作爲用濺射方法得到的氧化矽膜的應力測量結 果,應力爲每平方釐米-3.97父108達因(〇乂116/(:1112),且藉 由 SIMS測量,其氫濃度爲每立方釐米4x 1 02G原子 -15- (12) (12)200402757 (atoms/cm3)。注意,這些測量數値是相對於單層的,而不 是相對於疊層的。 然後,在氧化物層1 2上形成待要剝離的層1 3。在形 成待要剝離的層1 3的過程中,至少形成含有氫的材料膜 (半導體膜或金屬膜),然後,進行熱處理以便擴散包含 在含有氫的材料膜中的氫。此熱處理在4 1 0 °C或更高的溫 度下被充分地進行,並可以與形成待要剝離的層1 3的處 理分別進行,或藉由使該處理也當成熱處理而略去此熱處 理。例如,在含有氫的非晶矽膜被當成含有氫的材料膜並 被加熱以形成多晶矽膜的情況下,5 0(TC或更高溫度下的 用於晶化的熱處理能夠同時實現多晶矽膜的形成和氫的擴 散。注意,待要剝離的層1 3可以是由典型爲TFT的各種 元件之一(薄膜二極體、由矽的P IN接面組成的光電轉換 元件、矽電阻元件、以及感測器元件(典型爲採用多晶矽 的壓敏指紋感測器))組成的層。 隨後,當成固定待要剝離的層1 3的支持構件的第二 基底1 5被第一黏合劑i 4黏合(圖1 B )。注意,第二基 底1 5最好採用強度比第一基底1 〇更高的基底。黏合劑或 雙面膠帶可以被當成第一黏合劑1 4。 然後’用物理方法剝離配備有氮化物層或金屬層11 的基底1 〇 (圖1 C )。由於氧化物層1 2的膜應力不同於氮 化物層或金屬層1 1的膜應力,故可以用比較小的力來進 行剝離。而且,此處顯示假設待要剝離的層1 3的機械強 度足夠的例子。但在待要剝離的層1 3的機械強度不夠的 d.% 厂,·· ·.' -16- (13) (13)200402757 惰J況Ί、’最好在黏合用來固定待要剝離的層1 3的支持構 件(未示出)之後進行剝離。 於是’能夠從基底1 0分離形成在氧化物層1 2上的待 要剝離的層1 3。圖1 D顯示剝離之後的狀態。 然後’當成轉移構件的第三基底藉由第二黏合劑1 6 被黏合到分離的待要剝離的層1 3。(圖1 Ε ) 隨後’藉由淸除或剝離第一黏合劑1 4,第二基底1 5 被剝離。(圖1 F ) 然後,形成E L層2 0,並藉由第三黏合劑1 9,以當 成密封構件的第四基底1 8密封(圖1 G )。注意,不特別 要求第四基底丨8,只要第三黏合劑1 9由足以能夠阻擋加 速有機化合物層退化的物質的材料組成即可。此處,顯示 製造採用E L元件的發光裝置的例子,但本發明不局限於 此例子。根據本發明能夠完成各種半導體裝置。 在製造液晶顯示裝置的情況下,相對基底可以被當成 支持構件;並可以用密封材料作爲黏合劑將支持構件黏合 到待要剝離的層。在此情況下設定:提供在待要剝離的層 中的元件包括圖素電極;並在圖素電極與相對電極之間塡 充液晶材料。而且,對製造液晶顯示裝置的順序沒有特別 的限制。可以是:黏合作爲支持構件的相對基底;執行液 晶的注入;然後剝離基底;以及黏合作爲轉移構件的塑膠 基底。或者,可以是:形成圖素電極;剝離基底;黏合作 爲第一轉移構件的塑膠基底;然後黏合作爲第二轉移構件 的相對基底。 -17- (14) (14)200402757 而且,對製造發光裝置的順序沒有特別的限制。可以 是:形成發光元件;黏合作爲支持構件的塑膠基底;剝離 基底,以及黏合作爲轉移構件的塑膠基底。或者,可以 是:形成發光元件;剝離基底;黏合作爲轉移構件的塑膠 基底;然後黏合作爲第二轉移構件的塑膠基底。 在本發明中,重要的是:4 1 0 °C或更高溫度下的熱處 理在氮化物層或金屬層1 1與氧化物層1 2之間的介面處引 起氫的擴散’從而發生反應;而且氧化物層1 2的膜應 力、氮化物層或金屬層1 1的膜應力、或基底上各個疊層 的所有應力被改變。注意,膜應力的過度改變可能導致産 生剝離,因此,最好小心進行膜的形成和其他處理。 而且,5 0 0 °C或更高溫度下的熱處理或雷射輻照不涉 及到其中的剝離。物理方法則能夠在金屬層與氧化物層之 間容易地實現完全分離。 以本發明人進行的實驗的結果,即使利用厚度爲 1 〇nm的當成金屬層1丨的鎢膜,以及用濺射方法形成的厚 度爲2 00nm的當成氧化物層12的氧化矽膜,也已經看到 了利用根據本發明的剝離方法的剝離。而且,即使利用厚 度爲50nm的當成金屬層1 1的鎢膜,以及用濺射方法形 成的厚度爲1 〇〇nm的當成氧化物層1 2的氧化矽膜,也已 經看到了利用根據本發明的剝離方法的剝離。而且,即使 利用厚度爲50nm的當成金屬層1 1的鎢膜,以及用濺射 方法形成的厚度爲400nm的當成氧化物層12的氧化矽 膜也已經看到了利用根據本發明的剝離方法的剝離。 -18- (15) 200402757 而且,從本發明人進行的實驗的結果,即使利用氮化 鎢膜或氮化鈦膜作爲氮化物層1 1,也已經看到了利用根 據本發明的剝離方法的剝離。 而且,進行了下列實驗。 實驗1
用PC VD (薄膜沉積溫度爲3 0 0 °C,薄膜沉積氣體爲 Si H4 )方法在玻璃基底上形成了含有氫的非晶矽膜,然 後,在各種條件下進行熱處理,並測量各個應力。圖2顯 示得到的結果。各個熱處理條件是:3 5 (TC 1小時;4 0 0 °C 1小時;4 1 0 °C 1小時;4 3 0 °C 1小時;以及 4 5 0 °C 1小時。
從圖2可見,在任何條件下,與剛剛沉積膜之後得到 的應力數値(每平方釐米-8 X 1 0 9達因〜每平方釐米-6 X 1 〇9達因)相比,藉由熱處理得到的應力數値變得更接近 張應力。熱處理之後得到的應力數値在每平方釐米-6 X 1 〇9 達因〜每平方釐米2xl09達因範圍內。 而且,鎢膜、用濺射方法形成的氧化矽膜、底絕緣 膜、以及用PC VD方法形成的含有氫的非晶矽膜,被相繼 層疊在玻璃基底上。在上述條件下對得到的疊層進行各個 熱處理。然後,用膠帶對其進行剝離實驗。結果,在4 1 0 °C或更高的溫度下看到了剝離。 實驗2 -19- (16) (16)200402757 至於在與實驗1相同的條件下用p c v D方法得到的含 有氫的非晶矽膜,藉由FT-IR測量其氫濃度。結果,Si-Η 是每立方釐米1.06x 1 022原子,Si-Kb是每立方釐米8.34 X 1 〇 1 9原子,而計算得到的組成比氫濃度是2 1 . 5 %。而 且,在改變了的P C V D沉積條件下相似地計算了氫濃度, 其結果是得到的組成比氫濃度爲1 6 · 4 %、1 7 · 1 %、以及 1 9 · 〇 % 〇 而且,鎢膜、用濺射方法形成的氧化矽膜、底絕緣 膜、以及用PC VD方法形成的含有氫的非晶矽膜(組成比 氫濃度爲 16.4%-21.5%的膜),被相繼層疊在玻璃基底 上。對得到的各個疊層在4 1 0 °C下進行1小時的熱處理。 然後,用膠帶對其進行剝離實驗。結果,在所有的條件下 都看到了剝離。相反,對於用濺射方法而不是用PC VD方 法得到的非晶矽膜,在使用膠帶的剝離實驗中未曾看到剝 離。 而且,鎢膜、用濺射方法形成的氧化矽膜、底絕緣 膜、以及用PCVD方法形成的含有氫的氮化矽膜(應力數 値爲每平方釐米- 2·4χ108達因,Si-H爲每立方釐米8·9χ 1〇21原子,而Ν-Η爲每立方釐米6.6xl〇21原子),被相 繼層疊在玻璃基底上。對得到的疊層在4 1 0 °C下進行1小 時的熱處理。然後,用膠帶對其進行剝離實驗。結果看到 了剝離。從上述可見,本發明不特別局限於非晶矽膜。只 要採用含有氫的膜,就能夠得到相同的結果。 -20- (17) (17)200402757 實驗3 此處,鎢膜(1 OOnm )和氧化矽膜(1 〇〇nm )被層疊 在矽晶片上。然後對其進行熱處理(3 5 〇艽下i小時;4 〇 〇 °C下1小時;4 1 0 °C下1小時;4 3 0 °C下1小時;以及4 5 0 °C下1小時)。而且,對氧化矽膜進行蝕刻。圖3顯示各 個處理的應力變化的測量,結g。 至於鎢膜的沉積條件,採用了鎢靶濺射,且採用了 0 · 2 P a的薄膜沉積壓力、3 k w的薄膜沉積功率、以及 20sccm的氬流速。 而且,至於氧化矽膜的沉積條件,採用了 RF型濺射 裝置;採用了氧化矽靶(直徑爲30.5cm);用來加熱基 底的被加熱的氬氣的流速爲3 0 s c c m ;並採用了 3 0 0 °C的基 底溫度、0.4Pa的薄膜沉積壓力、3kW的薄膜沉積功率、 以及1 0 s c c m / 3 0 s c c m的氬流速/氧流速。 從圖3 n J見’在沉積氧化砂膜之後以及在蝕刻氧化石夕 膜之後,應力被明顯地改變了。 而且,爲了比較,對於鎢膜(1 OOnm )和氧化矽膜 (2 0 n m )被形成在矽晶片上的疊層,進行了應力改變的 測量。結果,藉由所有條件下的處理都看不到改變。據 此,沉積氧化矽膜之後的應力顯然依賴於氧化矽膜的厚 度。由於氧化矽膜厚度大時應力大幅度改變,故在鎢膜與 氧化矽膜的介面處容易出現畸變,導致産生剝離現象。因 此’根據本發明,氧化矽膜的厚度以及鎢膜與氧化矽膜的 厚度比率是重要的,且至少使氧化矽膜的厚度大於鎢膜的 -21 - (18) (18)200402757 厚度,最好是等於或大於鎢膜厚度的二倍。 實驗4 而且’鎢膜、用濺射方法形成的氧化矽膜、底絕緣 膜、以及用1 C V D方法形成的含有氫的非晶砂膜,被相繼 層疊在玻璃基底上。對得到的疊層在4 1 0 r或更高的溫度 下進行熱處理以便擴散氫。然後,在用蝕刻方法淸除非晶 矽膜之後’用膠帶對其進行剝離實驗。結果看到了剝離。 替代的’鎢膜、用濺射方法形成的氧化砂膜、以及底絕緣 月旲’被相繼層B在玻璃基底上。對得到的疊層在4 1 0 °C或 更高的溫度下進行熱處理。然後,用膠帶對其進行實驗。 結果無法進行剝離。因此認爲形成在基底膜上的非晶矽膜 的存在引入了剝離現象。 根據上述各個實驗的結果,亦即根據雖然4 1 0 °C是能 否進行剝離的一個界線但很難看到應力改變的事實,本發 明人已經發現,不僅疊層膜的應力,而且非晶矽膜以及包 含在此膜中的氫都與剝離現象有關並引入了剝離現象。 而且,圖1 1藉由溫度程式解吸附分析(TD S )顯示 從形成在玻璃基底上的非晶矽膜放出的氫的濃度與基底表 面溫度(°C )之間的關係。圖1 1表明,隨著基底溫度的 上升,從非晶矽膜放出的氫增加。 而且,本發明人已經發現,鎢膜與氧化矽膜的厚度比 率也對剝離現象有貢獻。而且,本發明人認爲,金屬層或 氮化物層的材料與氧化物層的材料的組合以及諸如黏合性 -22- (19) 200402757 之類的介面態,也導致剝離現象。 下面用下列各個實施例來更詳細地說明包括上 的本發明。 實施例 實施例1 下面參照圖4 A - 6來說明本發明的各個實施 處,將說明在同一個基底上同時製造TFT ( η通道 Ρ通道TFT )以及提供在圖素部分周邊的驅動電 法。雖然此處顯示製造主動矩陣基底從而製造反射 顯示裝置的例子,但不局限於此。不言自明,若適 變TFT的安排和圖素電極的材料,也有可能製造 液晶顯示裝置或具有含有有機化合物的發光層的 置° 玻璃基底被當成基底。首先,用P c V D方法在 形成厚度爲5 0 η m的氮氧化砂層。 隨後,用濺射方法形成厚度爲5 Onm的鎢層作 層’在不暴露於大氣的情況下,用濺射方法繼續形 爲2 Ο Ο η m的氧化矽層作爲氧化物層。此氧化物層 條件下形成:採用RF濺射方法;採用氧化矽靶( 3〇·5)以3〇SCCm的流速流動被加熱了的氬氣,以 基底;基底溫度設定爲3 00 °C,成膜壓力爲0.4Pa 爲 j]cW’ ^ 流速 /氧流速爲;j〇sccrn/3〇sccm。 隨後’用氧灰蝕方法淸除位於基底周邊部分或 述結構 例。此 TFT和 路的方 型液晶 當地改 透射型 發光裝 基底上 Μ金屬 成厚度 在下列 直徑爲 便加熱 ,電功 邊沿處 -23- (20) 200402757 的鎢層。 接著’用電駿C V D方法,在3 0 0 °c的薄膜 下,從材料氣體 SiH4和N2〇 (成分比爲: 〇=5 9 % ’ N = 7 %,Η = 2 % )形成厚度爲1 〇 〇 n m的 膜’從而形成疊層。而且,在不暴露於大氣的情 S i Η 4作爲薄膜沉積氣體,在3 0 0 °C的薄膜沉積溫 電漿C V D方法形成厚度爲5 4 n m的具有非晶結構 膜(在此情況F是非晶砂膜)。此非晶砂膜中具 氫將在隨後的熱處理中被擴散,從而能夠用物理 化物層或氧化物層的介面中剝離此非晶矽膜。 然後,用旋塗機塗敷含有1 0Ppm重量比的 鎳溶液。也可以採用藉由濺射而將鎳元素噴射到 的方法來代替塗敷。然後,進行熱處理以執行晶 形成具有結晶結構的半導體膜(此處是多晶矽 處,在進行用於去氫化的熱處理(5 0 0 °C下1 後,進行用於晶化的熱處理(5 5 0 °C下4小時) 到具有結晶結構的矽膜。而且,用於去氫化 (5 00 °C下1小時)還當成用來使包含在非晶砂 擴散到鎢膜與氧化物層的介面的熱處理。同樣注 此處採用了用鎳作爲金屬元素的促進矽晶化的晶 但也可以採用其他熟知的技術,例如固相生長方 晶化方法。 接著,在用稀釋的氫氟酸之類淸除具有結晶 膜表面上的氧化膜之後,在大氣中或在氧氣氛中 沉積溫度 Si = 3 2%, 氮氧化矽 況下,用 度下,用 的半導體 有氫,此 方法在氧 鎳的乙酸 整個表面 化,從而 層)。此 小時)之 ,從而得 的熱處理 層中的氫 意,雖然 化技術, 法和雷射 結構的石夕 執行第一 - 24- (21) (21)200402757 雷射輻照(波長爲3 0 8 nm的XeCl雷射),用來提高晶化 率和修復晶粒中殘留的缺陷。波長爲4 00nm或以下的準 分子雷射,或 YAG雷射器的二次諧波或三次諧波,被當 成雷射。無論在何種情況下,都採用重復頻率約爲1 Q-]000Hz的脈衝雷射,此脈衝雷射被光學系統聚焦成10^ 5 0 0mJ/cm2,以 9 0 - 9 5 %的重疊率進行輻照,從而可以掃描 矽膜表面。此處,第一雷射輻照在重復頻率爲3 0Hz和能 量密度爲470 m】/cm2的大氣氣氛下進行。注意,由於在 大氣或氧氣氛中進行輻照,故第一雷射輻照在表面上形成 氧化物膜。雖然此處顯示採用脈衝雷射的例子,但也可以 採用連續振蕩雷射器。當進行非晶半導體膜的晶化時,爲 了得到大晶粒尺寸的晶體,最好用能夠連續振蕩的固體雷 射器應用基波的二次諧波到四次諧波。典型地說,最好採 用Nd:YV04雷射器(基波爲1 0 64nm )的二次諧波(厚度 爲5 3 2nm)或三次諧波(厚度爲3 5 5 nm)。具體地說,從 10W輸出的連續振蕩型YV〇4雷射器發射的雷射光束,被 非線性光學元件轉換成諧波。而且,可以提供將YV04晶 體和非線性光學元件進入諧振腔而發射諧波的方法。用光 學系統將雷射光束形成爲矩形形狀或橢圓形形狀來輻照待 要處理的物質,則更佳。此時,要求約爲 0.01-l〇〇MW/Cm2 (較佳爲 01 .-10MW/cm2 )的能量密度。半導 體膜以大約l〇-2 0 0 0 cm/s的速率相對於雷射光束移動,以 便輻照半導體膜。 除了用這一雷射輻照方法形成的氧化物膜之外,藉由 -25- (22) 200402757 用臭氧水處理表面1 2 0秒而形成的氧化物膜,一起形 厚度爲1 - 5 nm的屏障層。雖然此處用臭氧水形成了 層’但也可以採用其他的方法,例如在氧氣氛中執行 光輻照或氧化物電漿處理,以便氧化具有晶體結構的 體膜的表面。此外,作爲其他的用來形成屏障層的方 可以用電漿C V D方法、濺射方法、蒸發方法等來沉 度約爲1 - 1 0 n m的氧化物膜。而且,在形成屛障層之 可以淸除用雷射輻照形成的氧化物膜。 在屏障層上,形成厚度爲1 〇 - 4 0 0 n m的含有氬元 非晶矽膜,在本實施例中,用濺射方法形成1 〇 〇 n m 當成吸雜位置。在本實施例中,用矽靶在含有氬的氣 形成含有氬的非晶矽膜。當電漿C V D方法被用來形 有氬的非晶矽膜時,其形成條件是:單矽烷對氬的流 被控制爲1 / 9 9 ;沉積時的壓力爲 6 · 6 6 5 P a ( 0.0 5 T 〇 r r 沉積時的RF功率密度爲0.0 8 7 W/cm2;沉積溫度爲 V。 然後加熱到6 5 0 °C的爐子被用於3分鐘的吸雜 理,以便降低具有晶體結構的半導體膜中的鎳濃度。 用燈退火裝置來代替爐子。 隨後,用屏障層作爲蝕刻停止層,選擇性地淸除 吸雜位置的含有氬的非晶矽膜,然後,用稀釋的氫氟 擇性地淸除屏障層。注意,在吸雜過程中,存在著鎳 移動到氧濃度高的區域的傾向,因此,最好在吸雜之 除由氧化物膜組成的屏障層。 成總 屏障 紫外 半導 法, 積厚 前, 素的 以便 氛中 成含 速比 ); 3 50 熱處 可以 是局 酸選 可能 後淸 -26- C ? \5 / 3·' (23) 200402757 然後,在得到的具有晶體結構的矽膜(也 矽)的表面上從臭氧水形成薄的氧化物膜之後’ 蝕劑組成的掩模,並對其進行蝕刻處理,以便得 的形狀,從而形成彼此分隔開的小島狀半導體層 半導體層之後,淸除由抗鈾劑組成的掩模。 藉由上述各個技術,就在基底1 00上形成 1 0 1、氧化物層1 02、以及底絕緣膜1 0 3,在得到 結構的半導體膜之後,用蝕刻處理形成所希望形 島形狀隔離的半導體層1 04- 1 0 8。 然後,用含有氫氟酸的蝕刻劑淸除氧化物膜 洗矽膜的表面。然後,形成含有矽作爲其主要成 膜,成爲閘極絕緣膜1 〇 9。在本實施例中,用1 方法形成了厚度爲 Π 5 nm的氮氧化矽膜(組 S i = 3 2 %,0 = 59%,N = 7 %,Η = 2 % ) 〇 接著,如圖4 Α所示,在閘極絕緣膜1 〇 9上 形式形成厚度爲20-100nm的第一導電膜ii0a 1 0 0 - 4 0 0 n m的第二導電膜1 1 〇 b。在本實施例中 5 0 n m的氮化鉅膜和厚度爲3 7 0 n m的鎢膜被相繼 極絕緣膜1 〇 9上。 作爲用來形成第一導電膜和第二導電膜的導 採用了選自 T a、W、T i、Μ 〇、A1和C u的元奉 述元素作爲其主要成分的合金材料或化合物材料 以ί爹有諸如磷的雜質兀素的多晶砂膜爲典型自勺 或AgPdCu合金,可以被當成第一導電膜和第二 稱爲多晶 形成由抗 到所希望 。在形成 了金屬層 具有晶體 狀的以小 ,同時淸 分的絕緣 S 漿 C V D 成比爲: ,以疊層 和厚度爲 ,厚度爲 層疊在閘 電材料, 或包含上 。而且, 導體膜, 導電膜。 -27- .-n r- r* (24) (24)200402757 而且,本發明不局限於雙層結構。例如可以採用三層結 構,其中厚度爲5 0 n m的鎢膜、厚度爲5 0 0 n m的鋁和矽的 合金膜(Al-Si )、以及厚度爲30nm的氮化鈦膜被相繼層 疊。而且,在三層結構的情況下,氮化鎢可以被用來代替 第一導電膜的鎢,鋁和鈦的合金膜(Al-Ti )可以被用來 代替第二導電膜的鋁和矽的合金膜(Al-Si ),且鈦膜可 以被用來代替第三導電膜的氮化鈦膜。此外,也可以採用 單層結構。 接著,如圖4 B所示,利用曝光技術,形成抗蝕劑掩 模1 1 2 - 1 1 7。然後進行第一蝕刻處理來形成閘極電極和接 線。第一蝕刻處理採用第一和第二蝕刻條件。ICP (感應 耦合電發)蝕刻是較佳的蝕刻。可以利用ICP蝕刻,並適 當地調整蝕刻條件(施加到線圈電極的功率,施加到基底 側電極的功率,基底側電極的溫度等),各個膜能夠被蝕 刻成所希望的錐形形狀。可以從典型爲Cl2、BC13、SiCl4 或CC14的氯基氣體,典型爲CF4、SF6或NF3的氟基氣 體,或〇2中,選擇適當的氣體作用蝕刻氣體。 在本實施例中,150 W的 RF ( 13·56ΜΗζ )功率還被 施加到基底(樣品台),以基本上施加負的自偏置電壓。 基底側的電極區域是12.5 cm X 1 2.5 cm,而線圈形電極區域 (此處說明石英碟形成的電極)是直徑爲2 5 cm的圓碟。 鎢膜在第一蝕刻條件下被蝕刻成第一導電層的端部爲錐 形。在第一蝕刻條件下,鎢的蝕刻速率是 2 0 0 · 3 9 n m / m i η,T a N 的蝕刻速率是 8 0 · 3 2 n m / m i η,W 對 -28- (25) (25)200402757
TaN的選擇比因而約爲2.5。而且,利用第一蝕刻條件, 鎢的錐角約爲2 6度。然後,第一蝕刻條件被改變爲第二 蝕刻條件而不淸除抗蝕劑組成的掩模 1 1 0- 1 1 5。CF4和 C 1 2被當成触刻氣體,這些氣體的流速被設定爲 3 0/3 0 sccm,5 0 0 W的 RF ( 13.5 6MHz )功率被施加到線圈 形電極,壓力爲1 P a,以産生電漿,從而執行大約3 0秒 的蝕刻。20 W的RF ( 13.56 MHz)功率還被施加到基底側 (樣品台),以基本上施加負的自偏置電壓。在第二蝕刻 條件下,其中CF4和Cl2被混合,鎢膜和氮化鉬膜以相同 的水準被蝕刻。利用第二蝕刻條件,鎢的蝕刻速率爲 5 8.9 7 n ni / in i η,而氮化鉬的融刻速率爲 6 6.4 3 n m / m i η。注 意,爲了進行蝕刻而不在閘極絕緣膜上留下殘留物,蝕刻 時間可以增加1 0 - 2 0 %。 在如上所述的第一蝕刻過程中,使抗蝕劑組成的掩模 的形狀適當,第一導電層的端部和第二導電層的端部從而 具有由施加到基底側的偏置電壓的作用而造成的錐形形 狀。錐形部分的角度被充分地設定爲15-45度。 於是,用第一蝕刻處理形成了由第一導電層和第二導 電層組成的第一形狀導電層1 19-123 (第一導電層1 19a-123a以及第二導電層ii9b-123b)。成爲閘極絕緣膜的絕 緣膜1 〇 9被蝕刻大約1 〇 - 2 0 n m,並成爲閘極絕緣膜1 1 8, 其中未被第一導電層1 1 9 - 1 2 3覆蓋的區域被減薄。 接著,進行第二蝕刻處理而不淸除抗蝕劑組成的掩 模。此處,SF6、Cl2和02被當成蝕刻氣體,這些氣體的 _SS2 -29- (26) (26)200402757 流速被設定爲 2 4 / 1 2 / 2 4 s c c m,7 0 0 W 的 R F ( 1 3 · 5 6 Μ Η z ) 功率被施加到線圈形電極,壓力爲1 · 3 P a,以産生電漿, 從而執行大約 2 5秒的蝕亥IJ。1 0 W的 RF ( 1 3 . 5 6MHz )功 率還被施加到基底側(樣品台),以基本上施加負的自偏 置電壓。在第二蝕刻條件下,鎢的蝕刻速率爲 227_3nm/min,而氮化鉬的蝕刻速率爲 32. lnm/min,鎢對 氮化鉬的選擇比爲7 · 1,是爲絕緣膜1 1 6的S i ON的蝕刻 速率爲33.7nm/min,鎢對SiON的選擇比因而是6.83。如 上所述’在SF6被當成蝕刻氣體的情況下,相對於絕緣膜 1 1 8的選擇比是高的。於是,能夠抑制膜厚度的減小。在 本實施例中,絕緣膜1 1 8的膜厚度僅僅被減小大約8nm。 利用第二蝕刻處理,鎢的錐角變成7 0度。利用第二 蝕刻處理,第二導電層126b-13 lb被形成。另一方面,第 一導電層很少被蝕刻,從而變成第一導電層1 2 6 a- 1 3 1 a。 注意,第一導電層1 26a-l 3 1 a具有基本上相同於第一導電 層1 19a-124a的尺寸。實際上,第一導電層的寬度可以被 減小大約〇 · 3微米,亦即,與第二蝕刻處理之前相比,匯 流排寬大約減小0.6微米。第一導電層的錐形尺寸幾乎不 改變。 而且,在採用三層結構代替雙層結構的情況下,其中 厚度爲5 0 n m的鎢膜、厚度爲5 0 0 n m的鋁和砂的合金膜 (Al-Si )、以及厚度爲30nm的氮化鈦膜被相繼層疊,在 第一蝕刻處理的第一蝕刻條件下,其中,BC13、Cl2和02 被當成原料氣體;這些氣體的流速被設定爲 -30- (27) (27)200402757 65/10/5SCCm ; 3 0 0 W的以(13.56MHz)功率被施加到基 底側(樣品台);且45〇W的RF ( 13.56MHz)功率被施 加到線圈形電極,壓力爲1.2 p a,以産生電漿,從而執行 1 1 7秒的蝕刻。至於第一鍊刻處理的第二餓刻條件,採用 CF4 、 Cl2和〇2 ,這些氣體的流速被設定爲 2 5 / 2 5 / 1 0 s c c m,2 0 W 的 R F ( 1 3 . 5 6 M H Z )功率返被施加到 基底側(樣品台);且5〇〇 W的RF ( 1 3.56MHz )功率還 被施加到線圈形電極,壓力爲1 P a,以産生電漿。利用上 述條件,執行大約3 〇秒的蝕刻已足夠。在弟一蝕刻處理 中,採用 B C13和 c 12,這些氣體的流速被設定爲 20/60sccm,]〇〇w的RF ( 13.56MHz)功率被施加到基底 側(樣品台),且6 0 0W的RF ( 13.56MHz)功率被施加 到線圈形電極,壓力爲1 · 2 P a,以産生電漿,從而執行蝕 刻。 接著,淸除抗蝕劑組成的掩模,然後進行第一摻雜處 理,以便得到圖4D的狀態。可以用離子摻雜或離子注入 方法來進行這一摻雜。離子摻雜的條件是劑量爲每平方釐 米1.5χΐ〇“原子,加速電壓爲6〇_1〇〇kev。憐(p)或砷 (As )通常被當成提供^型導電性的雜質元素。在此情況 下負〕導電層和第一導電層126-130成爲提供η型導電 性的雜質元素的掩模,從而以自對準的方式形成第一雜質 區1 3 2- 1 3 6。提供η型導電性的雜質元素以每立方釐米^ X 1 〇 · 1 X 1 0 17的濃度被摻入到雜質區〗3 2 q 3 6。此處,濃 度與第一雜質區相同的區域被稱爲η…區。 -31 - > ••广ν 7"""广·· <>. (28) (28)200402757 注意,雖然在本實施例中第一摻灘處理在淸除了抗蝕 劑組成的掩模之後進行,但也可以不淸除抗蝕劑組成的掩 模而進行第一摻雜處理。 隨後,如圖5 A所示,形成抗蝕劑組成的掩模1 3 7 _ 1 3 9,並進行第二摻雜處理。掩模1 3 7是用來保護形成驅 動電路的P通道TFT的半導體層的通道形成區及其週邊 的掩模,掩模1 3 8是用來保護形成驅動電路的n通道TFT 的半導體層的通道形成區及其週邊的掩模,而掩模〗3 9 是用來保護形成圖素區的TFT的半導體層的通道形成區 及其週邊以及儲存電容器的掩模。 利用第二摻雜處理的離子摻雜條件:劑量爲每平方釐 米 1·5χ1015原子,加速電壓爲 60-100keV,進行了磷 (P )摻雜。此處,用第二導電層126b-128b作爲掩模, 以自對準的方式,雜質區被形成在各個半導體層中。當 然,磷不被摻入到被掩模1 3 7 · 1 3 9覆蓋的區域。這樣就形 成了第二雜質區140-142以及第三雜質區144。提供η型 導電性的雜質元素以每立方釐米1 X 1 〇2 G-lx 1 〇21的濃度被 摻入到第二雜質區1 4 0 - 1 42。此處,濃度相同於第二雜質 區的區域被稱爲η +區。 而且利用第一導電層,第三雜質區被形成爲濃度低於 第二雜質區濃度,並以每立方釐米1 X 1 0 1 8- 1 X 1 0 1 9的濃度 被摻入了提供η型導電性的雜質元素。注意,由於摻雜是 藉由具有錐形形狀的第一導電層部分而進行的,故第三雜 質區具有濃度梯度,其中雜質濃度向著錐形部分的末端增 -32- (29) (29)200402757 加。此處濃度相同於第三雜質區的區域被稱爲區。而 且,在第二摻雜處理中,被掩模 1 3 8和1 3 9覆蓋的區域 未被雜質元素摻雜,因而成爲第一雜質區1 4 6和1 4 7。 接著,如圖5 Β所示,在淸除抗蝕劑組成的掩模1 3 7 -139之後,重新形成抗蝕劑組成的掩模1 4 8- 1 5 0,並進行 第三摻雜處理。 在驅動電路中,利用如上所述的第三摻雜處理,形成 第四雜質區1 5 1和1 52以及第五雜質區1 53和1 54,其 中,提供Ρ型導電性的雜質元素被摻入到形成ρ通道TFT 的半導體層以及形成儲存電容器的半導體層。 而且,提供P型導電性的雜質元素以每立方釐米1 X 1 0 2 G - 1 X 1 0 2 1的濃度被摻入到第四雜質區1 5 1和1 5 2。注 意,在第四雜質區1 5 1和1 5 2中,在先前步驟中已經被摻 入了磷(P ) ( η…區),但提供ρ型導電性的雜質元素以 磷濃度的1 .5-3倍的濃度被摻入。於是,第四雜質區149 和1 5 0具有ρ型導電性。此處,濃度相同於第四雜質區的 區域被稱爲Ρ +區。 而且,第五雜質區1 5 3和1 5 4被形成在與第二導電層 127a的錐形部分重疊的區域內,並以每立方釐米1乂1018-1 X 1 0 2 ^的濃度被摻入了提供ρ型導電性的雜質元素。此 處,濃度相同於第五雜質區的區域被稱爲p_區。 藉由上述各個步驟,在各個半導體層中形成了具有η 型或Ρ型導電性的雜質區。導電層1 2 6 - 1 2 9成爲TFT的閘 極電極。而且,導電層1 3 0成爲形成圖素部分中儲存電容 -33- ..ά r· ry, (30) (30)200402757 器的電極之一。而且,導電層1 3 1形成圖素部分中的源極 接線。 接著,形成基本上覆蓋整個表面的絕緣膜(未示 出)。在本實施例中,用電漿CVD方法形成厚度爲50nm 的氧化矽膜。當然,此絕緣膜不局限於氧化矽膜,也可以 採用單層或疊層結構的含有矽的其他絕緣膜。 然後,對摻入到各個半導體層的雜質元素進行啓動的 步驟。在這一啓動步驟中,採用了使用燈光源的快速熱退 火(RTA )方法、從背面輻照 YAG雷射器或準分子雷射 器發射的光的方法、使用爐子的熱處理方法、或它們的組 合。 而且,雖然在本實施例中顯示在啓動之前形成絕緣膜 的例子,但也可以在進行啓動之後再進行形成絕緣膜的步 驟。 接著,由氮化矽膜形成第一中間層絕緣膜1 5 5,並執 行熱處理(3 0 0 - 5 5 Ot:,1 -1 2小時),從而進行半導體層 的氫化步驟(圖5 C )。此步驟是利用包含在第一中間層 絕緣膜1 5 5中的氫來終止半導體層的懸垂黏附的步驟。不 管氧化矽膜形成的絕緣膜(未示出)的存在,半導體層能 夠被氫化。順便說一下,在本實施例中,含有鋁作爲其主 要成分的材料被用於第二導電層,因此,重要的是在氫化 步驟中採用第二導電層能夠承受的熱處理條件。作爲氫化 的另一種方法,可以進行電漿氫化(利用電漿激發的 氫)。 r·. /V 卞 0*·^? h 0 / -34- (31) (31)200402757 接著,在第一中間層絕緣膜1 5 5上,由有機絕緣材料 形成第二中間層絕緣膜1 5 6。在本實施例中,形成厚度爲 1 · 6微米的丙烯酸樹脂膜。然後,形成達及源極接線〗3 ! 的接觸孔、分別達及導電層1 2 9和1 3 0的接觸孔、以及達 及各個雜質區的接觸孔。在本實施例中,多個蝕刻處埋被 相繼執行。在本實施例中,用第一中間層絕緣膜作爲蝕刻 停止層,第二中間層絕緣膜被蝕刻,用(未示出的)絕緣 膜作爲蝕刻停止層,第一中間層絕緣膜被蝕刻,然後, (未示出的)絕緣膜被蝕刻。 然後,用 Al、Ti、Mo、W之類形成接線和圖素電 極。作爲電極和圖素電極的材料,最好採用反射性優異的 材料,例如含有A1或Ag作爲其主要成分的薄膜或上述 膜的疊層膜。於是,形成了源極電極或汲極電極157-1 6 2、閘極接線 1 6 4、連接接線 1 6 3、以及圖素電極 1 6 5 〇 如上所述,能夠在同一個基底上形成具有η通道TF T 2〇1、ρ通道TFT 202、η通道丁 FT 203的驅動電路206以 及具有由η通道TFT組成的圖素TFT 2 (Η和儲存電容器 2 0 5的y素部分207(圖6)。在本貫施例中,爲了方便 起見,上述基底被稱爲主動矩陣基底。 在圖素部分207中,圖素TFT 204( η通道TFT)具 有通道形成區1 6 9、形成在構成閘極電極的導電層1 2 9外 面的第一雜質區(η…區)147、以及當成源區的第二雜質 區(η +區)1 4 2和1 7 1。而且,在當成儲存電容器2 0 5的 8❹SS3 -35- (32) 200402757 電極之一的半導體層中,形成第四雜質區M2和第 區1 5 4。儲存電容器2 0 5由第二電極1 3 0和半 1 5 2、1 5 4、以及1 7 0構成,以絕緣膜(與閘極絕緣 的膜)1 1 8作爲介質。 而且,在驅動電路2 0 6中,η通道T F T 2 0 1 ( 通道TFT )具有通道形成區1 66、藉由絕緣膜與部 閘極電極的導電層1 2 6重疊的第三雜質區(n -區) 以及當成源區或汲區的第二雜質區(n +區)1 4 0。 而且,在驅動電路2 06中,p通道TFT 2 02具 形成區1 67、藉由絕緣膜與部分構成閘極電極的 127重疊的第五雜質區(,區)153、以及當成源區 的第四雜質區(P +區)151。 而且,在驅動電路2 06中,η通道TFT 203 ( 通道TFT)具有通道形成區168、構成閘極電極的 128外面的第一雜質區(η…區)146、以及當成源 區的第二雜質區(η +區)141。 上述各 TFT 2 0 1 -2 0 3被適當地組合成移位暫 路、緩衝電路、位準移位電路、鎖存電路等,從而 動電路2 06。例如,在形成CMOS電路的情況下, T F T 2 0 1與p通道T F T 2 0 2可以彼此互補連接。 η通道TFT 2 0 3的結構特別適合於用來防止熱 應造成的退化的具有高驅動電壓的緩衝電路。 而且,是G 0 L D結構的η通道T F T 2 0 1的結構 於優先考慮可靠性的電路。 五雜質 導體層 膜相同 第一 Π 分構成 144、 有通道 導電層 或汲區 /r/r- - 果一11 導電層 區或汲 存器電 形成驅 11通道 載子效 爲適合 -36- Γ* 广/ (33) 200402757 根據上面所述,藉由改進半導體膜表面的平坦 夠改善可靠性。於是,在具有GOLD結構的TFT 使藉由閘極絕緣膜與閘極電極重疊的雜質區的面 小,也能夠獲得足夠的可靠性。具體地說,在具有 結構的TFT中,即使變成閘極電極錐形部分的那 尺寸被減小,也能夠獲得足夠的可靠性。 在具有GOLD結構的TFT中,當閘極絕緣膜 時,寄生電容增大。但閘極電極(第一導電層)錐 的尺寸被減小,減小了寄生電容,TFT從而變得能 進了的f特性高速運行並具有足夠的可靠性。 而且,即使在圖素部分2 0 7的TFT中,利用 射輻照,也能夠實現關斷電流及其變化的減小。 而且,在本實施例中,顯示製造用來形成反射 裝置的主動矩陣基底的例子。然而,若圖素電極由 電膜組成,則能夠形成透射型顯示裝置,雖然光掩 目增加了 一個。 而且,本實施例使用的基底包括但不局限於 底、石英基底、半導體基底、以及陶瓷基底。還可 金屬基底。 而且,在得到圖6的狀態之後,若包含提供在 層1 02上的TFT的層(待要剝離的層)具有足夠 強度,則基底1 〇 〇可以被拉開。在本實施例中,由 剝離的層的機械強度不足,故最好在黏貼用來固定 離的層的支持構件(未示出)之後再進行剝離。 性,能 中,即 積被減 gold 邰分的 被減薄 形部分 夠以改 第二雷 型顯示 透明導 模的數 玻璃基 以使用 氧化物 的機械 於待要 待要剝 -37- (34) (34)200402757 實施例2 實施例1顯示反射型顯示裝置的例子,其中,圖素電 極由反射型金屬材料組成。本實施例中所示的是透射型顯 示裝置的例子,其中的圖素電極由透光的導電膜組成。 直至形成中間層絕緣膜步驟的製造技術,與實施例1 的技術完全相同’不再贅述。在根據實施例1形成中間層 絕緣膜之後,由透光導電膜形成圖素電極6 0 1。透光導電 膜的例+包括I τ 〇 (銦錫氧化合金)膜、氧化銦-氧化鋅 合金(In2〇3-ZnO )膜、氧化鋅(ZnO )膜等。 然後,在中間層絕緣膜6 0 0中形成接觸孔。接著形成 與圖素電極重疊的連接電極6 0 2。連接電極6 0 2藉由接觸 孔被連接到汲區。在形成連接電極的同時,形成各個TF T 的源極電極或汲極電極。 雖然在此處所示的例子中所有的驅動電路都形成在基 底上,但也可以用一些積體電路作爲某些驅動電路。 如上所述就完成了主動矩陣基底。利用在剝離基底時 與塑膠基底黏合的這一主動矩陣基底來製造液晶模組。液 晶模組配備有背光6 0 4和導光板6 0 5,並被蓋6 0 6覆蓋, 從而完成主動矩陣型液晶顯示裝置,其局部剖面圖顯示於 圖7。蓋被黏合劑或有機樹脂黏合到液晶模組。當將塑膠 基底黏合到相對基底時,二個基底可以形成框架,使框架 與基底之間的空間充滿黏合用的有機樹脂。由於此顯示裝 置是透射型的’故主動矩陣基底和相對基底各需要黏合偏 -38- (35) (35)200402757 振片6 0 3。 實施例3 在本實施例中,參照圖8來說明製造發光裝置的例 子,此發光裝置具有形成在塑膠基底上的包括有機化合物 層作爲發光層的發光元件。 圖8A是發光裝置的俯視圖,而圖8B是沿圖8A中 A-A 5線的剖面圖。虛線1 1 〇 1是源極訊號線驅動電路, 1 1 〇 2是圖素部分,而1 1 〇 3是閘極訊號線驅動電路。參考 號 1 1 04是封閉基底,而1 1 〇 5是密封劑。第一密封劑 1 1 〇 5所封閉的內部被第二透明密封劑1 1 07充滿。第二密 封劑1 1 07在四個角落處被暴露。 參考號1 1 〇 8是源極訊號線驅動電路以及用來將輸入 的訊號傳輸到閘極訊號線驅動電路1 1 0 3並從作爲外部輸 入端子的FP C 1 1 0 9接收視頻訊號和時鐘訊號的接線。雖 然此處僅僅顯示FPC,但也可以將印刷電路板(PWB )固 定到FP C。本說明書中的發光裝置不僅包括發光裝置本 體,而且還包括固定有FPC或PWB的發光裝置。 接者’參照圖8 B來說明剖面結構。驅動電路和圖素 部分被形成在基底1 1 1 0上。此處,形成了作爲驅動電路 的源極訊號線驅動電路1 1 0 1和圖素部分1 1 〇 2。此外,利 用實施例模式1和實施例1所述的剝離方法,用黏合層 1 1 〇 〇將基底1 1 1 0與基底膜黏合。 系昔由組合η通道T F T 1 1 2 3和p通道T F 丁 1 1 2 4,形成 -39 - (36) (36)200402757 了 CMO S電路作爲源極訊號線驅動電路11 〇 1。形成驅動 電路的TFT可以由熟知的CMOS電路、PMOS電路、或 NMOS電路組成。本實施例顯示驅動電路被形成在基底上 的內建驅動器,但不局限於此。此驅動電路可以不形成在 基底上而形成在其外部。此外,此處所示的是二個TFT 被用於一個圖素的例子,但一個圖素也可以適當地使用3 個或更多個TFT。 圖素部分1 1 02由多個包括開關TFT 111 1、電流控制 TFT 1 1 1 2、以及電連接到電流控制TFT 1 1 1 2的汲極的第 一電極(陽極)111 3的圖素組成。 由於第一電極1 1 1 3直接接觸到TFT的汲極,故第一 電極 Π 1 3的底層由能夠與汲極形成歐姆接觸的矽組成的 材料構成。與有機化合物層接觸的第一電極1 1 1 3的表 面,最好由功函數大的材料組成。當第一電極由三層疊層 結構,例如氮化鈦膜、鋁基膜、以及氮化鈦膜組成時,第 一電極能夠減小接線電阻,形成對汲極的良好歐姆接觸, 並當成陽極。此外,第一電極1 1 1 3可以由氮化鈦膜的單 層或者三層或更多層的疊層結構組成。 而且,在第一電極(陽極)1 1 13的二端上,形成絕 緣體(稱爲堤壩、屏障等)1 1 1 4。絕緣體1 1 1 4可以由有 機樹脂膜或含有矽的絕緣膜組成。此處,如圖8所示,正 性光敏丙烯酸樹脂膜被用來形成絕緣體4。 爲了獲得良好的覆蓋,最好使絕緣材料1 1 1 4的上邊 沿部分或下邊沿部分彎曲,以便提供曲率半徑。例如,若 -40- (37) (37)200402757 正性光敏丙烯酸被當成絕緣材料1 1 1 4的材料,則最好僅 僅彎曲絕緣材料的上邊沿部分以提供曲率半徑(較佳爲 0.2 - 3微米)。在光照下變成不溶於蝕刻劑的負性光敏材 料以及在光照下變成溶於蝕刻劑的正性光敏材料,都能夠 被用於絕緣材料1 1 1 4。 可以用由氮化鋁膜、氮氧化鋁膜、或氮化矽膜形成的 保護膜來覆蓋絕緣體1 1 1 4。此保護膜是一種用直流濺射 或RF濺射方法由氮化矽或氮氧化矽作爲主要成分而製成 的絕緣膜’或由碳作爲主要成分而組成的薄膜。當矽靶被 用來在含有氮和氬的氣氛中形成保護膜時,能夠形成氮化 矽膜。也可以採用氮化矽靶。可以採用遙遠電漿沉積裝置 來形成保護膜。保護膜的厚度最好盡可能薄,以便光透過 其中。 用使用蒸發掩模的蒸發方法或噴墨方法,在第一電極 (陽極)1 1 1 3上選擇性地形成有機化合物層i i ;! 5。在有 機化合物層1 11 5上形成第二電極(陰極)1 1 1 6。因此, 形成了由第一電極(陽極)1 1 1 3、有機化合物膜1115、 以及第二電極(陰極)丨丨丨6組成的發光元件 n丨8。由於 此處顯示發光元件發射白色光的例子,故提供了由成色層 1 1 3 1和Β Μ 1 1 3 2 (爲便於說明,未示出塗層)組成的濾 色片。 若分別形成能夠得到R、G、Β發光的各個有機化合 物層’則能夠實現全色顯示而無需濾色片。 爲了包封基底11 1 0上的發光元件1 1 1 8,用第一密封 -41 - (38) 200402757 劑1105和第二密封劑11〇7黏合一個封閉基底ιι〇4 一岔:^劑1 1 〇 5和第一密封劑i丨〇 7的較佳材料是環 脂。第一饴d劑1 1 〇 5和第二密封劑丨} 〇 7最好盡可能 透濕氣或氧。 在本實施例中,對於封閉基底u 〇4,除了玻璃 或石英基底之外,可以採用由FRP (玻璃纖維強 膠)、PVF (聚氟乙烯)、Mylar、聚酯、丙烯酸之 成的塑膠基底。在用第~密封劑1 i 0 5和第二密封劑 黏合封閉基底之後,可以用第三密封劑來黏合封閉 1 104,以便覆蓋側面(暴露面)。 用第一密封劑1 1 0 5和第二密封劑i i 〇 7對發光 1 1 1 8進行包封,能夠將其完全隔絕於外部,從而防 起有機化合物層退化的濕氣或氧的滲透。因此,能夠 高度可靠的發光裝置。 若透明導電膜被當成第一電極1 1 1 3,則能夠製 部發射結構和底部發射結構的發光裝置。 雖然本實施例所示的是以下稱爲頂部發射結構 子,其中,含有有機化合物的層被形成在陽極上,而 透明電極的陰極被形成在含有有機化合物的層上,但 以採用發光元件中的有機化合物層被形成在陽極上, 極被形成在有機化合物層上,且有機化合物層中發射 藉由形成爲TFT透明電極的陽極發射的結構(以下 底部發射結構)。 本實施例能夠與實施例模式或實施例1自由地組1 。第 氧樹 不滲 基底 化塑 類製 1107 基底 元件 止引 製造 造頂 的例 當成 也可 而陰 的光 稱爲 -42 - (39) (39)200402757 實施例4 藉由實施本發明,能夠實現各種模組(主動矩陣型液 晶模組、主動矩陣型EL模組、以及主動矩陣型EC模 組。亦即,藉由實施本發明,實現了組合有這些裝置的所 有電子裝置。 作爲這種電子裝置,指出了視頻相機、數位相機、頭 戴式威7]、滞(風1¾式藏不器)、車輛導航裝置、投影儀、 汽車音響、個人電腦、攜帶型資訊終端(移動電腦、行動 電話、或電子書)等。圖9 A - 1 0 C顯示其例子。 圖9 A是一種個人電腦,它包括主體2 0 0 1、影像輸入 部分2 0 0 2、顯示部分2 0 0 3、以及鍵盤2 0 0 4。 圖9 B是一種視頻相機,它包括主體2 1 0 ]、顯示部分 2 102、聲音輸入部分2103、操作開關2104、電池2105、 影像接收部分2106。 圖9 C是一種移動電腦,它包括主體2 2 0 1、相機部分 2202、影像接收部分2203、操作開關2204、以及顯示部 分 2205 。 圖9 D是一種採用配備有程式的記錄媒體(以下稱爲 記錄媒體)的播放器,它包括主體2401、顯示部分 2402、揚聲器部分2403、記錄媒體2404、以及操作開關 24 05。而且,此播放器使用DVD (數位通用碟)或CD作 爲記錄媒體,並能夠欣賞音樂’欣賞電影、以及玩遊戲或 上網。 -43- (40) (40)200402757 圖9 E是一種數位相機,它包括主體2 5 0 1、顯示部分 2 5 02、目鏡部分2 5 0 3、操作開關2 5 04、以及影像接收部 分(未不出)。 圖1 0 A是一種行動電話,它包括主體2 9 0 1、聲音輸 出部分2 9 0 2、聲音輸入部分2 9 0 3、顯示部分2904、操作 開關2 9 0 5、天線2 9 06、以及影像輸入部分(CCD影像感 測器)2 9 0 7。 圖1 0B是一種攜帶型圖書(電子書),它包括主體 3 0 0 1、顯示部分3 0 0 2和3 0 0 3、記錄媒體3 0 0 4、操作開關 3 0 0 5、以及天線3 0 0 6。 圖 10C是一種顯不器,它包括主體 3101、支座 3 1 02、以及顯示部分3 1 03。 順便說一下,圖1 0C所示的顯示器是螢幕尺寸中小型 或大型的,例如螢幕尺寸爲5-20英寸。而且,爲了形成 這種尺寸的顯示部分,最好採用基底邊長爲1米的顯示部 分,並藉由取得許多片而進行大規模生産。如上所述,本 發明的應用範圍極爲廣闊,可應用於製造所有領域電子裝 置的方法。而且,藉由組合實施例模式和實施例1 - 3,能 夠實現本實施例的各種電子裝置。 根據本發明,用物理方法來進行從基底的剝離。因 此,不存在引起半導體層損傷的危險,從而能夠改善元件 的可靠性。 而且,根據本發明,不僅能夠剝離面積小的待要剝離 的層,而且還能夠以高的成品率剝離整個面積大的待要剝 -44- (41) 200402757 離的層。 此外,根據本發明,能夠用物理方法,例如用手容易 地進行剝離。因此可以說得到了適合於大規模生産的技 術。而且,在製造用於大規模生産的用來剝離待要剝離的 層的製造裝置的情況下,還能夠以低的成本來製造大規模 製造裝置。 【圖式簡單說明】 在附圖中: 圖1 A- 1 G顯示一種實施例模式; 圖2顯示熱處理溫度與非晶矽膜單層中的應力間的關 係; 圖3顯示疊層中的應力變化; 圖 4A-4D顯示製造主動矩陣基底的步驟(實施例 1 ); 圖 5 A- 5 C顯示製造主動矩陣基底的步驟(實施例 1 ) > 圖6顯示製造主動矩陣基底的步驟(實施例1 ); 圖7是液晶顯示裝置的剖面圖(實施例2 ); 圖8 A和8B分別是發光裝置的俯視圖和剖面圖(實 施例3 ); 圖9A-9E是電子裝置的例子(實施例4 ); 圖1 0A-1 0C電子裝置的例子(實施例4 );和 圖1 1顯示TDS的結果。 -45- (42)200402757 主要元件對照表 10 基底 11 氮化物層或金屬層 12 氧化物層 13 待要剝離的層 14 第一黏合劑 15 第二基底 16 第二黏合劑 18 第四基底 19 第三黏合劑 2 0 EL層 1 00 基底 10 1 金屬層 1 02 氧化物層 1 03 底絕緣膜 104-108 半導體層 1 09 閘極絕緣膜 110a 第一導電膜 110b 第二導電膜 112-117 抗蝕劑掩模 119-123 第一形狀導電層 118 閘極絕緣膜 126b-131b 第二導電層 126a-131 a 第一導電層 -46- 200402757 (43) 1 1 9 a - 1 2 4 a 第一導電層 126-130 第一和第二導電層 132-136 第一雜質區 13 7-139 掩模 140-142 第二雜質區 1 44 第三雜質區 146, 147 第一雜質區 148-150 掩模 151 , 152 第四雜質區 153,1 54 第五雜質區 1 55 第一中間層絕緣膜 1 56 第二中間層絕緣膜 13 1 源極接線 157-162 源極電極或汲極電極 1 64 閘極接線 1 63 連接接線 1 6 5 圖素電極 201 η通道TFT 202 P通道TFT 203 η通道TFT 204 圖素TFT 205 儲存電容器 206 驅動電路 20 7 圖素部份
-47- (44) 第二雜質區 半導體層 通道形成區 通道形成區 圖素電極 中間層絕緣膜 連接電極 偏振片 背光 導光板 蓋 源極訊號線驅動電路 圖素部份 閘極訊號線驅動電路 封閉基底 密封劑 第二透明密封劑 源極訊號線驅動電路 FPC 基底
11通道TFT P通道FTF 開關TFT 電流控制TFT -48 - (45) 第一電極 絕緣體 有機化合物層 第二電極 發光元件 主體 影像輸入部份 顯示部份 鍵盤 主體 顯示部份 聲音輸入部份 操作開關 電池 影像接收部份 主體 相機部份 影像接收部份 操作開關 顯示部份 主體 顯示部份 揚聲器部份 記錄媒體 -49- (46) 操作開關 主體 顯示部份 目鏡部份 操作開關 主體 聲音輸出部份 聲音輸入部份 顯示部份 操作開關 天線 影像輸入部份 主體 顯示部份 顯示部份 記錄媒體 操作開關 主體 支座 顯示部份 成色層
BM -50-

Claims (1)

  1. (1) (1)200402757 玖、申請專利範圍 1 · 一種剝離方法,包含: 在基底上形成金屬層; 形成與金屬層接觸的氧化物層; 形成與氧化物層接觸的絕緣膜; 在絕緣膜上形成具有非晶結構並含有氫的半導體; 執行熱處理以便擴散氫; 將支持構件黏合到包括氧化物層、絕緣膜以及半導體 膜的待要剝離的層;和 用物理方法,從形成在基底上的金屬層剝離黏合到支 持構件的待要剝離的層。 2. 一種剝離方法,包含: 在基底上形成金屬層; 形成與金屬層接觸的氧化物層; 形成與氧化物層接觸的絕緣膜; 在絕緣膜上形成具有非晶結構並含有氫的半導體; 執行熱處理以便擴散氫; 形成包含半導體膜作爲主動層的薄膜電晶體以及與薄 膜電晶體連接的元件; 將支持構件黏合到包括氧化物層、絕緣膜、薄膜電晶 體以及與薄膜電晶體連接的元件的待要剝離的層;和 用物理方法,從形成在基底上的金屬層剝離黏合到支 持構件的待要剝離的層。 3 · —種剝離方法,包含: -51 - (2) (2)200402757 在基底上形成第一金屬層; 形成與第一金屬層接觸的氧化物層; 形成與氧化物層接觸的絕緣膜; 在絕緣膜上形成含有氫的第二金屬層; 執行熱處理以便擴散氫; 形成薄膜電晶體以及與薄膜電晶體連接的元件;和 將支持構件黏合到包括氧化物層、絕緣膜、薄膜電晶 體以及元件的待要剝離的層;以及 用物理方法,從形成在基底上的第一金屬層剝離黏合 到支持構件的待要剝離的層。 4 · 一種剝離方法,包含: 在基底上形成包含氫的金屬層; 形成與金屬層接觸的氧化物層; 形成與氧化物層接觸的絕緣膜; 在絕緣膜上形成具有非晶結構並含有氫的半導體膜; 執行熱處理以便擴散氫; 形成包含半導體層作爲主動層的薄膜電晶體以及與薄 膜電晶體連接的元件;和 將支持構件黏合到包括氧化物層、絕緣膜、薄膜電晶 體以及元件的待要剝離的層;以及 用物理方法,從形成在基底上的金屬層剝離黏合到支 持構件的待要剝離的層。 5 ·如申請專利範圍第1項之剝離方法,其中,在等 於或高於膜中的氫被發射或擴散的溫度的溫度下執行熱處 -52- (3) (3)200402757 理。 6. 如申請專利範圍第2項之剝離方法,其中,在等 於或高於膜中的氫被發射或擴散的溫度的溫度下執行熱處 理。 7. 如申請專利範圍第3項之剝離方法,其中,在等 於或高於膜中的氫被發射或擴散的溫度的溫度下執行熱處 理。 8. 如申請專利範圍第4項之剝離方法,其中,在等 於或高於膜中的氫被發射或擴散的溫度的溫度下執行熱處 理。 9. 如申請專利範圍第1項之剝離方法,其中,金屬 層是由選自由 W、Ti、Ta、Mo、Cr、N.d、F e、N i、C 〇、 Zr、Zn、Ru、Rh、Pd、Os、Ii·和Pt組成的組的元素或包 含此元素作爲其主要成分的合金材料或化合物組成的單 層,或是由多種金屬或它們的混合物組成的疊層。 10. 如申請專利範圍第2項之剝離方法,其中,金屬 層是由選自由 W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、 Ζ ι·、Z11、R υ、R h、P d、Q s、I r和P t組成的組的元素或包 含此元素作爲其主要成分的合金材料或化合物組成的單 層,或是由多種金屬或它們的混合物組成的疊層。 Π .如申請專利範圍第3項之剝離方法,其中,金屬 層是由選自由 W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、 Zr、Zn、Ru、Rh、Pd、〇s、lr和Pt組成的組的元素或包 含此元素作爲其主要成分的合金材料或化合物組成的單 -53- (4) (4)200402757 層,或是由多種金屬或它們的混合物組成的疊層。 12.如申請專利範圍第4項之剝離方法,其中,金屬 層是由選自由 W、丁i、Ta、Mo、Cr、Nd、Fe、Ni、Co、 Zr、Zn、Rn、Rh、Pd、Os、Ir和Pt組成的組的元素或包 含此元素作爲其主要成分的合金材料或化合物組成的單 層,或是由多種金屬或它們的混合物組成的疊層。 13·如申請專利範圍第1項之剝離方法,其中,氧化 物層是用濺射方法形成的氧化矽膜。 14. 如申請專利範圍第2項之剝離方法,其中,氧化 物層是用濺射方法形成的氧化矽膜。 15. 如申請專利範園第3項之剝離方法,其中,氧化 物層是用濺射方法形成的氧化矽膜。 16. 如申請專利範圍第4項之剝離方法,其中,氧化 物層是用濺射方法形成的氧化矽膜。 1 7 ·如申請專利範圍第1項之剝離方法,其中,絕緣 膜是氧化砂膜、氮氧化矽膜、或這些膜的疊層。 18·如申請專利範圍第2項之剝離方法,其中,絕緣 膜是氧化矽膜、氮氧化矽膜、或這些膜的疊層。 19. 如申請專利範圍第3項之剝離方法,其中,絕緣 膜是氧化矽膜、氮氧化矽膜、或這些膜的疊層。 20. 如申請專利範圍第4項之剝離方法,其中,絕緣 膜是氧化矽膜、氮氧化矽膜、或這些膜的疊層。 2 1.如申請專利範圍第1項之剝離方法,其中,氧化 物層的厚度大於金屬層的膜厚度。 -54- ,V.*· Λ (5) (5)200402757 22 ·如申請專利範圍第2項之剝離方法,甘H —一 其中,氧化 物層的丨享度大於金屬層的膜厚度。 23. 如申請專利範圍第3項之剝離方法,其中,_ t 物層的厚度大於金屬層的膜厚度。 24. 如申請專利範園第4項之剝離方法,其中,氧化 物層的厚度大於金屬層的膜厚度。 25. 如申請專利範圍第2項之剝離方法,其中,提供 在絕緣膜上的元件是發光元件、半導體元件、或液晶兀 件。 26. 如申請專利範圍第3項之剝離方法’其中’提供 在絕緣膜上的元件是發光元件、半導體元件、或液晶兀 件。 2 7 .如申請專利範圍第4項之剝離方法’其中’提供 在絕緣膜上的元件是發光元件、半導體元件、或、液晶元{牛 55- 以怒萏d
TW092118510A 2002-07-16 2003-07-07 Method of manufacturing a semiconductor device TWI272641B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002207540 2002-07-16

Publications (2)

Publication Number Publication Date
TW200402757A true TW200402757A (en) 2004-02-16
TWI272641B TWI272641B (en) 2007-02-01

Family

ID=29774624

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092118510A TWI272641B (en) 2002-07-16 2003-07-07 Method of manufacturing a semiconductor device

Country Status (5)

Country Link
US (3) US7122445B2 (zh)
EP (1) EP1383165B1 (zh)
KR (2) KR20040010186A (zh)
CN (1) CN100392797C (zh)
TW (1) TWI272641B (zh)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2004040648A1 (ja) 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
WO2004064018A1 (ja) 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. 剥離方法及びその剥離方法を用いた表示装置の作製方法
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7229900B2 (en) * 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
US8048251B2 (en) 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
US7601236B2 (en) 2003-11-28 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
CN1894796B (zh) 2003-12-15 2010-09-01 株式会社半导体能源研究所 薄膜集成电路器件的制造方法和非接触薄膜集成电路器件及其制造方法
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
CN1697187B (zh) 2003-12-19 2011-05-04 株式会社半导体能源研究所 半导体集成电路、半导体器件和半导体集成电路的制造方法
US7566010B2 (en) * 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
WO2005076358A1 (en) * 2004-02-06 2005-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP2006049800A (ja) * 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
US7820529B2 (en) 2004-03-22 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing integrated circuit
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7288480B2 (en) * 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
CN101599456B (zh) * 2004-06-24 2011-03-09 株式会社半导体能源研究所 制造薄膜集成电路的方法
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP2006082260A (ja) * 2004-09-14 2006-03-30 Oki Data Corp 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したledヘッド及びこのledヘッドを用いた画像形成装置
TWI372413B (en) 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN101151544B (zh) 2005-03-28 2011-08-03 株式会社半导体能源研究所 半导体器件、其制造方法、及其测量方法
US8253179B2 (en) * 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7588969B2 (en) * 2005-05-31 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7863188B2 (en) 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
EP1760798B1 (en) * 2005-08-31 2012-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7723842B2 (en) * 2005-09-02 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Integrated circuit device
WO2007055299A1 (en) * 2005-11-09 2007-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101293567B1 (ko) * 2006-02-21 2013-08-06 삼성디스플레이 주식회사 표시장치의 제조방법
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
US8048777B2 (en) 2006-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100824880B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824881B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100833738B1 (ko) 2006-11-30 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824902B1 (ko) 2006-12-13 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
US7968382B2 (en) * 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8168511B2 (en) * 2007-09-20 2012-05-01 Sharp Kabushiki Kaisha Display device manufacturing method and laminated structure
US20100253902A1 (en) 2009-04-07 2010-10-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
KR101767035B1 (ko) 2009-10-01 2017-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN113903796A (zh) 2009-10-16 2022-01-07 株式会社半导体能源研究所 逻辑电路和半导体器件
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
TWI568181B (zh) 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
KR101874144B1 (ko) 2011-05-06 2018-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
JP5951351B2 (ja) 2011-05-20 2016-07-13 株式会社半導体エネルギー研究所 加算器及び全加算器
KR101476746B1 (ko) * 2011-09-04 2014-12-29 포항공과대학교 산학협력단 내부식성 모기판을 이용한 플렉서블 금속 기판과 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 금속 기판
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
KR101337515B1 (ko) * 2012-06-13 2013-12-05 한국과학기술연구원 레이저 리프트 오프 방법을 이용한 산화물 박막 소자의 제조 방법 및 이로부터 제조된 산화물 박막 소자
US20140144593A1 (en) * 2012-11-28 2014-05-29 International Business Machiness Corporation Wafer debonding using long-wavelength infrared radiation ablation
US9636782B2 (en) 2012-11-28 2017-05-02 International Business Machines Corporation Wafer debonding using mid-wavelength infrared radiation ablation
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
TWI610374B (zh) 2013-08-01 2018-01-01 格芯公司 用於將搬運器晶圓接合至元件晶圓以及能以中段波長紅外光雷射燒蝕釋出之接著劑
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TWI663722B (zh) 2013-09-06 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 發光裝置以及發光裝置的製造方法
CN104576971A (zh) * 2013-10-24 2015-04-29 胜华科技股份有限公司 可挠式元件及其制造方法
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
WO2015083042A1 (ja) 2013-12-03 2015-06-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
CN104451612A (zh) * 2014-12-31 2015-03-25 长春迪高实业有限公司 透明导电氧化物膜及其制备方法
KR102427672B1 (ko) 2015-08-11 2022-08-02 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
KR102415326B1 (ko) * 2015-10-29 2022-06-30 삼성디스플레이 주식회사 플렉서블 표시 장치 및 플렉서블 표시 장치의 제조 방법
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
CN106449520A (zh) * 2016-10-18 2017-02-22 深圳市华星光电技术有限公司 柔性显示基板制作方法
CN108172543A (zh) * 2018-01-12 2018-06-15 武汉华星光电半导体显示技术有限公司 一种柔性基底的剥离方法以及衬底基板

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3115148B2 (ja) * 1993-03-31 2000-12-04 株式会社東芝 半導体装置の製造方法
WO1995009438A1 (en) * 1993-09-30 1995-04-06 Kopin Corporation Three-dimensional processor using transferred thin film circuits
EP0689085B1 (en) * 1994-06-20 2003-01-29 Canon Kabushiki Kaisha Display device and manufacture method for the same
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
TW309633B (zh) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
CN1495523A (zh) * 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
US6288438B1 (en) * 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP3472417B2 (ja) 1996-10-22 2003-12-02 シャープ株式会社 サイド発光型チップledおよび液晶表示装置
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) * 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
ATE261612T1 (de) * 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
JP3488361B2 (ja) 1997-05-09 2004-01-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
JP3431454B2 (ja) * 1997-06-18 2003-07-28 株式会社東芝 半導体装置の製造方法
KR100271040B1 (ko) * 1997-10-24 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 배선구조 및 그 제조방법(the line structure of the lcd and the method of manufacturing the same)
JPH11135882A (ja) 1997-10-28 1999-05-21 Sharp Corp 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6153495A (en) * 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6319757B1 (en) * 1998-07-08 2001-11-20 Caldus Semiconductor, Inc. Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
US6569595B1 (en) * 1999-02-25 2003-05-27 Kabushiki Kaisha Toshiba Method of forming a pattern
US6410436B2 (en) * 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
JP4037561B2 (ja) * 1999-06-28 2008-01-23 株式会社東芝 半導体装置の製造方法
WO2001009932A1 (fr) * 1999-07-30 2001-02-08 Nippon Sheet Glass Co., Ltd. Procede de decoupage de plaquette de semi-conducteur en puces et structure de rainure formee dans la zone de decoupage
KR100325668B1 (ko) * 1999-09-17 2002-03-06 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
JP4478268B2 (ja) 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
SG148819A1 (en) * 2000-09-14 2009-01-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002124652A (ja) * 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
KR100877708B1 (ko) * 2001-03-29 2009-01-07 다이니폰 인사츠 가부시키가이샤 패턴 형성체의 제조 방법 및 그것에 사용하는 포토마스크
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6593213B2 (en) * 2001-09-20 2003-07-15 Heliovolt Corporation Synthesis of layers, coatings or films using electrostatic fields
DE60325669D1 (de) * 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
WO2004040648A1 (ja) * 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI351566B (en) * 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
TWI272641B (en) 2007-02-01
US20070032042A1 (en) 2007-02-08
US20080206959A1 (en) 2008-08-28
CN1472772A (zh) 2004-02-04
US20040087110A1 (en) 2004-05-06
US7122445B2 (en) 2006-10-17
US7666719B2 (en) 2010-02-23
KR101043663B1 (ko) 2011-06-22
EP1383165B1 (en) 2013-04-17
KR20040010186A (ko) 2004-01-31
KR20110039427A (ko) 2011-04-18
EP1383165A2 (en) 2004-01-21
EP1383165A3 (en) 2005-09-07
US7375006B2 (en) 2008-05-20
CN100392797C (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
TW200402757A (en) Peeling method
US9508620B2 (en) Semiconductor device and manufacturing method thereof
US9608004B2 (en) Semiconductor device and peeling off method and method of manufacturing semiconductor device
TWI289932B (en) Method of transferring a laminate and method of manufacturing a semiconductor device
JP4027740B2 (ja) 半導体装置の作製方法
TW200409183A (en) Semiconductor apparatus and fabrication method of the same
JP2003163337A (ja) 剥離方法および半導体装置の作製方法
TW200409367A (en) Semiconductor device, display device, and light-emitting device, and methods of manufacturing the same
JP2003086356A (ja) 発光装置及び電子機器
JP2006203220A (ja) 剥離方法
JP4567282B2 (ja) 発光装置の作製方法
JP4267394B2 (ja) 剥離方法、及び半導体装置の作製方法
JP4602035B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees