JP2006082260A - 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したｌｅｄヘッド及びこのｌｅｄヘッドを用いた画像形成装置 - Google Patents

半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したｌｅｄヘッド及びこのｌｅｄヘッドを用いた画像形成装置 Download PDF

Info

Publication number
JP2006082260A
JP2006082260A JP2004266834A JP2004266834A JP2006082260A JP 2006082260 A JP2006082260 A JP 2006082260A JP 2004266834 A JP2004266834 A JP 2004266834A JP 2004266834 A JP2004266834 A JP 2004266834A JP 2006082260 A JP2006082260 A JP 2006082260A
Authority
JP
Japan
Prior art keywords
metal
substrate
layer
semiconductor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004266834A
Other languages
English (en)
Inventor
Mitsuhiko Ogiwara
光彦 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Priority to JP2004266834A priority Critical patent/JP2006082260A/ja
Priority to US11/221,754 priority patent/US7432523B2/en
Priority to EP05108378.0A priority patent/EP1635404B1/en
Priority to CN200510104051XA priority patent/CN1750255B/zh
Publication of JP2006082260A publication Critical patent/JP2006082260A/ja
Priority to US12/230,518 priority patent/US7811841B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Abstract

【課題】 半導体薄膜と金属との分子間力を利用した安定なボンディング特性が得られる半導体薄膜と異種基板間の接合形態を提供する。
【解決手段】 半導体薄膜３０４−３０８と、基板１０１上に設けた金属層１０２とを有する。この金属層１０２の上に半導体薄膜３０４−３０８を接合してなる半導体複合装置であり、半導体薄膜と金属層１０２との間に金属層の酸化物を含む領域を有する構造とする。金属層は、Ｐｄ、Ｎｉ及びＡｕからなる群のうちの１つを含む。金属の表面にＰｄ層とＮｉ層のうちのいずれか１つを備える。
【選択図】 図４

Description

本発明は、半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したＬＥＤヘッド及びこのＬＥＤヘッドを用いた画像形成装置に関するものである。
図１１は、ＬＥＤ（発光ダイオード）チップを搭載した従来のＬＥＤユニットの一例を示す斜視図である。図１２は図２０のＬＥＤチップ２００１の一部を示す平面図である。図１３は、図１２の線Ａ−Ａに沿って見た断面図である。ＬＥＤユニット２０００は、図１１に示すように、主に、複数のＬＥＤを配列したＬＥＤチップ２００１との間、ＬＥＤを駆動制御するためのドライバＩＣチップ２００２、ＬＥＤチップとドライバ２００１、ＬＥＤチップとドライバＩＣチップ２００２との間を電気的に接続するためのＬＥＤ／ＩＣ間接続ワイヤ２００３及びユニット基板２００５から構成されている。ＬＥＤチップは図１２に示すように主に、発光部２１０１、個別電極２１０２、ワイヤ接続のための個別電極パッド２１０３から構成される。個別電極パッド２１０３は、例えば、Ａｕ線をワイヤボンドするための十分なスペースを確保する必要があるので、パッドサイズを、例えば、１００×１００μｍ程度に選択する必要がある。１枚のウエハから取れるチップ数がチップコストを決める要因の１つであり、チップの設計では、チップ幅をいかに小さくするかが重要である。したがって、ＬＥＤチップやＩＣチップ上でパッドが占める面積をできるだけ小さくしたり、ワイヤボンディングをなくすことが課題となっていた。
特開平１１―１８６５９８号公報
上記課題を解決する手段として例えば、発光素子を駆動制御するためのドライバＩＣが形成されているＳｉ基板上に、発光素子を含む半導体体薄膜をボンディングし、発光素子とドライバＩＣを金属配線で結線する形態が考えられる。この場合には、半導体薄膜をどのようにして、異種基板上にボンディングするかが課題の１つとなる。
たとえば、発光素子の配列を、その駆動ＩＣが形成されているＳｉ基板上にボンディングする形態では、Ｓｉ基板上に設けた金属層上に発光素子を含む半導体薄膜をボンディングすれば便利であると考えられる。一方、半導体薄膜を異種基板にボンディングする場合には、半導体薄膜と異種基板との間の分子間力を利用したボンディング方法が考えられる。この分子間力（ファンデルワールス力、Ｖａｎｄｅｒ Ｗａａｌｓ ｆｏｒｃｅｓ）を使ったボンディングでは、親水化したボンディング面を密に接して、ボンディング面同士を水素結合によってボンディングさせることが考えられる。しかしながら、金属表面は疎水性であることが多く、半導体薄膜と金属との分子間力を使ったボンディングでは、どのような接触面を準備すればよいか明確ではなかった。
本発明では、半導体薄膜と異種基板間のボンディングにおいて、半導体薄膜と金属との分子間力を利用した安定なボンディング特性が得られるボンディング形態を提供することを目的とする。
本発明の半導体複合装置は、半導体薄膜と、
金属面を有するとともに、前記金属面上に前記半導体薄膜が接合される基板と、
前記半導体薄膜と前記金属面との間に、前記金属面を形成する金属の酸化物を含む領域とを有することを特徴とする。
前記金属面は、基板上に設けられた金属層の表面であることを特徴とする。
金属面は、Ｐｄ、ＮｉＧｅ、Ｐｔ、Ｔｉ、Ｃｒ及びＡｕからなる群のうちの１つを含むことを特徴とする。
金属面にＰｄ層とＮｉ層のうちのいずれか１つを備えたことを特徴とする。
半導体薄膜が基板上に接合してなる半導体複合装置において、
半導体薄膜の基板側表面には第１の金属層を備え、
第２の基板の半導体薄膜側には第２の金属面を備え、
第１の金属層と前記金属面と間に、第１の金属層が含む金属元素の酸化物と、前記金属面が含む金属元素の酸化物を含む領域とを備えていることを特徴とする。
前記金属面は、基板上に設けられた第２の金属層の表面であることを特徴とする。
金属面は、Ｐｄ、ＮｉＧｅ、Ｐｔ、Ｔｉ、Ｃｒ及びＡｕからなる群のうちの１つを含むことを特徴とする。
金属面は、Ｐｄ層又はＮｉ層を含むことを特徴とする。
本発明の別の半導体装置は、第１の基板上に形成した半導体層を第１の基板から剥離してなる半導体薄膜を、第２の基板上に接合してなる半導体複合装置において、
第２の基板に対向する前記半導体薄膜の表面に、第１の金属層を備え、
前記第１の金属層と第２の基板の表面との間に、第１の金属層が含む金属元素の酸化物を含む領域を備えることを特徴とする。
前記第１の金属層は、Ｐｄ、Ｎｉ、Ｇｅ、Ｐｔ、Ｔｉ、Ｃｒ又はＡｕを含むことを特徴とする。
前記第１の金属層の表面に、Ｎｉ層又はＰｄ層を含むことを特徴とする。
本発明のＬＥＤヘッドは前記半導体複合装置を備えることを特徴とする。
前記半導体薄膜には、発光素子と、受光素子と、トランジスタ素子と、回路素子と、集積回路とのうち少なくとも1つが形成されていることを特徴とする。
前記半導体薄膜内に形成された発光素子は、例えば、発光ダイオード（ＬＥＤ）であることを特徴とする。
前記半導体薄膜内に形成された発光素子は、例えば、レーザダイオード（ＬＤ）であることを特徴とする。
前記ＬＥＤヘッドは、前記半導体複合装置が出力する光を調整する光学手段とを備えたことを特徴とする。
本発明のＬＥＤヘッドを用いた画像形成装置は、前記ＬＥＤヘッドと、前記ＬＥＤヘッドにより露光される感光体とを有することを特徴とする。
本発明の半導体複合装置の製造方法は、
第１の基板上に形成した半導体層を第１の基板から剥離してなる半導体薄膜と、第２の基板上に接合してなる半導体複合装置において、
前記半導体薄膜の第２の基板側表面には第１の金属層を設ける工程と、
前記第２の基板の半導体薄膜側には第２の金属層を設ける工程と、
前記第１の金属層と第２の金属層との間に、第１の金属層が含む金属元素の酸化物層と第２の金属層が含む金属元素の酸化物層を含む領域を形成する工程を含むことを特徴とする。
本発明の半導体複合装置の製造方法は、
第１の基板上に形成した半導体層を第１の基板から剥離してなる半導体薄膜が第２の基板上に接合してなる半導体複合装置において、
前記半導体薄膜の第２の基板側表面には第１の金属層を設ける工程と、
前記第１の金属層と、前記第２の基板の表面との間に、第１の金属層が含む金属元素の酸化物を含む領域を形成する工程とを含むことを特徴とする。
本発明の半導体複合装置の製造方法は、
第１の基板上に形成した半導体層を第１の基板から剥離してなる半導体薄膜と、金属層を設けた第２の基板とを接合してなる半導体複合装置の製造方法において、
前記半導体薄膜を、第２の基板上の金属層と接触させる工程と
前記半導体薄膜と前記金属層との間に前記金属の酸化物を含む領域を形成する工程と、
を含むことを特徴とする。
本発明の半導体複合装置の製造方法は、
半導体薄膜と基板のうちの少なくとも一方に金属層を形成する工程と、
前記金属層の金属酸化膜を形成する工程と、
前記金属酸化膜と前記酸化膜の表面に形成された水の層を介して前記半導体薄膜と基板とを密着させる工程と、
前記基板及び半導体薄膜にシンターを施す工程とを有することを特徴とする。
半導体薄膜と、基板上に設けた金属層とを有し、前記金属層の上に前記半導体薄膜を接合してなる半導体複合装置において、前記半導体薄膜と前記金属層との間に前記金属層の酸化物を含む領域を形成したので、ボンディングの際に、半導体薄膜と金属層との間に水分を介在させ、水の表面張力を利用して半導体薄膜と金属層をボンディングする工程において、半導体薄膜と金属層の密着性が向上し、良好なボンディング強度が得られる。
実施の形態１
図１は、本発明の実施の形態１を示す模式図である。図１において、第１の基板１０１は、例えばＳｉ基板であり、この第１の基板１０１の上には金属層１０２を設ける。この金属層１０２は、単層の金属層もしくはいくつかの金属を積層した金属層である。酸化物層１０３は、金属層１０２の元素を含む酸化物層および第２の材料からなる半導体薄膜１０４の元素を含む酸化物層である。半導体薄膜層１０４は、例えば、ＩＩＩ−Ｖ族元素から構成される化合物半導体薄膜層であり、半導体エピタキシャル層の単層または積層である。酸化物層１０３は、金属層側に金属元素を含む金属酸化物層を、また、半導体薄膜側に半導体薄膜を構成する元素を含む酸化物層を有している。
図２は、例えば、第２の基板から剥離された半導体薄膜１０４の構成例を示す。図２において、第１のコンタクト層２０１は、例えばｎ型ＧａＡｓ層である。第１のクラッド層２０２は、例えばｎ型ＡｌｘＧａ１−ｘＡｓ層である。活性層２０３は、例えばｎ型ＡｌｙＧＡ１−ｙＡｓ層である。第２のクラッド層２０４は、例えばｐ型ＡｌｚＧａ１−ｚＡｓ層である。第２のコンタクト層２０５は、例えばｐ型ＧａＡｓ層である。ここで、ｘ、ｙ、ｚの関係は、１≧ｘ、ｚ＞ｙ≧０である。
図３（ａ）から図３（ｅ）は、層３０４−３０８からなる半導体薄膜を形成する工程の一例を示している。図３（ａ）において、基板３０１は、例えば、ＧａＡｓ基板であり、バッファ層３０２は、例えば、ＧａＡｓバッファー層である。剥離層３０３は、半導体薄膜層と選択的なエッチングが可能であり、例えば、ＡｌＡｓ層を示している。
図３（ｂ）に示すように、エッチングマスク３１１を半導体エピタキシャル基板上に設け、半導体薄膜層を複数の個別領域に分割するためのメサエッチング溝３１２を形成する。このメサエッチング溝３１２は少なくとも剥離層３０３が露出する深さとする。次に、図３（ｃ）に示すように、個別の半導体薄膜層を剥離するための剥離層エッチングを行なう。エッチング液としては、例えば１０％ＨＦ（弗化水素）を使うことができる。その他、半導体薄膜層／剥離層が選択エッチング可能な酸を用いてもよい。次に半導体薄膜を、金属層／金属酸化層を設けた別の基板、例えば金属層／金属酸化層を設けたＳｉ基板上にボンディングする（図３（ｄ））。
ここで、金属層は、例えば、Ｐｄ層、Ｎｉ層、Ａｕ、Ｇｅ、Ｐｔ、Ｔｉ、Ｃｒのいずれかを１つ以上含む単層または積層若しくは合金層を含む金属層、又はＰｄ層でコーティングしたＡｕを含む金属層、又はＮｉ層でコーティングしたＡｕを含む金属層などを使うことができる。Ａｕは酸化されにくいので、金属層がＡｕの場合は、非常に薄い（例えば、３―５ｎｍ）酸化膜または酸素を吸着した非常に薄い（例えば、３―５ｎｍ）Ａｕの膜或いはこれらの複合層が生成される。金属層１０２の表面に酸素プラズマを照射し、金属表面に金属の酸化物を含む薄い酸化層を形成する。金属層の表面が金属で覆われている状態では、表面が疎水性であり、水分をはじいてしまう。しかし、最表面に金属層の酸化物層を薄く形成したため表面は親水性となり、よく濡れた状態ができ、半導体薄膜がボンディング領域に極めて良好に密着する状態を準備することができる。酸素原子は水分子と親和性が高いので、金属酸化物表面の酸化原子に水の分子が吸着するものと考えられる。金属層としては、上記金属の他にアルミも使用できる。ただし、アルミは一般的に表面が平坦化されにくいので、成膜条件を工夫して表面を平坦化するか、成膜後に表面の平坦化処理をするのが好ましい。
金属酸化層１０３の厚さには特別の制限を設けなくともよいが、例えば半導体薄膜の裏面と金属層の間で電気的なコンタクトを形成する場合には、例えば１−１０ｎｍの範囲が好適である。これは、以下の理由による。半導体薄膜の裏面と金属層の間で電気的なコンタクトを形成する場合には、後述のように、半導体薄膜をボンディングした後、シンターを実施することにより、ボンディング界面付近の原子が移動する。シンターは、１００−４００℃にて、０．５−５時間行う。コンタクトを形成する際に、酸化層１０３が厚い場合は、酸化層を通して半導体薄膜層の原子や金属層の原子が酸化層を通過しない。したがって、相互に反応しないから、低抵抗のコンタクトを形成し難いためである。
次に、例えば、水分を介して、半導体薄膜と金属層／金属酸化層を密着させてＶＤＷＢ（Ｖａｎｄｅｒ Ｗａａｌｓ Ｂｏｎｄｉｎｇ）を行なう。次に、半導体薄膜上の支持体３１１を除去する（図３（ｅ））。
図４は、図３（ｅ）の状態から、例えば、２００℃／１ｈで、更にシンターを施した後の、半導体薄膜と金属層／金属酸化層のボンディング界面付近の状態を模式的に描いたものである。シンターを行う温度は、金属層１０３の融点よりも低い温度（例えば、Ａｕは１０６４℃）である。金属と化合した酸化物分子あるいは酸素原子が金属中で拡散可能な温度及び時間を必要とする。図４に示すように、半導体薄膜のコンタクト層３０４と金属層１０２との間の金属酸化層１０３及びコンタクト層３０４表面の酸化層中に、金属層１０２表面付近の金属が拡散し、金属／半導体反応領域４１０を形成する。それにより、半導体薄膜と金属層間のボンディングが強固になるとともに、半導体薄膜と金属層間に低抵抗の電気的コンタクトが形成される。
実施の形態１によれば、半導体薄膜を、異種基板上に金属層を介してボンディングする場合に、金属層表面に金属の酸化層を設ける。これにより、ボンディングの際に、半導体薄膜と金属層との間に水分を介在させ、水の表面張力を利用して半導体薄膜と金属層をボンディングする工程において、半導体薄膜と金属層の密着性が向上し、良好なボンディング強度が得られる。また、金属酸化層を設けることによって、半導体薄膜のコンタクト層（ボンディング層）と金属間の反応が緩和され、反応の進行によって形成されるヴォイドを低減するように制御でき、信頼性の高いボンディング界面が実現する。尚、本実施の形態では、半導体基板としてＳｉ基板を用いる例を説明したが、これに代えてＧａＡｓ基板等の半導体基板、セラミックあるいはガラスなどの絶縁基板、銅板、ステンレス板又はアルミニウム板等の金属からなる導電性基板を用いることができる。基板として金属基板を用いた場合は、この上に新たに金属層を形成して酸化することなく、基板の表面に、例えば、ナノオーダのラフネスを準備して、基板自身を酸化しても良い。
実施の形態２
図５は実施の形態２を示す。基板１０１は、例えばＳｉ基板であり、このＳｉ基板１０１の上に金属層１０２を形成し、更に、金属層１０２の表面には、金属層１０２の酸化層１０３を形成する。半導体薄膜１０４のコンタクト層下に設けた金属層５０１の下面には、金属酸化層５０２を形成する。実施の形態１との相違点は、半導体薄膜１０４側にも金属／金属酸化層を設けた点である。
金属層５０１には、例えば、ＰｄゃＡｕＧｅ、Ｎｉ、Ｐｔ、Ｔｉを含む金属層、Ｎｉ層、ＰｄまたはＮｉ層で被覆されたＡｕを含む金属層などを使うことができる。金属酸化層５０２は、実施の形態１で説明したように、例えば、酸素プラズマ照射によって形成することができる。金属酸化層５０２の厚さは、実施の形態１と同様、半導体薄膜／金属層のボンディング界面で電気的なコンタクトを形成する場合には、１−１０ｎｍの範囲で形成することが望ましい。
図６は、図５の状態のものに対してシンター（例えば２００℃／１ｈ）を実施した後のボンディング界面付近の反応状態を示している。図６において、酸化層１０３と酸化層５０２の内部を金属が相互に拡散し、金属／金属の反応領域６１０が形成されている。
実施の形態２では、実施の形態１に加えて、半導体薄膜側にも金属層／金属酸化層を形成したので、より密着性の高い接合界面が得られ、実施の形態１に加えて、半導体薄膜／金属間のコンタクト抵抗がより低い状態を実現できる。また、金属供給源が、半導体薄膜側と基板側の双方に存在しているので、金属酸化層内の金属の充分な拡散が実現され、強固なボンディングが得られると同時にヴォイドが形成されない。
実施の形態３
図７は実施の形態３を示す。実施の形態３が、実施の形態１と異なる点は、半導体薄膜１０４側に金属層５０１／金属酸化層５０２を設けたことである。図７において、異種基板１０１は、例えばＳｉ基板である。図８は、図７に示す形態のものに対して、シンター（例えば５００℃／１０分）を実施した後のボンディング界面付近の状態を模式的に示す。金属層が酸化層内を拡散し、基板との間で金属化合物７１０が形成されている。
実施の形態３によれば、半導体薄膜側に金属層５０１／金属酸化層５０２を設けたので、より高温でシンター処理をすることができ、半導体薄膜／金属層間のコンタクト抵抗をより一層低減することができる。また、金属／Ｓｉ間にはシリサイドが形成され強固なボンディングが得られる。
図９は、本発明の半導体装置を搭載したＬＥＤヘッドを説明するためのＬＥＤヘッドの横断面図である。図９において、ＬＥＤヘッド１００は、ベース部材１０１とこの上に固定されたＬＥＤユニット１０２とを有する。このＬＥＤユニット１０２は、前述の実施の形態１から実施の形態３で説明した各種ＬＥＤ／ドライバ複合チップのいずれかが使用される。したがって、その発光部１０２ａとしては、前述のＬＥＤエピフィルムが使用され、多数の発光素子が直線上に並んでいる。この発光部１０２ａの発光部の上方には、発光部から出た光を集光する光学素子としてのロッドレンズアレイ１０３が配設されている。ロッドレンズアレイ１０３は、発光素子の列に沿って、ロッド状の光学レンズを多数配列した配列されたものであり、光学素子ホルダに相当するレンズホルダ１０４によって所定位置に保持されている。
レンズホルダ１０４は、図９に示すように、ベース部材１０１及びＬＥＤユニット１０２を覆うように形成されている。そして、ベース部材１０１、ＬＥＤユニット１０２、レンズホルダ１０４は、ベース部材１０１及びレイズホルダ１０４に形成された開口部１０１ａ及び１０４ａを介して配設されるクランパ１０５によって一体的に挟持される。
したがって、発光部１０２ａで発生した光は、ロッドレンズアレイ１０３を通して所定の外部部材に照射される。このＬＥＤヘッド１００は、例えば、電子写真画像形成装置や電子写真コピー装置等の露光装置として使用される。
上述のＬＥＤヘッド１００では、ＬＥＤユニット１０２として、前述の実施の形態で示したＬＥＤ／トライバＩＣ複合チップのいずれかが使用されるため、コンパクトで高品質、更には大幅な材料コストの低減が実現可能なＬＥＤヘッドを提供することができる。
図１０は、本発明の半導体複合装置を利用したＬＥＤヘッドを組み込んだ画像形成装置を示す。図１０において、画像形成装置２００は、イエロー、マゼンタ、シアン及びブラックの各画像を、それぞれ形成するプロセスユニット２０１−２０４を有し、これらが記録媒体２０５の搬送経路の上流側から順に配置されている。これらプロセスユニット２０１−２０４の内部構成は共通なので、例えば、シアンのプロセスユニット２０３を例にとり、説明する。
プロセスユニット２０３には、像担持体としての感光体ドラム２０３ａが矢印方向に回転可能に配置され、この感光体ドラム２０３ａの周囲には、その回転方向の上流から順に、感光体ドラム２０３ａの表面に電荷を供給して帯電させる帯電装置２０３ｂ、帯電された感光体ドラム２０３ａの表面に選択的に光を照射して静電潜像を形成する露光装置２０３ｃが配設される。更に、静電潜像が形成された感光体ドラム２０３ａの表面にシアンのトナーを付着させてトナー像を発生させる現像装置２０３ｄと、感光体ドラム２０３ａ上のトナーのトナー像を転写した際に残留したトナーを除去するクリーニング装置２０３ｅが配設される。なお、これら各装置に使用されるドラムまたはローラは、図示しない駆動源からギヤなどを経由して伝達される動力により回転する。
画像形成装置２００は、その下部に、紙などの記録媒体２０５を堆積した状態で収納する用紙カセット２０６を装着し、その上方には記録媒体２０５を１枚ずつ分離させて搬送するホッピングローラ２０７が配設されている。更に、記録媒体２０５の搬送方向において、ホッピングローラ２０７の下流側にはピンチローラ２０８、２０９と共に記録媒体２０５を挟持することによって、記録媒体２０５を搬送する搬送ローラ２１０及び記録媒体２０５の斜行を修正し、プロセスユニット２０１に搬送するレジストローラ２１１を配設している。これらのホッピングローラ２０７、搬送ローラ２１０及びレジストローラ２１１は、図示されない駆動源からギヤ等を介して伝達される動力により回転する。
プロセスユニット２０１−２０４の各感光体ドラムに対向する位置には、それぞれ半導電性のゴム等により形成された転写ローラ２１２が配設されている。これら転写ローラ２１２には感光体ドラム２０３ａ上に付着されたトナーによるトナー像を、記録媒体２０５に転写する際、感光体ドラム２０１ａ−２０４ａの表面電位とこれら各転写ローラ２１４の表面電位に差を持たせるための電位が印加される。
定着装置２１３は加熱ローラとバックアップローラとを有し、記録媒体２０５上に転写されたトナーを加圧及び加熱することにより、トナー像を定着する。この下流の排出ローラ２１４、２１５は定着装置２１３から排出された記録媒体２０５を、排出部のピンチローラ２１６、２１７と共に挟持し、スタッカ部２１８に搬送する。これら定着装置２１３、排出ローラ２１４等は図示しない駆動源からギヤ等を経由して伝達される動力により回転される。ここで利用される露光装置２０３ｃには、前述のＬＥＤヘッドが用いられる。
上記構成の画像記録装置の動作を説明する。まず、用紙カセット２０６に堆積した状態で収納されている記録媒体２０５がホッピングローラ２０７によって、上から１枚ずつ分離されて搬送される。続いて、この記録媒体２０５は、搬送ローラ２１０、レジストローラ２１１及びピンチローラ２０８、２０９に挟持されて、プセスユニット２０１の感光体ドラム２０１ａと転写ローラ２１２の間に搬送される。その後、記録媒体２０５は、感光体ドラム２０１ａと転写ローラ２１２に挟持され、その記録面にトナー像が転写されると同時に感光体ドラム２０１ａの回転によって搬送される。
また、同様に、記録媒体はプロセスユニットを通過する。各露光装置２０１ｃ−２０４ｃでは、対応の色の静電潜像を形成し、現像装置２０１ｄ−２０４ｄによって静電潜像をトナー像に現像する。記録媒体２０５がプロセスユニット２０２−２０４を順次通過する過程で、各色のトナー像が、記録媒体２０５の記録面に順次重ね合せて転写される。そして、記録媒体２０５は、定着装置２１３へ入り、トナー像が定着された後、排出ローラ２１４、２１５及びピンチローラ２１６、２１７に挟持されて、画像記録装置２００の外部のスタッカ部２１８へ排出される。以上の過程を経て、カラー画像が記録媒体２０５上に形成される。
本発明の実施の形態１を示す模式図である。 例えば、第１の基板から剥離された半導体薄膜の構成例を示す。 層３０４−３０８からなる半導体薄膜を形成する工程の一例を示す。 層３０４−３０８からなる半導体薄膜を形成する工程の一例を示す。 層３０４−３０８からなる半導体薄膜を形成する工程の一例を示す。 層３０４−３０８からなる半導体薄膜を形成する工程の一例を示す。 層３０４−３０８からなる半導体薄膜を形成する工程の一例を示す。 図３（ｅ）の状態から、シンターを施した後の、半導体薄膜と金属層／金属酸化層のボンディング界面付近の状態を示す。 実施の形態２を示す。 図５の状態のものに対してシンターを実施した後のボンディング界面付近の反応状態を示す。 実施の形態３を示す。 図７に示す形態のものに対して、シンターを実施した後のボンディング界面付近の状態を模式的に示す。 本発明の半導体装置を搭載したＬＥＤヘッドを説明するためのＬＥＤヘッドの横断面図である。 本発明の半導体複合装置を利用したＬＥＤヘッドを組み込んだ画像形成装置を示す。 ＬＥＤチップを搭載した従来のＬＥＤユニットの一例を示す斜視図である。 図１１のＬＥＤチップ２００１の一部を示す平面図である。 図１２の線Ａ−Ａに沿って見た断面図である。
符号の説明
１０３ 金属酸化層、
１０２ 金属層、
３０４ コンタクト層、
４１０ 金属/半導体反応領域、
５０１ 金属層、
５０２ 金属酸化層、
６１０ 金属/金属反応領域、
７１０ 金属化合物。

Claims (21)

  1. 半導体薄膜と、
    金属面を有するとともに、前記金属面上に前記半導体薄膜が接合される基板と、
    前記半導体薄膜と前記金属面との間に前記金属面を形成する金属の酸化物を含む領域とを有することを特徴とする半導体複合装置。
  2. 前記金属面は、基板上に設けられた金属層の表面であることを特徴とする請求項１に記載の半導体複合装置。
  3. 前記金属面は、Ｐｄ、Ｎｉ、Ｇｅ、Ｐｔ、Ｔｉ、Ｃｒ及びＡｕからなる群のうちの１つを含むことを特徴とする請求項１に記載の半導体複合装置。
  4. 前記金属面にＰｄ層とＮｉ層のうちのいずれか１つを備えたことを特徴とする請求項２に記載の半導体複合装置。
  5. 半導体薄膜が基板上に接合してなる半導体複合装置において、
    前記半導体薄膜の基板側表面には第１の金属層を備え、
    前記基板の半導体薄膜側には金属面を備え、
    前記第１の金属層と前記金属面との間に、第１の金属層が含む金属元素の酸化物と、前記金属面が含む金属元素の酸化物とを含む領域を備えていることを特徴とする半導体複合装置。
  6. 前記金属面は、基板上に設けられた第２の金属層の表面であることを特徴とする請求項５に記載の半導体複合装置。
  7. 前記金属面は、Ｐｄ、Ｎｉ、Ｇｅ、Ｐｔ、Ｔｉ、Ｃｒ及びＡｕからなる群のうちの１つを含むことを特徴とする請求項５に記載の半導体複合装置。
  8. 前記金属面は、Ｐｄ層又はＮｉ層を含むことを特徴とする請求項５に記載の半導体複合装置。
  9. 第１の基板上に形成した半導体層を第１の基板から剥離してなる半導体薄膜が第２の基板上に接合してなる半導体複合装置において、
    第２の基板に対向する前記半導体薄膜の表面に、第１の金属層を備え、
    前記第１の金属層と、前記第２の基板の表面との間に、第１の金属層が含む金属元素の酸化物を含む領域を備えることを特徴とする半導体複合装置。
  10. 前記第１の金属層は、Ｐｄ、Ｎｉ、Ｇｅ、Ｐｔ、Ｔｉ、Ｃｒ又はＡｕを含むことを特徴とする請求項９に記載の半導体複合装置。
  11. 前記第１の金属層の表面に、Ｎｉ層又はＰｄ層を含むことを特徴とする請求項９に記載の半導体複合装置。
  12. 前記半導体薄膜には、発光素子と、受光素子と、トランジスタ素子と、回路素子と、集積回路の少なくとも1つが形成されていることを特徴とする請求項１から請求項１１のいずれかに記載の半導体複合装置。
  13. 前記発光素子が発光ダイオード（ＬＥＤ）であることを特徴とする請求項１２に記載の半導体複合装置。
  14. 前記発光素子がレーザダイオード（ＬＤ）であることを特徴とする請求項１２に記載の半導体複合装置。
  15. 請求項１に記載の半導体複合装置を備えたことを特徴とするＬＥＤヘッド。
  16. 請求項１３に記載の半導体複合装置と、
    前記半導体複合装置が出力する光を調整する光学手段とを備えたことを特徴とするＬＥＤヘッド。
  17. 請求項１２に記載のＬＥＤヘッドと、
    前記ヘッドにより露光される感光体とを有することを特徴とする画像形成装置。
  18. 第１の基板上に形成した半導体層を第１の基板から剥離してなる半導体薄膜と、金属層を設けた第２の基板とを接合してなる半導体複合装置の製造方法において、
    前記半導体薄膜を、第２の基板上の金属層と接触させる工程と
    前記半導体薄膜と前記金属層との間に前記金属の酸化物を含む領域を形成する工程と、
    を含むことを特徴とする半導体複合装置の製造方法。
  19. 第１の基板上に形成した半導体層を第１の基板から剥離してなる半導体薄膜と、第２の基板上に接合してなる半導体複合装置の製造方法において、
    前記半導体薄膜の第２の基板側表面には第１の金属層を設ける工程と、
    前記第２の基板の半導体薄膜側には第２の金属層を設ける工程と、
    前記第１の金属層と第２の金属層との間に、第１の金属層が含む金属元素の酸化物層と、第２の金属層が含む金属元素の酸化物層とを含む領域を形成する工程と
    を含むことを特徴とする半導体複合装置の製造方法。
  20. 第１の基板上に形成した半導体層を第１の基板から剥離してなる半導体薄膜を、第２の基板上に接合してなる半導体複合装置の製造方法において、
    前記半導体薄膜の第２の基板側表面には第１の金属層を設ける工程と、
    前記第１の金属層と、前記第２の基板の表面との間に、第１の金属層が含む金属元素の酸化物を含む領域を形成する工程とを含むことを特徴とする半導体複合装置の製造方法。
  21. 半導体薄膜と基板のうちの少なくとも一方に金属層を形成する工程と、
    前記金属層の金属酸化膜を形成する工程と、
    前記金属酸化膜と前記酸化膜の表面に形成された水の層を介して前記半導体薄膜と基板とを密着させる工程と、
    前記基板及び半導体薄膜にシンターを施す工程とを有することを特徴とする半導体複合装置の製造方法。
JP2004266834A 2004-09-14 2004-09-14 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したｌｅｄヘッド及びこのｌｅｄヘッドを用いた画像形成装置 Pending JP2006082260A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004266834A JP2006082260A (ja) 2004-09-14 2004-09-14 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したｌｅｄヘッド及びこのｌｅｄヘッドを用いた画像形成装置
US11/221,754 US7432523B2 (en) 2004-09-14 2005-09-09 Semiconductor composite device, LED head that employs the semiconductor composite device, and image forming apparatus that employs the LED head
EP05108378.0A EP1635404B1 (en) 2004-09-14 2005-09-13 Semiconductor composite device, method for manufacturing the semiconductor composite device, LED head that employs the semiconductor composite device, and image forming apparatus that employs the LED head
CN200510104051XA CN1750255B (zh) 2004-09-14 2005-09-14 半导体复合器件及其制造方法、led头和图像形成设备
US12/230,518 US7811841B2 (en) 2004-09-14 2008-08-29 Semiconductor composite device, method for manufacturing the semiconductor composite device, LED head that employs the semiconductor composite device, and image forming apparatus that employs the LED head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004266834A JP2006082260A (ja) 2004-09-14 2004-09-14 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したｌｅｄヘッド及びこのｌｅｄヘッドを用いた画像形成装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010126203A Division JP5467579B2 (ja) 2010-06-01 2010-06-01 半導体複合装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006082260A true JP2006082260A (ja) 2006-03-30

Family

ID=35457561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004266834A Pending JP2006082260A (ja) 2004-09-14 2004-09-14 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したｌｅｄヘッド及びこのｌｅｄヘッドを用いた画像形成装置

Country Status (4)

Country Link
US (2) US7432523B2 (ja)
EP (1) EP1635404B1 (ja)
JP (1) JP2006082260A (ja)
CN (1) CN1750255B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205838A (ja) * 2009-03-02 2010-09-16 Stanley Electric Co Ltd 半導体発光装置の製造方法及び半導体発光装置
JP2010212732A (ja) * 2010-06-01 2010-09-24 Oki Data Corp 半導体複合装置の製造方法
KR20130104610A (ko) * 2012-03-14 2013-09-25 삼성전자주식회사 발광소자 모듈을 위한 발광소자 접합 방법
US11652196B2 (en) 2019-10-15 2023-05-16 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242025B2 (en) * 2006-01-16 2012-08-14 Panasonic Corporation Method for producing semiconductor chip, and field effect transistor and method for manufacturing same
CN102253585A (zh) * 2010-05-20 2011-11-23 鸿富锦精密工业（深圳）有限公司 投影屏幕、投影系统及该投影屏幕的制造方法
US9360623B2 (en) * 2013-12-20 2016-06-07 The Regents Of The University Of California Bonding of heterogeneous material grown on silicon to a silicon photonic circuit
DE102019216302A1 (de) * 2019-10-23 2021-04-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur montage eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182217A (ja) 1985-02-08 1986-08-14 Toshiba Corp ウエハ接着方法
US5473192A (en) 1993-05-04 1995-12-05 Motorola, Inc. Unitary silicon die module
US5798537A (en) * 1995-08-31 1998-08-25 Kabushiki Kaisha Toshiba Blue light-emitting device
JP4118370B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 反射ｐ電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6816355B2 (en) * 2001-09-13 2004-11-09 Seiko Epson Corporation Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus
CN1198339C (zh) 2002-04-04 2005-04-20 国联光电科技股份有限公司 发光二极管的结构及其制造方法
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4179866B2 (ja) * 2002-12-24 2008-11-12 株式会社沖データ 半導体複合装置及びｌｅｄヘッド
JP4326889B2 (ja) * 2003-09-11 2009-09-09 株式会社沖データ 半導体装置、ｌｅｄプリントヘッド、画像形成装置、及び半導体装置の製造方法
TWI372462B (en) * 2003-10-28 2012-09-11 Semiconductor Energy Lab Method for manufacturing semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205838A (ja) * 2009-03-02 2010-09-16 Stanley Electric Co Ltd 半導体発光装置の製造方法及び半導体発光装置
JP2010212732A (ja) * 2010-06-01 2010-09-24 Oki Data Corp 半導体複合装置の製造方法
KR20130104610A (ko) * 2012-03-14 2013-09-25 삼성전자주식회사 발광소자 모듈을 위한 발광소자 접합 방법
KR101873220B1 (ko) * 2012-03-14 2018-07-05 삼성전자주식회사 발광소자 모듈을 위한 발광소자 접합 방법
US11652196B2 (en) 2019-10-15 2023-05-16 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof

Also Published As

Publication number Publication date
CN1750255B (zh) 2010-05-05
EP1635404B1 (en) 2014-01-08
EP1635404A2 (en) 2006-03-15
US20090004811A1 (en) 2009-01-01
EP1635404A3 (en) 2011-03-09
US20060054920A1 (en) 2006-03-16
US7432523B2 (en) 2008-10-07
CN1750255A (zh) 2006-03-22
US7811841B2 (en) 2010-10-12

Similar Documents

Publication Publication Date Title
JP4906256B2 (ja) 半導体複合装置の製造方法
JP5599916B2 (ja) 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置
JP5415191B2 (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
JP5132725B2 (ja) 半導体装置の製造方法
JP4636501B2 (ja) 半導体装置、プリントヘッド及び画像形成装置
JP4326889B2 (ja) 半導体装置、ｌｅｄプリントヘッド、画像形成装置、及び半導体装置の製造方法
US20080023716A1 (en) Semiconductor combined device, light emitting diode head, and image forming apparatus
US7811841B2 (en) Semiconductor composite device, method for manufacturing the semiconductor composite device, LED head that employs the semiconductor composite device, and image forming apparatus that employs the LED head
JP4672329B2 (ja) 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法
JP4663357B2 (ja) 半導体装置
JP2005093649A (ja) 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置
JP2004179641A (ja) 半導体装置、光プリントヘッド、及び画像形成装置
JP4731949B2 (ja) 半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置
JP4326884B2 (ja) 半導体装置、ｌｅｄヘッド、及び画像形成装置
JP4662798B2 (ja) 半導体複合装置、プリントヘッド、及び画像形成装置
JP4916120B2 (ja) 半導体複合装置、半導体複合装置の製造方法、ｌｅｄヘッド、及び画像形成装置
JP2013211355A (ja) ３端子発光素子、３端子発光素子アレイ、プリントヘッドおよび画像形成装置
JP5467579B2 (ja) 半導体複合装置の製造方法
JP2005167062A (ja) 半導体装置、ｌｅｄヘッド、及びプリンタ
JP2010034100A (ja) 半導体装置、プリントヘッド及び画像形成装置
JP5008264B2 (ja) 半導体装置、ｌｅｄヘッド及びそれを用いた画像形成装置
JP2019029473A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601