CN1750255A - 半导体复合器件及其制造方法、led头和图像形成设备 - Google Patents

半导体复合器件及其制造方法、led头和图像形成设备 Download PDF

Info

Publication number
CN1750255A
CN1750255A CNA200510104051XA CN200510104051A CN1750255A CN 1750255 A CN1750255 A CN 1750255A CN A200510104051X A CNA200510104051X A CN A200510104051XA CN 200510104051 A CN200510104051 A CN 200510104051A CN 1750255 A CN1750255 A CN 1750255A
Authority
CN
China
Prior art keywords
metal
substrate
thin film
semiconductive thin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510104051XA
Other languages
English (en)
Other versions
CN1750255B (zh
Inventor
荻原光彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Publication of CN1750255A publication Critical patent/CN1750255A/zh
Application granted granted Critical
Publication of CN1750255B publication Critical patent/CN1750255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

一种半导体复合器件包括半导体薄膜(104)和形成在基板(101)上的金属层。将半导体薄膜(104)结合到形成在基板(101)上的金属层。在半导体薄膜(104)和金属表面之间形成一个区域，且该区域包含形成金属表面的金属的氧化物。金属表面是提供在基板上的金属层的表面。该金属表面包含选自由Pd、Ni、Ge、Pt、Ti、Cr和Au构成的组中的元素。金属表面涂布有Pd层或者是Ni层。

Description

半导体复合器件及其制造方法、LED头和图像形成设备
技术领域
本发明涉及一种半导体复合器件(composite device)、该半导体复合器件的制造方法、使用该半导体复合器件的LED头和使用该LED头的图像形成设备。
背景技术
图11是其上装配有LED芯片的常规发光二极管(LED)单元2000的透视图。
图12是说明LED芯片2001的一部分的顶视图。
图13是沿着图12的线A-A得到的截面图。
参考图11，LED单元2000主要包括多个LED芯片2001、多个驱动器IC芯片2002、连接在LED芯片2001和驱动器IC芯片2002之间的引线2003和单元基板2005。参考图12，LED芯片2001包括发光元件2101、用于发光元件2101的电极2102和用于引线的电极垫2103。电极垫2103应当具有用于可靠的金引线键合的足够面积。因此，选择焊垫的尺寸约为100×100μm。芯片的成本由一片半导体晶片得到的芯片数量确定。因而，小的芯片宽度是主要的因素。存在焊垫仅占用小面积且不需要引线键合的半导体器件如LED芯片和IC芯片的需要。
解决前述问题的一种方式是将半导体薄膜结合到Si基板上，其中形成驱动器IC用于可控地驱动发光元件，并借助金属引线将半导体薄膜电连接到驱动器IC上。在这种情况下，关键一点是其中将半导体薄膜结合到与半导体薄膜不同类型的基板上的方式。
对于其中发光芯片结合到其上制备有驱动器IC的Si基板上的类型，可将半导体薄膜常规地结合到形成于Si基板上的金属层上。对于半导体薄膜结合到与薄膜半导体不同类型的基板上的类型，可常规地使用结合方法，其利用作用在半导体薄膜和与薄膜半导体不同类型的基板的原子或分子之间的范德瓦耳斯力(Van der Waals force)。然而，对于基于范德瓦耳斯力的结合，半导体薄膜和基板的表面制作成亲水的，然后放置在一起，以便由于氢键合而使表面相互结合。然而，金属表面常是憎水的，因此还不知道何种的类型表面类型是最适当的。
发明内容
本发明的目的在于提供一种结合，其通过利用半导体表面和金属表面之间的范德瓦耳斯力提供了良好的、可靠的结合性质。
一种半导体复合器件包括半导体薄膜(104)、基板(101)和区域(102、103)。基板(101)包括将半导体薄膜(104)结合到其上的金属表面(102)。区域(102、103)包含形成金属表面(102)的金属的氧化物(103)。区域(102、103)位于半导体薄膜(104)和金属表面(102)之间。
金属表面(102)是提供在基板(101)上的金属层(102)的表面。
金属表面(501)包含选自由Pd、Ni、Ge、Pt、Ti、Cr和Au构成的组中的元素。
金属层是Pd层的表面或者是Ni层的表面。一种半导体复合器件包括基板和结合到基板的半导体薄膜。第一金属层(501)形成在半导体薄膜(104)的表面上，半导体薄膜(104)的表面面向基板(101)。金属表面(102)形成在基板(101)的表面上，基板(101)的表面面向半导体薄膜(104)。区域(610)形成在第一金属层(501)和金属表面(102)之间。该区域包含形成第一金属层(501)的金属元素的氧化物(502)和形成金属表面(102)的金属元素的氧化物(103)。
金属表面(102)是Pd层或者Ni层。金属表面(102)包含选自由Pd、Ni、Ge、Pt、Ti、Cr和Au构成的组中的元素。
金属表面(102)是Pd层的表面或者是Ni层的表面。
一种半导体复合器件包括与第一基板分离且然后结合到第二基板(101)的半导体薄膜(104)。该器件包括第一金属层(501)和区域(710)。第一金属层(501)形成在半导体薄膜(104)的表面上，第一金属层(501)面向第二基板(101)。区域(710)包含形成第一金属层(501)的金属的氧化物(710)，区域(710)位于第一金属层(501)和第二基板(101)的表面之间。
第一金属层(501)包含选自由Pd、Ni、Ge、Pt、Ti、Cr和Au构成的组中的元素。
第一金属层(501)涂布有Pd层或Ni层。
半导体薄膜(104)包括发光元件、光接收元件、晶体管、电路元件和集成电路中的至少一种。
发光元件可以是发光二极管(LED)。
发光二极管可以是激光二极管(LD)。
一种LED头结合了前述的半导体复合器件。
一种LED头结合了该半导体复合器件。光学器件(103)，调节从半导体复合器件发出的光。
一种图像形成设备结合了该LED头。光电导体(201a-204a)由LED头(100)曝光。
一种方法用于制造半导体复合器件，其中半导体薄膜与第一基板分离，且结合到包括形成于其上的金属层的第二基板。该方法包括如下步骤：
使半导体薄膜(104)与形成在第二基板(101)上的金属层接触；以及
形成区域，该区域包含该金属层的金属元素的氧化物，该区域位于半导体薄膜和该金属层之间。
一种方法用于制造半导体复合器件，其中半导体薄膜与第一基板分离，且结合到第二基板。该方法包括如下步骤：
在半导体薄膜(104)的表面上形成第一金属层(501)，该表面面向第二基板(101)；
在第二基板(101)上形成第二金属层，该第二金属层面向半导体薄膜(104)；以及
形成区域(610)，该区域包含第一金属层(501)的金属元素的氧化物(502)和第二金属层(102)的金属元素的氧化物(103)，区域(610)位于第一金属层(501)和第二金属层(102)之间。
一种方法用于制造半导体复合器件，其中半导体薄膜与第一基板分离，且结合到第二基板。该方法包括如下步骤：
在半导体薄膜(104)的表面上形成第一金属层(501)，该表面面向第二基板(101)；以及
形成区域(710)，该区域包含第一金属层(501)的金属元素的氧化物，区域(710)位于第一金属层(501)和第二基板(101)的表面之间。
一种方法用于制造半导体复合器件。该方法包括如下步骤：
在半导体薄膜(104)和基板(101)中至少一个上形成金属层(501或102)；
形成该金属层(501或102)的元素的金属氧化物(502或103)；以及
在金属氧化物(502或103)上形成一层水，并用该层水使半导体薄膜(104)与基板(101)良好接触，该层水位于半导体薄膜(104)与基板(101)之间。
自下文给出的详细描述，本发明适用性的进一步范围将变得显而易见。然而，应当理解，仅作为说明给出了表示本发明优选实施例的详细描述和具体的实例，所以对于本领域技术人员在本发明的精神和范围之内的各种改变和变型自该详细的描述将变得显而易见。
附图说明
自下文给出的详细描述和仅作为阐释给出的且因而不限制本发明的附图，本发明将变得更全面地理解，且其中：
图1是示出本发明第一实施例的模型表示；
图2示出了与第二基板分离的半导体薄膜的实例；
图3A-3E示出了半导体薄膜的形成步骤；
图4是在图3E中的器件烧结之后半导体薄膜和在金属层和金属氧化物层之间的结合界面附近的模型表示；
图5示出了第二实施例；
图6示出了在图5中的结构烧结之后在结合界面附近的反应；
图7示出了第三实施例；
图8是在图7中的结构烧结之后在结合界面附近的模型表示；
图9是其上装配有根据本发明半导体器件的LED头的侧截面图；
图10示出了结合使用根据本发明的半导体复合器件的LED头的图像形成设备；
图11是在其上装配有LED芯片的常规发光二极管(LED)单元的透视图；
图12是示出图11的LED芯片一部分的顶视图；以及
图13是沿着图12的线A-A得到的截面图。
具体实施方式
图1是示出本发明第一实施例的模型表示。参考图1，例如，基板101是Si基板。金属层102形成在基板101上。金属层102是单一金属层结构或多金属层结构。氧化物层103包括含有该金属层102的元素和半导体薄膜104的元素的氧化物层。半导体薄膜104是薄层的化合物半导体，该化合物半导体由周期表的III-V族形成且是单层的半导体外延层或多层的半导体外延层。氧化物层103包括含有金属层102的金属元素的金属氧化物层，该金属氧化物层面向金属层102。氧化物层103包括含有形成半导体薄膜104的元素的氧化物层，氧化物层103面向半导体薄膜104。
图2示出了从图1中基板转移的半导体薄膜104的实例。第一接触层201例如是n型的GaAs层。第一覆盖层202例如是n型的AlxGa1-xAs层。活性层203例如是n型的AlyGa1-yAs层。第二覆盖层204例如是p型的AlzGa1-zAs层。第二接触层205例如是p型的GaAs层。变量x、y和z相关，使得1≥x且z＞y≥0。
图3A-3E示出了包括层304至308的半导体薄膜104的形成步骤。参考图3A，基板301例如是GaAs基板。缓冲层302例如是GaAs缓冲层。释放层303例如是AlAs层。释放层303可以与半导体薄膜104无关地被选择性地蚀刻，同时半导体薄膜104可以与释放层303无关地被选择性地蚀刻。半导体薄膜104包括发光元件、光接收元件、晶体管、电路元件和集成电路中的至少一种。
参考图3B，蚀刻掩模311形成在半导体外延基板上，并形成台式蚀刻沟槽312以将半导体薄膜分成多个单个区域。台式蚀刻沟槽312具有至少使得释放层303暴露出的深度。随后，蚀刻释放层303，以从如图3C所示的其余区域分开各个区域(即，半导体薄膜104的各个层)。例如，用于该工艺的蚀刻剂可以是10％的氟化氢(HF)。可选地，可使用能够独立地蚀刻半导体薄膜的层和释放层的酸。蚀刻之后，将单个区域结合到另一基板例如Si基板，在该基板上形成了金属层102和金属氧化物层103(图3D)。
金属层102可以是单层的Pd、单层的Ni或如包含Au、Ge、Pt、Ti和Cr中至少一种的单层、多层或合金层的金属层。金属层102还可以是涂布有Pd层的含Au的金属层或涂布有Ni层的含Au的金属层。Au非常耐氧化。因此，如果金属层102由Au制成，则会形成很薄的氧化膜(例如，3至5nm厚)、具有吸引的氧的很薄的Au膜(例如，3至5nm厚)或这些膜的复合层。金属层102的表面暴露到氧等离子体中，从而在金属层的表面上形成很薄的金属氧化物层。当金属层的表面覆盖有金属时，表面是憎水的，即，表面排斥水。然而，因为薄氧化物层形成在金属的最外表面上，所以表面是亲水的。这允许制备可以密切地贴附到结合区域上的半导体薄膜。认为氧原子是高度亲水性的，且因此金属氧化物表面上的氧原子吸引水分子。除了前述的金属之外，可使用铝来形成金属层。然而，铝的表面很难是平的，因此优选改变用于制备膜的条件，使得得到的铝表面可以是平的或在形成膜之后对金属层102进行表面平坦化处理。
金属氧化物层103可具有任意的厚度。例如，为了在半导体薄膜和金属层之间提供良好的电接触，厚度优选在1至10nm的范围内。以下是其原因。为了在半导体薄膜的背面和金属层之间建立良好的电接触，在结合半导体薄膜之后进行烧结，以便在半导体薄膜和金属层之间的界面附近的原子相互扩散和/或混合，并合金化。在100至400℃范围的温度下进行烧结0.5至5个小时的时间段。如果氧化物层103厚，则半导体薄膜和金属层的原子不会穿过氧化物层。换句话说，半导体薄膜和金属层不会相互反应，不能形成低的电阻接触。
随后，借助用于范德瓦耳斯力结合(VDWB)的湿气，使半导体薄膜与金属层/金属-氧化物层密切接触。然后，移除半导体薄膜上的蚀刻掩模311(图3E)。
图4是示出在图3E中的器件在200℃的温度下进一步烧结1个小时之后，在金属层和金属氧化物层之间的结合界面附近的半导体薄膜的模型表示。在比金属氧化物层103的熔点低的温度下进行烧结。例如，在低于1064℃的温度下进行对Au的烧结。换句话说，在一温度下进行烧结一时间段，使得化学上与金属组合的氧化物分子或氧原子能够扩散到金属中。参考图4，金属层102的表面氧化物部分扩散到形成在半导体薄膜的接触层304和金属层102之间的金属氧化物层103中，以及扩散到接触层304的表面氧化物部分上的氧化物层中，由此形成金属/半导体反应区域410。这不仅在半导体薄膜和金属层之间提供了可靠的结合，而且在半导体薄膜和金属层之间建立了低电阻的良好电接触。
根据第一实施例，当半导体薄膜将结合到与位于半导体薄膜和基板之间的金属层不同材料的基板上时，将氧化物层形成在金属层的表面上。这能够利用半导体薄膜和金属层之间的潮气，用于改善半导体薄膜与金属层的密切接触。这提供了优良的结合强度。提供金属氧化物层在减弱金属和半导体薄膜的接触层(即，结合层)之间的反应时是有效的，使得为了可靠的结合界面，可以将在反应期间产生的空隙减到最小。已关于Si基板作为半导体基板描述了第一实施例。半导体基板还可以是如GaAs基板的半导体基板、如陶瓷基板和玻璃基板的绝缘基板或者由金属如铜、不锈钢或铝制成的导电基板。当将采用金属基板时，这能够消除用于在金属基板上形成金属层并氧化该金属层的需要。即，能够在基板的表面上形成纳米级的粗糙度，且然后能够氧化粗糙的表面。
第二实施例
图5示出了第二实施例。例如，基板101是Si基板。金属层102形成在Si基板101上。然后，将金属层102的氧化物层103形成在金属层102上。在半导体薄膜104的接触层下面形成金属层501。在金属层501的下面形成金属氧化物层502。第二实施例与第一实施例的不同之处在于，金属层/金属-氧化物层也形成在半导体薄膜104侧上。
金属层501可以是含有Pd、Au、Ge、Ni、Pt或Ti的金属层、Ni层，或含有Au且覆盖有Pd层或Ni层的金属层。正象第一实施例那样，例如，可借助氧等离子体，形成金属氧化物层502。如果电接触形成在半导体薄膜和金属层之间的结合界面附近，则优选金属氧化物层502的厚度在1至10nm。
图6示出了在图5中的结构在200℃的温度下烧结1个小时之后，在结合界面附近发生的反应。参考图6，金属扩散到金属氧化物层103和金属氧化物层502中，以形成金属与金属反应区域610，即，金属与金属氧化物层。
根据第二实施例，除了根据第一实施例的结构之外，金属/金属-氧化物层同样形成在半导体薄膜侧上。这提供了非常密切的结界面，使得可以在半导体薄膜和金属层之间实现更低的接触电阻。因为基板和半导体薄膜二者都提供了金属材料，所以金属会充分地扩散到金属氧化物层中，由此得到了高强度的结合，而没有空隙。
第三实施例
图7示出了第三实施例。第三实施例与第一实施例不同之处在于，金属层501和金属氧化物层502形成在半导体薄膜104侧上。图7中的基板101是Si基板。图8是示出图7中的结构在500℃的温度下烧结10分钟之后的结合界面附近的模型表示。要注意的是，金属层501已扩散到氧化物层502中，从而在Si基板101和金属层501之间形成了金属化合物710。
根据第三实施例，金属层501和金属氧化物层502形成在半导体薄膜104侧上。这种结构允许在较高的温度下烧结该器件，在半导体薄膜104和金属层501之间产生较低的接触电阻，以及在金属层501和Si基板101之间形成硅化物用于良好的结合效果。
图9是其上装配有根据本发明的半导体器件的LED头的侧截面图。参考图9，LED头700包括基座组件701和固定地装配在基座组件701上的LED单元702。LED单元702使用根据第一至第三实施例的各种LED/驱动器复合芯片中的任意一个。发光部分702a形成在先前提到的半导体外延层上，并包括排列成线状的多个发光元件。棒形透镜阵列703延伸在发光部分702a的上方，并将从发光部分702a发出的光聚焦到合适的外部组件的表面上。棒形透镜阵列703包括沿着发光元件的线排列的多个棒状的光学透镜。透镜支架704将棒形透镜阵列703保持在适当的位置。
形成透镜支架704，使得围住基座组件701和LED单元702。夹持器705延伸穿过开口701a、701b、704a和704b，并以堆叠关系固定地保持基座组件701、LED单元702和透镜支架704。
从发光部分702a发出的光穿过棒形透镜阵列703，并照亮合适的外部组件的表面。使用LED头700作为电子照相图像形成设备和电子照相复印机中的光刻机。
前述的LED头700使用在先前实施例中描述的LED/驱动器IC复合芯片中的一个，且因此提供了小型、高质量且节省成本的LED头。
图10示出了结合使用根据本发明的半导体复合器件的LED头的图像形成设备200。参考图10，图像形成设备200包括形成黄色、品红色、青色和黑色图像的处理单元201-204。处理单元201-204从用于记录介质的输送路径的上流侧到下游侧依此顺序排列。处理单元201-204中的每一个基本上是相同的；为了简明起见仅描述了处理单元203的工作情况，将理解其它的处理单元可以以相似的方式工作。
处理单元203包括以由箭头C所示的方向旋转的光电鼓(drum)203a。相对于光电鼓203a的旋转方向从上游侧排列到下游侧，设置带电单元203b、曝光单元203c、显像单元203d和清扫单元203e以围绕光电鼓203a。带电单元(charging unit)203b对光电鼓203a的表面充电。曝光单元203c照亮光电鼓203a的荷电表面，以形成静电潜像。显像单元203d将调色剂(toner)提供给静电潜像，以将静电潜像显像为调色剂图像。清扫单元203e在调色剂图像转移到记录介质205上之后将残留在光电鼓203a上的调色剂移除。在这些单元中使用的鼓轮或辊通过驱动源(未示出)经由齿轮组旋转驱动。
存纸盒206提供在图像形成设备200的下部，并保持一叠记录介质205如纸于其中。跳跃辊(hopping roller)207设置在存纸盒206的上方，并将记录介质205逐页供给输送路径。在跳跃辊207的输送路径下游中提供了夹送辊208和209、输送辊210和对位辊(registryroller)211。夹送辊208和209以及输送辊210以夹层的关系保持记录介质205，并输送记录介质205。对位辊211使记录介质205和输送路径之间的倾斜减到最小，且然后将记录介质205输送给处理单元201。跳跃辊207、输送辊210和对位辊211通过驱动源(未示出)例如经由齿轮组旋转驱动。
转移辊(transfer roller)212由半导电的橡胶形成，并提供其使得与处理单元201-204的光电鼓相对。转移辊212接收用于将调色剂图像从光电鼓203a的表面转移到记录介质205上的高电压。
定像单元213包括加热辊和加压辊，以便在热和压力下将记录介质205上的调色剂图像熔合成永久的图像。释放辊214和215与夹送辊216和217合作，以夹层的关系保持记录介质205，并将记录介质205输送到堆积机。定像单元213和泄放辊214通过驱动源(未示出)例如经由齿轮组旋转驱动。曝光单元203c采用前述的LED头的形式。
将描述前述的图像形成设备200的工作情况。跳跃辊207逐页供给记录介质205。然后，将记录介质205以夹层的关系保持在输送辊210、对位辊211以及夹送辊208和209之间，并输送给处理单元201。记录介质205引入(pull in)光电鼓201a和转移辊212之间，以便当记录介质205前进到光电鼓201a和转移辊212之间时，将调色剂图像转移到记录介质205上。
记录介质205穿过处理单元201-204。曝光单元201c-204c形成相应颜色的静电潜像，且显像单元201d-204d显像相应的静电潜像，以形成相应颜色的调色剂图像。当记录介质205穿过处理单元201d-204d时，将相应颜色的调色剂图像以对准的形式转移到记录介质上。记录介质205进入定像单元213，其中调色剂图像固定成全色永久图像。然后，将记录介质205以夹层的关系保持在泄放辊214和215与夹送辊216和217之间，以便记录介质205泄放到堆积机218上。
由此描述了本发明，将显而易见的是，本发明可以以许多的方式改变。这种改变不认为是脱离了本发明的精神和范围，且对于本领域技术人员显而易见的所有的这种修改意在包括于权利要求的范围之内。

Claims (21)

1.一种半导体复合器件，其特征在于：
半导体薄膜(104)；
基板(101)，包括所述半导体薄膜(104)所结合到的金属表面(102)；以及
区域(102、103)，包含形成所述金属表面(102)的金属的氧化物(103)，所述区域(102、103)位于所述半导体薄膜(104)和所述金属表面(102)之间。
2.根据权利要求1的半导体复合器件，其特征在于所述金属表面(102)是提供在所述基板(101)上的金属层(102)的表面。
3.根据权利要求1的半导体复合器件，其特征在于所述金属表面(501)包含选自由Pd、Ni、Ge、Pt、Ti、Cr和Au构成的组中的元素。
4.根据权利要求2的半导体复合器件，其特征在于所述金属层(102)是Pd层的表面或者是Ni层的表面。
5.一种半导体复合器件，其中半导体薄膜(104)结合到基板(101)，其特征在于：
第一金属层(501)，形成在所述半导体薄膜(104)的表面上，所述半导体薄膜(104)的表面面向所述基板(101)；
金属表面(102)，形成在所述基板(101)的表面上，基板(101)的表面面向所述半导体薄膜(104)；
区域(610)，位于所述第一金属层(501)和所述金属表面(102)之间，所述区域(610)包含形成所述第一金属层(501)的金属元素的氧化物(502)和形成所述金属表面(102)的金属元素的氧化物(103)。
6.根据权利要求5的半导体复合器件，其特征在于所述金属表面(102)是Pd层或者是Ni层。
7.根据权利要求5的半导体复合器件，其特征在于所述金属表面(102)包含选自由Pd、Ni、Ge、Pt、Ti、Cr和Au构成的组中的元素。
8.根据权利要求5的半导体复合器件，其中所述金属表面(102)是Pd层的表面或者是Ni层的表面。
9.一种半导体复合器件，其中半导体薄膜(104)从第一基板分离且然后结合到第二基板(101)，其特征在于：
第一金属层(501)，形成在半导体薄膜(104)的表面上，所述第一金属层(501)面向所述第二基板(101)；
区域(710)，包含形成所述第一金属层(501)的金属的氧化物(710)，所述区域(710)位于所述第一金属层(501)和所述第二基板(101)的表面之间。
10.根据权利要求9的半导体复合器件，其特征在于所述第一金属层(501)包含选自由Pd、Ni、Ge、Pt、Ti、Cr和Au构成的组中的元素。
11.根据权利要求9的半导体复合器件，其特征在于所述第一金属层(501)涂布有Pd层或Ni层。
12.根据权利要求1的半导体复合器件，其特征在于所述半导体薄膜(104)包括发光元件、光接收元件、晶体管、电路元件和集成电路中的至少一种。
13.根据权利要求12的半导体复合器件，其特征在于所述发光元件是发光二极管(LED)。
14.根据权利要求12的半导体复合器件，其特征在于所述发光二极管是激光二极管(LD)。
15.一种结合根据权利要求1的所述半导体复合器件的LED头。
16.一种结合根据权利要求13的所述半导体复合器件的LED头，其特征在于所述LED头进一步包括：
光学器件(103)，其调节从所述半导体复合器件发出的光。
17.一种结合根据权利要求12的所述LED头的图像形成设备，其特征在于所述LED头进一步包括：
光电导体(201a-204a)，其由所述的LED头(100)曝光。
18.一种半导体复合器件的制造方法，其中半导体薄膜与第一基板分离，且结合到包括形成于其上的金属层的第二基板，其特征在于如下步骤：
使半导体薄膜(104)与形成在所述第二基板(101)上的所述金属层接触；以及
形成区域，该区域包含所述金属层的金属元素的氧化物，所述区域位于所述半导体薄膜和所述金属层之间。
19.一种半导体复合器件的制造方法，其中半导体薄膜与第一基板分离，且结合到第二基板(101)，其特征在于如下步骤：
在所述半导体薄膜(104)的表面上形成第一金属层(501)，所述表面面向所述第二基板(101)；
在所述第二基板(101)上形成第二金属层，所述第二金属层面向所述半导体薄膜(104)；以及
形成区域(610)，所述区域包含所述第一金属层(501)的金属元素的氧化物(502)和第二金属层(102)的金属元素的氧化物(103)，所述区域(610)位于所述第一金属层(501)和所述第二金属层(102)之间。
20.一种半导体复合器件的制造方法，其中半导体薄膜与第一基板分离，且结合到第二基板，其特征在于如下步骤：
在所述半导体薄膜(104)的表面上形成第一金属层(501)，所述表面面向所述第二基板(101)；以及
形成区域(710)，该区域包含所述第一金属层(501)的金属元素的氧化物，所述区域(710)位于所述第一金属层(501)和所述第二基板(101)的表面之间。
21.一种半导体复合器件的制造方法，其特征在于如下步骤：
在半导体薄膜(104)和基板(101)中至少一个上形成金属层(501或102)；
形成所述金属层(501或102)的元素的金属氧化物(502或103)；以及
在所述金属氧化物(502或103)的表面上形成一层水，并用该层水使所述半导体薄膜(104)与基板(101)密切接触，该层水位于所述半导体薄膜(104)与所述基板(101)之间。
CN200510104051XA 2004-09-14 2005-09-14 半导体复合器件及其制造方法、led头和图像形成设备 Active CN1750255B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP266834/04 2004-09-14
JP2004266834A JP2006082260A (ja) 2004-09-14 2004-09-14 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したｌｅｄヘッド及びこのｌｅｄヘッドを用いた画像形成装置

Publications (2)

Publication Number Publication Date
CN1750255A true CN1750255A (zh) 2006-03-22
CN1750255B CN1750255B (zh) 2010-05-05

Family

ID=35457561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510104051XA Active CN1750255B (zh) 2004-09-14 2005-09-14 半导体复合器件及其制造方法、led头和图像形成设备

Country Status (4)

Country Link
US (2) US7432523B2 (zh)
EP (1) EP1635404B1 (zh)
JP (1) JP2006082260A (zh)
CN (1) CN1750255B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102253585A (zh) * 2010-05-20 2011-11-23 鸿富锦精密工业（深圳）有限公司 投影屏幕、投影系统及该投影屏幕的制造方法
CN113889559A (zh) * 2020-07-02 2022-01-04 山东浪潮华光光电子股份有限公司 一种高亮度近红外发光二极管及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5271541B2 (ja) * 2006-01-16 2013-08-21 パナソニック株式会社 半導体小片の製造方法ならびに電界効果トランジスタおよびその製造方法
JP2010205838A (ja) * 2009-03-02 2010-09-16 Stanley Electric Co Ltd 半導体発光装置の製造方法及び半導体発光装置
JP5467579B2 (ja) * 2010-06-01 2014-04-09 株式会社沖データ 半導体複合装置の製造方法
KR101873220B1 (ko) * 2012-03-14 2018-07-05 삼성전자주식회사 발광소자 모듈을 위한 발광소자 접합 방법
US9360623B2 (en) * 2013-12-20 2016-06-07 The Regents Of The University Of California Bonding of heterogeneous material grown on silicon to a silicon photonic circuit
CN114080677A (zh) 2019-10-15 2022-02-22 三星电子株式会社 显示模块及其制造方法
DE102019216302A1 (de) * 2019-10-23 2021-04-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur montage eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182217A (ja) 1985-02-08 1986-08-14 Toshiba Corp ウエハ接着方法
US5473192A (en) 1993-05-04 1995-12-05 Motorola, Inc. Unitary silicon die module
US5798537A (en) * 1995-08-31 1998-08-25 Kabushiki Kaisha Toshiba Blue light-emitting device
JP4118370B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 反射ｐ電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6816355B2 (en) * 2001-09-13 2004-11-09 Seiko Epson Corporation Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus
CN1198339C (zh) 2002-04-04 2005-04-20 国联光电科技股份有限公司 发光二极管的结构及其制造方法
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4179866B2 (ja) * 2002-12-24 2008-11-12 株式会社沖データ 半導体複合装置及びｌｅｄヘッド
JP4326889B2 (ja) * 2003-09-11 2009-09-09 株式会社沖データ 半導体装置、ｌｅｄプリントヘッド、画像形成装置、及び半導体装置の製造方法
TWI372462B (en) * 2003-10-28 2012-09-11 Semiconductor Energy Lab Method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102253585A (zh) * 2010-05-20 2011-11-23 鸿富锦精密工业（深圳）有限公司 投影屏幕、投影系统及该投影屏幕的制造方法
CN113889559A (zh) * 2020-07-02 2022-01-04 山东浪潮华光光电子股份有限公司 一种高亮度近红外发光二极管及其制备方法

Also Published As

Publication number Publication date
EP1635404A2 (en) 2006-03-15
EP1635404B1 (en) 2014-01-08
JP2006082260A (ja) 2006-03-30
US20090004811A1 (en) 2009-01-01
US7811841B2 (en) 2010-10-12
US7432523B2 (en) 2008-10-07
CN1750255B (zh) 2010-05-05
EP1635404A3 (en) 2011-03-09
US20060054920A1 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
CN1750255A (zh) 半导体复合器件及其制造方法、led头和图像形成设备
CN1790682A (zh) 半导体复合装置及其制造方法、led头以及成像装置
US8415680B2 (en) Semiconductor composite apparatus, print head, and image forming apparatus
CN101286487B (zh) 半导体装置、led头以及图像形成装置
JP5677678B2 (ja) 複数の発光セルを有する発光素子の製造方法
JP5599916B2 (ja) 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置
CN101527343B (zh) 半导体发光装置
US20170098747A1 (en) Light emitting device
CN1114946C (zh) 半导体装置及其制造方法和其测试方法
CN1941440A (zh) 复合半导体器件、打印头以及成像装置
CN101064330A (zh) 复合半导体装置、led打印头及图像形成设备
CN1595672A (zh) 半导体器件及其制造方法
CN1925177A (zh) 半导体发光器件、其结构单元及制造方法
CN1943086A (zh) 半导体发光元件及其制造方法
EP1526574B1 (en) Semiconductor device, light emitting diode print head and image-forming apparatus using the same
JP2009296003A (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
CN1734802A (zh) 氮化物半导体发光元件及制造氮化物半导体发光元件的方法
EP2272677A2 (en) Semiconductor device, optical print head and image forming apparatus
JP4731949B2 (ja) 半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置
JP4326884B2 (ja) 半導体装置、ｌｅｄヘッド、及び画像形成装置
CN1661870A (zh) 半导体激光器件
JP2010056194A (ja) 半導体装置及び光プリントヘッド
US12057528B2 (en) Micro LED display device
JP5467579B2 (ja) 半導体複合装置の製造方法
JP5008264B2 (ja) 半導体装置、ｌｅｄヘッド及びそれを用いた画像形成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220414

Address after: Tiger gate, 1, 7, 12, Tokyo harbour, Japan

Patentee after: Oki Electric Industry Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Data Corp.